KR100366046B1 - 에벌란치 포토다이오드 제조방법 - Google Patents

에벌란치 포토다이오드 제조방법 Download PDF

Info

Publication number
KR100366046B1
KR100366046B1 KR1020000036371A KR20000036371A KR100366046B1 KR 100366046 B1 KR100366046 B1 KR 100366046B1 KR 1020000036371 A KR1020000036371 A KR 1020000036371A KR 20000036371 A KR20000036371 A KR 20000036371A KR 100366046 B1 KR100366046 B1 KR 100366046B1
Authority
KR
South Korea
Prior art keywords
layer
diffusion
forming
inp
light receiving
Prior art date
Application number
KR1020000036371A
Other languages
English (en)
Other versions
KR20020001988A (ko
Inventor
양승기
방동수
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020000036371A priority Critical patent/KR100366046B1/ko
Priority to US09/839,930 priority patent/US6492239B2/en
Publication of KR20020001988A publication Critical patent/KR20020001988A/ko
Application granted granted Critical
Publication of KR100366046B1 publication Critical patent/KR100366046B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
    • H01L31/1075—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes in which the active layers, e.g. absorption or multiplication layers, form an heterostructure, e.g. SAM structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66098—Breakdown diodes
    • H01L29/66113—Avalanche diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10335—Indium phosphide [InP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Light Receiving Elements (AREA)

Abstract

에벌란치 포토다이오드 제조방법이 개시된다. n형 InP기판위에 InP버퍼층, InGaAs 흡수층, n형 InGaAsP 그래이딩층, n형 InP 전류 조절층, InP 증폭층을 순차적으로 적층하는 단계와, InP증폭층 위에 보호층을 형성하고, 보호층으로부터 소정의 수광영역에 대응되는 InP증폭층의 일부 영역을 소정깊이로 식각하며, FGR을 형성하고자 하는 영역이 노출되도록 보호층을 식각하는 단계와, 식각된 수광영역과 FGR형성용 노출영역에 소정의 확산 소오스로 확산시키는 단계와, 확산 소오스의 확산에 의해 수광영역상에 형성된 확산층과 FGR층 및 노출된 증폭층 위에 반사억제층을 형성하는 단계와, 반사억제층으로부터 확산층까지 소정 깊이로 상부 전극층을 형성하는 단계와, 기판 하부에 하부 전극층을 형성하는 단계를 포함한다. 이러한 에벌란치 포토다이오드의 제조방법에 의하면 광신호를 수광하는 수광부분상에 P형 확산층과 FGR을 한번의 확산공정에 의해 형성시킬 수 있어 확산 깊이 조절에 대한 정확도가 높아져 공정재현성이 향상되고, 결과적으로 수율을 높일 수 있다.

Description

에벌란치 포토다이오드 제조방법{Method of manufacturing avalanche phoetodiode}
본 발명은 에벌란치 포토다이오드 제조방법에 관한 것으로 상세하게는 제조공정을 단순화 시키고 공정재현성을 향상시키는 에벌란치 포토다이오드 제조방법에 관한 것이다.
에벌란치 포토다이오드(APD; avalanche phoetodiode)는 현재 2.5Gbps(giga bit per second) 이상의 초고속 광통신에서 사용되고 있다.
대용량의 정보를 빠른속도로 전송하기 위해서 현재 이용되는 광통신은 초당 2.5Gbps이상의 전송속도로 정보의 전송 및 수신을 가능하게 해주며, 초당 전송속도를 증가시키기 위한 연구가 꾸준히 진행되고 있다.
그런데, 광통신 전송속도를 증가시킬수록 전송상에서 발생되는 잡음량도 증가되어 수신감도가 떨어지고, 장거리 광통신의 경우 전송거리가 길어질수록 광섬유에서 발생되는 손실에 의해 광신호의 출력이 저하된다. 이러한 광통신시스템에서 광수신기로서 현재 10bps(bit per second)까지는 Pin 포토다이오드(P/instrinsic/n type conductive)가 사용된다. Pin 포토다이오드는 내부이득이 없어서 -20dBm이하의 수신감도(최초 1mW 크기의 광신호가 광섬유를 통과해서 장거리 전송된 후 10μW 이상의 광신호로 수신될 때 에러 없이 처리할 수 있는 능력을 나타낸다)를 얻을 수 없다.
한편, 에벌란치 포토다이오드는 내부이득으로 인해 Pin포토다이오드에 비해 수신감도가 훨씬 높다. 예컨대, 에벌란치 포토다이오드의 내부이득이 10인 경우 수신감도는 동일 조건에 대한 Pin다이오드에 비해 -30dBm으로 증가하게 되고, 그 결과 광통신 시스템은 광수신기로서 에벌란치 포토다이오드가 채용될 경우 광신호를 보다 멀리보낼 수 있게 된다.
이러한 에벌란치 포토다이오드의 구조가 도 1에 도시되어 있다.
도면을 참조하면, 에벌란치 포토다이오드는 하부전극층(1), n형 InP기판(2), InP버퍼층(3), InGaAs 흡수층(4), n형 InGaAsP 그래이딩층(grading layer)(5), n형 InP 전류 조절층(6), InP 증폭층(7)이 순차적으로 마련되어 있고, 증폭층(7)의 중앙부분에 1차 및 2차 확산층(8a)(8b)과 주변부분에 FGR(floating guard ring)층(9)이 형성되어 있다. 참조부호 10은 반사억제층이고, 11은 상부 전극층이다.
이러한 구조의 에벌란치 포토다이오드는 동작전압에서 확산경계면(p/n junction) 즉, 1차 및 2차 확산층(8a)(8b)과 증폭층(7)사이에 매우 높은 전압이 인가된다. 특히, 확산경계면이 곡률이면 단위 면적당 전류밀도가 높아 평탄한 부분보다 낮은 항복전압에서 내부이득을 얻기전에 소자가 파괴(breakdown)될 수 있다. 따라서, 1차확산층(8a)의 가장자리의 전류밀도를 낮추기 위해 중앙부분보다 주변부분의 확산깊이가 낮도록 2차확산층(8b)을 형성시킨다. 또한, FGR(9)은 내부 전기장의 분포를 바꿔 수광면이 되는 1차 확산층(8a)으로부터 흡수층(4)까지의 전기장의 세기를 낮춤으로써 브레크 다운없이 원하는 이득을 얻을 수 있게 해준다. 즉, 2차확산층(8b)과 소정거리 이격되게 FGR층(9)을 형성시키게 되면 2차확산층(8b) 가장자리로부터 전압에 따라 공핍층이 넓어지다가 FGR(9)을 만나면서 전류밀도가 낮아져 결과적으로 동작전압을 높일 수 있어 높은 내부 이득을 얻을 수 있다.
이러한 구조의 에벌란치 포토다이오드를 제작하기 위해 종래에는 먼저, 증폭층(7)의 중앙부분을 소정깊이 식각한 다음, 식각된 부분에 1차 확산공정을 통해 1차 확산층(8a)을 형성하고, 이어서, 1차 확산층(8a)과 인접된 주변부분과 FGR을 형성하고자 하는 부분에 2차확산공정을 통해 2차 확산층(8b) 및 FGR층(9)을 형성하였다. 그런데, 이러한 종래의 제조방법은 복수의 확산공정을 수행함으로써, 공정이 복잡해지고, 1차확산공정에서 먼저 형성된 1차 확산층(8a)이 2차 확산공정중에 인가되는 열에 의해 재차 확산됨으로써 1차 확산층(8a)의 확산깊이를 정확하게 제어하기 힘들어 공정 재현성이 보장되지 않는 단점을 안고 있다.
본 발명은 상기와 같은 문제점을 개선하기 위해서 창안된 것으로서, 제조공정을 줄이면서 공정의 재현성을 높일 수 있는 에벌란치 포토다이오드의 제조방법을 제공하는데 그 목적이 있다.
도 1은 일반적인 에벌란치 포토다이오드를 나타내보인 도면이고,
도 2 내지 도 13은 본 발명에 따른 에벌란치 포토다이오드 제조공정을 나타내보인 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1, 18: 하부 전극층 2, 12:n형 InP기판
3, 13: InP버퍼층 4, 14: InGaAs 흡수층
5, 15: n형 InGaAsP 그래이딩층(grading layer)
6, 16: n형 InP 전류 조절층 7, 17: InP 증폭층
8a: 1차 확산층 8b: 2차 확산층
9, 27: FGR(floating guard ring)층 10, 29: 반사억제층
11, 31: 상부전극층 28: 확산층
상기의 목적을 달성하기 위하여 본 발명에 따른 에벌란치 포토다이오드의 제조방법은 가. n형 InP기판위에 InP버퍼층, InGaAs 흡수층, n형 InGaAsP 그래이딩층, n형 InP 전류 조절층, InP 증폭층을 순차적으로 적층하는 단계와; 나. 상기 InP증폭층 위에 보호층을 형성하고, 상기 보호층으로부터 소정의 수광영역에 대응되는 상기 InP증폭층의 일부 영역을 소정깊이로 식각하고, FGR을 형성하고자 하는 영역이 노출되도록 상기 보호층을 건식 및 습식 식각하는 단계와; 다. 상기 식각된 수광영역과 상기 FGR형성용 노출영역에 소정의 확산 소오스를 형성하고 그 위에 확산 억제층을 형성한 다음 상기 확산 소오스를 확산시키는 단계와; 라. 상기 확산 소오스의 확산에 의해 수광영역상에 형성된 확산층과 FGR층 및 노출된 증폭층 위에 반사억제층을 형성하는 단계와; 마. 상기 반사억제층으로부터 상기 수광영역상에 형성된 상기 확산층까지 소정 깊이로 상부 전극층을 형성하는 단계와; 바. 상기 기판 하부에 하부 전극층을 형성하는 단계;를 포함한다.
상기 나 단계는 상기 보호층으로부터 상기 수광영역에 대응되는 상기 InP증폭층의 일부 영역을 건식에칭에 의해 1차로 소정 깊이로 식각하는 1차 식각단계와; 상기 1차 식각단계에 의해 식각된 부분의 경사면을 완화시키기 위해 2차로 습식에칭으로 식각하는 2차 식각단계;를 포함하는 것이 바람직하다.
또한, 상기 다 단계는 상기 식각된 수광영역과 상기 FGR형성용 노출영역에 상기 확산 소오스를 형성하는 단계와; 상기 확산 소오스 위에 확산 억제층을 형성하는 단계와; 상기 확산소오스가 상기 증폭층내로 확산되도록 소정온도에서 확산시키는 단계와; 상기 확산억제층을 제거하는 단계;를 포함하는 것이 바람직하다.
바람직하게는 상기 확산소오스는 Zn3P2가 적용되고, 상기 확산억제층은 SiO2로 형성된다.
이하 첨부된 도면을 참조하면서 본 발명의 바람직한 실시예에 따른 에벌란치 포토다이오드의 제조방법을 보다 상세하게 설명한다.
먼저, 도 2에 도시된 바와 같이 n형 InP기판(12) 위에 InP버퍼층(13), InGaAs 흡수층(14), n형 InGaAsP 그래이딩층(grading layer)(15), n형 InP 전류 조절층(16), InP 증폭층(17)을 순차적으로 적층한다. 여기서, InP버퍼층(13)은 n형 InP기판(12)과 InGaAs 흡수층(14)과의 격자 부정합을 완하시키기 위한 것이며, n형 InGaAsP 그래이딩층(15)은 스피드 업(speed up)층이라고도 불리며 수광에 대한 응답속도를 향상시키기 위한 것이다.
다음으로, 증폭층(17)위에 보호층(21)(22)을 형성한다. 보호층(21)(22)은SiNx,예컨대 Si3N4(21)를 증착하고, 그 위에 포토레지스터층(22)을 형성하는 것이 바람직하다.
이후, 포토리쏘 그라피에 의해 형성하고자 하는 수광영역(23)에 대응되는 증폭층(17)의 일부 영역이 노출되도록 보호층(21)(22)을 제거한 다음, 도 3에 도시된 바와 같이 노출된 증폭층(17)을 소정깊이(d)로 1차 식각한다. 습식에칭은 결정방향에 따라 에칭속도 및 에칭된 후에 얻어지는 형상이 다를 수 있기 때문에 바람직하게는 1차 식각단계는 식각된 부분이 원기둥 형상을 갖도록 건식식각에 의해 수행된다. 건식식각은 결정방향과 무관한 비등방성 에칭이 가능하기 때문에 원하는 형태의 깊이로 수직하게 식각할 수 있다. 여기서 건식식각은 CH4와 H2혼합개스를 식각개스로 이용하여 식각하거나, Cl계 식각개스 예컨대, BCl3이용하여 식각한다.
1차식각단계 이후에는 FGR형성영역에 대응되는 보호층(21)(22) 부분을 포토리쏘 그라피에 의해 식각해낸다.
그리고 나서, 도 4에 도시된 바와같이 습식에칭에 의한 2차 식각 공정을 거쳐 1차 식각단계에서 식각된 식각 경계면의 곡률을 완만하게 완화시킨다. 1차 식각공정을 통해 수직상으로 형성된 경계면을 그대로 적용할 경우 직각상으로 형성된 꼭지점은 구동시 전류밀도가 높아져 소자의 항복전압을 낮추게 되기 때문에 2차 식각공정을 통해 식각 경계면의 곡률을 원화시킨다.
그런다음 박막확산 공정을 이용하여 식각된 수광영역(23)과 FGR 형성부분(24)에 각각 확산층과 FGR층을 한번의 확산공정을 통해 동시에 형성한다.
즉, 먼저 도 5에 도시된 바와 같이 확산 소오스 바람직하게는 Zn3P2로 식각된 수광영역(23)과 FGR 형성부분(24)상에 확산소오스층(25)을 증착한다. 그런다음, 도 6에 도시된 바와 같이 리프트 오프공정에 의해 포토레지스터층(22)을 제거하고, 도 7에 도시된 바와 같이 확산소오스층(25) 위에 SiO2로 확산억제층(26)을 형성한다. 상기 확산 억제층(26)은 후속되는 확산공정중에 확산소오스가 외부로 증발하는 것을 억제시켜, 증폭층(17)내부로의 확산 효율을 증가시키기 위한 것이다.
이후 500도 정도에서 RTA(rapid thermal anneling)방식에 의해 확산소오스가 증폭층(17) 내부로 확산되도록 하여 FGR층(27)과 p형 InP확산층(28)을 동시에 각각 형성한다(도 8참조).
후속해서 확산억제층(26)을 제거시키고 나서(도 9 참조), 도 10에 도시된 바와 같이 증폭층(17) 상면에 PECVD방법에 의해 반사억제층(29)을 형성시킨다.
상부전극층을 형성하기 위한 준비공정으로 반사억제층(29) 위에 포토레지스트층(30)을 형성시킨 다음, 상부 전극층 형성영역에 대응되게 포터리쏘 그라피공정에 의해 포터레지스터층(30)으로부터 반사억제층(29)을 거쳐 확산층(28)까지 소정 폭으로 식각한다(도 11). 이후 도 12에서 처럼 포터레지스터층(30)을 제거한 후, 식각영역된 부분에 P형 금속을 채워 T자형 상부 전극층(31)을 형성하고, 기판(12) 하부에 AuGe/Ni/Au로 하부전극층(18)을 형성하면 도 13에 도시된 바와 같은 에벌란치 포토다이오드가 완성된다.
지금까지 설명된 바와 같이 본 발명에 따른 에벌란치 포토다이오드의 제조방법에 의하면 다음과 같은 장점이 있다.
첫째, 광신호를 수광하는 수광부분과 FGR을 형성하기 위한 확산공정이 한번만 수행됨으로써 제조공정이 단축된다.
둘째, 한번의 확산공정만 수행되기 때문에 확산 깊이 조절에 대한 정확도가 높아져 공정재현성이 향상되고, 결과적으로 수율을 높일 수 있다.
셋째, 확산층 형성을 위한 식각공정이 1차로 건식식각에 의해 수행됨으로써 결정의 방향에 무관하게 원하는 형태의 기본 식각 패턴을 얻을 수 있고, 2차 습식에칭을 통해 1차로 건식식각된 부분의 곡률을 완하시킴으로써 공정 재현성이 높은 소자를 제작할 수 있다.

Claims (6)

  1. 가. n형 InP기판위에 InP버퍼층, InGaAs 흡수층, n형 InGaAsP 그래이딩층, n형 InP 전류 조절층, InP 증폭층을 순차적으로 적층하는 단계와;
    나. 상기 InP증폭층 위에 보호층을 형성하고, 상기 보호층으로부터 소정의 수광영역에 대응되는 상기 InP증폭층의 일부 영역을 소정깊이로 식각하고, FGR을 형성하고자 하는 영역이 노출되도록 상기 보호층을 건식 및 습식 식각하는 단계와;
    다. 상기 식각된 수광영역과 상기 FGR형성용 노출영역에 소정의 확산 소오스를 형성하고 그 위에 확산 억제층을 형성한 다음 상기 확산 소오스를 확산시키는 단계와;
    라. 상기 확산 소오스의 확산에 의해 수광영역상에 형성된 확산층과 FGR층 및 노출된 증폭층 위에 반사억제층을 형성하는 단계와;
    마. 상기 반사억제층으로부터 상기 수광영역상에 형성된 상기 확산층까지 소정 깊이로 상부 전극층을 형성하는 단계와;
    바. 상기 기판 하부에 하부 전극층을 형성하는 단계;를 포함하는 것을 특징으로 하는 에벌란치 포토다이오드 제조방법.
  2. 제1항에 있어서,
    상기 나 단계는 상기 보호층으로부터 상기 수광영역에 대응되는 상기 InP증폭층의 일부 영역을 건식에칭에 의해 1차로 소정 깊이로 식각하는 1차 식각단계와;
    상기 1차 식각단계에 의해 식각된 부분의 경사면을 완화시키기 위해 2차로 습식에칭으로 식각하는 2차 식각단계;를 포함하는 것을 특징으로 하는 에벌란치 포토다이오드 제조방법.
  3. 제1항에 있어서, 상기 보호층은 상기 증폭층위에 Si3N4층과, 포토레지스터층을 순차적으로 형성하여 이루어진 것을 특징으로 하는 에벌란치 포토다이오드 제조방법.
  4. 제1항에 있어서, 상기 다 단계는
    상기 식각된 수광영역과 상기 FGR형성용 노출영역에 상기 확산 소오스를 형성하는 단계와;
    상기 확산 소오스 위에 확산 억제층을 형성하는 단계와;
    상기 확산소오스가 상기 증폭층내로 확산되도록 소정온도에서 확산시키는 단계와;
    상기 확산억제층을 제거하는 단계;를 포함하는 것을 특징으로 하는 에벌란치 포토다이오드 제조방법.
  5. 제4항에 있어서, 상기 확산소오스는 Zn3P2인 것을 특징으로 하는 에벌란치 포토다이오드 제조방법.
  6. 제4항에 있어서, 상기 확산억제층은 SiO2로 형성된 것을 특징으로 하는 에벌란치 포토다이오드 제조방법.
KR1020000036371A 2000-06-29 2000-06-29 에벌란치 포토다이오드 제조방법 KR100366046B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000036371A KR100366046B1 (ko) 2000-06-29 2000-06-29 에벌란치 포토다이오드 제조방법
US09/839,930 US6492239B2 (en) 2000-06-29 2001-04-20 Method for fabricating avalanche photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036371A KR100366046B1 (ko) 2000-06-29 2000-06-29 에벌란치 포토다이오드 제조방법

Publications (2)

Publication Number Publication Date
KR20020001988A KR20020001988A (ko) 2002-01-09
KR100366046B1 true KR100366046B1 (ko) 2002-12-27

Family

ID=19674734

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036371A KR100366046B1 (ko) 2000-06-29 2000-06-29 에벌란치 포토다이오드 제조방법

Country Status (2)

Country Link
US (1) US6492239B2 (ko)
KR (1) KR100366046B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464452B1 (ko) * 2002-04-15 2005-01-03 삼성전자주식회사 애벌런치 포토다이오드 및 그 제조방법

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730979B2 (en) * 2002-09-12 2004-05-04 The Boeing Company Recessed p-type region cap layer avalanche photodiode
US7233051B2 (en) * 2005-06-28 2007-06-19 Intel Corporation Germanium/silicon avalanche photodetector with separate absorption and multiplication regions
KR100790020B1 (ko) * 2005-09-26 2008-01-02 한국광기술원 아발란치 광검출기 제조 공정에서 이용되는 확산방법
US20080012087A1 (en) * 2006-04-19 2008-01-17 Henri Dautet Bonded wafer avalanche photodiode and method for manufacturing same
US7741657B2 (en) * 2006-07-17 2010-06-22 Intel Corporation Inverted planar avalanche photodiode
US7683397B2 (en) * 2006-07-20 2010-03-23 Intel Corporation Semi-planar avalanche photodiode
US7834379B2 (en) * 2007-07-18 2010-11-16 Jds Uniphase Corporation Avalanche photodiode with edge breakdown suppression
US8669588B2 (en) * 2009-07-06 2014-03-11 Raytheon Company Epitaxially-grown position sensitive detector
KR101695700B1 (ko) * 2010-12-20 2017-01-13 한국전자통신연구원 아발란치 포토다이오드의 제조방법
US20120280350A1 (en) * 2011-05-03 2012-11-08 Raytheon Company Barrier device position sensitive detector
US8368159B2 (en) * 2011-07-08 2013-02-05 Excelitas Canada, Inc. Photon counting UV-APD
US10115764B2 (en) 2011-08-15 2018-10-30 Raytheon Company Multi-band position sensitive imaging arrays
CN102522335B (zh) * 2011-12-31 2014-10-22 杭州士兰集成电路有限公司 一种功率器件终端环的制造方法及其结构
KR101347149B1 (ko) * 2012-11-26 2014-01-22 국방과학연구소 건 다이오드 제작을 위한 건습식 병행 식각 공정 방법
RU2654386C1 (ru) * 2016-12-27 2018-05-17 Акционерное общество "НПО "Орион" Способ изготовления планарного лавинного фотодиода
KR102283699B1 (ko) * 2019-11-28 2021-07-30 주식회사 우리로 단일 광자 검출장치, 단일 광자 검출장치에 이용되는 아발란치 포토다이오드 및 이의 제조방법
CN111653637A (zh) * 2020-03-26 2020-09-11 厦门市三安集成电路有限公司 一种宽光谱响应的雪崩光电二极管及其制作方法
CN111755555B (zh) * 2020-07-06 2022-01-07 武汉光谷量子技术有限公司 台面型二极管及其制作方法、阵列芯片的制作方法
CN112071956B (zh) * 2020-09-08 2022-08-16 山西国惠光电科技有限公司 一种新型InGaAs红外焦平面探测器的制备工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572083A (en) * 1978-11-27 1980-05-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photo-detector
KR19990003710A (ko) * 1997-06-26 1999-01-15 김영환 애벌런치 포토 다이오드 및 그의 제조방법
KR19990056754A (ko) * 1997-12-29 1999-07-15 김영환 애벌런치 포토 다이오드 및 그의 제조방법
KR20000024447A (ko) * 2000-02-15 2000-05-06 주흥로 애벌란치형 광검출기 및 제작 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3601888A (en) * 1969-04-25 1971-08-31 Gen Electric Semiconductor fabrication technique and devices formed thereby utilizing a doped metal conductor
JPS5854685A (ja) * 1981-09-28 1983-03-31 Kokusai Denshin Denwa Co Ltd <Kdd> アバランシ・ホトダイオ−ド及びその製造方法
JPS6016474A (ja) * 1983-07-08 1985-01-28 Nec Corp ヘテロ多重接合型光検出器
JPS6057952A (ja) * 1983-09-09 1985-04-03 Toshiba Corp 半導体装置の製造方法
US4651187A (en) * 1984-03-22 1987-03-17 Nec Corporation Avalanche photodiode
JPS611064A (ja) * 1984-05-31 1986-01-07 Fujitsu Ltd 半導体受光装置
JPS61172381A (ja) * 1984-12-22 1986-08-04 Fujitsu Ltd ＩｎＰ系化合物半導体装置
JPS61191082A (ja) * 1985-02-20 1986-08-25 Fujitsu Ltd 半導体受光素子
JPS61220481A (ja) * 1985-03-27 1986-09-30 Fujitsu Ltd 半導体受光装置の製造方法
US4876209A (en) * 1988-01-06 1989-10-24 U.S.C. Method of making avalanche photodiode
US5179430A (en) * 1988-05-24 1993-01-12 Nec Corporation Planar type heterojunction avalanche photodiode
JPH02159775A (ja) * 1988-12-14 1990-06-19 Toshiba Corp 半導体受光素子及びその製造方法
JPH02202071A (ja) * 1989-01-31 1990-08-10 Toshiba Corp 半導体受光素子及びその製造方法
US5098851A (en) * 1989-02-10 1992-03-24 Hitachi, Ltd. Fabricating a semiconductor photodetector by annealing to smooth the PN junction
US5114866A (en) * 1989-02-10 1992-05-19 Hitachi, Ltd. Fabricating an avalanche photo diode having a step-like distribution
US5672541A (en) * 1995-06-14 1997-09-30 Wisconsin Alumni Research Foundation Ultra-shallow junction semiconductor device fabrication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5572083A (en) * 1978-11-27 1980-05-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor photo-detector
KR19990003710A (ko) * 1997-06-26 1999-01-15 김영환 애벌런치 포토 다이오드 및 그의 제조방법
KR19990056754A (ko) * 1997-12-29 1999-07-15 김영환 애벌런치 포토 다이오드 및 그의 제조방법
KR20000024447A (ko) * 2000-02-15 2000-05-06 주흥로 애벌란치형 광검출기 및 제작 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464452B1 (ko) * 2002-04-15 2005-01-03 삼성전자주식회사 애벌런치 포토다이오드 및 그 제조방법

Also Published As

Publication number Publication date
KR20020001988A (ko) 2002-01-09
US20020001911A1 (en) 2002-01-03
US6492239B2 (en) 2002-12-10

Similar Documents

Publication Publication Date Title
KR100366046B1 (ko) 에벌란치 포토다이오드 제조방법
US10468543B2 (en) Microstructure enhanced absorption photosensitive devices
US10446700B2 (en) Microstructure enhanced absorption photosensitive devices
US9818893B2 (en) Microstructure enhanced absorption photosensitive devices
US4879250A (en) Method of making a monolithic interleaved LED/PIN photodetector array
WO2019089437A1 (en) Microstructure enhanced absorption photosensitive devices
KR100206079B1 (ko) 실리콘 감광소자
JP3777163B2 (ja) フォトダイオードの製造方法
CN113161444A (zh) 半导体器件和形成半导体器件的方法
US10942315B2 (en) Reducing back reflection in a photodiode
KR910013515A (ko) 수신용 광전 집적회로 및 그 제조방법
KR20130028662A (ko) 이면 입사형 반도체 수광소자
JP2007522669A (ja) バイポーラトランジスタによる発生光の集積光導波路
KR100391090B1 (ko) 애벌런치 포토 다이오드 제조 방법
KR100636093B1 (ko) 광검출기 디바이스 및 그 제조방법
KR20040032026A (ko) 애벌란치 포토다이오드 및 그 제조 방법
KR100654014B1 (ko) 대구경 수광부를 위한 전극구조를 구비한 포토 다이오드
JP2005108955A (ja) 半導体装置及びその製造方法、光通信モジュール
KR100464452B1 (ko) 애벌런치 포토다이오드 및 그 제조방법
KR20000025908A (ko) 이온주입을 이용한 평면형 핀 포토 다이오드 제조방버뵤
KR19990006160A (ko) 애벌런치 포토 다이오드 및 그의 제조방법
CN117766606A (zh) 光电探测器及其制备方法及光电通信装置
KR940003438B1 (ko) 발광소자 어레이 제조방법
JPH0715027A (ja) 半導体装置
JPH01149487A (ja) 半導体受光素子およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081107

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee