KR20040032026A - 애벌란치 포토다이오드 및 그 제조 방법 - Google Patents
애벌란치 포토다이오드 및 그 제조 방법 Download PDFInfo
- Publication number
- KR20040032026A KR20040032026A KR1020020061348A KR20020061348A KR20040032026A KR 20040032026 A KR20040032026 A KR 20040032026A KR 1020020061348 A KR1020020061348 A KR 1020020061348A KR 20020061348 A KR20020061348 A KR 20020061348A KR 20040032026 A KR20040032026 A KR 20040032026A
- Authority
- KR
- South Korea
- Prior art keywords
- inp
- layer
- diffusion
- avalanche photodiode
- active region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims abstract description 18
- 230000005684 electric field Effects 0.000 claims abstract description 18
- 238000009792 diffusion process Methods 0.000 claims description 65
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 48
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 48
- 238000005530 etching Methods 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 15
- 230000031700 light absorption Effects 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000005498 polishing Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 239000000843 powder Substances 0.000 claims description 4
- 239000010453 quartz Substances 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 230000003667 anti-reflective effect Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 1
- IVIIAEVMQHEPAY-UHFFFAOYSA-N tridodecyl phosphite Chemical compound CCCCCCCCCCCCOP(OCCCCCCCCCCCC)OCCCCCCCCCCCC IVIIAEVMQHEPAY-UHFFFAOYSA-N 0.000 claims 1
- 230000003321 amplification Effects 0.000 abstract description 17
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 17
- 239000006117 anti-reflective coating Substances 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 22
- 235000012431 wafers Nutrition 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000003708 ampul Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 238000002207 thermal evaporation Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier or surface barrier the potential barrier working in avalanche mode, e.g. avalanche photodiode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
Abstract
본 발명은 모서리 항복(edge breakdown)을 완화시키고 활성영역에서 이득을 증가시키기 위한 초고속 광통신에 사용되는 애벌란치 포토다이오드 및 그 제조방법에 관한 것으로, 본 발명을 적용할 경우 초고속 광통신에서의 애벌란치형 광검출기의 이득을 증가시키기 때문에 잡음 감소와 수신감도 향상을 얻을 수 있다.
Description
본 발명은 초고속 광통신에 사용되는 애벌란치형 광검출기에 관한 것으로, 특히 광신호의 증폭을 크게 하고 잡음을 줄이기 위해 모서리 항복(Edge breakdown)을 억제하는 애벌란치 포토다이오드(Avalanche Photodiode : APD) 및 그 제조방법에 관한 것이다.
도 1a 및 도 1b는 각각 종래의 후방 및 전방 입사형 애벌란치 포토다이오드의 단면도를 나타낸 것으로, 대표적인 실시 예가 M.A. Itzler 등의 논문("High performance, manufacturable avalanche photodiodes for 10 Gb/s operation" Proceedings of OFC2000, FG5, 2000)에 잘 나타나 있다.
도 1에 나타낸 바와 같이, n-InP 기판(1) 위에 n-InP 버퍼층(2), 도핑하지 않은 n-InGaAs 광흡수층(3), 여러 층의 InGaAsP 그레이딩층(4), n-InP 전기장 조절층(5), 도핑하지 않은 n-InP 윈도우층(6)을 순차적으로 형성한 웨이퍼 상에 윈도우층(6)의 일부에 Zn 확산을 통해 확산영역(15) 및 가드링(16)을 형성하고, 앞면에 P형 전극(12)과 뒷면에 n형 전극(14)을 형성한 구조를 갖는다.
이 구조에서 확산영역(15)은 가장자리의 확산 깊이가 중앙부의 깊이보다 얕게 형성되어 있으며 가드링의 깊이는 확산영역의 가장자리의 깊이와 같게 형성되고 전기적으로 분리되어 있다. 즉, 도 1의 확산영역(15)과 가드링(16)은 전기적으로 p-형이고 그 사이에 윈도우층의 일부가 남아 있는데 n-형이므로 전기적으로 분리되는 것이다.
도 2는 도 1의 후방 입사형 애벌란치 포토다이오드의 제조공정을 나타낸 것이다.
먼저, 도 2a에 나타낸 바와 같이 n-InP 기판(1) 위에 n-InP 버퍼층(2), 도핑하지 않은 n-InGaAs 광흡수층(3), 여러 층의 InGaAsP 그레이딩층(4), n-InP 전기장 조절층(5), 도핑하지 않은 n-InP 윈도우층(6)을 형성한 웨이퍼를 MOCVD 장치나 MBE 장치와 같은 결정박막 성장 장비를 이용해서 차례로 성장한다.
이어서, 도 2b에 나타낸 바와 같이 제1질화실리콘(SiNx, 7)을 확산창으로 이용하여 1차 Zn 확산(8)을 실시한다.
이어서, 도 2c에 나타낸 바와 같이 제1질화실리콘(7)을 제거하고 새로운 제2 질화실리콘(9)으로 확산창을 형성하여 2차 Zn 확산(10)을 실시한다.
이어서, 도 2d에 나타낸 바와 같이 제2질화실리콘(9)을 제거하고 제3질화실리콘(11) 표면보호막을 형성한 후 p형 전극(11)을 형성한다.
마지막으로, 도 2e에 나타낸 바와 같이 뒷면을 래핑(lapping) 및 폴리싱(polishing)한 후 제4질화실리콘(13) 무반사막을 형성한 후 n형 전극(14)을 형성한다.
종래의 애벌란치 포토다이오드는 활성영역 모서리(device edge) 부분(도 1의 A로 표시된 부분)에서 전기장이 활성영역의 중앙부의 전기장에 비해 크게 나타나므로 먼저 항복전압에 도달하게 되고 따라서 빛 신호를 전기 신호로 바꾸어 증폭이 일어나는 활성영역의 중앙부에서 큰 증폭을 얻기가 어렵다.
도 3은 항복전압이 30 V인 애벌란치 포토다이오드를 도 1과 같은 구조로 제작하여 증폭률을 측정한 결과를 나타낸 것이다. 20V의 전압에서는 모서리 부분이나 가운데 부분이나 증폭률이 거의 같으나 26V의 경우 모서리에서의 증폭이 중앙부의 증폭보다 훨씬 커짐을 알 수 있다.
이와 같이 모서리 부분의 증폭이 중앙부보다 크게 되면 중앙부에서 원하는 만큼의 증폭을 충분히 얻기가 어려워지므로(실제 광신호는 중앙부에 입사되므로 중앙부에서의 증폭만이 광신호 증폭에 기여하게 된다.) 애벌란치 포토다이오드의 성능을 떨어뜨리는 원인이 되었다.
또한, 제조 방법에 있어서도 이중확산을 하여야 하므로 공정이 복잡하고 확산깊이의 제어가 어려워 수율이 저하되는 원인이 되었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명의 목적은 초고속 광통신용 애벌란치 포토다이오드에 있어서 모서리(device edge)에서의 원하지 않는 증폭을 억제하고 중앙부에서의 증폭을 증가시키기 위한 새로운 구조 및 제조방법을 제공하는데 있다.
도 1은 종래의 애벌란치 포토다이오드 단면도
도 2a 내지 도 2e는 도 1의 애벌란치 포토다이오드의 제조공정 흐름도
도 3은 도 1의 애벌란치 포토다이오드의 전기적인 특성
도 4a 내지 도 4e는 본 발명의 제1실시예에 따른 후방입사형 애벌란치 포토 다이오드의 제조공정 흐름도
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 후방입사형 애벌란치 포토 다이오드의 제조공정 흐름도
도 6a 내지 도 6e는 본 발명에 따른 전방입사형 애벌란치 포토다이오드의 제조공정 흐름도
<도면의 주요부분에 대한 부호의 설명>
20, 40, 60 : n-InP 기판 21, 41, 61 : n-InP 버퍼층
22, 42, 62 : InGaAs 광흡수층 23, 43, 63 : InGaAsP 그레이딩층
24, 44, 64 : n-InP 전기장 조절층 25, 45, 65 : n-InP 윈도우층
30, 51, 70 : p형 전극 32, 53, 71 : n형 전극
상기와 같은 목적을 달성하기 위한 본 발명의 애벌런치 포토다이오드는 n-InP 기판에 차례로 성장시킨 n-InP 버퍼층, n-InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, n-InP 윈도우층과, 상기 n-InP 윈도우층의 요홈을 둘러싸고 Zn을 확산시켜 형성된 활성영역 및 가드링과, 상기 n-InP 윈도우층에 형성된 보호막과 P형 전극, 및 상기 n-InP 기판 후면에 형성된 무반사막과 N형 전극으로구성됨을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 가드링이 활성영역과는 전기적으로 분리되고 빛이 후방면에 입사하는 애벌란치 포토다이오드 제조방법에 있어서, n-InP 기판위에 n-InP 버퍼층, n-InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, n-InP 윈도우층을 성장하는 에피층 형성단계와, 상기 n-InP 윈도우층에 질화실리콘 패턴을 형성하고 상기 n-InP 윈도우층을 식각하는 단계와, 상기 n-InP 윈도우층에 새로운 질화실리콘으로 확산창을 형성하고 Zn 확산을 실시하여 활성영역과 가드링을 형성하는 단계와, 상기 n-InP 윈도우층에 질화실리콘 표면보호막과 p형 전극을 형성하는 단계와, 상기 n-InP 기판 뒷면을 래핑 및 폴리싱한 후 질화실리콘 무반사막과 n형 전극을 형성하는 단계로 이루어짐을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 가드링이 활성영역과는 전기적으로 분리되고 빛이 후방면에 입사하는 애벌란치 포토다이오드 제조방법에 있어서, n-InP 기판위에 n-InP 버퍼층, InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, n-InP 윈도우층을 차례로 성장하는 에피층 형성단계와, 상기 n-InP 윈도우층에 활성영역과 가드링을 형성하기 위하여 질화실리콘막으로 확산창을 형성하여 1차 Zn 확산을 실시하는 단계와, 상기 활성영역의 중앙부와 상기 가드링의 확산 깊이가 같도록 하기 위하여 상기 활성영역의 중앙부와 가드링에 새로운 질화실리콘으로 확산창을 형성하여 2차 Zn 확산을 실시하는 단계와, 상기 n-InP 원도우층에 질화실리콘 표면보호막과 p형 전극을 형성하는 단계와, 상기 n-InP 기판뒷면을 래핑 및 폴리싱한 후 질화실리콘 무반사막과 n형 전극을 형성하는 단계로 이루어짐을 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명은 가드링이 활성영역과는 전기적으로 분리되고 빛이 전방면에 입사하는 애벌란치 포토다이오드 제조방법에 있어서, n-InP 기판위에 n-InP 버퍼층, InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, InP 윈도우층을 차례로 성장하는 에피층 형성단계와, 상기 n-InP 윈도우층에 질화실리콘막 패턴을 형성하고 상기 n-InP 윈도우층을 식각하는 단계와, 상기 n-형 InP 윈도우층에 새로운 질화실리콘으로 확산창을 형성하고 Zn 확산을 실시하여 활성영역과 가드링을 형성하는 단계와, 상기 n-InP 윈도우층에 질화실리콘 표면보호막과 p형 전극을 형성하는 단계와, 상기 n-InP 기판 뒷면을 래핑 및 폴리싱한 후 n형 전극을 형성하는 단계로 이루어짐을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 상세하게 설명하면 다음과 같다.
도 4는 본 발명의 제1실시예에 따른 후방 입사형 애벌란치 포토다이오드의 제조방법을 나타낸 것이다.
먼저, 도 4a에 나타낸 바와 같이 n-InP 기판(20) 위에 n-InP 버퍼층(21), 도핑하지 않은 n-InGaAs 광흡수층(22), 여러 층의 InGaAsP 그레이딩층(23), n-InP 전기장 조절층(24), 도핑하지 않은 n-InP 윈도우층(25)으로 구성된 웨이퍼를 MOCVD 장치나 MBE 장치와 같은 결정박막 성장 장비를 이용해서 차례로 성장한다.
이어서, 도 4b에 나타낸 바와 같이 중앙부와 가드링 부분이 식각되도록 포토리쏘그라피(Photolithography)에 의해 패턴이 형성된 제1질화실리콘(26)막을 식각마스크로 이용하여 건식 또는 습식 식각공정을 통해 일정깊이로 식각한다.
이어서, 도 4c에 나타낸 바와 같이 새로운 제2질화실리콘(27)으로 확산창을 형성하여 Zn 확산(28)을 실시한다.
이어서, 도4d에 나타낸 바와 같이 제3질화실리콘(29) 표면보호막을 형성하고 p형 전극(30)을 형성한다.
마지막으로, 뒷면을 래핑(lapping) 및 폴리싱(polishing)한 후 제4질화실리콘(31) 무반사막을 형성하고 n형 전극(32)을 형성한다.
상기의 공정에 있어서 활성영역 중앙부와 가드링 부분은 확산 깊이가 같고 활성영역의 가장자리 부분은 확산깊이가 얕게 형성되는데, 활성영역 중앙부와 활성영역의 가장자리 부분의 확산깊이 차이는 식각깊이를 조절하여 얻을 수 있으며 대개 1.0 ㎛ 이하가 적당하다.
상기의 공정에 있어서 활성영역 중앙부와 가드링 부분은 확산 깊이가 같고 활성영역의 가장자리 부분은 확산깊이가 얕게 형성되도록 하되 활성영역 중앙부와 활성영역의 가장자리 부분의 확산깊이 차이를 정확하게 조절하기 위해서 식각 깊이를 정확하게 조절하여야 하는데 이를 위해서 선택적 습식식각방법을 사용할 수 있다. 이를 위해서 에피 웨이퍼 맨 윗층에 InP와 에칭성질이 완전히 다른 InGaAs 또는 InGaAsP를 추가로 성장하여 선택적 습식식각 방법으로 식각하면 식각 두께(따라서 확산깊이의 차이)를 정확히 조절할 수 있다.
상기 Zn 확산공정은 질화실리콘막을 반도체 표면에 증착하고, 확산하고자 하는 영역만 창을 연 다음, 열증착(thermal evaporator) 장치를 이용하여 Zn3P2를 웨이퍼의 일부분(창을 연 부분) 또는 전면에 증착하고, 그 위에 산화실리콘(SiO2) 또는 질화실리콘막을 증착한 다음 고온 열처리를 통하여 수행할 수 있다. 이 때 열처리 온도는 450 ~ 550℃가 적당하며 600℃에서도 수행할 수 있다.
상기 확산 공정의 또 다른 방법으로 질화실리콘막을 반도체 표면에 증착하고, 확산하고자 하는 영역만 창을 연 다음, 석영 등의 재질로 제작된 관(tube: Ampoule) 내에 웨이퍼와 Zn3P2파우더를 넣고 진공장치를 이용하여 진공으로 뽑은 다음 밀봉하고 고온 열처리하여 수행하는 엠포울(Ampoule) 방법으로 수행할 수 있다. 이 때 열처리 온도는 450 ~ 550℃가 적당하며 600℃에서도 수행할 수 있다.
도 5a 내지 도 5e는 본 발명의 제2실시예에 따른 후방입사형 애벌란치 포토 다이오드의 제조방법을 나타낸 것이다.
먼저, 도 5a에 나타낸 바와 같이 n-InP 기판(40) 위에 n-InP 버퍼층(41), 도핑하지 않은 n-InGaAs 광흡수층(42), 여러 층의 InGaAsP 그레이딩층(43), n-InP 전기장 조절층(44), 도핑하지 않은 n-InP 윈도우층(45)을 형성한 웨이퍼를 MOCVD 장치나 MBE 장치와 같은 결정박막 성장 장비를 이용해서 차례로 성장한다.
이어서, 도 5b에 나타낸 바와 같이 질화실리콘(46)을 확산창으로 이용하여 1차 Zn 확산(47)을 실시한다.
이어서, 도 5c에 나타낸 바와 같이 새로운 제2질화실리콘(48)으로 확산창을 형성하되 중앙부와 가드링 부분의 확산 깊이가 같도록 활성영역의 중앙부와 가드링부분을 확산창으로 열어 2차 Zn 확산(49)을 실시한다.
이어서, 도 5d에 나타낸 바와 같이 제3질화실리콘(49) 표면보호막을 형성하고 p형 전극(51)을 형성한다.
마지막으로, 도 5e에 나타낸 바와 같이 뒷면을 래핑 및 폴리싱한 후 제4질화실리콘(52) 무반사막을 형성하고 n형 전극(53)을 형성한다.
상기 1차 및 2차 Zn 확산 공정에 있어서 질화실리콘막을 반도체 표면에 증착하고, 확산하고자 하는 영역만 창을 연 다음, 열증착 장치를 이용하여 Zn3P2를 웨이퍼의 일부분(창을 연 부분) 또는 전면에 증착하고, 그 위에 산화실리콘규소(SiO2) 또는 질화실리콘를 증착한 다음 고온 열처리를 통하여 확산공정을 수행할 수 있다. 이 때 열처리 온도는 450 ~ 550℃가 적당하며 600℃에서도 수행할 수 있다.
상기 1차 및 2차 확산 공정의 또 다른 방법으로 질화실리콘막을 반도체 표면에 증착하고, 확산하고자 하는 영역만 창을 연 다음, 석영 등의 재질로 제작된 관(tube: Ampoule) 내에 웨이퍼와 Zn3P2파우더를 넣고 진공장치를 이용하여 진공으로 뽑은 다음 밀봉하고 고온 열처리하여 수행하는 엠포울(Ampoule) 방법 등을 들 수 있다. 이 때 열처리 온도는 450 ~ 550℃가 적당하며 600℃에서도 수행할 수 있다.
도 6a 내지 도 6e는 본 발명에 따른 전방입사형 애벌란치 포토다이오드의 제조공정도이다.
먼저, 도 6a에 나타낸 바와 같이 n-InP 기판(60)위에 n-InP 버퍼층(61), 도핑하지 않은 n-InGaAs 광흡수층(62), 여러 층의 InGaAsP 그레이딩층(63), n-InP 전기장 조절층(64), 도핑하지 않은 n-InP 윈도우층(65)을 형성한 웨이퍼를 MOCVD 장치나 MBE 장치와 같은 결정박막 성장 장비를 이용해서 차례로 성장한다.
이어서, 도 6b에 나타낸 바와 같이 중앙부와 가드링 부분이 식각되도록 포토리쏘그라피에 의해 패턴이 형성된 제1질화실리콘(66)을 식각마스크로 이용하여 건식 또는 습식 식각공정을 통해 일정깊이로 식각한다.
이어서, 도 6c에 나타낸 바와 같이 새로운 제2질화실리콘(67)으로 확산창을 형성하여 Zn 확산(67)을 실시한다.
이어서, 도 6d에 나타낸 바와 같이 제3질화실리콘(69) 표면보호막을 형성하고 p형 전극(70)을 형성한다.
이어서, 도 6e에 나타낸 바와 같이 뒷면을 래핑 또는 폴리싱한 후 n형 전극(71)을 형성한다.
상기의 공정에 있어서 활성영역 중앙부와 가드링 부분은 확산 깊이가 같고 활성영역의 가장자리 부분은 확산깊이가 얕게 형성되는데, 활성영역 중앙부와 활성영역의 가장자리 부분의 확산깊이 차이는 식각깊이를 조절하여 얻을 수 있으며 대개 1.0 ㎛ 이하가 적당하다.
상기의 공정에 있어서 활성영역 중앙부와 가드링 부분은 확산 깊이가 같고 활성영역의 가장자리 부분은 확산깊이가 얕게 형성되도록 하되 확산깊이를 정확하게 조절하기 위해서 식각 깊이를 정확하게 조절하여야 하는데 이를 위해서 선택적 습식식각방법을 사용할 수 있다. 이를 위해서 에피 웨이퍼 맨 윗층에 InP와 에칭성질이 완전히 다른 InGaAs 또는 InGaAsP를 추가로 성장하여 선택적 습식식각 방법으로 식각하면 식각 두께(따라서 확산깊이의 차이)를 정확히 조절할 수 있다.
상기 확산 공정은 질화실리콘막을 반도체 표면에 증착하고, 확산하고자 하는 영역만 창을 연 다음, 열증착 장치를 이용하여 Zn3P2를 웨이퍼의 일부분(창을 연 부분) 또는 전면에 증착하고, 그 위에 산화실리콘(SiO2) 또는 질화실리콘을 증착한 다음 고온 열처리를 통하여 수행할 수 있다. 이 때 열처리 온도는 450 ~ 550℃가 적당하며 600℃에서도 수행할 수 있다.
상기 확산 공정의 또 다른 방법으로 질화실리콘막을 반도체 표면에 증착하고, 확산하고자 하는 영역만 창을 연 다음, 석영 등의 재질로 제작된 관(tube: Ampoule) 내에 웨이퍼와 Zn3P2파우더를 넣고 진공장치를 이용하여 진공으로 뽑은 다음 밀봉하고 고온 열처리하여 수행하는 엠포울(Ampoule) 방법으로 수행할 수 있다. 이 때 열처리 온도는 450 ~ 550℃가 적당하며 600℃에서도 수행할 수 있다.
상기와 같은 본 발명은 가장자리 부분에서 증폭률이 크게 증가하는 것을 억제할 수 있으며, Zn 확산 공정을 1회로 제한할 수 있어 매우 경제적이며, 제조 공정이 간단해지고 특히 활성영역 중앙부 및 가드링과 활성영역 가장자리 부분과의 확산깊이 차이를 식각으로 정확하게 조절할 수 있기 때문에 큰 장점을 갖는다.
또한, 가장자리에서의 전기장이 억제되기 때문에 중앙부에서의 증폭특성을 최대한 활용하도록 소자를 제작할 수 있기 때문에 증폭률을 증가시킬 수 있고 잡음을 감소시킬 수 있어 궁극적으로 애벌란치 포토다이오드의 이득-대역폭 특성을 증가시킬 뿐만 아니라 수신감도도 향상시킬 수 있게 되는 장점을 갖는다.
Claims (13)
- n-InP 기판에 차례로 성장시킨 n-InP 버퍼층, n-InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, n-InP 윈도우층과,상기 n-InP 윈도우층의 요홈을 둘러싸고 Zn을 확산시켜 형성된 활성영역 및 가드링과,상기 n-InP 윈도우층에 형성된 보호막과 P형 전극, 및상기 n-InP 기판 후면에 형성된 무반사막과 N형 전극으로 구성됨을 특징으로 하는 애벌란치 포토다이오드.
- 제 1항에 있어서,상기 활성영역의 중앙부는 가드링 부분과 확산 깊이가 같고, 활성영역 가장자리보다는 얕게 형성된 것을 특징으로 하는 애벌런치 포토다이오드.
- 가드링이 활성영역과는 전기적으로 분리되고 빛이 후방면에 입사하는 애벌란치 포토다이오드 제조방법에 있어서,n-InP 기판위에 n-InP 버퍼층, n-InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, n-IrP, 윈도우층을 성장하는 에피층 형성단계와,상기 n-InP 윈도우층에 질화실리콘 패턴을 형성하고 상기 n-InP 윈도우층을 식각하는 단계와,상기 n-InP 윈도우층에 새로운 질화실리콘으로 확산창을 형성하고 Zn 확산을 실시하여 활성영역과 가드링을 형성하는 단계와,상기 n-InP 윈도우층에 질화실리콘 표면보호막과 p형 전극을 형성하는 단계와,상기 n-InP 기판 뒷면을 래핑 및 폴리싱한 후 질화실리콘 무반사막과 n형 전극을 형성하는 단계로 이루어진 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 가드링이 활성영역과는 전기적으로 분리되고 빛이 후방면에 입사하는 애벌란치 포토다이오드 제조방법에 있어서,n-InP 기판위에 n-InP 버퍼층, InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, n-InP 윈도우층을 차례로 성장하는 에피층 형성단계와,상기 n-InP 윈도우층에 활성영역과 가드링을 형성하기 위하여 질화실리콘막으로 확산창을 형성하여 1차 Zn 확산을 실시하는 단계와,상기 활성영역의 중앙부와 상기 가드링의 확산 깊이가 같도록 하기 위하여 상기 활성영역의 중앙부와 가드링에 새로운 질화실리콘으로 확산창을 형성하여 2차 Zn 확산을 실시하는 단계와,상기 n-InP 윈도우층에 질화실리콘 표면보호막과 P형 전극을 형성하는 단계와,상기 n-InP 기판 뒷면을 래핑 및 폴리싱한 후 질화실리콘 무반사막과 n형 전극을 형성하는 단계로 이루어진 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 가드링이 활성영역과는 전기적으로 분리되고 빛이 전방면에 입사하는 애벌란 치 포토다이오드 제조방법에 있어서,n-InP 기판위에 n-InP 버퍼층, InGaAs 광흡수층, InGaAsP 그레이딩층, n-InP 전기장 조절층, InP 윈도우층을 차례로 성장하는 에피층 형성단계와,상기 n-P 윈도우층에 질화실리콘막 패턴을 형성하고 상기 n-InP 윈도우층을 식각하는 단계와,상기 n-형 InP 윈도우층에 새로운 질화실리콘으로 확산창을 형성하고 Zn 확산을 실시하여 활성영역과 가드링을 형성하는 단계와,상기 n-InP 윈도우층에 질화실리콘 표면보호막과 p형 전극을 형성하는 단계와,상기 n-InP 기판 뒷면을 래핑 및 폴리싱한 후 n형 전극을 형성하는 단계로 이루어진 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 제 3항 내지 제 5항중 어느 한항에 있어서,상기 에피층 형성단계는 MOCVD 또는 MBE 장치에서 성장시키는 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 제 3항 내지 제5항중 어느 한항에 있어서,상기 활성영역의 중앙부는 가드링 부분과 확산 깊이가 같고, 상기 활성영역의 가장자리보다는 얕게 형성된 것을 특징으로 하는 애벌런치 포토다이오드 제조방법.
- 제 4항 또는 제5항에 있어서,상기 활성영역의 중앙부와 가장자리의 확산깊이 조절은 식각깊이를 조절하여 수행하는 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 제 8항에 있어서,상기 식각깊이가 1.0 ㎛ 이하인 것을 특징으로 하는 애벌란치 포토다이오드 제조 방법.
- 제 8항에 있어서,상기 식각깊이는 상기 n-InP 윈도우층에 InGaAs 또는 InGaAsP를 추가로 성장하여 선택적 습식식각 방법으로 정확히 조절하는 단계를 더 포함하는 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 제 3항 내지 제5항중 어느 한항에 있어서,상기 Zn-확산은 Zn3P2를 증착하고 그 위에 산화실리콘 또는 질화실리콘을 증착한 다음 고온 열처리하여 형성하는 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 제 3항 내지 제5항중 어느 한항에 있어서,상기 Zn 확산은 석영 재질로 제작된 관내에 웨이퍼와 Zn3P2파우더를 넣고 진공장치를 이용하여 진공으로 뽑은 다음 밀봉하고 고온 열처리하여 형성하는 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
- 제 11항에 있어서,상기 고온 열처리는 450~550℃에서 수행하는 것을 특징으로 하는 애벌란치 포토다이오드 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020061348A KR20040032026A (ko) | 2002-10-08 | 2002-10-08 | 애벌란치 포토다이오드 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020061348A KR20040032026A (ko) | 2002-10-08 | 2002-10-08 | 애벌란치 포토다이오드 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040032026A true KR20040032026A (ko) | 2004-04-14 |
Family
ID=37332050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020020061348A KR20040032026A (ko) | 2002-10-08 | 2002-10-08 | 애벌란치 포토다이오드 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040032026A (ko) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044912B1 (ko) * | 2009-11-12 | 2011-06-28 | 한국철도공사 | 고속열차의 트리포드 고정용 지그 |
| US8592247B2 (en) | 2010-12-20 | 2013-11-26 | Electronics And Telecommunications Research Institute | Method of fabricating avalanche photodiode |
| US8710547B2 (en) | 2011-12-16 | 2014-04-29 | Electronics And Telecommunications Research Institute | Avalanche photo diode and method of manufacturing the same |
| CN105609585A (zh) * | 2015-12-16 | 2016-05-25 | 中国科学院上海微系统与信息技术研究所 | 一种组分递变过渡层的气态源分子束外延材料生长方法 |
| CN110098278A (zh) * | 2019-04-18 | 2019-08-06 | 中国科学技术大学 | 一种雪崩光电二极管扩散结构、制备方法及二极管器件 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211886A (ja) * | 1984-04-05 | 1985-10-24 | Nec Corp | アバランシフオトダイオ−ドの製造方法 |
| JPH0196970A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | 半導体受光装置 |
| JPH02226777A (ja) * | 1989-02-28 | 1990-09-10 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| JPH03289131A (ja) * | 1990-04-06 | 1991-12-19 | Hitachi Ltd | 半導体装置の製造方法 |
| KR970054544A (ko) * | 1995-12-29 | 1997-07-31 | 김주용 | 에벌런치 포토 다이오드 및 그 제조방법 |
| KR970054557A (ko) * | 1995-12-15 | 1997-07-31 | 양승택 | 초고속 애벌랜치 포토다이오드 및 제조방법 |
-
2002
- 2002-10-08 KR KR1020020061348A patent/KR20040032026A/ko not_active Application Discontinuation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211886A (ja) * | 1984-04-05 | 1985-10-24 | Nec Corp | アバランシフオトダイオ−ドの製造方法 |
| JPH0196970A (ja) * | 1987-10-09 | 1989-04-14 | Hitachi Ltd | 半導体受光装置 |
| JPH02226777A (ja) * | 1989-02-28 | 1990-09-10 | Toshiba Corp | 半導体受光素子及びその製造方法 |
| JPH03289131A (ja) * | 1990-04-06 | 1991-12-19 | Hitachi Ltd | 半導体装置の製造方法 |
| KR970054557A (ko) * | 1995-12-15 | 1997-07-31 | 양승택 | 초고속 애벌랜치 포토다이오드 및 제조방법 |
| KR970054544A (ko) * | 1995-12-29 | 1997-07-31 | 김주용 | 에벌런치 포토 다이오드 및 그 제조방법 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101044912B1 (ko) * | 2009-11-12 | 2011-06-28 | 한국철도공사 | 고속열차의 트리포드 고정용 지그 |
| US8592247B2 (en) | 2010-12-20 | 2013-11-26 | Electronics And Telecommunications Research Institute | Method of fabricating avalanche photodiode |
| US8710547B2 (en) | 2011-12-16 | 2014-04-29 | Electronics And Telecommunications Research Institute | Avalanche photo diode and method of manufacturing the same |
| CN105609585A (zh) * | 2015-12-16 | 2016-05-25 | 中国科学院上海微系统与信息技术研究所 | 一种组分递变过渡层的气态源分子束外延材料生长方法 |
| CN110098278A (zh) * | 2019-04-18 | 2019-08-06 | 中国科学技术大学 | 一种雪崩光电二极管扩散结构、制备方法及二极管器件 |
| CN110098278B (zh) * | 2019-04-18 | 2021-04-23 | 中国科学技术大学 | 一种雪崩光电二极管扩散结构、制备方法及二极管器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4220688B2 (ja) | アバランシェホトダイオード | |
| US5866936A (en) | Mesa-structure avalanche photodiode having a buried epitaxial junction | |
| JP2011035114A (ja) | メサ型フォトダイオード及びその製造方法 | |
| CN111739975A (zh) | 一种三台面结构的雪崩光电二极管及其制造方法 | |
| JPH03293780A (ja) | 半導体受光素子 | |
| KR101553817B1 (ko) | 애벌란치 포토다이오드의 제조방법 | |
| CN110729373A (zh) | 基于Ge波导的GeSn红外光电探测器及其制造方法 | |
| KR20120069127A (ko) | 아발란치 포토다이오드의 제조방법 | |
| CA2643938C (en) | Bonded wafer avalanche photodiode and method for manufacturing same | |
| US10686093B2 (en) | Semiconductor light receiving element including si avalanche multiplication part and compound semiconductor light receiving layer | |
| KR100303471B1 (ko) | 애벌란치형 광검출기 및 제작 방법 | |
| KR20040032026A (ko) | 애벌란치 포토다이오드 및 그 제조 방법 | |
| JP2009004812A (ja) | アバランシェホトダイオード | |
| CN212461704U (zh) | 一种三台面结构的雪崩光电二极管 | |
| KR101554290B1 (ko) | 애벌란치 포토다이오드 | |
| US11164986B2 (en) | Avalanche photodiode and method of manufacturing the same | |
| KR20180131502A (ko) | 식각 저지층을 이용한 후면 조사 이미지 센서의 제조 공정 | |
| KR101783648B1 (ko) | 저 암전류 아발란치 포토다이오드 | |
| KR100216524B1 (ko) | 애벌런치 포토다이오드 및 그 제조방법 | |
| CN113054048A (zh) | 一种蓝绿光增强型的硅基雪崩光电二极管 | |
| US4162203A (en) | Method of making a narrow-band inverted homo-heterojunction avalanche photodiode | |
| JPS6244432B2 (ko) | ||
| CN116666500B (zh) | 锗光电探测器及通过热失配应力提高其长波响应的方法 | |
| JPH05102517A (ja) | アバランシエフオトダイオードとその製造方法 | |
| KR102078316B1 (ko) | 2차원 도핑 기술을 이용한 수광소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |