JPH0196970A - 半導体受光装置 - Google Patents
半導体受光装置Info
- Publication number
- JPH0196970A JPH0196970A JP62253621A JP25362187A JPH0196970A JP H0196970 A JPH0196970 A JP H0196970A JP 62253621 A JP62253621 A JP 62253621A JP 25362187 A JP25362187 A JP 25362187A JP H0196970 A JPH0196970 A JP H0196970A
- Authority
- JP
- Japan
- Prior art keywords
- junction
- layer
- edge
- electric field
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- 230000005684 electric field Effects 0.000 abstract description 20
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 3
- 238000010521 absorption reaction Methods 0.000 abstract 1
- 230000003287 optical effect Effects 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 230000031700 light absorption Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- -1 half-soul Chemical class 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体受光装置、特にアバランシェ・ホト・ダ
イオード（ＡＰＤ）において、良好な特性を得るに好適
な構造に関する。
イオード（ＡＰＤ）において、良好な特性を得るに好適
な構造に関する。
従来、ＡＰＤのｐｎ接合は特開昭６２−２２５４５号に
記載のように、逆方向電圧の印加によってアバランシェ
降伏を生じせしめて増倍作用を起こす主接合、および、
主接合の周辺に連続して形成されたガードリング接合か
ら成っていた。主接合は階段型不純物ａ変分布、ガード
リング接合は傾斜型の分布を持っており、後者は主接合
の湾曲部（エツジ部）をおおう事によって、増倍作用の
低下や不均一の原因となるエツジ降伏を防止していた。
記載のように、逆方向電圧の印加によってアバランシェ
降伏を生じせしめて増倍作用を起こす主接合、および、
主接合の周辺に連続して形成されたガードリング接合か
ら成っていた。主接合は階段型不純物ａ変分布、ガード
リング接合は傾斜型の分布を持っており、後者は主接合
の湾曲部（エツジ部）をおおう事によって、増倍作用の
低下や不均一の原因となるエツジ降伏を防止していた。
上記、従来の技術で良好な増倍作用を得られるのは、主
接合とガードリング接合の各不純物濃度分布に対応して
、前者の降伏電圧が後者よりも低くできるからである。
接合とガードリング接合の各不純物濃度分布に対応して
、前者の降伏電圧が後者よりも低くできるからである。
しかし、両者の不純物濃度分布の差による降伏電圧の差
はわずかである。また、ガードリング接合が主接合の位
置に比較して浅すぎる場合は主接合のエツジがｐｎ接合
面に形成されるため、エツジ降伏が生ずる様になる。逆
に、ガードリング接合が深すぎる場合は、ガードリング
接合のエツジで降伏が生じるため、大きな増倍が得ら九
ないにのため１両者の相対位置には許容範囲があって、
±０．２μｍ程度である。
はわずかである。また、ガードリング接合が主接合の位
置に比較して浅すぎる場合は主接合のエツジがｐｎ接合
面に形成されるため、エツジ降伏が生ずる様になる。逆
に、ガードリング接合が深すぎる場合は、ガードリング
接合のエツジで降伏が生じるため、大きな増倍が得ら九
ないにのため１両者の相対位置には許容範囲があって、
±０．２μｍ程度である。
この値は実際の素子作製では極めて小さく１歩留を低下
する最大の原因であった。特に、高速応答を得るには、
接合は高濃度の反対導伝型層に形成されなければならず
、ガードリング接合の不純物濃度分布が良好な傾斜型に
はならなくなってしまうため、ＡＰＤが作製できない欠
点があった。
する最大の原因であった。特に、高速応答を得るには、
接合は高濃度の反対導伝型層に形成されなければならず
、ガードリング接合の不純物濃度分布が良好な傾斜型に
はならなくなってしまうため、ＡＰＤが作製できない欠
点があった。
本発明では主接合またはガードリング接合のエツジ部に
別のｐｎ接合を近接して形成する６本発明の構造を第１
図によって説明する。例えば１゜２．３．４はｎ型の伝
導型から成る半導体層で、順に基板、光吸収層、増倍層
、窓層である。窓層４の表面から不純物の導入により、
Ｐ型領域５゜６が形成されている形状において、ｎ型領
域５は円板状、領域６は領域５の周辺部にわずかに重な
る様にリング状になっている。各々の外周部は主接合お
よびガードリング接合である。各々の先端は増倍層３内
または、窓層４内に形成する。
別のｐｎ接合を近接して形成する６本発明の構造を第１
図によって説明する。例えば１゜２．３．４はｎ型の伝
導型から成る半導体層で、順に基板、光吸収層、増倍層
、窓層である。窓層４の表面から不純物の導入により、
Ｐ型領域５゜６が形成されている形状において、ｎ型領
域５は円板状、領域６は領域５の周辺部にわずかに重な
る様にリング状になっている。各々の外周部は主接合お
よびガードリング接合である。各々の先端は増倍層３内
または、窓層４内に形成する。
本発明では、ｎ型領域５，６の周辺部近傍に。
別のｎ型領域７が形成される。領域７の形状は例えばリ
ング状である。８および９はそれぞれＰ側電極およびｎ
側電極、１０は保護膜である。
ング状である。８および９はそれぞれＰ側電極およびｎ
側電極、１０は保護膜である。
第２図は本発明の別の例であり、２１，２２゜２３．２
４は各々ｎ型の伝導型からなる基板、光吸収層、増倍層
、窓層、２５，２６．２７はｎ型領域である。ただし、
２６と２７はｒ７いに連続しているが領域２５とは不連
続であり、領域２７は領域２５の湾曲部に近接して取り
かこんでいる。
４は各々ｎ型の伝導型からなる基板、光吸収層、増倍層
、窓層、２５，２６．２７はｎ型領域である。ただし、
２６と２７はｒ７いに連続しているが領域２５とは不連
続であり、領域２７は領域２５の湾曲部に近接して取り
かこんでいる。
ここで、領域２５の外周は主接合である。ただし、図で
は省略したが、ガードリング接合が、その周囲に形成さ
れていても良い。また、２８．２９は電極である。
は省略したが、ガードリング接合が、その周囲に形成さ
れていても良い。また、２８．２９は電極である。
本発明は、アバランシェ降伏を生ずる主接合、同作用を
助けるガードリング接合の他に、それらとは離れて形成
された別のｐｎ接合を設ける事にある。このｐｎ接合は
後述する様に、電界緩和作用を持つもので少なくともそ
の１部分が、主接合またはガードリング接合のエツジ部
に近接して位置する。ただし、その位置は、増倍層内に
限られるものではなく、増倍層と他の層の境界や、他の
層内にあっても良く、さらに、複数の層を横切っても良
い、また、その大きさや形も種々であり、主接合の直下
を除く、チップ全面に広がっていたり、互層になってい
ても良い。
助けるガードリング接合の他に、それらとは離れて形成
された別のｐｎ接合を設ける事にある。このｐｎ接合は
後述する様に、電界緩和作用を持つもので少なくともそ
の１部分が、主接合またはガードリング接合のエツジ部
に近接して位置する。ただし、その位置は、増倍層内に
限られるものではなく、増倍層と他の層の境界や、他の
層内にあっても良く、さらに、複数の層を横切っても良
い、また、その大きさや形も種々であり、主接合の直下
を除く、チップ全面に広がっていたり、互層になってい
ても良い。
さらに、本発明では、ｎ型結晶中にｎ型領域を形成する
例で説明したが、その逆であっても良い。
例で説明したが、その逆であっても良い。
本発明において、電界緩和用のｐｎ接合は主接合または
ガードリング接合から延びる空乏層の範囲内にその１部
が位置すれば良い。この）Ｉ（は、電界緩和用の接合が
無い従来の構造におけろ電気力線とは異なる分布を与え
る。すなわち、従来の構造では主接合等のエツジ部に電
気力線が集中しやすい欠点があったのに対し、本発明は
電界緩和用の接合によって、特に主接合等のエツジ部に
位置する事によって、エツジ部への電気力ａの県中が防
Ｉトされる。すなわち、同接合は逆方向電流の障壁とし
て作用するので、その部分では電流の流れが防止され、
降伏にいたる電界強度は従来１１カ造のものよりも高く
ならなければならない。一方、主接合の直下にはその様
な効果は生じないので、低い電界強度で降伏する。この
作用により、本発明では主接合等でのエツジ降伏を防止
し、主接合の中央部で降伏を生じさせられるので良好な
増倍が得られる。なお、電界緩和用の接合は階段型で良
く、また、その位置は空乏層の広がる範囲で良いため、
主接合等との間隔は数μｍもあり、大きな許容範囲を持
つ。
ガードリング接合から延びる空乏層の範囲内にその１部
が位置すれば良い。この）Ｉ（は、電界緩和用の接合が
無い従来の構造におけろ電気力線とは異なる分布を与え
る。すなわち、従来の構造では主接合等のエツジ部に電
気力線が集中しやすい欠点があったのに対し、本発明は
電界緩和用の接合によって、特に主接合等のエツジ部に
位置する事によって、エツジ部への電気力ａの県中が防
Ｉトされる。すなわち、同接合は逆方向電流の障壁とし
て作用するので、その部分では電流の流れが防止され、
降伏にいたる電界強度は従来１１カ造のものよりも高く
ならなければならない。一方、主接合の直下にはその様
な効果は生じないので、低い電界強度で降伏する。この
作用により、本発明では主接合等でのエツジ降伏を防止
し、主接合の中央部で降伏を生じさせられるので良好な
増倍が得られる。なお、電界緩和用の接合は階段型で良
く、また、その位置は空乏層の広がる範囲で良いため、
主接合等との間隔は数μｍもあり、大きな許容範囲を持
つ。
以下、本発明を実施例によって説明する。
実施例１
第１図の構造のＡＰＤを作製した。作製法を第３図で説
明する。まず、同図（ａ）に示した様に基板ＩｎＰ３１
（ＩＸＬＯ１９ｍ−８、ｎ型）にＴｎＧａＡｓ層３２
（Ｉ Ｘ １０”ａｎ−３： ｎ型：３μｍ）および
ＩｎＰ層３３ （１，Ｘ ｉ Ｑ１５ｃ＋ｎ−３： ｎ
型、０．１ μｍ）を成長した。次に、図（ｂ）に示し
た様に、ＩｎＰ層３３を選択的にエツチングし、内径５
０μｍ、外径１００μｍのドーナツ状にした。次に１図
（ｃ）に示した様に、Ｉ ｎ Ｐ層３４（４Ｘ Ｌ Ｏ
”ｅｘ″″３、ｎ型、０．４μｍ）および、Ｉｎ層３５
（３ＸＩＱ１”（１）−３、ｎ型、１．５μｍ）を成
長し、ＩｎＰ層３３を埋込んだ。ここで、第１図と対応
させて説明すると層３２は光吸収層２、層３４は増倍層
３、層３３は世界緩和層７、層３５は窓層４である。次
に、第１図のごとく窓層４の表面から、電界緩和層７と
同心円状に内径６０μｍ、外径８０μｍの範囲にＣｄを
深さ１．２±０．４μｍ にわたって拡散、さらに、直
径６５μｍ、深さ１．６μｍの範囲でＺｎを拡散し、各
各、ｐ型領域６，５を形成した。電極８，９、保護膜１
０を被着して素子作製を完了した。本素子の降伏電圧は
約６０Ｖで最大増倍率４０、遮断周波数２．８ＧＨ１＜
増倍率２ｏに於）を得た。なお、最大増倍率３０以上と
なる歩留は４０％であった。しかし、本発明によらない
構造では最大増倍率３０以上となるものの歩留は５％で
あり、これと比較して、本発明の効果はｐ壁領域５，６
の相対位置の許容範囲が広いにもかかわらず極めて大き
い事が分った。なお、電界緩和層７の外径は大きい限り
において特性、歩留に変化がなく、素子寸法全体に達し
ていても同じであった。
明する。まず、同図（ａ）に示した様に基板ＩｎＰ３１
（ＩＸＬＯ１９ｍ−８、ｎ型）にＴｎＧａＡｓ層３２
（Ｉ Ｘ １０”ａｎ−３： ｎ型：３μｍ）および
ＩｎＰ層３３ （１，Ｘ ｉ Ｑ１５ｃ＋ｎ−３： ｎ
型、０．１ μｍ）を成長した。次に、図（ｂ）に示し
た様に、ＩｎＰ層３３を選択的にエツチングし、内径５
０μｍ、外径１００μｍのドーナツ状にした。次に１図
（ｃ）に示した様に、Ｉ ｎ Ｐ層３４（４Ｘ Ｌ Ｏ
”ｅｘ″″３、ｎ型、０．４μｍ）および、Ｉｎ層３５
（３ＸＩＱ１”（１）−３、ｎ型、１．５μｍ）を成
長し、ＩｎＰ層３３を埋込んだ。ここで、第１図と対応
させて説明すると層３２は光吸収層２、層３４は増倍層
３、層３３は世界緩和層７、層３５は窓層４である。次
に、第１図のごとく窓層４の表面から、電界緩和層７と
同心円状に内径６０μｍ、外径８０μｍの範囲にＣｄを
深さ１．２±０．４μｍ にわたって拡散、さらに、直
径６５μｍ、深さ１．６μｍの範囲でＺｎを拡散し、各
各、ｐ型領域６，５を形成した。電極８，９、保護膜１
０を被着して素子作製を完了した。本素子の降伏電圧は
約６０Ｖで最大増倍率４０、遮断周波数２．８ＧＨ１＜
増倍率２ｏに於）を得た。なお、最大増倍率３０以上と
なる歩留は４０％であった。しかし、本発明によらない
構造では最大増倍率３０以上となるものの歩留は５％で
あり、これと比較して、本発明の効果はｐ壁領域５，６
の相対位置の許容範囲が広いにもかかわらず極めて大き
い事が分った。なお、電界緩和層７の外径は大きい限り
において特性、歩留に変化がなく、素子寸法全体に達し
ていても同じであった。
実施例２
実施例１と同様な方法により、第２図に示した構造のＡ
Ｐ Ｄを作製した。ただし、電界緩和層２７は内径５
０μｍ、外径１．２０ μｍであり、ｐ壁領域２５の直
径は７０μｍ、ｐ型領域２６の内径は１００μｍ、外径
は１１０μｍである。本素子の特性は実施例１と同じで
あり１歩留りは５５％と高く、極めて効果的である事が
判明した。歩留が高い理由は本発明ではガードリング接
合は不必要である事、およびｐ型領域の深さは電界緩和
層に達していれば良く、突き抜けても素子特性に影響を
与えないためである。
Ｐ Ｄを作製した。ただし、電界緩和層２７は内径５
０μｍ、外径１．２０ μｍであり、ｐ壁領域２５の直
径は７０μｍ、ｐ型領域２６の内径は１００μｍ、外径
は１１０μｍである。本素子の特性は実施例１と同じで
あり１歩留りは５５％と高く、極めて効果的である事が
判明した。歩留が高い理由は本発明ではガードリング接
合は不必要である事、およびｐ型領域の深さは電界緩和
層に達していれば良く、突き抜けても素子特性に影響を
与えないためである。
実施例３
実施例１，２と同様にであるが、電界緩和層が窓層と増
倍層の界面にあるものを作製した。この場合、増倍層の
厚さは０．３μｍ とし、ｐ壁領域５．６および２５は
窓層４および２４の表面から１．１μｍ程度とした。素
子の特性は、降伏電圧が約７０Ｖとなった他は、歩留と
も実施例１．２と同じであり、従来例の構造による場合
の歩留に比較して約８〜１０倍である。この結果、以上
の如く、本発明の方法は電界緩和層の位置が増倍層内に
限定されない事が分った。
倍層の界面にあるものを作製した。この場合、増倍層の
厚さは０．３μｍ とし、ｐ壁領域５．６および２５は
窓層４および２４の表面から１．１μｍ程度とした。素
子の特性は、降伏電圧が約７０Ｖとなった他は、歩留と
も実施例１．２と同じであり、従来例の構造による場合
の歩留に比較して約８〜１０倍である。この結果、以上
の如く、本発明の方法は電界緩和層の位置が増倍層内に
限定されない事が分った。
実施例４
実施例２で示したｐ型領域２６の表面に電極（図では省
略）を形成し、これに逆方向電圧５０Ｖを印加しておき
、電極２８．２９を用いて通常の動作を行なった。この
結果、遮断周波数は３．０ＧＨｚとなり、従来よりも０
．２ＧＨｚ 高速性が改善された。この理由は、ｐ壁領
域２５の直下以外の光吸収層２２の領域で発生した電子
、正孔対が、従来の構造では自然拡散で走行するため、
応答にスソ引きが生ずるのに対し、本発明では電界緩和
層による電界の作用で比較的速く走行するためである。
略）を形成し、これに逆方向電圧５０Ｖを印加しておき
、電極２８．２９を用いて通常の動作を行なった。この
結果、遮断周波数は３．０ＧＨｚとなり、従来よりも０
．２ＧＨｚ 高速性が改善された。この理由は、ｐ壁領
域２５の直下以外の光吸収層２２の領域で発生した電子
、正孔対が、従来の構造では自然拡散で走行するため、
応答にスソ引きが生ずるのに対し、本発明では電界緩和
層による電界の作用で比較的速く走行するためである。
本発明によれば、電界緩和層の作用により、接合のエツ
ジ部における降伏を防止し、増倍作用の大きなＡＰＤを
高歩留で作製できる。また、電界緩和層に補助的な逆電
圧を印加すると高速応答性も改善できる。したがって、
本発明によれば、性能の良い素子を安価に供給できるた
め、経済的に極めて重要である。
ジ部における降伏を防止し、増倍作用の大きなＡＰＤを
高歩留で作製できる。また、電界緩和層に補助的な逆電
圧を印加すると高速応答性も改善できる。したがって、
本発明によれば、性能の良い素子を安価に供給できるた
め、経済的に極めて重要である。
なお、実施例においては、結晶材料としてＩｎＰ。
ＩｎＧａＡｓの場合のみを述べたが、他の化合物半魂体
の組合せや、Ｓｉ、Ｇｅ等および、それらを組合せた場
合も有効である事は言うまでもない。
の組合せや、Ｓｉ、Ｇｅ等および、それらを組合せた場
合も有効である事は言うまでもない。
第１図、第２図は本発明の実施例になる素子の縦断面図
、第３図は本発明の一実施例の素子ＪｌＯ造工程を説明
するための断面図である。
、第３図は本発明の一実施例の素子ＪｌＯ造工程を説明
するための断面図である。
Claims (1)
- １、第１の伝導型を持つ半導体領域に、第２の伝導型の
領域が少なくとも二ケ所あり、その一方は少なくとも他
方の領域の湾曲部近傍に隣接している事を特徴とする半
導体受光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62253621A JPH0196970A (ja) | 1987-10-09 | 1987-10-09 | 半導体受光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62253621A JPH0196970A (ja) | 1987-10-09 | 1987-10-09 | 半導体受光装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0196970A true JPH0196970A (ja) | 1989-04-14 |
Family
ID=17253904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62253621A Pending JPH0196970A (ja) | 1987-10-09 | 1987-10-09 | 半導体受光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0196970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040032026A (ko) * | 2002-10-08 | 2004-04-14 | (주)엑스엘 광통신 | 애벌란치 포토다이오드 및 그 제조 방법 |
-
1987
- 1987-10-09 JP JP62253621A patent/JPH0196970A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040032026A (ko) * | 2002-10-08 | 2004-04-14 | (주)엑스엘 광통신 | 애벌란치 포토다이오드 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3221402B2 (ja) | 受光素子と受光装置 | |
| JP3601761B2 (ja) | 受光素子およびその製造方法 | |
| JP2800827B2 (ja) | 光半導体装置およびその製造方法 | |
| JPH0824199B2 (ja) | 半導体受光素子の製造方法 | |
| US5114866A (en) | Fabricating an avalanche photo diode having a step-like distribution | |
| JPH04256376A (ja) | アバランシェホトダイオード及びその製造方法 | |
| JPH0196970A (ja) | 半導体受光装置 | |
| EP1328980A1 (fr) | Diac planar | |
| JP2700356B2 (ja) | 受光素子 | |
| JP2664158B2 (ja) | 半導体受光装置の製造方法 | |
| JPS5914180B2 (ja) | 光検出器セル | |
| JPS6042897B2 (ja) | 光検出器 | |
| JPS62131570A (ja) | 半導体受光装置 | |
| JP4046995B2 (ja) | 光半導体装置 | |
| JPS622673A (ja) | 半導体受光装置 | |
| JPH02196463A (ja) | 回路内蔵受光素子 | |
| JP2000200894A (ja) | 回路内蔵型受光素子 | |
| JPS62186574A (ja) | 半導体受光装置 | |
| JPH01196182A (ja) | フォトダイオード | |
| KR0169384B1 (ko) | 쇼트키다이오드를 이용한 수평형트랜지스터 및 그 제조방법 | |
| JP2583032B2 (ja) | 受光素子 | |
| JPS6222545B2 (ja) | ||
| JPH01223766A (ja) | 半導体装置 | |
| JPH04246867A (ja) | 半導体光検出器 | |
| JPS61228677A (ja) | 半導体装置 |