JPS61228677A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61228677A JPS61228677A JP6971185A JP6971185A JPS61228677A JP S61228677 A JPS61228677 A JP S61228677A JP 6971185 A JP6971185 A JP 6971185A JP 6971185 A JP6971185 A JP 6971185A JP S61228677 A JPS61228677 A JP S61228677A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diffused
- diffusion layer
- layers
- zener diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 10
- 239000010703 silicon Substances 0.000 claims abstract description 10
- 238000009792 diffusion process Methods 0.000 claims description 53
- 239000002184 metal Substances 0.000 abstract description 11
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 229910052581 Si3N4 Inorganic materials 0.000 abstract 1
- 229910052709 silver Inorganic materials 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 206010011224 Cough Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/866—Zener diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、半導体装置に係り、特には、低耐圧ツェナー
ダイオードに好適する半導体装置に関する。
ダイオードに好適する半導体装置に関する。
（従来の技術）
第４図は、従来例の低耐圧ツェナーダイオードの半導体
ペレットＡの構造断面図である。第４図において、１１
は半導体基板例えばシリコン基板、１２は拡散により形
成されたガードリング、１３はジャンクション用拡散層
、１４は５ｌｏｔ酸化膜、１５は例えば蒸着により形成
された電極用メタル層、１６はＡｇなどのバンブである
。このような構造の半導体ベレットＡは、第５図に示す
ようにガラス管１７内にデエメット線１８．１９を用い
て封入される。
ペレットＡの構造断面図である。第４図において、１１
は半導体基板例えばシリコン基板、１２は拡散により形
成されたガードリング、１３はジャンクション用拡散層
、１４は５ｌｏｔ酸化膜、１５は例えば蒸着により形成
された電極用メタル層、１６はＡｇなどのバンブである
。このような構造の半導体ベレットＡは、第５図に示す
ようにガラス管１７内にデエメット線１８．１９を用い
て封入される。
このような構成で低耐圧のツェナーダイオードを製造す
葛には、半導体基板１１のウェハー濃度を濃くして、ジ
ャンクション用拡散層１３の深さを浅くする必要がある
。そのためツェナーダイオードのＩ−Ｖ（電流−電圧）
曲線は、ツェナー降伏のため第６図（１）に示すように
その立ち上がり６ａが鈍ることになるという欠点を有す
る。そこで、このような欠点を解決するために、他の従
来例ではジャンクション用拡散層１３の径を円形とし、
また電流密度を上げるためにその径を小さくしている。
葛には、半導体基板１１のウェハー濃度を濃くして、ジ
ャンクション用拡散層１３の深さを浅くする必要がある
。そのためツェナーダイオードのＩ−Ｖ（電流−電圧）
曲線は、ツェナー降伏のため第６図（１）に示すように
その立ち上がり６ａが鈍ることになるという欠点を有す
る。そこで、このような欠点を解決するために、他の従
来例ではジャンクション用拡散層１３の径を円形とし、
また電流密度を上げるためにその径を小さくしている。
これによりノイズ特性は、例えば通常５００ｍＷのツェ
ナーダイオードに比べると低電流域に移動し、改善され
る。また、ツェナーダイオードのｌ−Ｖ曲線は、第６図
（２）に示すような立ち上がり６ｂとなり、第６図（１
）に示す立ち上がり６ａより鋭くなる。
ナーダイオードに比べると低電流域に移動し、改善され
る。また、ツェナーダイオードのｌ−Ｖ曲線は、第６図
（２）に示すような立ち上がり６ｂとなり、第６図（１
）に示す立ち上がり６ａより鋭くなる。
しかしながら、第６図（２）に示すＩ −Ｖ曲線は通常
の５００ｓ＋Ｗツエナーダイオードに比べてかなり改善
されてはいるが、まだ鈍ってい名。
の５００ｓ＋Ｗツエナーダイオードに比べてかなり改善
されてはいるが、まだ鈍ってい名。
（発明が解決しようとする問題点）
本発明は、このような事情に鑑みてなされたものであっ
て、ツェナーダイオードのＩ −Ｖ曲線の立ち上がりを
鋭くする半導体装置を提供することを目的とする。
て、ツェナーダイオードのＩ −Ｖ曲線の立ち上がりを
鋭くする半導体装置を提供することを目的とする。
（問題点を解決するための手段）
本発明は、このような目的を達成するために、シリコン
基板上のエピタキシャル層表面に所定間隔をおいて該エ
ピタキシャル層と同導電型の第１゜第２拡散層を形成し
、前記各第１．第２拡散層の付近に咳拡散層とは異なる
導電型の第３．第４拡散層を形成し、前記第３．第４拡
散層の間ζ二第３゜第４拡散層と同導電型の第５拡散層
を形成してなることを特徴とする半導体装置である。
基板上のエピタキシャル層表面に所定間隔をおいて該エ
ピタキシャル層と同導電型の第１゜第２拡散層を形成し
、前記各第１．第２拡散層の付近に咳拡散層とは異なる
導電型の第３．第４拡散層を形成し、前記第３．第４拡
散層の間ζ二第３゜第４拡散層と同導電型の第５拡散層
を形成してなることを特徴とする半導体装置である。
（実施例）
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第１図は、本発明の実施例に係る構造断面図であ
る。この実施例は、低耐圧ツェナーダイオードに適用し
て説明される。第１図において、符号ｌは半導体基板例
えばＮ型のシリコン基板であり、２は前記シリコン基板
ｌ上におけるＮ型ビタキシャル層である。３はＳｌｏｗ
の酸化膜である。４は、エピタキシャル領域２の表面に
予め定めた間隔をおいて、該エピタキシャルｌｌｌ１２
と同導電型である第１拡散層としてのＮ拡散層である。
する。第１図は、本発明の実施例に係る構造断面図であ
る。この実施例は、低耐圧ツェナーダイオードに適用し
て説明される。第１図において、符号ｌは半導体基板例
えばＮ型のシリコン基板であり、２は前記シリコン基板
ｌ上におけるＮ型ビタキシャル層である。３はＳｌｏｗ
の酸化膜である。４は、エピタキシャル領域２の表面に
予め定めた間隔をおいて、該エピタキシャルｌｌｌ１２
と同導電型である第１拡散層としてのＮ拡散層である。
５は、エピタキシャル層２の表面にあり、かつＮ拡散層
４の内方に隣接する位置に、Ｎ拡散層４とは興なる導電
型である第２拡散層としてのＰ拡散層である。６は、エ
ピタキシャル層２の表面にあり、かつ前記両Ｐ散層５の
間の位置に、Ｐ拡散層５と同導電型である第３拡散層と
してのＰ拡散層である。７および８は例えば蒸着により
形成された電極用メタル層である。９は電極用メタル層
７の保護用膜としての５ｉｓＮａ膜であり、１０はＡｇ
などのバンプ層である。
４の内方に隣接する位置に、Ｎ拡散層４とは興なる導電
型である第２拡散層としてのＰ拡散層である。６は、エ
ピタキシャル層２の表面にあり、かつ前記両Ｐ散層５の
間の位置に、Ｐ拡散層５と同導電型である第３拡散層と
してのＰ拡散層である。７および８は例えば蒸着により
形成された電極用メタル層である。９は電極用メタル層
７の保護用膜としての５ｉｓＮａ膜であり、１０はＡｇ
などのバンプ層である。
このような構成を有する本実施例のツェナーダイオード
のＩ−Ｖ曲線は第２図に示すように立ち上がり２ａが鋭
くなる。したがって、ツェナーダイオードのノイズ低域
特性は低電流域まで良好になる。
のＩ−Ｖ曲線は第２図に示すように立ち上がり２ａが鋭
くなる。したがって、ツェナーダイオードのノイズ低域
特性は低電流域まで良好になる。
次に、この実施例の半導体ペレットＢにおける電流の流
れを説明する。順方向電流は、バンプ層１０、電極用メ
タル層８、Ｐ拡散層６、エピタキシャル層２、シリコン
基板ｌという順に流れる。
れを説明する。順方向電流は、バンプ層１０、電極用メ
タル層８、Ｐ拡散層６、エピタキシャル層２、シリコン
基板ｌという順に流れる。
逆方向電流、即ち電子は、パンツ層１０、電極用メタル
層８、Ｐ拡散層６と流れ、Ｐ拡散層６とエピタキシャル
層２との間に逆バイアスがかかり、空乏層が広がる。こ
の空乏層がＰ拡散層５に達したときに逆方向電流が流れ
る。
層８、Ｐ拡散層６と流れ、Ｐ拡散層６とエピタキシャル
層２との間に逆バイアスがかかり、空乏層が広がる。こ
の空乏層がＰ拡散層５に達したときに逆方向電流が流れ
る。
次に、第３図を参照して第１図に示す実施例の製造手順
を簡単に説明する。エピタキシャル層２０表面に酸化膜
３を全面形成する。その後、Ｎ拡散層４に対応する酸化
膜３上に窓あけをするため、該窓あけ部分を除く酸化膜
３上にフォトレジストを塗布し、その後フォトエツチン
グをすることにより第３図（１）に示すようにＮ拡散層
４に対応する部分に窓ａを形成する。次に第３図（２）
に示すようにこの窓ａからＮ拡散を行うことによりエピ
タキシャル層２にＮ拡散層４を形成した後、酸化膜３を
形成する。続いてフォトレジストを所定部分に塗布して
フォトエツチングを行い、第３図（３）に示すようにＰ
拡散層４を形成するための窓あけを行い、この窓すから
第３図（４）に示すようにＰ拡散を行ってＰ拡散層４を
形成する。この拡散層４を形成した後に酸化膜３を形成
し、再びフォトレジストを所定部分に塗布してフォトエ
ツチングを行うことによりＰ拡散層６に対応する部分に
窓あけを行い、この窓Ｃから第３図（５）に示すように
Ｐ拡散を行ってＰ拡散層６を形成し、再度酸化膜３を形
成する。このようにした後、電極用メタル層７．８形成
のためのコンタクト穴あけを行い、この穴あけ部を含む
その周囲上にメタル蒸着を行ってメタル層７．８を形成
する。電極用メタル層７上に窒化膜９を形成して、後は
、バンブ層１ｏを形成することにより第１図に示す構造
のものが得られる。
を簡単に説明する。エピタキシャル層２０表面に酸化膜
３を全面形成する。その後、Ｎ拡散層４に対応する酸化
膜３上に窓あけをするため、該窓あけ部分を除く酸化膜
３上にフォトレジストを塗布し、その後フォトエツチン
グをすることにより第３図（１）に示すようにＮ拡散層
４に対応する部分に窓ａを形成する。次に第３図（２）
に示すようにこの窓ａからＮ拡散を行うことによりエピ
タキシャル層２にＮ拡散層４を形成した後、酸化膜３を
形成する。続いてフォトレジストを所定部分に塗布して
フォトエツチングを行い、第３図（３）に示すようにＰ
拡散層４を形成するための窓あけを行い、この窓すから
第３図（４）に示すようにＰ拡散を行ってＰ拡散層４を
形成する。この拡散層４を形成した後に酸化膜３を形成
し、再びフォトレジストを所定部分に塗布してフォトエ
ツチングを行うことによりＰ拡散層６に対応する部分に
窓あけを行い、この窓Ｃから第３図（５）に示すように
Ｐ拡散を行ってＰ拡散層６を形成し、再度酸化膜３を形
成する。このようにした後、電極用メタル層７．８形成
のためのコンタクト穴あけを行い、この穴あけ部を含む
その周囲上にメタル蒸着を行ってメタル層７．８を形成
する。電極用メタル層７上に窒化膜９を形成して、後は
、バンブ層１ｏを形成することにより第１図に示す構造
のものが得られる。
（発明の効果）
以上のように本発明によれば、シリコン基板上のエピタ
キシャル層表面に所定間隔をおいて第１拡散層を形成し
、第１拡散層の付近にこの第１拡散層とは異なる導電型
の第２拡散層を形成し、前記第２拡散層の間に第３拡散
層を形成して構成したのでこの半導体装置をツェナーダ
イオードに適用した場合にはＩ−Ｖ曲線の立ち上がりが
鋭く、ノイズ低減特性が低電流域においても良好になる
ツェナーダイオードを得ることができるようになった。
キシャル層表面に所定間隔をおいて第１拡散層を形成し
、第１拡散層の付近にこの第１拡散層とは異なる導電型
の第２拡散層を形成し、前記第２拡散層の間に第３拡散
層を形成して構成したのでこの半導体装置をツェナーダ
イオードに適用した場合にはＩ−Ｖ曲線の立ち上がりが
鋭く、ノイズ低減特性が低電流域においても良好になる
ツェナーダイオードを得ることができるようになった。
第１図は本発明の実施例の構造断面図、第２図はその実
施例のツェナーダイオードのＩ −Ｖ曲線図、第３図は
その実施例の製造手順を説明するための簡略化した構造
断面図、第４図は、従来例の構造断面図、第５図はツェ
ナーダイオードの構造断面図、第６図は各従来例のツェ
ナーダイオードのＩ −Ｖ曲線図である。 ■・・・シリコン基板、２・・・エピタキシャル層、３
・・・酸化膜、４・・・Ｎ拡散層、５・・・Ｐ拡散層、
６・・・Ｐ拡散層、７．８・・・電極用メタル層、９・
・・窒化膜、１０・・・バンプ層。
施例のツェナーダイオードのＩ −Ｖ曲線図、第３図は
その実施例の製造手順を説明するための簡略化した構造
断面図、第４図は、従来例の構造断面図、第５図はツェ
ナーダイオードの構造断面図、第６図は各従来例のツェ
ナーダイオードのＩ −Ｖ曲線図である。 ■・・・シリコン基板、２・・・エピタキシャル層、３
・・・酸化膜、４・・・Ｎ拡散層、５・・・Ｐ拡散層、
６・・・Ｐ拡散層、７．８・・・電極用メタル層、９・
・・窒化膜、１０・・・バンプ層。
Claims (1)
- （１）シリコン基板上のエピタキシャル層表面に所定間
隔をおいて該エピタキシャル層と同導電型の第１拡散層
を形成し、前記第１拡散層の付近に該第１拡散層とは異
なる導電型の第２拡散層を形成し、前記第２拡散層の間
に第２拡散層と同導電型の第３拡散層を形成してなるこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6971185A JPS61228677A (ja) | 1985-04-01 | 1985-04-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6971185A JPS61228677A (ja) | 1985-04-01 | 1985-04-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61228677A true JPS61228677A (ja) | 1986-10-11 |
Family
ID=13410688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6971185A Pending JPS61228677A (ja) | 1985-04-01 | 1985-04-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61228677A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685290A (ja) * | 1991-12-16 | 1994-03-25 | Philips Gloeilampenfab:Nv | ツェナーダイオード |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527618A (en) * | 1978-08-17 | 1980-02-27 | Mitsubishi Electric Corp | Planar diode |
-
1985
- 1985-04-01 JP JP6971185A patent/JPS61228677A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527618A (en) * | 1978-08-17 | 1980-02-27 | Mitsubishi Electric Corp | Planar diode |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0685290A (ja) * | 1991-12-16 | 1994-03-25 | Philips Gloeilampenfab:Nv | ツェナーダイオード |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6184545B1 (en) | Semiconductor component with metal-semiconductor junction with low reverse current | |
| JP3156300B2 (ja) | 縦型半導体装置 | |
| JPH04127480A (ja) | 高耐圧低抵抗半導体装置及びその製造方法 | |
| JP2015165542A (ja) | 半導体装置を製造する方法及び半導体装置 | |
| JPH07226521A (ja) | 整流用半導体装置 | |
| JP4647734B2 (ja) | 半導体素子のダイオード及びその製造方法 | |
| JP2018067690A (ja) | 半導体装置とその製造方法 | |
| JPH06268202A (ja) | 高耐圧炭化珪素ショットキ−・ダイオ−ド | |
| JPS5921170B2 (ja) | Ｍｏｓ型半導体装置 | |
| US6635926B2 (en) | Field effect transistor with high withstand voltage and low resistance | |
| JPS61228677A (ja) | 半導体装置 | |
| JP2678550B2 (ja) | 基準ダイオード及び保護ダイオードを持つツェナーダイオード | |
| JPS6115369A (ja) | 半導体装置及びその製造方法 | |
| JP3005349B2 (ja) | 接合型電界効果トランジスタ | |
| JP2583032B2 (ja) | 受光素子 | |
| JP3620344B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JPS6258678A (ja) | トランジスタ | |
| JPS59150474A (ja) | 半導体装置 | |
| JP3257225B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JP3149483B2 (ja) | プレーナ型半導体整流素子 | |
| JP2000216381A (ja) | 電界効果トランジスタ | |
| JPS5992575A (ja) | 半導体集積回路装置におけるシヨツトキバリアダイオ−ド | |
| JP2758465B2 (ja) | 半導体装置 | |
| JPH02154464A (ja) | ショットキーバリアダイオード | |
| JPH05283715A (ja) | 高安定ツェナーダイオード |