JP4647734B2 - 半導体素子のダイオード及びその製造方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体素子及びその製造方法に係り、特に遅い逆電流減少特性を有する半導体素子のダイオード及びその製造方法に関する。
【０００２】
【従来の技術】
半導体素子のうちダイオードはＮ型不純物層とＰ型不純物層が接合して形成され、整流素子として使われている。Ｐ型不純物層、即ちアノードに正（＋）電圧を印加し、Ｎ型不純物層、即ちカソードに負（−）の電圧を印加して前記ダイオードを順方向導通状態に維持すれば、多数のキャリアが相異なる極性に注入され、即ちＮ型不純物層内の電子はＰ型不純物層に注入され、Ｐ型不純物層内のホールはＮ型不純物層に注入されてダイオードの各部分には順方向電流が流れる状態になる。引続き、ダイオードが順方向バイアス状態から逆方向状態にスイッチされれば、即ちＰ型不純物層に負の電圧を印加しＮ型不純物層に正の電圧を印加すれば、ダイオード内部は瞬間的に逆電流が流れる状態になる。以後、注入されたキャリアが順次消滅しながら逆電流は平常時の漏れ電流水準に減少し、ダイオードはブロッキング状態になる。
【０００３】
この時、逆電流が流れる時点からダイオードに逆電圧がかからない状態が持続される時点までを蓄積時間という。応用回路によって長いあるいは短い蓄積時間が利用され、逆電流減少の比を回復比と表現する。ある応用回路では速い逆電流減少またはスナップ回復特性（即ち、回復比が大きい特性）が要求され、他の応用回路では遅い逆電流減少特性（即ち、回復比が小さな特性）が要求される。
【０００４】
ダイオードの回復比の特性は蓄積された少数キャリアの量、少数キャリアの移動度、少数キャリアの寿命等に影響を受ける。ダイオードの場合、順方向導通状態で、アノード側からは多数のホールがカソード方向に注入され、カソード側からは電子がアノード方向に注入されるが、遅い逆電流減少特性を示すためにはホールの注入が電子の注入より相対的に小さいべきである。
【０００５】
図１は遅い逆電流減少特性を得るためにＰ^- 層を浅い接合を成すように形成した従来のダイオードを示す断面図で、図２は前記図１のII−II′線で切った断面の不純物濃度分布を示す特性図であって、図１において、図面符号１０はカソードを、１２はＮ⁺ 層を、１４はＮ^- エピタキシャル層を、１６はＰ^- 層を、１８はリングを、２０はチャンネルストッパを、２２は絶縁膜を、そして２４はアノードを示し、図２において、横軸はアノードからカソードまでの距離を示し、縦軸は不純物の濃度を示す。
【０００６】
従来の上記ダイオードは、Ｎ⁺ 層１２上にＮ^- エピタキシャル層１４を形成し、このＮ^- エピタキシャル層１４の表面近辺に浅い接合のＰ^- 層１６を形成した後、ダイオードの耐圧向上のために前記Ｐ^- 層１６周囲のＮ^- エピタキシャル層１４表面近辺にＰ型のリング１８を形成する。以後、逆電圧印加時発生する空乏層の拡張を停止させるためのＮ⁺ チャンネルストッパ２０を前記Ｐ型のリング１８周囲に形成した後、前記Ｐ^- 層１６と接続するアノード２４と前記Ｎ⁺ 層１２と接続するカソード１０を形成する。
【０００７】
従来の上記ダイオードは、厚いＮ^- エピタキシャル層１４の表面近辺に浅い接合のＰ^- 層１６を形成して、カソード方向に注入されるホールの量は減らし相対的にアノード方向に注入される電子の量は高める方式で遅い逆電流減少特性を取った。
【０００８】
【発明が解決しようとする課題】
しかし、従来の上記ダイオードの場合、第一に、カソード側にホールを注入するためのＰ^- 層１６と、ダイオードの耐圧を高めるためのＰ型リング１８の接合深度が相異なるため、これらを形成するためには別のマスクが使われるので工程が複雑になり、第二に、Ｐ^- 層１６は浅い接合（約２μｍ〜４μｍ）を有するように形成されるので、アノード２４を前記Ｐ^- 層１６に接続させるための接触窓形成などの工程時信頼度の面で弱点を持つ。
【０００９】
図３は遅い逆電流減少特性を得るためにＰ^- 層を波状の接合を成すように形成した従来の他の例によるダイオードを示す断面図であり、図４は前記図３のIV−IV′線で切った断面の不純物濃度分布を示す特性図であって、図３において、図面符号３０はカソードを、３２はＮ⁺ 層を、３４はＮ^- エピタキシャル層を、３６はＰ⁺ 第１拡散層を、３８はＰ^- 第２拡散層を、４０は絶縁膜を、そして４２はアノードを示し、図４において、横軸はアノードからカソードまでの距離を示し、縦軸は不純物の濃度を示す。
【００１０】
上記従来の他の例によるダイオードは、一定距離に離隔している複数のＮ⁺ 層３２と、このＮ⁺ 層３２間及びその上部に形成されたＮ^- エピタキシャル層３４と、このＮ^- エピタキシャル層３４の表面近辺で波状の接合を成すＰ^- 層３８と、この波状の接合中深い接合が形成されている領域の前記Ｐ^- 層３８の表面近辺に形成されたＰ⁺ 層３６と、このＰ⁺ 層３６および前記Ｐ^- 層３８と接続するアノード４２と、前記Ｎ⁺ 層３２および前記Ｎ^- エピタキシャル層３４が接続するカソード３０よりなっている。この時、前記絶縁膜４０は前記Ｐ⁺ 層３６とＰ^- 層３８以外の他領域が前記アノード４２と接続することを防止するために形成する。
【００１１】
前記Ｐ⁺ 層３６及びＰ^- 層３８は、Ｎ^- エピタキシャル層３４を形成した後、Ｐ⁺ 層３６が形成される領域上で前記Ｎ^- エピタキシャル層３４を部分的に露出させる窓を有するマスクパターンを形成した後、この窓を通じてＰ⁺ 不純物イオンを拡散させる工程により形成する。前記窓を通じてＰ⁺ 不純物イオンを拡散させれば前記窓が形成されている部分のＮ^- エピタキシャル層３４にはＰ⁺ 層３６が形成され、前記窓間の領域には前記窓を通じて注入されたＰ⁺ 不純物イオンが広がって前記Ｐ⁺ 層３６より濃度が低下したＰ^- 層３８が形成される。
【００１２】
従来の上記他の例によるダイオードによれば、言及したような工程により深くて自然な接合（波状の接合）を有するアノード不純物層（即ち、Ｐ⁺ 層３６とＰ^- 層３８）を形成することによって、従来の図１のダイオードで問題になった浅い接合に原因する信頼度の面における弱点を克服でき、かつ耐圧強化のためのリングを形成しないか図１のダイオードより少ない数とし得るのでダイオードの大きさを縮めうる。
【００１３】
しかし、Ｐ^- 層３８の接合深度が図１のダイオードに比べて相対的に大きくなって、順方向電圧印加時、カソードに注入されるホールがアノードに注入される電子に比べて相対的にその量が多いので、遅い逆電流減少特性を得るためには、多くの量の電子照射のようなホールのライフタイム調節のための追加的な方法が行なわれなければならなくなる。
【００１４】
本発明の目的は、遅い逆電流減少特性の向上を図ることができるとともに、製造時のマスクの枚数を減らすことができ、かつ信頼度と耐圧特性を高めうる半導体素子のダイオードを提供することにある。
【００１５】
本発明の他の目的は前記ダイオードを製造する場合において最適の製造方法を提供することにある。
【００１６】
【課題を解決するための手段】
本発明による半導体素子のダイオードは、カソード電極と接続する第１Ｎ⁺ 層と、この第１Ｎ⁺ 層上に形成されたＮ^- エピタキシャル層と、このＮ^- エピタキシャル層の表面近辺に形成され、このＮ^- エピタキシャル層とは波状の接合を成すＰ^- 層と、このＰ^- 層の表面近辺に選択的に形成され、このＰ^- 層と共にアノード電極と接続する第２Ｎ⁺ 層とを含むことを特徴とする。より具体的には、前記第２Ｎ⁺ 層は前記Ｐ^- 層の中で波状の接合が深く形成される部分に形成される。また、前記Ｐ^- 層を取囲むようにその周辺の前記Ｎ^- エピタキシャル層表面近辺にＮ⁺ チャンネルストッパをさらに含む。
【００１７】
本発明による第１の半導体素子のダイオード製造方法は、第１Ｎ⁺ 層上にＮ^- エピタキシャル層を形成する工程と、前記Ｎ^- エピタキシャル層上にアノード不純物層になる領域を部分的に露出させる第１窓を有する第１マスクパターンを形成する工程と、前記第１窓を通じて露出したＮ^- エピタキシャル層にＮ型不純物とＰ型不純物を同時に拡散させることによって前記Ｎ^- エピタキシャル層と波状の接合を成すＰ^- 層と、このＰ^- 層の表面近辺に選択的に形成される第２Ｎ⁺ 層を同時に形成する工程とを含むことを特徴とする。続いて、前記第１マスクパターンを除去する工程と、前記第２Ｎ⁺ 層までが形成されているＮ^- エピタキシャル層上にチャンネルストッパになる領域を露出させる第２窓を有する第２マスクパターンを形成する工程と、前記第２窓を通じてＮ型不純物を拡散させることによって前記Ｐ^- 層周辺のＮ^- エピタキシャル層表面近辺にチャンネルストッパを形成する工程と、前記チャンネルストッパまでが形成されている前記Ｎ^- エピタキシャル層上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去することによって前記Ｐ^- 層と第２Ｎ⁺ 層を露出させる第３窓を形成する工程と、前記第３窓を通じて前記Ｐ^- 層及び第２Ｎ⁺ 層と接するアノード電極を形成する工程とを含むことができる。ここで、前記Ｐ型不純物はボロンイオン、前記Ｎ型不純物はリンイオンとすることができる。
【００１８】
本発明による第２の半導体素子のダイオード製造方法は、第１Ｎ⁺ 層上にＮ^- エピタキシャル層を形成する工程と、前記Ｎ^- エピタキシャル層上にアノード不純物層になる領域を部分的に露出させる第１窓を有する第１マスクパターンを形成する工程と、前記第１窓を通じて露出したＮ^- エピタキシャル層にＰ型不純物を拡散させることによって前記Ｎ^- エピタキシャル層と波状の接合を成すＰ^- 層を形成する工程と、前記第１マスクパターンを部分的に食刻して、前記第１マスクパターンにチャンネルストッパが形成される領域のＮ^- エピタキシャル層を露出させる第２窓を形成する工程と、前記第１窓及び第２窓を通じて露出した前記Ｐ^- 層およびＮ^- エピタキシャル層にＮ型不純物を拡散させることによって前記Ｐ^- 層内に第２Ｎ⁺ 層を形成すると同時に、前記Ｐ^- 層を取囲むようなＮ⁺ チャンネルストッパを形成する工程とを含むことを特徴とする。続いて、第２Ｎ⁺ 層とチャンネルストッパまでが形成されている前記Ｎ^- エピタキシャル層上に絶縁膜を形成する工程と、前記絶縁膜を選択的に除去することによって前記Ｐ^- 層と第２Ｎ⁺ 層を露出させる第３窓を形成する工程と、前記第３窓を通じて前記Ｐ^- 層及び第２Ｎ⁺ 層と接するアノード電極を形成する工程とをさらに含むことができる。
【００１９】
この第２の方法で、前記Ｐ型不純物を拡散させる工程は前記第１窓を通じてＮ^- エピタキシャル層の内部にボロンイオンを注入する工程であり、前記Ｎ型不純物を拡散させる工程はＰＯＣｌ₃ の液体不純物源を前記第１窓及び第２窓を通じて露出したＰ^- 層およびＮ^- エピタキシャル層の表面に塗布した後、ドライブ−インを行なってこの不純物源をＰ^- 層およびＮ^- エピタキシャル層の内部に拡散させる工程とすることができる。あるいは、前記Ｐ型不純物を拡散させる工程は前記第１窓を通じてＮ^- エピタキシャル層の内部にボロンイオンを注入する工程であり、前記Ｎ型不純物を拡散させる工程は前記第１窓及び第２窓を通じてＰ^- 層およびＮ^- エピタキシャル層の内部にリンイオンを注入する工程であるとし得る。
【００２０】
以上のような本発明によれば、順方向電圧印加時カソードに注入されるホールに比べてアノードに注入される電子の量を相対的に増加させることができて遅い逆電流減少特性を向上させることができるとともに製造時用いられるマスクの枚数を減らすことができ、かつ耐圧特性と信頼度を高めることができる。
【００２１】
【発明の実施の形態】
以下、添付した図面を参照して、本発明による半導体素子のダイオード及びその製造方法の実施の形態を詳細に説明する。ただし、本発明は下記の実施の形態に限らず、多くの変形が本発明の技術的思想内で当分野で通常の知識を有する者によって可能である。
【００２２】
図５は遅い逆電流減少特性を得るために波状の接合を成すＰ^- 層内にＮ⁺ 層を形成した本発明の実施の形態のダイオードを示す断面図、図６は前記図５のVI−VI′線で切った断面の不純物濃度分布を示す特性図であって、図５において、図面符号５０はカソード（カソード電極）を、５２は第１Ｎ⁺ 層５２を、５４はＮ^- エピタキシャル層を、５６はＰ^- 層を、５８は第２Ｎ⁺ 層を、６０はＮ⁺ チャンネルストッパを、６２は絶縁膜を、６４はアノード（アノード電極）を、そしてＩ_h はホール電流を示し、Ｉ_e は電子電流を示し、図６において、横軸はアノードからカソードまでの距離を示し、縦軸は不純物の濃度を示す。
【００２３】
上記ダイオードは、カソード５０と接続する第１Ｎ⁺ 層５２と、この第１Ｎ⁺ 層５２上に形成されたＮ^- エピタキシャル層５４と、このＮ^- エピタキシャル層５４の表面近辺に形成されて波状の接合を有するＰ^- 層５６と、このＰ^- 層５６の表面近辺に選択的に形成され、前記Ｐ^- 層５６と共にアノード６４と接続する第２Ｎ⁺ 層５８よりなっている。この時、第２Ｎ⁺ 層５８は前記Ｐ^- 層５６の中で波状の接合が深く形成される部分に形成されている。例えば、前記第２Ｎ⁺ 層５８の接合深度は６μｍで、この第２Ｎ⁺ 層５８下部の前記Ｐ^- 層５６の接合深度は１８μｍである。Ｎ⁺ チャンネルストッパ６０は前記Ｐ^- 層５６を取囲む形態でその周辺Ｎ^- エピタキシャル層５４の表面近辺に形成され、前記第２Ｎ⁺ 層５８とほとんど同じ接合深度を有する。
【００２４】
本実施形態はＰ^- 層５６内に第２Ｎ⁺ 層５８を選択的に形成した後これをアノード６４で連結させることによって従来の図３の場合よりホールの注入量を減らして遅い逆電流減少特性、即ち、ソフト回復特性を向上させる。Ｐ^- 層５６内に選択的に形成された前記第２Ｎ⁺ 層５８は、ダイオードに順方向電圧が印加される時、前記Ｐ^- 層５６からカソードに注入されるホールの量を減らす（前記Ｐ^- 層５６からカソードに注入されるホール中一部は前記第２Ｎ⁺ 層５８の電子と結合してなくなる）役割をする。従って、本実施形態のダイオードによれば、順方向電圧印加時、カソードに注入されるホールの量に比べてアノードに注入される電子の量が相対的に多くてソフト回復特性を向上させうる。
【００２５】
この時、第２Ｎ⁺ 層５８とＰ^- 層５６がアノード６４にショートされた構造であるため、順方向電圧が損失する恐れがあるが、ホールの注入量が電子の注入量に比べて相対的に小さいのでキャリアライフタイムを調節するための順方向電圧を高める電子照射などのような追加工程を行なわなくてもいいので、これより得られる電圧利得は前記ショート構造により発生する電圧損失を相殺させうる。むしろ、本実施形態によるダイオードによれば、電子電流Ｉ_e の経路とホール電流Ｉ_h の経路が図５の点線と実線に各々示したように短くなることによって順方向電圧を低めうる。即ち、キャリア（電子またはホール）の経路が短くなればこれが注入される時発生する抵抗も小さくなるので、結局順方向電圧を低めうる。
【００２６】
また、図５のダイオードによれば、Ｐ^- 層５６の接合深度が従来の図１のダイオードのＰ^- 層１６より深いため、浅い接合構造を有する前記従来のダイオードに比べて信頼度の面における弱点を解決できる。さらに、図５のダイオードによれば、波状の接合構造により電界集中を防止できるので、耐圧特性が向上する。
図７および図８は上記図５のダイオードを製造する場合の適した一実施形態を示す断面図である。
【００２７】
まず、図７（Ａ）はＮ^- エピタキシャル層７２上に第１マスクパターン７４を形成する工程を説明するために示す断面図であって、この工程は、第１Ｎ⁺ 層（即ち、Ｎ⁺ 基板）７０上に通常の方法でＮ^- エピタキシャル層７２を形成する段階と、このＮ^- エピタキシャル層７２上に、アノード不純物層になる領域を部分的に露出させる第１窓７６を有する第１マスクパターン７４を形成する段階からなる。この時、第１マスクパターン７４は以後に実施される不純物イオン注入工程時前記第１窓７６により露出されたＮ^- エピタキシャル層７２以外の他領域に不純物イオンが注入されないようにするための不純物イオンブロッキング膜であって、例えば、フォトレジストのような物質で形成される。
【００２８】
図７（Ｂ）はＰ^- 層８０と第２Ｎ⁺ 層８２を形成する工程を説明するために示す断面図であって、この工程は、前記第１マスクパターン７４の第１窓７６を通して露出されたＮ^- エピタキシャル層７２にＮ型不純物とＰ型不純物７８を同時に注入する段階と、注入された不純物を拡散させることによって前記Ｎ^- エピタキシャル層７２と波状接合の前記Ｐ^- 層８０と、このＰ^- 層８０の表面近辺に前記波状の接合の深い部分と対応する位置に形成される前記第２Ｎ⁺ 層８２を形成する段階からなる。
【００２９】
この時、前記Ｐ型不純物はＮ型不純物より拡散係数が大きいものを使用する。
例えば、Ｐ型不純物としてはボロン（Ｂ）イオンを使用し、Ｎ型不純物としてはリン（Ｐ）イオンを使用する。
【００３０】
拡散係数が異なる二種類の不純物を基板に同時に注入させた後拡散させれば、拡散係数が大きい不純物が拡散係数が小さな不純物に比べて早く拡散されるので最終的な不純物プロファイルは異なる。本実施形態では、Ｐ型不純物の拡散係数がＮ型不純物より大きいので最終的に形成される不純物プロファイルは、図７（Ｂ）に示したように、第２Ｎ⁺ 層８２を前記Ｐ^- 層８０が取囲む形態に形成される。この時、第２Ｎ⁺ 層８２はＮ型不純物を第１窓７６を通して注入して形成されるので、第１窓７６と対応する位置でアイランド状に互いに孤立している形態に形成されている。
【００３１】
一方、Ｐ^- 層８０は波状の自然な接合構造で形成されるので、逆電圧印加時Ｐ^- 層の角部分に電界が集中した従来の図１のダイオードの問題点を解決できる。即ち、前記波状の自然な接合構造により電界が集中することを防止できるのでダイオードの耐圧特性を向上させうる。
【００３２】
図８（Ａ）はＮ⁺ チャンネルストッパ８８を形成する工程を説明するために示した断面図であって、この工程は、前記第１マスクパターン（図７（Ｂ）の７４）を除去する段階と、第２Ｎ⁺ 層８２までが形成されているＮ^- エピタキシャル層７２上に、チャンネルストッパになる領域を露出させる第２窓を有する第２マスクパターン８４を形成する段階と、前記第２窓を通じてＮ型不純物８６を注入した後これを拡散させることによって前記Ｐ^- 層８０を取囲む前記Ｎ⁺ チャンネルストッパ８８を形成する段階からなる。
【００３３】
この時、前記チャンネルストッパ８８はダイオードに逆電圧印加時発生する空乏領域の拡張を防止する目的で形成される。
【００３４】
図８（Ｂ）はアノード（アノード電極）９２とカソード（カソード電極）９４を形成する工程を説明するために示す断面図であって、この工程は、前記第２マスクパターン（図８（Ａ）の８４）を除去する段階と、チャンネルストッパ８８までが形成されているＮ^- エピタキシャル層７２上に、例えば二酸化シリコンのような絶縁物質層を形成する段階と、この絶縁物質層を部分的に食刻して前記第２Ｎ⁺ 層８２とＰ^- 層８０を露出させる第３窓を有する絶縁膜９０を形成する段階と、前記第３窓を有する絶縁膜９０が形成されている結果物全面に、例えばアルミニウムのような金属物質を蒸着した後パターニングして前記第２Ｎ⁺ 層８２とＰ^- 層８０に同時に接続する前記アノード９２を形成する段階と、前記第１Ｎ⁺ 層（即ち、Ｎ⁺ 基板）７０裏面に、例えばアルミニウムのような金属物質を蒸着して前記カソード９４を形成する段階からなる。
【００３５】
上記のような本発明の一実施形態によるダイオード製造方法によれば、Ｐ^- 層８０を波状の自然な接合を有するように形成するので、ダイオードの耐圧向上のためのリングを形成しなくても良くなり、リング形成のための別のマスク工程を行なう必要がなくて、工程の数を減らすことができる。また、第２Ｎ⁺ 層８２をＰ^- 層８０と同時に形成するので、第２Ｎ⁺ 層８２形成のための別のマスクが要らない。
【００３６】
図９および図１０は図５のダイオードを製造する場合の適した他の実施形態を説明するために示す断面図であって、上記本発明の一実施形態による製造方法とはＰ^- 層、第２Ｎ⁺ 層及びＮ⁺ チャンネルストッパを形成する方法が異なる。
【００３７】
まず、図９（Ａ）はＰ^- 層１０８を形成する工程を説明するために示す断面図であって、この工程は、第１Ｎ⁺ 層（即ち、Ｎ⁺ 基板）１００上に通常の方法でＮ^- エピタキシャル層１０２を形成する段階と、このＮ^- エピタキシャル層１０２上に、アノード不純物層になる領域を部分的に露出させる第１窓１０６を有する第１マスクパターン１０４を形成する段階と、前記第１窓１０６を通してＰ型の不純物を注入した後拡散させることによって波状の自然な接合を成す前記Ｐ^- 層１０８を形成する段階からなる。
【００３８】
この時、前記Ｐ型の不純物としては、例えばボロン（Ｂ）のようなイオンを使用する。
【００３９】
また、本実施形態では、前記Ｐ^- 層１０８を不純物イオン注入と拡散工程で形成したが、前記第１窓１０６を通して露出したＮ^- エピタキシャル層１０２の表面にＰ型の液体不純物源を塗布した後ドライブインして前記不純物源をＮ^- エピタキシャル層１０２に拡散させることにより前記Ｐ^- 層１０８を形成することもできる。
【００４０】
図９（Ｂ）は第２Ｎ⁺ 層１１６とＮ⁺ チャンネルストッパ１１８を形成する工程を説明するために示す断面図であって、この工程は、チャンネルストッパになる領域のＮ^- エピタキシャル層を露出させる第２窓１１２を前記第１マスクパターン１０４に形成する段階と、前記第１窓１０６及び第２窓１１２を通して露出されたＰ^- 層１０８表面およびＮ^- エピタキシャル層１０２表面に、例えばＰＯＣｌ₃ のようなＮ型の液体不純物源１１４を塗布する段階と、結果物基板をドライブインして前記Ｎ型の液体不純物源１１４を前記Ｐ^- 層１０８およびＮ^- エピタキシャル層１０２内部に拡散させることによって、前記Ｐ^- 層１０８内に選択的に第２Ｎ⁺ 層１１６を形成すると同時に、Ｐ^- 層１０８を取囲むように前記Ｎ^- エピタキシャル層１０２の表面近辺に前記Ｎ⁺ チャンネルストッパ１１８を形成する段階からなる。
【００４１】
この時、本実施形態では、液状の不純物源を半導体基板上に塗布した後ドライブインして拡散させる工程で前記第２Ｎ⁺ 層１１６とＮ⁺ チャンネルストッパ１１８とを形成したが、これらを、前記第１窓１０６及び第２窓１１２を通じてＮ型の不純物（例えばリンイオン）を注入した後拡散させる工程で形成する場合もある。
【００４２】
また、本実施形態では、前記第２窓１１２形成のための食刻工程時、既にオープンされている前記第１窓１０６を再オープンするが、これは前記Ｐ^- 層１０８形成のための不純物イオン注入時前記第１窓１０６を通して露出したＮ^- エピタキシャル層１０２表面に薄い酸化膜が形成される恐れがあるからである。本実施形態では、前記第２窓１１２形成のための食刻工程時前記第１窓１０６を再オープンして第２Ｎ⁺ 層１１６が円滑に形成できるようにする。
【００４３】
図１０はアノード（アノード電極）１２２とカソード（カソード電極）１２４を形成する工程を説明するために示す断面図であって、この工程は、前記第１マスクパターン（図９（Ｂ）の１０４）を除去する段階と、チャンネルストッパ１１８までが形成されているＮ^- エピタキシャル層１０２上に、例えば二酸化シリコンのような絶縁物質層を形成する段階と、この絶縁物質層を部分的に食刻して前記第２Ｎ⁺ 層１１６とＰ^- 層１０８を露出させる第３窓を有する絶縁膜１２０を形成する段階と、前記第３窓を有する絶縁膜１２０が形成されている結果物全面に、例えばアルミニウムのような金属物質を蒸着した後パターニングして前記第２Ｎ⁺ 層１１６とＰ^- 層１０８に同時に接続する前記アノード１２２を形成する段階と、前記第１Ｎ⁺ 層（即ち、Ｎ⁺ 基板）１００の裏面に、例えばアルミニウムのような金属物質を蒸着して前記カソード１２４を形成する段階からなる。
上記のような本発明の他の実施形態によるダイオード製造方法によれば、Ｐ^- 層１０８を波状の自然な接合を有するように形成するので、ダイオードの耐圧向上のためのリングを形成しなくても良くてリング形成のための別のマスク工程を行なう必要がなくて工程の数を減らしうる。また、第２Ｎ⁺ 層１１６をＮ⁺ チャンネルストッパ１１８と同時に形成することができるので第２Ｎ⁺ 層１１６形成のための別のマスクが要らない。
【００４４】
以下は、従来の一方法によるダイオードと、従来の他の方法によるダイオードと本発明によるダイオードの特性をシミュレーションした結果である。
【００４５】
まず、従来の一方法によるダイオードの場合（図１参照）、Ｐ^- 層１６の接合深度を２．２μｍとし、任意の順方向電流値を取った時、ダイオードの順方向電圧は２．１０［Ｖ］になり、電子電流がホール電流に比べて４８％ほど多かった。この時の電子のライフタイムは５６［ｎｓ］であった。
【００４６】
次に、従来の他の方法によるダイオードの場合（図３参照）、Ｐ^- 層３８の接合深度を１８μｍとし、従来の一方法によるダイオードの順方向電流と同じ値の電流値を取った時、ダイオードの順方向電圧は２．１３［Ｖ］になり、ホール電流が電子電流に比べて１６１％ほど増えた。この時、電子のライフタイムは２５［ｎｓ］であった。
【００４７】
最後に、本発明によるダイオードの場合（図５参照）、第２Ｎ⁺ 層５８の接合深度を６μｍとし、その下のＰ^- 層５６の接合深度を１８μｍとし、従来の一方法によるダイオードの順方向電流と同じ値の電流値を取った時、ダイオードの順方向電圧は２．１１［Ｖ］になり、電子電流がホール電流に比べて７７％ほど増えた。この時電子のライフタイムは８５［ｎｓ］であった。
【００４８】
従って、言及したシミュレーション結果によれば、本発明は従来の一方法及び他方法のダイオードよりホール電流に対する電子電流の比がさらに大きいことが分かる。これは遅い逆電流減少特性（即ち、ソフト回復）が前記従来の一方法及び他方法のダイオードより向上したことを意味する。また、ホール電流に対する電子電流の比がさらに大きいため、従来の一方法及び他方法のダイオードより電子照射の必要性がさらに少ないことが分かる。
【００４９】
【発明の効果】
以上詳細に説明したように本発明による半導体素子のダイオード及びその製造方法によれば、遅い逆電流減少特性を向上させることができるとともに、製造時のマスクの枚数を減らすことができ、かつ耐圧特性と信頼度を高めることができる。
【図面の簡単な説明】
【図１】遅い逆電流減少特性を得るためにＰ^- 層を浅い接合を成すように形成した従来のダイオードを示す断面図。
【図２】前記図１のII−II′線で切った断面の不純物濃度分布を示す特性図。
【図３】遅い逆電流減少特性を得るためにＰ^- 層を波状の接合を成すように形成した従来の他の例によるダイオードを示す断面図。
【図４】前記図３のIV−IV′線で切った断面の不純物濃度分布を示す特性図。
【図５】本発明によるダイオードの実施の形態を示す断面図。
【図６】前記図５のVI−VI′線で切った断面の不純物濃度分布を示す特性図。
【図７】本発明によるダイオードの製造方法の一実施の形態を示す断面図。
【図８】前記図７に続く工程を示す断面図。
【図９】本発明によるダイオードの製造方法の他の実施の形態を示す断面図。
【図１０】前記図９に続く工程を示す断面図。
【符号の説明】
５０ カソード
５２ 第１Ｎ⁺ 層
５４ Ｎ^- エピタキシャル層
５６ Ｐ^- 層
５８ 第２Ｎ⁺ 層
６０ Ｎ⁺ チャンネルストッパ
６２ 絶縁膜
６４ アノード
Ｉ_e 電子電流
Ｉ_h ホール電流

Claims (12)

1. カソード電極と接続する第１Ｎ^＋層と、
   前記第１Ｎ^＋層上に形成されたＮ⁻エピタキシャル層と、
   前記Ｎ⁻エピタキシャル層の表面近辺に形成され、前記Ｎ⁻エピタキシャル層とは波状の接合を成すＰ⁻層と、
   前記Ｐ⁻層の表面近辺に選択的に形成され、前記Ｐ⁻層と共にアノード電極と接続する第２Ｎ^＋層とを含み、
   前記第２Ｎ ^＋ 層は前記Ｐ ⁻ 層の中で波状の接合が深く形成される部分に形成されていることを特徴とする半導体素子のダイオード。
2. 前記第２Ｎ^＋層の接合深度は６μｍで、前記第２Ｎ^＋層下部の前記Ｐ^＋層接合深度は１８μｍであることを特徴とする請求項１に記載の半導体素子のダイオード。
3. 前記Ｐ⁻層を取囲むようにその周辺の前記Ｎ⁻エピタキシャル層表面近辺にＮ^＋チャンネルストッパをさらに含むことを特徴とする請求項１に記載の半導体素子のダイオード。
4. 第１Ｎ^＋層上にＮ⁻エピタキシャル層を形成する工程と、
   前記Ｎ⁻エピタキシャル層上にアノード不純物層になる領域を部分的に露出させる複数の第１窓を有する第１マスクパターンを形成する工程と、
   前記複数の第１窓を通じて露出した前記Ｎ⁻エピタキシャル層にＮ型不純物とＰ型不純物を同時に拡散させることによって前記Ｎ⁻エピタキシャル層と波状の接合を成すＰ⁻層と、前記Ｐ⁻層の表面近辺に選択的に形成される第２Ｎ^＋層を同時に形成する工程とを含むことを特徴とする半導体素子のダイオード製造方法。
5. 前記第２Ｎ^＋層を形成した後、前記第１マスクパターンを除去する工程と、
   前記第２Ｎ^＋層までが形成されている前記Ｎ⁻エピタキシャル層上にチャンネルストッパになる領域を露出させる第２窓を有する第２マスクパターンを形成する工程と、
   前記第２窓を通じてＮ型不純物を拡散させることによって前記Ｐ⁻層周辺の前記Ｎ⁻エピタキシャル層表面近辺にチャンネルストッパを形成する工程とをさらに含むことを特徴とする請求項４に記載の半導体素子のダイオード製造方法。
6. 前記チャンネルストッパまでが形成されている前記Ｎ⁻エピタキシャル層上に絶縁膜を形成する工程と、
   前記絶縁膜を選択的に除去することによって前記Ｐ⁻層と前記第２Ｎ^＋層とを露出させる第３窓を形成する工程と、
   前記第３窓を通じて前記Ｐ⁻層及び前記第２Ｎ^＋層と接するアノード電極を形成する工程とをさらに含むことを特徴とする請求項５に記載の半導体素子のダイオード製造方法。
7. 前記Ｐ型不純物として前記Ｎ型不純物より拡散係数が大きい不純物を使用することを特徴とする請求項４に記載の半導体素子のダイオード製造方法。
8. 前記Ｐ型不純物はボロンイオンで、前記Ｎ型不純物はリンイオンであることを特徴とする請求項７に記載の半導体素子のダイオード製造方法。
9. 第１Ｎ^＋層上にＮ⁻エピタキシャル層を形成する工程と、
   前記Ｎ⁻エピタキシャル層上にアノード不純物層になる領域を部分的に露出させる複数の第１窓を有する第１マスクパターンを形成する工程と、
   前記複数の第１窓を通じて露出した前記Ｎ⁻エピタキシャル層にＰ型不純物を拡散させることによって前記Ｎ⁻エピタキシャル層と波状の接合を成すＰ⁻層を形成する工程と、
   前記第１マスクパターンを部分的に食刻して、前記第１マスクパターンにチャンネルストッパが形成される領域の前記Ｎ⁻エピタキシャル層を露出させる第２窓を形成する工程と、前記複数の第１窓及び前記第２窓を通じて露出した前記Ｐ⁻層および前記Ｎ⁻エピタキシャル層にＮ型不純物を拡散させることによって前記Ｐ⁻層内に第２Ｎ^＋層を形成すると同時に、前記Ｐ⁻層を取囲むようなＮ^＋チャンネルストッパを形成する工程とを含むことを特徴とする半導体素子のダイオード製造方法。
10. 前記Ｐ型不純物を拡散させる工程は前記複数の第１窓を通じて前記Ｎ⁻エピタキシャル層の内部にボロンイオンを注入する工程であり、
    前記Ｎ型不純物を拡散させる工程はＰＯＣｌ_３の液体不純物源を前記複数の第１窓及び前記第２窓を通じて露出した前記Ｐ⁻層および前記Ｎ⁻エピタキシャル層の表面に塗布した後、ドライブ−インを行なって前記不純物源を前記Ｐ⁻層および前記Ｎ⁻エピタキシャル層の内部に拡散させる工程であることを特徴とする請求項９に記載の半導体素子のダイオード製造方法。
11. 前記Ｐ型不純物を拡散させる工程は前記複数の第１窓を通じて前記Ｎ⁻エピタキシャル層の内部にボロンイオンを注入する工程であり、
    前記Ｎ型不純物を拡散させる工程は前記複数の第１窓及び前記第２窓を通じて前記Ｐ⁻層および前記Ｎ⁻エピタキシャル層の内部にリンイオンを注入する工程であることを特徴とする請求項９に記載の半導体素子のダイオード製造方法。
12. 前記第２Ｎ^＋層と前記チャンネルストッパまでが形成されている前記Ｎ⁻エピタキシャル層上に絶縁膜を形成する工程と、
    前記絶縁膜を選択的に除去することによって前記Ｐ⁻層と前記第２Ｎ^＋層を露出させる第３窓を形成する工程と、
    前記第３窓を通じて前記Ｐ⁻層及び前記第２Ｎ^＋層と接するアノード電極を形成する工程とをさらに含むことを特徴とする請求項９に記載の半導体素子のダイオード製造方法。

Images