JP4275763B2 - フィールドプレートを採用した電力用半導体素子及びその製造方法 - Google Patents
フィールドプレートを採用した電力用半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP4275763B2 JP4275763B2 JP09111998A JP9111998A JP4275763B2 JP 4275763 B2 JP4275763 B2 JP 4275763B2 JP 09111998 A JP09111998 A JP 09111998A JP 9111998 A JP9111998 A JP 9111998A JP 4275763 B2 JP4275763 B2 JP 4275763B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- power semiconductor
- semiconductor device
- field
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000012535 impurity Substances 0.000 claims description 22
- 238000005728 strengthening Methods 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 17
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000003014 reinforcing effect Effects 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 description 23
- 230000015556 catabolic process Effects 0.000 description 15
- 238000009826 distribution Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000010354 integration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は電力用半導体素子及びその製造方法に係り、特にフィールドプレートを採用した電力用半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
最近、応用機器の大形化・大容量化の傾向に応じて高ブレークダウン電圧、大電流特性を有する電力用半導体素子の必要性が高まっている。電力用半導体素子は、特に非常に大きい電流を流しながらも、導通状態での電損を減らすために低い飽和電圧が要求される。また、オフ状態になるとき、またはスイッチがオフされる瞬間、電力用素子の両端に印加される逆方向高電圧に耐えられる特性、即ち高ブレークダウン電圧特性が基本的に要求される。
【０００３】
半導体素子のブレークダウン電圧はｐｎ接合の空乏領域により決定される。これは、ｐｎ接合に印加された電圧の大部分が空乏領域に印加されるからである。このブレークダウン電圧は、空乏領域の曲率の影響を受けることが知られている。即ち、プレーナ接合において、平坦部より曲率部に電界が集中する電界密集効果により、プレーン接合より曲率の大きなエッジ部に電界が集中することになる。従って、エッジ部からアバランシェブレークダウンが発生しやすく、空乏領域全体のブレークダウン電圧が減少する。
【０００４】
プレーナ接合のエッジ部にフィールドプレートを形成し、空乏領域の曲率を改善してブレークダウン電圧を増加させる方法が知られている( 参照文献：" パワーセミコンダクタデバイス" 、1996年、B.J.Baliga著、pp100 〜102)。
フィールドプレートを形成するこの方法は、表面電位を変化させて空乏層の曲率を制御する方法であって、基板面から伸びる空乏層の形はフィールドプレートに印加された電圧により調節される。
【０００５】
一方、電力用半導体素子のブレークダウン電圧は空乏領域内の電界（Ｅ）を横方向の距離（Ｘ）に対して積分した値であって、同一の電圧が印加された場合、積分領域が広いほど空乏領域の各部分における最大電界の大きさが小さくなるのでアバランシェブレークダウンを抑制しうる。
【０００６】
【発明が解決しようとする課題】
しかし、従来の素子は、上記積分領域による抑制が不十分であるという問題点があった。
【０００７】
本発明は上記の点に鑑みなされたもので、積分領域を大きくしてブレークダウン電圧を増加させうる電力用半導体素子を提供することを目的とする。
さらに、本発明は上記のような良好な電力用半導体素子を得ることができる電力用半導体素子の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による電力用半導体素子は、第１導電型のコレクタ領域と、このコレクタ領域内に形成された第２導電型のベース領域と、前記コレクタ領域内に前記ベース領域と所定距離離隔されて形成され、前記コレクタ領域と同一の第１導電型で形成され、前記コレクタ領域より高濃度で形成された少なくとも一つのフィールド強化領域と、前記ベース領域とコレクタ領域との接合部と前記フィールド強化領域上に絶縁膜を介在して形成されたフィールドプレートとを具備する。より好ましい例として、前記フィールド強化領域は前記コレクタ領域より５〜１００倍の高濃度で形成され、ベース領域とコレクタ領域との接合部の外側を取囲む環状よりなる。
【０００９】
本発明による電力用半導体素子の製造方法は、まず、第１導電型のコレクタ領域内に、フィールド強化領域の形成される部分を開口させる第１マスクパターンをイオン注入マスクとして使用して、第１導電型の不純物を前記コレクタ領域より高濃度、例えば５〜１００倍程度のドーズ量に注入する。次いで、ベース領域の形成される部分を開口させる第２マスクパターンをイオン注入マスクとして使用して、第１導電型の不純物の注入された前記部分と所定距離離隔された前記コレクタ領域内に、このコレクタ領域と反対の第２導電型の不純物を注入する。引続き、注入された前記第１導電型及び第２導電型の不純物を拡散させて、ベース領域及びこのベース領域と所定距離離隔されたフィールド強化領域を形成し、このベース領域及びフィールド強化領域の形成された結果物上に電極接続部部分が開口された絶縁膜を形成した後、この絶縁膜上にフィールドプレートを形成する。
【００１０】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
図１は本発明による電力用半導体素子の一実施の形態を概略的に示す断面図である。
本発明による電力用半導体素子は、第１導電型、例えばｎ型のコレクタ領域１０内に、第２導電型、例えばｐ型のベース領域２０が形成されており、さらに第１導電型のフィールド強化領域３０が前記ベース領域２０と一定の間隔に離隔されてコレクタ領域１０内に形成されている。さらに、コレクタ領域１０上には、絶縁物、例えばシリコン酸化物よりなる絶縁膜５０が形成されており、この絶縁膜５０上には、前記ベース−コレクタ接合ｊBCにより形成される空乏領域（図示せず）のエッジ部の曲率を制御するためのフィールドプレート６０ａが形成されている。また、前記ベース領域２０内にはトランジスタのエミッタ領域４０が形成されており、前記絶縁膜５０上にはエミッタ領域４０と電気的に接続されるエミッタ電極６０ｂが形成されている。
【００１１】
本発明による前記フィールド強化領域３０は前記ベース−コレクタ接合ｊBCの外側を取囲む少なくとも一つの環状よりなることが望ましく、前記フィールドプレート６０ａは前記環状のフィールド強化領域３０（例えば、フィールド強化領域３０が複数個の環状よりなる場合には最外側の環状）を過ぎて所定距離だけ外側に伸びることが望ましい。また、前記フィールド強化領域３０はコレクタ領域１０と同一の導電型で形成され、特に前記コレクタ領域１０より高濃度、例えば５〜１００倍程度の高濃度で形成されることが望ましい。
【００１２】
前記コレクタ領域１０内には、図示されるように、コレクタ領域１０の表面にチャンネルが生成されることを防止するためのチャンネルストッパ３５が前記コレクタ領域１０と同一の導電型で形成される。さらに、このチャンネルストッパ３５と電気的に接続される等電位電極６０ｃが絶縁膜５０上に形成される。この場合、前記チャンネルストッパ３５はフィールド強化領域３０より高濃度で形成されるべきである。
【００１３】
図１によれば、フィールドプレート６０ａはベース領域２０と接続され、フィールドプレート６０ａがベース電極の役割をするように構成されているが、エミッタ領域４０と接続されてエミッタ電極の役割をするように構成されても良い。前記のように、コレクタ領域１０と同一の導電型で形成され、高濃度で形成されたフィールド強化領域３０がフィールドプレート６０ａの下部に形成された状態でベース−コレクタ接合ｊBCに逆方向電圧が印加されると、フィールド強化領域３０で電界が集中する効果が発生する。これを図２及び図３の特性図に基づき説明する。
【００１４】
図２及び図３は本発明によるフィールド強化領域３０の有無に応じたベース−コレクタ間の横方向電界分布を同一条件下でシミュレーションした結果を比較して示す特性図であって、図２はフィールド強化領域３０が形成されない場合を、図３はフィールド強化領域３０を形成した場合を示すものである。各特性図において、電界分布が示す領域は逆方向電圧により空間電荷の露出される空乏領域に該当する。
【００１５】
図２に示されるように、フィールド強化領域３０が形成されない場合には、ベース−コレクタ接合部とフィールドプレートエッジ部で電界が集中し、その部分で電界のピークが各々ＰA 及びＰC で示されるように発生する。これとは異なり、図３に示されるように、フィールド強化領域３０が形成された場合には、ベース−コレクタ接合部ＰA とフィールドプレートエッジ部ＰC だけでなく、フィールド強化領域３０にも電界が集中してＰB で示された電界ピークが生じる。従って、図３の場合は、図２に示された特性図に比べて全体的な電界分布の面積が広がることが分かる。
また、例えばフィールド強化領域３０が複数個形成された場合には、図３に示されたフィールド強化領域３０によるピークＰB が複数個発生し、これにより電界分布の面積が更に広がる。
【００１６】
前述したように、距離に対して電界を積分した値が電力用半導体素子のブレークダウン電圧に該当するので、フィールド強化領域３０により電界分布の面積が広がることによって積分領域も広がり、結果的にブレークダウン電圧が増加する。ベース−コレクタ間のブレークダウン電圧特性をシミュレーションした結果を図４に示す。
ライン３ａはフィールド強化領域３０が形成されない場合を、ライン３ｂはフィールド強化領域３０が形成された場合を各々示す。
図４に示されるように、１０nAほどの漏れ電流が急に増加する地点、即ちブレークダウンの発生する地点が、フィールド強化領域３０の形成されない場合（３ａ）には約８５０Ｖであり、フィールド強化領域３０が形成された場合（３ｂ）には約９５０Ｖであって、フィールド強化領域３０が形成された場合はブレークダウン電圧が１００Ｖ程度向上することが分かる。
【００１７】
引続き、図５乃至図９に基づき本発明による電力用半導体素子の製造方法の一実施の形態を説明する。
まず、図５を参照すれば、第１導電型、例えばｎ型のコレクタ領域１０上に、フィールド強化領域の形成される部分を開口させる第１マスクパターン１２を形成し、フィールド強化領域の形成のための不純物１４を注入する。この時、注入される不純物は前記コレクタ領域１０と同一の第１導電型であって、前記コレクタ領域１０よりは高濃度、望ましくは５〜１００倍程度のドーズ量に注入する。
前記第１マスクパターン１２は絶縁物、例えば酸化物で形成され、特に熱酸化膜で形成することが望ましい。
前記コレクタ領域１０は少なくとも一つの層で形成されるが、望ましくは高濃度（ｎ+ ）の第１層と、その上の低濃度（ｎ- ）の第２層が積層されて形成される。この場合、低濃度（ｎ- ）の第２層内にフィールド強化領域の形成のための不純物が注入され、よってフィールド強化領域の形成のための不純物は低濃度（ｎ- ）に比べて５〜１００倍の濃度（ｎ）に注入される。
【００１８】
次いで、図６を参照すれば、不純物の注入されたコレクタ領域１０上にベース領域が形成される部分を開口させる第２マスクパターン１６を形成し、これをイオン注入マスクとして使用して前記コレクタ領域１０とは反対の第２導電型、例えばｐ型の不純物を注入する。その後、高温拡散工程を通して前記コレクタ領域１０内にベース領域２０を所定の深さに形成する。この際、図５に示された不純物１４も同時に拡散されて所定の深さを有するフィールド強化領域３０が形成される。
【００１９】
このフィールド強化領域３０は、前記ベース領域２０と所定距離離隔されて形成され、前記ベース領域２０により形成された接合、即ちベース−コレクタ接合ｊBCの外側を取囲む少なくとも一つの環状よりなることが望ましい。
前記第２マスクパターン１６は、前記第１マスクパターン（図５の１２）のように熱酸化膜で形成されることが望ましい。第２マスクパターン１６は、前記第１マスクパターン１２により開口された部分を埋込むように基板を熱酸化させた後、ベース領域の形成される部分が開口されるように再びパタニングして形成することが望ましい。
【００２０】
図７を参照すれば、ベース領域２０及びフィールド強化領域３０の形成された結果物上に、エミッタ領域の形成される部分を開口させる第３マスクパターン３２を形成し、前記コレクタ領域１０と同一の第１導電型の不純物を注入してから高温拡散工程を行ってエミッタ領域４０を形成する。
ここで、エミッタ領域４０の形成時、図示されるように、素子の切断部の近所にコレクタと同一の導電型のチャンネルストッパ３５を更に形成して前記コレクタ領域１０の表面にチャンネルが生成されることを防止することが望ましい。
【００２１】
引き続き、エミッタ領域４０およびチャンネルストッパ３５までを形成した結果物上に、図８に示されるように、電極と接続される部分、即ちエミッタ領域４０、ベース領域２０及びチャンネルストッパ３５上の一部に開口部を有する絶縁膜５０の第４マスクパターンを形成する。
この絶縁膜５０は、前記第３マスクパターン（図７の３２）と同一の方法、即ち前の段階で使用されたマスクパターンにより開口された部分を熱酸化工程で埋込んだ後、再びパターニングする方法で形成することが望ましい。
【００２２】
その後、前記結果物の全面に導電物、例えばアルミニウムを蒸着してからパターニングすることにより、図９に示すように、前記エミッタ領域４０と接続されるエミッタ電極６０ｂと、前記ベース領域２０と接続されてベース電極の役割を同時にするフィールドプレート６０ａと、前記チャンネルストッパ３５と接続される等電位電極６０ｃを形成する。
ここで、フィールドプレート６０ａは前記フィールド強化領域３０（例えば、フィールド強化領域３０が複数個の環状よりなる場合には最外側の環状）上を過ぎて所定の距離だけ外側に伸びるようにパターニングすることが望ましい。
図９によれば、フィールドプレート６０ａがベース電極の役割をするようにパターニングされているが、前記エミッタ電極６０ｂの役割をするようにパターニングしても良い。
【００２３】
以上により図１の素子が完成する。ただし、図１の構造および図５ないし図９の製造方法とも本発明の一実施の形態である。本発明は前記実施の形態に限定されなく、多くの変形が本発明の技術的思想内で当分野で通常の知識を有する者により可能であることは明白である。
【００２３】
【発明の効果】
以上説明したように本発明では、ベース−コレクタ接合とフィールドプレートエッジ部との間にコレクタ領域と同一の導電型を有する少なくとも一つのフィールド強化領域をコレクタ領域より高濃度で形成する。すると、ベース−コレクタに逆方向電圧が印加された場合、ベース−コレクタ接合とフィールドプレートエッジ部だけでなく、コレクタ領域より高濃度で形成されたフィールド強化領域にも電界が集中して電界ピークが発生し、電界分布の面積が広がる。そして、このように電界分布の面積が広がることにより、距離に対して電界を積分した値である電力用半導体素子のブレークダウン電圧を増加させることができる。
【図面の簡単な説明】
【図１】本発明による電力用半導体素子の一実施の形態を概略的に示す断面図。
【図２】フィールド強化領域が形成されない場合において、ベース−コレクタ間の横方向電界分布をシミュレーションした結果を示す特性図。
【図３】フィールド強化領域が形成された場合において、ベース−コレクタ間の横方向電界分布をシミュレーションした結果を示す特性図。
【図４】フィールド強化領域が形成されない場合と形成された場合の両方において、ベース−コレクタ接合の逆方向電流−電圧特性を同一条件下でシミュレーションした結果を示す特性図。
【図５】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図６】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図７】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図８】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図９】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【符号の説明】
１０ コレクタ領域
２０ ベース領域
３０ フィールド強化領域
５０ 絶縁膜
６０ａ フィールドプレート
【発明の属する技術分野】
本発明は電力用半導体素子及びその製造方法に係り、特にフィールドプレートを採用した電力用半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
最近、応用機器の大形化・大容量化の傾向に応じて高ブレークダウン電圧、大電流特性を有する電力用半導体素子の必要性が高まっている。電力用半導体素子は、特に非常に大きい電流を流しながらも、導通状態での電損を減らすために低い飽和電圧が要求される。また、オフ状態になるとき、またはスイッチがオフされる瞬間、電力用素子の両端に印加される逆方向高電圧に耐えられる特性、即ち高ブレークダウン電圧特性が基本的に要求される。
【０００３】
半導体素子のブレークダウン電圧はｐｎ接合の空乏領域により決定される。これは、ｐｎ接合に印加された電圧の大部分が空乏領域に印加されるからである。このブレークダウン電圧は、空乏領域の曲率の影響を受けることが知られている。即ち、プレーナ接合において、平坦部より曲率部に電界が集中する電界密集効果により、プレーン接合より曲率の大きなエッジ部に電界が集中することになる。従って、エッジ部からアバランシェブレークダウンが発生しやすく、空乏領域全体のブレークダウン電圧が減少する。
【０００４】
プレーナ接合のエッジ部にフィールドプレートを形成し、空乏領域の曲率を改善してブレークダウン電圧を増加させる方法が知られている( 参照文献：" パワーセミコンダクタデバイス" 、1996年、B.J.Baliga著、pp100 〜102)。
フィールドプレートを形成するこの方法は、表面電位を変化させて空乏層の曲率を制御する方法であって、基板面から伸びる空乏層の形はフィールドプレートに印加された電圧により調節される。
【０００５】
一方、電力用半導体素子のブレークダウン電圧は空乏領域内の電界（Ｅ）を横方向の距離（Ｘ）に対して積分した値であって、同一の電圧が印加された場合、積分領域が広いほど空乏領域の各部分における最大電界の大きさが小さくなるのでアバランシェブレークダウンを抑制しうる。
【０００６】
【発明が解決しようとする課題】
しかし、従来の素子は、上記積分領域による抑制が不十分であるという問題点があった。
【０００７】
本発明は上記の点に鑑みなされたもので、積分領域を大きくしてブレークダウン電圧を増加させうる電力用半導体素子を提供することを目的とする。
さらに、本発明は上記のような良好な電力用半導体素子を得ることができる電力用半導体素子の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による電力用半導体素子は、第１導電型のコレクタ領域と、このコレクタ領域内に形成された第２導電型のベース領域と、前記コレクタ領域内に前記ベース領域と所定距離離隔されて形成され、前記コレクタ領域と同一の第１導電型で形成され、前記コレクタ領域より高濃度で形成された少なくとも一つのフィールド強化領域と、前記ベース領域とコレクタ領域との接合部と前記フィールド強化領域上に絶縁膜を介在して形成されたフィールドプレートとを具備する。より好ましい例として、前記フィールド強化領域は前記コレクタ領域より５〜１００倍の高濃度で形成され、ベース領域とコレクタ領域との接合部の外側を取囲む環状よりなる。
【０００９】
本発明による電力用半導体素子の製造方法は、まず、第１導電型のコレクタ領域内に、フィールド強化領域の形成される部分を開口させる第１マスクパターンをイオン注入マスクとして使用して、第１導電型の不純物を前記コレクタ領域より高濃度、例えば５〜１００倍程度のドーズ量に注入する。次いで、ベース領域の形成される部分を開口させる第２マスクパターンをイオン注入マスクとして使用して、第１導電型の不純物の注入された前記部分と所定距離離隔された前記コレクタ領域内に、このコレクタ領域と反対の第２導電型の不純物を注入する。引続き、注入された前記第１導電型及び第２導電型の不純物を拡散させて、ベース領域及びこのベース領域と所定距離離隔されたフィールド強化領域を形成し、このベース領域及びフィールド強化領域の形成された結果物上に電極接続部部分が開口された絶縁膜を形成した後、この絶縁膜上にフィールドプレートを形成する。
【００１０】
【発明の実施の形態】
以下、添付した図面に基づき本発明の実施の形態を詳しく説明する。
図１は本発明による電力用半導体素子の一実施の形態を概略的に示す断面図である。
本発明による電力用半導体素子は、第１導電型、例えばｎ型のコレクタ領域１０内に、第２導電型、例えばｐ型のベース領域２０が形成されており、さらに第１導電型のフィールド強化領域３０が前記ベース領域２０と一定の間隔に離隔されてコレクタ領域１０内に形成されている。さらに、コレクタ領域１０上には、絶縁物、例えばシリコン酸化物よりなる絶縁膜５０が形成されており、この絶縁膜５０上には、前記ベース−コレクタ接合ｊBCにより形成される空乏領域（図示せず）のエッジ部の曲率を制御するためのフィールドプレート６０ａが形成されている。また、前記ベース領域２０内にはトランジスタのエミッタ領域４０が形成されており、前記絶縁膜５０上にはエミッタ領域４０と電気的に接続されるエミッタ電極６０ｂが形成されている。
【００１１】
本発明による前記フィールド強化領域３０は前記ベース−コレクタ接合ｊBCの外側を取囲む少なくとも一つの環状よりなることが望ましく、前記フィールドプレート６０ａは前記環状のフィールド強化領域３０（例えば、フィールド強化領域３０が複数個の環状よりなる場合には最外側の環状）を過ぎて所定距離だけ外側に伸びることが望ましい。また、前記フィールド強化領域３０はコレクタ領域１０と同一の導電型で形成され、特に前記コレクタ領域１０より高濃度、例えば５〜１００倍程度の高濃度で形成されることが望ましい。
【００１２】
前記コレクタ領域１０内には、図示されるように、コレクタ領域１０の表面にチャンネルが生成されることを防止するためのチャンネルストッパ３５が前記コレクタ領域１０と同一の導電型で形成される。さらに、このチャンネルストッパ３５と電気的に接続される等電位電極６０ｃが絶縁膜５０上に形成される。この場合、前記チャンネルストッパ３５はフィールド強化領域３０より高濃度で形成されるべきである。
【００１３】
図１によれば、フィールドプレート６０ａはベース領域２０と接続され、フィールドプレート６０ａがベース電極の役割をするように構成されているが、エミッタ領域４０と接続されてエミッタ電極の役割をするように構成されても良い。前記のように、コレクタ領域１０と同一の導電型で形成され、高濃度で形成されたフィールド強化領域３０がフィールドプレート６０ａの下部に形成された状態でベース−コレクタ接合ｊBCに逆方向電圧が印加されると、フィールド強化領域３０で電界が集中する効果が発生する。これを図２及び図３の特性図に基づき説明する。
【００１４】
図２及び図３は本発明によるフィールド強化領域３０の有無に応じたベース−コレクタ間の横方向電界分布を同一条件下でシミュレーションした結果を比較して示す特性図であって、図２はフィールド強化領域３０が形成されない場合を、図３はフィールド強化領域３０を形成した場合を示すものである。各特性図において、電界分布が示す領域は逆方向電圧により空間電荷の露出される空乏領域に該当する。
【００１５】
図２に示されるように、フィールド強化領域３０が形成されない場合には、ベース−コレクタ接合部とフィールドプレートエッジ部で電界が集中し、その部分で電界のピークが各々ＰA 及びＰC で示されるように発生する。これとは異なり、図３に示されるように、フィールド強化領域３０が形成された場合には、ベース−コレクタ接合部ＰA とフィールドプレートエッジ部ＰC だけでなく、フィールド強化領域３０にも電界が集中してＰB で示された電界ピークが生じる。従って、図３の場合は、図２に示された特性図に比べて全体的な電界分布の面積が広がることが分かる。
また、例えばフィールド強化領域３０が複数個形成された場合には、図３に示されたフィールド強化領域３０によるピークＰB が複数個発生し、これにより電界分布の面積が更に広がる。
【００１６】
前述したように、距離に対して電界を積分した値が電力用半導体素子のブレークダウン電圧に該当するので、フィールド強化領域３０により電界分布の面積が広がることによって積分領域も広がり、結果的にブレークダウン電圧が増加する。ベース−コレクタ間のブレークダウン電圧特性をシミュレーションした結果を図４に示す。
ライン３ａはフィールド強化領域３０が形成されない場合を、ライン３ｂはフィールド強化領域３０が形成された場合を各々示す。
図４に示されるように、１０nAほどの漏れ電流が急に増加する地点、即ちブレークダウンの発生する地点が、フィールド強化領域３０の形成されない場合（３ａ）には約８５０Ｖであり、フィールド強化領域３０が形成された場合（３ｂ）には約９５０Ｖであって、フィールド強化領域３０が形成された場合はブレークダウン電圧が１００Ｖ程度向上することが分かる。
【００１７】
引続き、図５乃至図９に基づき本発明による電力用半導体素子の製造方法の一実施の形態を説明する。
まず、図５を参照すれば、第１導電型、例えばｎ型のコレクタ領域１０上に、フィールド強化領域の形成される部分を開口させる第１マスクパターン１２を形成し、フィールド強化領域の形成のための不純物１４を注入する。この時、注入される不純物は前記コレクタ領域１０と同一の第１導電型であって、前記コレクタ領域１０よりは高濃度、望ましくは５〜１００倍程度のドーズ量に注入する。
前記第１マスクパターン１２は絶縁物、例えば酸化物で形成され、特に熱酸化膜で形成することが望ましい。
前記コレクタ領域１０は少なくとも一つの層で形成されるが、望ましくは高濃度（ｎ+ ）の第１層と、その上の低濃度（ｎ- ）の第２層が積層されて形成される。この場合、低濃度（ｎ- ）の第２層内にフィールド強化領域の形成のための不純物が注入され、よってフィールド強化領域の形成のための不純物は低濃度（ｎ- ）に比べて５〜１００倍の濃度（ｎ）に注入される。
【００１８】
次いで、図６を参照すれば、不純物の注入されたコレクタ領域１０上にベース領域が形成される部分を開口させる第２マスクパターン１６を形成し、これをイオン注入マスクとして使用して前記コレクタ領域１０とは反対の第２導電型、例えばｐ型の不純物を注入する。その後、高温拡散工程を通して前記コレクタ領域１０内にベース領域２０を所定の深さに形成する。この際、図５に示された不純物１４も同時に拡散されて所定の深さを有するフィールド強化領域３０が形成される。
【００１９】
このフィールド強化領域３０は、前記ベース領域２０と所定距離離隔されて形成され、前記ベース領域２０により形成された接合、即ちベース−コレクタ接合ｊBCの外側を取囲む少なくとも一つの環状よりなることが望ましい。
前記第２マスクパターン１６は、前記第１マスクパターン（図５の１２）のように熱酸化膜で形成されることが望ましい。第２マスクパターン１６は、前記第１マスクパターン１２により開口された部分を埋込むように基板を熱酸化させた後、ベース領域の形成される部分が開口されるように再びパタニングして形成することが望ましい。
【００２０】
図７を参照すれば、ベース領域２０及びフィールド強化領域３０の形成された結果物上に、エミッタ領域の形成される部分を開口させる第３マスクパターン３２を形成し、前記コレクタ領域１０と同一の第１導電型の不純物を注入してから高温拡散工程を行ってエミッタ領域４０を形成する。
ここで、エミッタ領域４０の形成時、図示されるように、素子の切断部の近所にコレクタと同一の導電型のチャンネルストッパ３５を更に形成して前記コレクタ領域１０の表面にチャンネルが生成されることを防止することが望ましい。
【００２１】
引き続き、エミッタ領域４０およびチャンネルストッパ３５までを形成した結果物上に、図８に示されるように、電極と接続される部分、即ちエミッタ領域４０、ベース領域２０及びチャンネルストッパ３５上の一部に開口部を有する絶縁膜５０の第４マスクパターンを形成する。
この絶縁膜５０は、前記第３マスクパターン（図７の３２）と同一の方法、即ち前の段階で使用されたマスクパターンにより開口された部分を熱酸化工程で埋込んだ後、再びパターニングする方法で形成することが望ましい。
【００２２】
その後、前記結果物の全面に導電物、例えばアルミニウムを蒸着してからパターニングすることにより、図９に示すように、前記エミッタ領域４０と接続されるエミッタ電極６０ｂと、前記ベース領域２０と接続されてベース電極の役割を同時にするフィールドプレート６０ａと、前記チャンネルストッパ３５と接続される等電位電極６０ｃを形成する。
ここで、フィールドプレート６０ａは前記フィールド強化領域３０（例えば、フィールド強化領域３０が複数個の環状よりなる場合には最外側の環状）上を過ぎて所定の距離だけ外側に伸びるようにパターニングすることが望ましい。
図９によれば、フィールドプレート６０ａがベース電極の役割をするようにパターニングされているが、前記エミッタ電極６０ｂの役割をするようにパターニングしても良い。
【００２３】
以上により図１の素子が完成する。ただし、図１の構造および図５ないし図９の製造方法とも本発明の一実施の形態である。本発明は前記実施の形態に限定されなく、多くの変形が本発明の技術的思想内で当分野で通常の知識を有する者により可能であることは明白である。
【００２３】
【発明の効果】
以上説明したように本発明では、ベース−コレクタ接合とフィールドプレートエッジ部との間にコレクタ領域と同一の導電型を有する少なくとも一つのフィールド強化領域をコレクタ領域より高濃度で形成する。すると、ベース−コレクタに逆方向電圧が印加された場合、ベース−コレクタ接合とフィールドプレートエッジ部だけでなく、コレクタ領域より高濃度で形成されたフィールド強化領域にも電界が集中して電界ピークが発生し、電界分布の面積が広がる。そして、このように電界分布の面積が広がることにより、距離に対して電界を積分した値である電力用半導体素子のブレークダウン電圧を増加させることができる。
【図面の簡単な説明】
【図１】本発明による電力用半導体素子の一実施の形態を概略的に示す断面図。
【図２】フィールド強化領域が形成されない場合において、ベース−コレクタ間の横方向電界分布をシミュレーションした結果を示す特性図。
【図３】フィールド強化領域が形成された場合において、ベース−コレクタ間の横方向電界分布をシミュレーションした結果を示す特性図。
【図４】フィールド強化領域が形成されない場合と形成された場合の両方において、ベース−コレクタ接合の逆方向電流−電圧特性を同一条件下でシミュレーションした結果を示す特性図。
【図５】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図６】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図７】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図８】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【図９】本発明による電力用半導体素子の製造方法の一実施の形態を示す断面図。
【符号の説明】
１０ コレクタ領域
２０ ベース領域
３０ フィールド強化領域
５０ 絶縁膜
６０ａ フィールドプレート
Claims (20)
- 第１導電型のコレクタ領域と、
前記コレクタ領域内に形成された第２導電型のベース領域と、
前記コレクタ領域内に前記ベース領域と所定距離離隔されて形成され、前記コレクタ領域と同一の第１導電型で形成され、前記コレクタ領域より高濃度で形成された少なくとも一つのフィールド強化領域と、
前記ベース領域とコレクタ領域との接合部と前記フィールド強化領域上に絶縁膜を介在して形成された導電層からなるフィールドプレートとを具備することを特徴とする電力用半導体素子。 - 前記フィールド強化領域は前記コレクタ領域より５〜１００倍の高濃度で形成されたことを特徴とする請求項１に記載の電力用半導体素子。
- 前記フィールド強化領域は前記ベース領域とコレクタ領域との接合部の外側を取囲む環状よりなることを特徴とする請求項１に記載の電力用半導体素子。
- 前記フィールドプレートは前記フィールド強化領域とオーバーラップされ、フィールド強化領域の外境界部から所定距離延伸して形成されたことを特徴とする請求項１に記載の電力用半導体素子。
- 前記フィールドプレートは前記ベース領域と電気的に接続されることを特徴とする請求項１に記載の電力用半導体素子。
- 前記ベース領域内に形成された第１導電型のエミッタ領域を更に具備することを特徴とする請求項１に記載の電力用半導体素子。
- 前記フィールドプレートは前記エミッタ領域と電気的に接続されることを特徴とする請求項６に記載の電力用半導体素子。
- 前記フィールドプレートは前記ベース領域と電気的に接続されることを特徴とする請求項６に記載の電力用半導体素子。
- 前記フィールド強化領域の外側の前記コレクタ領域内に前記フィールド強化領域より高濃度で形成された第１導電型のチャンネルストッパ領域を更に具備することを特徴とする請求項１に記載の電力用半導体素子。
- 前記チャンネルストッパ領域と電気的に接続される等電位電極を更に具備することを特徴とする請求項９に記載の電力用半導体素子。
- 前記コレクタ領域は高濃度の第１層と、その上の低濃度の第２層とが積層されて形成されたことを特徴とする請求項１に記載の電力用半導体素子。
- フィールド強化領域の形成される部分を開口させる第１マスクパターンをイオン注入マスクとして使用して、第１導電型のコレクタ領域内に第１導電型の不純物を前記コレクタ領域より高濃度で注入する段階と、
ベース領域の形成される部分を開口させる第２マスクパターンをイオン注入マスクとして使用して、第１導電型の不純物の注入された前記部分と所定距離離隔された前記コレクタ領域内に、前記コレクタ領域と反対の第２導電型の不純物を注入する段階と、
注入された前記第１導電型及び第２導電型の不純物を拡散させ、ベース領域及びこのベース領域と所定距離離隔されたフィールド強化領域を形成する段階と、
ベース領域及びフィールド強化領域の形成された結果物上に電極接続部の部分が開口された絶縁膜を形成する段階と、
前記絶縁膜上に導電層を形成した後パターニングして、前記ベース領域とコレクタ領域との接合部と前記フィールド強化領域上に前記絶縁膜を介在してフィールドプレートを形成する段階とを具備することを特徴とする電力用半導体素子の製造方法。 - 第１導電型の不純物を注入する前記段階において、
前記不純物は前記コレクタ領域より５〜１００倍のドーズ量に注入することを特徴とする請求項１２に記載の電力用半導体素子の製造方法。 - 前記フィールド強化領域は前記ベース領域とコレクタ領域の接合部の外側を取囲む少なくとも一つの環状よりなることを特徴とする請求項１２に記載の電力用半導体素子の製造方法。
- 前記フィールドプレートは前記ベース領域と電気的に接続されるように形成することを特徴とする請求項１２に記載の電力用半導体素子の製造方法。
- ベース領域及びフィールド強化領域を形成する前記段階の後、前記ベース領域内に、前記コレクタ領域と同一の第１導電型の不純物を注入してから拡散させてエミッタ領域を形成する段階を更に具備することを特徴とする請求項１２に記載の電力用半導体素子の製造方法。
- 前記フィールドプレートは前記エミッタ領域と電気的に接続されるように形成することを特徴とする請求項１６に記載の電力用半導体素子の製造方法。
- エミッタ領域の形成のための前記不純物の注入時、同一の導電型の不純物を素子の切断部の近所に同時に注入して前記コレクタ領域の表面にチャンネルが生成されることを防止するチャンネルストッパを形成することを特徴とする請求項１６に記載の電力用半導体素子の製造方法。
- 前記フィールドプレートの形成時、前記導電層をパタニングして前記チャンネルストッパと電気的に接続される等電位電極を同時に形成することを特徴とする請求項１８に記載の電力用半導体素子の製造方法。
- 前記第１マスクパターン、第２マスクパターン及び絶縁膜は熱酸化膜で形成することを特徴とする請求項１２に記載の電力用半導体素子の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970019560A KR100248115B1 (ko) | 1997-05-20 | 1997-05-20 | 필드 플레이트를 채용한 전력용 반도체소자 및 그 제조방법 |
| KR1997P-19560 | 1997-05-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335631A JPH10335631A (ja) | 1998-12-18 |
| JP4275763B2 true JP4275763B2 (ja) | 2009-06-10 |
Family
ID=19506414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09111998A Expired - Fee Related JP4275763B2 (ja) | 1997-05-20 | 1998-04-03 | フィールドプレートを採用した電力用半導体素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6215167B1 (ja) |
| JP (1) | JP4275763B2 (ja) |
| KR (1) | KR100248115B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1063700B1 (de) * | 1999-06-22 | 2012-07-25 | Infineon Technologies AG | Substrat für Hochspannungsmodule |
| JP2011165924A (ja) | 2010-02-10 | 2011-08-25 | Mitsubishi Electric Corp | 半導体装置 |
| JP2014241367A (ja) * | 2013-06-12 | 2014-12-25 | 三菱電機株式会社 | 半導体素子、半導体素子の製造方法 |
| JP7201288B2 (ja) * | 2018-07-26 | 2023-01-10 | ラピスセミコンダクタ株式会社 | 半導体装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1214805B (it) * | 1984-08-21 | 1990-01-18 | Ates Componenti Elettron | Spositivi a semiconduttore con giunprocesso per la fabbricazione di dizioni planari a concentrazione di carica variabile e ad altissima tensione di breakdown |
| US4757363A (en) * | 1984-09-14 | 1988-07-12 | Harris Corporation | ESD protection network for IGFET circuits with SCR prevention guard rings |
| US5283202A (en) | 1986-03-21 | 1994-02-01 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions |
| JP3111827B2 (ja) * | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| US5541439A (en) * | 1994-11-17 | 1996-07-30 | Xerox Corporation | Layout for a high voltage darlington pair |
-
1997
- 1997-05-20 KR KR1019970019560A patent/KR100248115B1/ko not_active IP Right Cessation
-
1998
- 1998-04-03 JP JP09111998A patent/JP4275763B2/ja not_active Expired - Fee Related
- 1998-05-19 US US09/081,832 patent/US6215167B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335631A (ja) | 1998-12-18 |
| KR100248115B1 (ko) | 2000-03-15 |
| KR19980084002A (ko) | 1998-12-05 |
| US6215167B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5552625A (en) | Semiconductor device having a semi-insulating layer | |
| US7112865B2 (en) | Diode and method for manufacturing the same | |
| JP2766239B2 (ja) | 高耐圧半導体装置 | |
| US6190948B1 (en) | Method of forming power semiconductor devices having overlapping floating field plates for improving breakdown voltage capability | |
| JP3413250B2 (ja) | 半導体装置及びその製造方法 | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US6118150A (en) | Insulated gate semiconductor device and method of manufacturing the same | |
| US5510634A (en) | Insulated gate bipolar transistor | |
| KR970060534A (ko) | 전력반도체장치 및 그의 제조방법 | |
| JPH0715011A (ja) | 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法 | |
| JP4647734B2 (ja) | 半導体素子のダイオード及びその製造方法 | |
| JP4275763B2 (ja) | フィールドプレートを採用した電力用半導体素子及びその製造方法 | |
| JP4819986B2 (ja) | 電力用ｍｏｓトランジスタ及びその製造方法 | |
| JPH01149464A (ja) | 半導体装置 | |
| JP2004214575A (ja) | 半導体装置 | |
| KR100317604B1 (ko) | 쇼트키 베리어 다이오드 및 그 제조방법 | |
| JP2000299476A (ja) | 半導体装置 | |
| JP3435171B2 (ja) | 高耐圧半導体素子 | |
| JPS61278161A (ja) | 高耐圧半導体装置 | |
| JP4623923B2 (ja) | 接合型ｆｅｔおよびその製造方法 | |
| JPH02172281A (ja) | 半導体装置 | |
| JP2650405B2 (ja) | バイポーラトランジスタ | |
| JPH02296342A (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP2686125B2 (ja) | 静電誘導型スイッチング素子及びその製造方法 | |
| JPH07183545A (ja) | 半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090224 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090305 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120313 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130313 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140313 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |