KR970060534A - 전력반도체장치 및 그의 제조방법 - Google Patents

전력반도체장치 및 그의 제조방법 Download PDF

Info

Publication number
KR970060534A
KR970060534A KR1019960001676A KR19960001676A KR970060534A KR 970060534 A KR970060534 A KR 970060534A KR 1019960001676 A KR1019960001676 A KR 1019960001676A KR 19960001676 A KR19960001676 A KR 19960001676A KR 970060534 A KR970060534 A KR 970060534A
Authority
KR
South Korea
Prior art keywords
impurity
well
region
concentration
conductivity type
Prior art date
Application number
KR1019960001676A
Other languages
English (en)
Other versions
KR0175276B1 (ko
Inventor
김태훈
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960001676A priority Critical patent/KR0175276B1/ko
Priority to JP10997696A priority patent/JP4030139B2/ja
Priority to CNB961051280A priority patent/CN1152419C/zh
Priority to DE19632077A priority patent/DE19632077B4/de
Priority to US08/788,372 priority patent/US5879967A/en
Publication of KR970060534A publication Critical patent/KR970060534A/ko
Application granted granted Critical
Publication of KR0175276B1 publication Critical patent/KR0175276B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/87—Thyristor diodes, e.g. Shockley diodes, break-over diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Abstract

본 발명은 래치업을 제어하는 불순물주입구조를 갖는 전력반도체장치와 그의 제조방법에 관한 것으로서, 고농도의 n+형의 반도체층(14)내에 형성된 저농도의 p-형의 웰(19)내에 형성되어 있고, 상기 웰(19)의 표면에 형성된 고농도의 n+형의 소오스접합영역(25)들 사이에서 고농도의 불순물이 도프된 p+형의 캐소드 오믹접촉영역(27)을 상기 웰(19)내에 형성하는 공정과; 상기 캐소드 오믹접촉영역(27)과 상기 웰(19)사이에서 상기 소오스접합영역(25)의 하부를 덮도록 연장되어 있으며, 그리고 상기 캐소드 오믹접촉영역(27)의 불순물농도보다 낮고 그리고 상기 웰(19)의 불순물농도보다 높은 불순물이 도프된 p형의 불순물확산영역(24)을 상기 웰(19)내에 형성하는 공정에 의해 전력반도체장치를 제조한다. 상술한 방법에 의해서 제조된 전력반도체장치는 p형 불순물확산층(24)이 p-형 웨(19)과 p+형 캐소드오믹접촉영역 (27)사이에 형성되어 있어서 상기 소오스접합영역(25)의 아래로 흐르는 홀전류의 증가를 방지할 수 있고, 그 결과 래치업의 발생을 방지할 수 있다.

Description

전력반도체장치 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 따른 전력반도체장치의 구조를 보여주고 있는 단면도.

Claims (5)

  1. 고농도의 불순물이 도포된 제1도전형의 반도체기판(12)과; 상기 제1도전형의 반도체기판(12)상에 형성된 고농도의 불순물이 도포된 제2도전형의 버퍼층(13)과; 상기 버퍼층(13)상에 에피택셜성장에 의해 형성된 저농도의 제2도전형의 자도체층 (14)과; 상기 반도체층(14)상에 형성되고, 게이트산화막(15)을 사이에 두고 형성된 게이크폴리실리콘막(16); 상기 게이트폴리실리콘막(16)들의 사이에 형성된 저농도의 불순물이 도포된 제1도전형의 웰(19)과; 상기 웰(19)내에 형성되어 있고, 상기 게이트폴리실리콘막(16)의 아래부분을 부분적으로 포함하여 형성된 고농도의 불순물이 도포된 제2도전형의 소오스접합영역(25)과; 상기 웰(19)내에 형성되어 있고, 상기 소오스접합영역(25)들 사이에서 고농도의 불순물이 도프된 제1도전형의 캐소드 오믹접촉영역(27)과; 상기 웰(19)내에서 상기 캐소드 오믹접촉영역(27)과 상기 웰(19) 사이에 형성되어 있고, 상기 소오스접합영역(25)의 하부를 덮고 있지만 채널표면까지 연장되어 있지 않으며, 상기 캐소드 오믹접촉영역(27)의 불순물 농도보다 낮고 그리고 상기 웰(19)의 불순물농도보다 높은 불순물이 도프된 제1도전형의 불순물확산영역(24)을 포함하는 전력반도체장치.
  2. 고농도의 불순물이 도포된 제1도전형의 반도체기판(12)상에 고농도의 불순물이 도포된 제2도전형의 버퍼층(13)을 형성하는 공정과; 상기 버퍼층(13)상에 에피택셜성장에 의해 저농도의 제2도전형의 반도체층(14)을 형성하는 공정과: 상기 반도체층(14)상에 형성되고, 산화막을 상에 두고 폴리실리콘막을 형성하는 공정과; 상기 폴리실리콘막상에 감광막패턴(17)을 형성하여 웰영역을 정의하는 공정과; 상기 감광막패턴(17)을 마스크로 사용하여 상기 폴리실리콘막과 상기 산화막을 선택적으로 제거하여 게이트산화막(15)을 사이에 끼워져 있는 게이트폴리실리콘막 (16)을 형성하는 공정과; 상기 게이트폴리실리콘막(16)을 마스크로 사용하여 불순물이온을 상기 웰영역으로 주입하고 그리고 확산에 의해 제1도전형의 웰(19)을 형성하는 공정과; 다시 상기 웰(19)의 불순물농도보다 높은 농도의 제1도전형의 불순물을 상기 웰(19)내에 주입하여 제1불순물주입층(20)을 형성하는 공정과; 질화막을 도포 및 패터닝하여 소오스접합영역을 정의하는 질환맥패턴 (21)을 형성하는 공정과; 상기 질화막패턴(21)을 소오스접합형성용 마스크로 사용하여 고농도의 제2도전형의 불순물을 상기 웰(19)내에 주입하여 제2불순물주입층 (22)을 형성하는 공정과; 상기 제1, 2불순물주입층(20)을 확산시켜서 상기 웰(19)의 불순물농도보다 높은 불순물농도를 갖는 제1도전형의 불순물확산영역(24)과제2도전형의 소오스접합영역(25)을 형성하고, 상기 불순물확산영역(24)의 상기 소오스접합영역(25)의 저부를 덮게 하는 공정과; 상기 질화막패턴(21)의 제거후, 캐소드오믹접촉형성용 마스크를 사용하는 제1도전형의 불순물이온주입에 의해서 상기 불순물 확산영역(24)의 불순물농도보다 높은 불순물농도를 갖는 제1도전형의 캐소드오믹접촉영역(27)을 형성하는 공전과; 상기 게이트폴리실리콘막(16)과 전기적으로 접촉되게 하는 절연막(28)을 사이에 끼우고 상기 캐소드오믹접촉영역(27)상에 금속전극을 형성하는 공정을 포함하는 전력반도체장치의 제조방법.
  3. 제2항에 있어서, 상기 제1도전형은 p형이고 그리고 제2도전형은 p형인 전련반도체장치.
  4. 반도체기판상에 형성된 저농도의 불순물이 도프된 제1도전형의 웰(19)과, 이 웰(19)내에 형성된 고농도의 불순물이 도프된 제2도전형의 소오스접합영역(25)과, 게이트산화막(15)을 사이에 두고 형성된 게이트폴리실시콘막(16)을 갖는 전력반도체장치에 있어서, 상기 웰(19)내에 형성되어 있고, 상기 소오스접합영역(25)들 사이에서 고농도의 불순물이 도프된 제1도전형 캐소드 오믹접촉영역(27)과; 상기 웰(19)내에서 상기 캐소드오믹접촉영역(27)과 상기 웰(19)의 저부사이에 형성되어 있고, 상기 소오스접합영역(25)의 하부를 덮도록 연장되어 있으며, 그리고 상기 캐소드 오믹접촉영역(27)의 불순물노도보다 낮고 그리고 상기 웰(19)의 불순물농도보다 높은 불순물이 도프된 제1도전형의 불순물확산영역(24)을 포함하는 전력반도체장치.
  5. 반도체기판상에 형성된 저농도의 불순물이 도프된 제1도전형의 웰(19)과, 이 웰(19)내에 형성된 고농도의 불순물이 도프된 제2도전형의 소오스접합영역(25)과, 게이트산화막(15)을 사이에 두고 형성된 게이트폴리실리콘막(16)을 갖는 전력반도체장치의 제조방법에 있어서, 상기 웰(19)내에 형성되어 있고, 상기 소오스집합영역(25)들 사이에서 고농도의 불순물이 도프된 제1도전형 캐소드 오믹접촉영역(27)을 상기 웰(19)내에 형성하는 공정과; 상기 캐소드 오믹접촉영역(27)과 상기 웰(19)사이에서 상기 소오스접합영역(25)의 하부를 덮도록 연장되어 있으며, 그리고 상기 캐소드 오믹접촉영역(27)의 불순물농도보다 낮고 그리고 상기 웰(19)의 불순물농도보다 높은 불순물이 도프된 제2도전형의 불순물확산영역(24)을 상기 웰(19)내에 형성하는 공정을 포함하는 전력반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960001676A 1996-01-26 1996-01-26 전력반도체장치 및 그의 제조방법 KR0175276B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019960001676A KR0175276B1 (ko) 1996-01-26 1996-01-26 전력반도체장치 및 그의 제조방법
JP10997696A JP4030139B2 (ja) 1996-01-26 1996-04-30 電力半導体装置及びその製造方法
CNB961051280A CN1152419C (zh) 1996-01-26 1996-05-20 功率半导体器件及其制造方法
DE19632077A DE19632077B4 (de) 1996-01-26 1996-08-08 Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
US08/788,372 US5879967A (en) 1996-01-26 1997-01-27 Methods forming power semiconductor devices having latch-up inhibiting regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960001676A KR0175276B1 (ko) 1996-01-26 1996-01-26 전력반도체장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR970060534A true KR970060534A (ko) 1997-08-12
KR0175276B1 KR0175276B1 (ko) 1999-02-01

Family

ID=19450119

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001676A KR0175276B1 (ko) 1996-01-26 1996-01-26 전력반도체장치 및 그의 제조방법

Country Status (5)

Country Link
US (1) US5879967A (ko)
JP (1) JP4030139B2 (ko)
KR (1) KR0175276B1 (ko)
CN (1) CN1152419C (ko)
DE (1) DE19632077B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920846A (zh) * 2017-02-21 2017-07-04 深圳深爱半导体股份有限公司 功率晶体管及其制造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257517B1 (ko) * 1997-07-01 2000-06-01 윤종용 고속 바이폴라 트랜지스터 및 그 제조방법
JPH1167786A (ja) * 1997-08-25 1999-03-09 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE19840402C2 (de) * 1997-12-12 2003-07-31 Nat Semiconductor Corp Verfahren zum Herstellen einer Struktur eines DMOS-Leistungselementes und Struktur eines DMOS-Leistungselementes
US6355508B1 (en) * 1998-09-02 2002-03-12 Micron Technology, Inc. Method for forming electrostatic discharge protection device having a graded junction
GB9921068D0 (en) * 1999-09-08 1999-11-10 Univ Montfort Bipolar mosfet device
TW451423B (en) * 2000-02-01 2001-08-21 Ind Tech Res Inst Latch-up structure for improving CMOS processing using latch-up ion implantation and the manufacturing method thereof
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
US20030091556A1 (en) * 2000-12-04 2003-05-15 Ruoslahti Erkki I. Methods of inhibiting tumor growth and angiogenesis with anastellin
JP4198469B2 (ja) * 2001-04-11 2008-12-17 シリコン・セミコンダクター・コーポレイション パワーデバイスとその製造方法
JP4044446B2 (ja) * 2002-02-19 2008-02-06 セイコーインスツル株式会社 半導体装置およびその製造方法
US7701001B2 (en) * 2002-05-03 2010-04-20 International Rectifier Corporation Short channel trench power MOSFET with low threshold voltage
CN102005472B (zh) * 2009-08-31 2013-11-06 比亚迪股份有限公司 一种功率半导体器件的制造方法
US9082812B2 (en) * 2011-03-16 2015-07-14 Fuji Electric Co., Ltd. Semiconductor device including a counter layer, for power conversion and method of manufacturing the same
CN103165443B (zh) * 2011-12-16 2016-02-10 上海华虹宏力半导体制造有限公司 一种绝缘栅晶体管器件及其制造工艺方法
RU2524145C1 (ru) * 2013-01-09 2014-07-27 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Способ изготовления бсит-транзистора с охранными кольцами
JP6731846B2 (ja) * 2013-06-20 2020-07-29 ケー．エクランド イノベーション 電荷検出のための集積センサデバイス
JP6421487B2 (ja) * 2014-07-31 2018-11-14 富士電機株式会社 半導体装置および半導体装置の製造方法
CN107068743B (zh) * 2017-03-23 2023-09-12 深圳基本半导体有限公司 一种平面型绝缘栅双极晶体管及其制造方法
CN112310207A (zh) * 2019-08-01 2021-02-02 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管及其制作方法
CN115954377B (zh) * 2023-03-10 2023-06-16 广东芯聚能半导体有限公司 半导体结构及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
JPH0734474B2 (ja) * 1988-03-03 1995-04-12 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔの製造方法
JPH0687504B2 (ja) * 1988-04-05 1994-11-02 株式会社東芝 半導体装置
JP2606404B2 (ja) * 1990-04-06 1997-05-07 日産自動車株式会社 半導体装置
JP2946750B2 (ja) * 1990-08-16 1999-09-06 富士電機株式会社 半導体装置
JPH04322470A (ja) * 1991-04-23 1992-11-12 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタ
DE4216810C2 (de) * 1991-05-31 1999-09-16 Fuji Electric Co Ltd Steuerschaltung für einen Leitfähigkeitsänderungs-MISFET
US5428228A (en) * 1991-06-10 1995-06-27 Kabushiki Kaisha Toshiba Method of operating thyristor with insulated gates
US5453390A (en) * 1992-03-30 1995-09-26 Nippondenso Co., Ltd. Method of producing semiconductor device with current detecting function
GB2267996B (en) * 1992-06-01 1996-04-17 Fuji Electric Co Ltd Semiconductor device
US5396087A (en) * 1992-12-14 1995-03-07 North Carolina State University Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up
JPH06244430A (ja) * 1993-02-16 1994-09-02 Fuji Electric Co Ltd 半導体装置
JP3085037B2 (ja) * 1993-08-18 2000-09-04 富士電機株式会社 絶縁ゲートバイポーラトランジスタ
US5488236A (en) * 1994-05-26 1996-01-30 North Carolina State University Latch-up resistant bipolar transistor with trench IGFET and buried collector
US5595918A (en) * 1995-03-23 1997-01-21 International Rectifier Corporation Process for manufacture of P channel MOS-gated device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106920846A (zh) * 2017-02-21 2017-07-04 深圳深爱半导体股份有限公司 功率晶体管及其制造方法

Also Published As

Publication number Publication date
JP4030139B2 (ja) 2008-01-09
KR0175276B1 (ko) 1999-02-01
JPH09213934A (ja) 1997-08-15
CN1156328A (zh) 1997-08-06
DE19632077B4 (de) 2007-02-15
CN1152419C (zh) 2004-06-02
US5879967A (en) 1999-03-09
DE19632077A1 (de) 1997-07-31

Similar Documents

Publication Publication Date Title
KR970060534A (ko) 전력반도체장치 및 그의 제조방법
US6277675B1 (en) Method of fabricating high voltage MOS device
KR960012539A (ko) 반도체장치 및 그 제조방법
KR20030070264A (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US4952991A (en) Vertical field-effect transistor having a high breakdown voltage and a small on-resistance
US4454523A (en) High voltage field effect transistor
US6963109B2 (en) Semiconductor device and method for manufacturing the same
KR960032731A (ko) BiCMOS 반도체장치 및 그 제조방법
US5567965A (en) High-voltage transistor with LDD regions
US6451645B1 (en) Method for manufacturing semiconductor device with power semiconductor element and diode
US6040219A (en) Method of fabricating power semiconductor device using semi-insulating polycrystalline silicon (SIPOS) film
JPH08130318A (ja) 高耐圧ダイオード及びその製造方法
US5143859A (en) Method of manufacturing a static induction type switching device
KR970053502A (ko) 반도체 장치 및 그 제조 방법
JP2578662B2 (ja) 半導体装置の製造方法
JP4275763B2 (ja) フィールドプレートを採用した電力用半導体素子及びその製造方法
KR950034827A (ko) 절연게이트 바이폴라 트랜지스터의 구조 및 그 제조방법
KR970008643A (ko) 반도체 집적 회로 장치의 제조 방법
US5264381A (en) Method of manufacturing a static induction type switching device
JPH067556B2 (ja) Ｍｉｓ型半導体装置
JP2004214575A (ja) 半導体装置
KR100206193B1 (ko) 전력반도체장치 및 그의 제조방법
KR100192966B1 (ko) 모스 콘트롤 다이오드 및 그 제조방법
JP4623923B2 (ja) 接合型ｆｅｔおよびその製造方法
KR100244264B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 18

EXPY Expiration of term