JPH04322470A - 絶縁ゲートバイポーラトランジスタ - Google Patents
絶縁ゲートバイポーラトランジスタInfo
- Publication number
- JPH04322470A JPH04322470A JP3091846A JP9184691A JPH04322470A JP H04322470 A JPH04322470 A JP H04322470A JP 3091846 A JP3091846 A JP 3091846A JP 9184691 A JP9184691 A JP 9184691A JP H04322470 A JPH04322470 A JP H04322470A
- Authority
- JP
- Japan
- Prior art keywords
- region
- impurity concentration
- conductivity modulation
- gate
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 77
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 108091006146 Channels Proteins 0.000 abstract description 12
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 108010075750 P-Type Calcium Channels Proteins 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000013641 positive control Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は大電力のスイッチング用
に適する絶縁ゲートバイポーラトランジスタ(以下IG
BTという)に関する。
に適する絶縁ゲートバイポーラトランジスタ(以下IG
BTという)に関する。
【0002】
【従来の技術】周知のようにIGBTは、いわば絶縁ゲ
ートによってバイポーラトランジスタの動作を制御する
もので、バイポーラトランジスタよりも入力インピーダ
ンスが高く,電界効果トランジスタよりもオン抵抗が低
い特長があり、大電力のスイッチングに有利な個別素子
として広く認められて種々の用途に採用されるに至って
いる。よく知られていることであるが、以下その代表的
な従来構造を図4を参照して簡単に説明する。
ートによってバイポーラトランジスタの動作を制御する
もので、バイポーラトランジスタよりも入力インピーダ
ンスが高く,電界効果トランジスタよりもオン抵抗が低
い特長があり、大電力のスイッチングに有利な個別素子
として広く認められて種々の用途に採用されるに至って
いる。よく知られていることであるが、以下その代表的
な従来構造を図4を参照して簡単に説明する。
【0003】図4はIGBTのゲートを中心にしたその
1構造単位を示すもので、実際には図示の構造を一次元
ないし二次元的に反復した複合構造とされる。IGBT
用のチップないしウエハである半導体基体10は、その
ドレイン領域1用の例えばp形の基板1の上に薄いn形
の高不純物濃度領域2と厚いn形の伝導度変調領域4と
エピタキシャル成長法等により順次に積み重ねて構成さ
れる。
1構造単位を示すもので、実際には図示の構造を一次元
ないし二次元的に反復した複合構造とされる。IGBT
用のチップないしウエハである半導体基体10は、その
ドレイン領域1用の例えばp形の基板1の上に薄いn形
の高不純物濃度領域2と厚いn形の伝導度変調領域4と
エピタキシャル成長法等により順次に積み重ねて構成さ
れる。
【0004】この半導体基体10の伝導度変調領域4側
の表面上にゲート酸化膜等のごく薄い絶縁膜21を介し
て多結晶シリコン等のゲート20を窓を備えるパターン
で配設し、各窓内にゲート20をマスクとしてp形のチ
ャネル形成層30を周縁がゲート20の下にもぐり込む
よう拡散し、さらにこのチャネル形成層30内にゲート
20をマスクの一部として高不純物濃度のn形のソース
層40を周縁がゲート20の下に若干もぐり込むよう拡
散する。なお、チャネル形成層30の中央部には高濃度
部31を拡散して置くのがふつうである。
の表面上にゲート酸化膜等のごく薄い絶縁膜21を介し
て多結晶シリコン等のゲート20を窓を備えるパターン
で配設し、各窓内にゲート20をマスクとしてp形のチ
ャネル形成層30を周縁がゲート20の下にもぐり込む
よう拡散し、さらにこのチャネル形成層30内にゲート
20をマスクの一部として高不純物濃度のn形のソース
層40を周縁がゲート20の下に若干もぐり込むよう拡
散する。なお、チャネル形成層30の中央部には高濃度
部31を拡散して置くのがふつうである。
【0005】次に、ゲート20を燐シリケートガラス等
の絶縁膜51により覆った上で、半導体基体10の表面
側には絶縁膜51の窓内でチャネル形成層30とソース
層40に導電接触する電極膜52を,裏面側にはドレイ
ン領域1に導電接触する電極膜53をそれぞれアルミ等
の金属で付け、図示のように電極膜52からソース端子
S,電極膜53からドレイン端子Dをそれぞれ導出し、
かつゲート20用のゲート端子Gをその図示の断面以外
の個所から導出する。
の絶縁膜51により覆った上で、半導体基体10の表面
側には絶縁膜51の窓内でチャネル形成層30とソース
層40に導電接触する電極膜52を,裏面側にはドレイ
ン領域1に導電接触する電極膜53をそれぞれアルミ等
の金属で付け、図示のように電極膜52からソース端子
S,電極膜53からドレイン端子Dをそれぞれ導出し、
かつゲート20用のゲート端子Gをその図示の断面以外
の個所から導出する。
【0006】図4の構造をもつIGBTはドレイン端子
Dの方に正の回路電圧を与えた状態で使用され、オフ時
にはチャネル形成層30と伝導度変調領域4の間のpn
接合から主に後者内に延びる空乏層により回路電圧が負
担される。ソース端子Sより正な制御電圧をゲート端子
Gに与えると、ゲート20の下側のp形のチャネル形成
層30の表面にnチャネルCnが導通して電子がソース
層40から伝導度変調領域4に注入され、この注入キャ
リアに基づく伝導度変調作用によりn形の伝導度変調領
域4の導電率が急速に上昇するので、これをn形のベー
ス, チャネル形成層30をp形のエミッタ, ドレイ
ン領域1をp形のコレクタとする縦形の npnトラン
ジスタがオンしてドレイン端子Dとソース端子Sの間が
低いオン電圧で導通する。ゲート端子Gに与える電圧を
なくすと、伝導度変調領域4へのキャリア注入がなくな
るので上述の pnpトランジスタがベース電流を断た
れてオフし、従ってIGBTは元のオフ状態に戻る。
Dの方に正の回路電圧を与えた状態で使用され、オフ時
にはチャネル形成層30と伝導度変調領域4の間のpn
接合から主に後者内に延びる空乏層により回路電圧が負
担される。ソース端子Sより正な制御電圧をゲート端子
Gに与えると、ゲート20の下側のp形のチャネル形成
層30の表面にnチャネルCnが導通して電子がソース
層40から伝導度変調領域4に注入され、この注入キャ
リアに基づく伝導度変調作用によりn形の伝導度変調領
域4の導電率が急速に上昇するので、これをn形のベー
ス, チャネル形成層30をp形のエミッタ, ドレイ
ン領域1をp形のコレクタとする縦形の npnトラン
ジスタがオンしてドレイン端子Dとソース端子Sの間が
低いオン電圧で導通する。ゲート端子Gに与える電圧を
なくすと、伝導度変調領域4へのキャリア注入がなくな
るので上述の pnpトランジスタがベース電流を断た
れてオフし、従ってIGBTは元のオフ状態に戻る。
【0007】
【発明が解決しようとする課題】上述のIGBTはゲー
ト20に与える電圧でオンオフ制御できるのでバイポー
ラトランジスタに比べて入力インピーダンスが非常に高
く、かつ導通時のオン電圧がバイポーラトランジスタ並
みの数V以下なので電界効果トランジスタに比べて格段
に低い特長があるが、オフ動作に比較的時間が掛かる傾
向があって、とくに高耐圧化しようとするとターンオフ
時間が一層長くなり、かつオン電圧も増加しやすい問題
がある。
ト20に与える電圧でオンオフ制御できるのでバイポー
ラトランジスタに比べて入力インピーダンスが非常に高
く、かつ導通時のオン電圧がバイポーラトランジスタ並
みの数V以下なので電界効果トランジスタに比べて格段
に低い特長があるが、オフ動作に比較的時間が掛かる傾
向があって、とくに高耐圧化しようとするとターンオフ
時間が一層長くなり、かつオン電圧も増加しやすい問題
がある。
【0008】すなわち、IGBTの高耐圧化にはオフ時
に空乏層が延びる伝導度変調領域4の厚みを増す必要が
あるが、オフ動作時にその中に空乏層が広がり切るのに
時間が掛かってターンオフ時間が長くなり、かつオン状
態でもオン電圧が増加する。また、オフ動作時のキャリ
アの再結合を促進する金等の原子や電子線照射による結
晶欠陥を導入する手段が従来から知られているが、かか
るライフタイムキラーはオン状態でも伝導度変調領域4
内のキャリアを再結合させて伝導度変調作用を弱めるの
で、その導電率を低下させてオン電圧を増加させやすい
。
に空乏層が延びる伝導度変調領域4の厚みを増す必要が
あるが、オフ動作時にその中に空乏層が広がり切るのに
時間が掛かってターンオフ時間が長くなり、かつオン状
態でもオン電圧が増加する。また、オフ動作時のキャリ
アの再結合を促進する金等の原子や電子線照射による結
晶欠陥を導入する手段が従来から知られているが、かか
るライフタイムキラーはオン状態でも伝導度変調領域4
内のキャリアを再結合させて伝導度変調作用を弱めるの
で、その導電率を低下させてオン電圧を増加させやすい
。
【0009】本発明の目的は、かかる問題点を解消して
スイッチング速度やオン電圧を悪化させることなくIG
BTを高耐圧化することにある。
スイッチング速度やオン電圧を悪化させることなくIG
BTを高耐圧化することにある。
【0010】
【課題を解決するための手段】本発明では、一方の導電
形のドレイン領域の上に他方の導電形の高不純物濃度領
域と低不純物濃度領域と伝導度変調領域を順次積み重ね
た半導体基体を用い、従来と同様にゲートを伝導度変調
領域の表面上に絶縁膜を介して配設し、一方の導電形の
チャネル形成層と他方の導電形のソース層を伝導度変調
領域の表面からそれぞれ端部をゲートの下にもぐり込ま
せて拡散し、ドレイン領域からドレイン端子,チャネル
形成層とソース層からソース端子,ゲートからゲート端
子をそれぞれ導出してなるIGBTにより上述の目的を
達成する。
形のドレイン領域の上に他方の導電形の高不純物濃度領
域と低不純物濃度領域と伝導度変調領域を順次積み重ね
た半導体基体を用い、従来と同様にゲートを伝導度変調
領域の表面上に絶縁膜を介して配設し、一方の導電形の
チャネル形成層と他方の導電形のソース層を伝導度変調
領域の表面からそれぞれ端部をゲートの下にもぐり込ま
せて拡散し、ドレイン領域からドレイン端子,チャネル
形成層とソース層からソース端子,ゲートからゲート端
子をそれぞれ導出してなるIGBTにより上述の目的を
達成する。
【0011】なお、上記の低不純物濃度領域の不純物濃
度は伝導度変調領域の不純物濃度の半分以下,望ましく
は10分の1以下に低めるのがよく、この低不純物濃度
領域の厚みはそれと伝導度変調領域の厚みの和の20〜
50%, 望ましくは25〜35%に設定するのがよく
、さらにその最低の厚みは5μmとするのがよい。
度は伝導度変調領域の不純物濃度の半分以下,望ましく
は10分の1以下に低めるのがよく、この低不純物濃度
領域の厚みはそれと伝導度変調領域の厚みの和の20〜
50%, 望ましくは25〜35%に設定するのがよく
、さらにその最低の厚みは5μmとするのがよい。
【0012】
【作用】本発明では半導体領域の不純物濃度を低めると
内部電界強度を高め得る性質を利用して、伝導度変調領
域の一部を前項の構成中にいう低不純物濃度領域で置き
換えることにより、従来の伝導度変調領域と同じ厚みで
IGBTの耐圧を高めるとともに、高耐圧化のため伝導
度変調電流の厚みを増す場合よりオン電圧を減少させる
。また、IGBTのオフ動作時にはチャネル形成層と伝
導度変調領域との間のpn接合面から空乏層が広がるが
、低不純物濃度領域内で空乏層が延びやすく高不純物濃
度領域でその延びが止まる性質を利用して、空乏層を伝
導度変調領域から低不純物濃度領域を経由して高不純物
濃度領域まで急速に延ばし、空乏層が広がる時間,つま
りオフ動作中のIGBTに電流が流れる時間を短縮して
ターンオフ時間ないしはターンオフ損失を減少させる。
内部電界強度を高め得る性質を利用して、伝導度変調領
域の一部を前項の構成中にいう低不純物濃度領域で置き
換えることにより、従来の伝導度変調領域と同じ厚みで
IGBTの耐圧を高めるとともに、高耐圧化のため伝導
度変調電流の厚みを増す場合よりオン電圧を減少させる
。また、IGBTのオフ動作時にはチャネル形成層と伝
導度変調領域との間のpn接合面から空乏層が広がるが
、低不純物濃度領域内で空乏層が延びやすく高不純物濃
度領域でその延びが止まる性質を利用して、空乏層を伝
導度変調領域から低不純物濃度領域を経由して高不純物
濃度領域まで急速に延ばし、空乏層が広がる時間,つま
りオフ動作中のIGBTに電流が流れる時間を短縮して
ターンオフ時間ないしはターンオフ損失を減少させる。
【0013】
【実施例】以下、図を参照して本発明の実施例を説明す
る。図1は本発明によるIGBTの実施例を示す図4に
対応するその単位構造の断面図であり、同じ部分には同
じ符号が付けられている。図2はそのターンオフ損失,
図3はその耐圧をそれぞれ従来例と比較して示す線図で
ある。
る。図1は本発明によるIGBTの実施例を示す図4に
対応するその単位構造の断面図であり、同じ部分には同
じ符号が付けられている。図2はそのターンオフ損失,
図3はその耐圧をそれぞれ従来例と比較して示す線図で
ある。
【0014】図1の実施例によるIGBT用の半導体基
体10は、そのドレイン領域1となる1019原子/c
m3 程度の不純物濃度のp形の基板の上に、エピタキ
シャル成長法によって1018原子/cm3 程度の不
純物濃度のn形の高不純物濃度領域2を5μmの厚みで
,2x1013原子/cm3 の不純物濃度のn形の低
不純物濃度領域3を20μmの厚みで,2x1014原
子/cm3 の不純物濃度のn形の伝導度変調領域4を
50μmの厚みで順次に積み重ねて構成される。なお、
この低不純物濃度領域3と伝導度変調領域4の厚みは
600V級の使用回路電圧に対応するものである。
体10は、そのドレイン領域1となる1019原子/c
m3 程度の不純物濃度のp形の基板の上に、エピタキ
シャル成長法によって1018原子/cm3 程度の不
純物濃度のn形の高不純物濃度領域2を5μmの厚みで
,2x1013原子/cm3 の不純物濃度のn形の低
不純物濃度領域3を20μmの厚みで,2x1014原
子/cm3 の不純物濃度のn形の伝導度変調領域4を
50μmの厚みで順次に積み重ねて構成される。なお、
この低不純物濃度領域3と伝導度変調領域4の厚みは
600V級の使用回路電圧に対応するものである。
【0015】以降は従来と同じであって、この半導体基
体10の伝導度変調領域4側の表面にゲート酸化膜等の
絶縁膜21を0.1 μm程度の膜厚で付け、その上に
0.5μm程度の厚みの多結晶シリコン等のゲート2
0を窓を備えるパターンで配設し、各窓内にゲート20
をマスクとして2x1017原子/cm3 程度の不純
物濃度のp形のチャネル形成層30を周縁がゲート20
の下にもぐり込むよう例えば5μmの深さに拡散し、さ
らにこのチャネル形成層30内にゲート20をマスクの
一部として1020原子/cm3以上の高不純物濃度の
n形のソース層40を周縁がゲート20の下に少しもぐ
り込むよう 0.5μmないしはそれ以下の深さに拡散
する。なお、この実施例においてもチャネル形成層30
の中央部には高濃度部31を1019原子/cm3 以
上の不純物濃度で拡散して置くのがよい。
体10の伝導度変調領域4側の表面にゲート酸化膜等の
絶縁膜21を0.1 μm程度の膜厚で付け、その上に
0.5μm程度の厚みの多結晶シリコン等のゲート2
0を窓を備えるパターンで配設し、各窓内にゲート20
をマスクとして2x1017原子/cm3 程度の不純
物濃度のp形のチャネル形成層30を周縁がゲート20
の下にもぐり込むよう例えば5μmの深さに拡散し、さ
らにこのチャネル形成層30内にゲート20をマスクの
一部として1020原子/cm3以上の高不純物濃度の
n形のソース層40を周縁がゲート20の下に少しもぐ
り込むよう 0.5μmないしはそれ以下の深さに拡散
する。なお、この実施例においてもチャネル形成層30
の中央部には高濃度部31を1019原子/cm3 以
上の不純物濃度で拡散して置くのがよい。
【0016】さらにゲート20の上を絶縁膜51で覆い
かつ半導体基体の10の表面側に電極膜52を裏面側に
電極膜53をそれぞれ配設し、ソース端子Sとドレイン
端子Dとゲート端子Gを導出するのも従来と同じである
。
かつ半導体基体の10の表面側に電極膜52を裏面側に
電極膜53をそれぞれ配設し、ソース端子Sとドレイン
端子Dとゲート端子Gを導出するのも従来と同じである
。
【0017】このように構成された本発明によるIGB
Tは、従来と同様にふつうドレイン端子Dの方に正側の
回路電圧を与えた状態で使用され、そのオフ時にはチャ
ネル形成層30と伝導度変調領域4との間のpn接合面
から空乏層が高不純物濃度領域2に至るまで伝導度変調
領域4および低不純物濃度領域3内に広がるが、両領域
の不純物濃度が1桁異なるので低不純物濃度領域3の1
μmの単位厚みごとの電圧負担が伝導度変調領域4より
もかなり高くなり、例えばこの実施例のように前者の厚
みを後者と合わせた厚みの30%程度に選定することに
よりIGBTの耐圧を向上させることができる。
Tは、従来と同様にふつうドレイン端子Dの方に正側の
回路電圧を与えた状態で使用され、そのオフ時にはチャ
ネル形成層30と伝導度変調領域4との間のpn接合面
から空乏層が高不純物濃度領域2に至るまで伝導度変調
領域4および低不純物濃度領域3内に広がるが、両領域
の不純物濃度が1桁異なるので低不純物濃度領域3の1
μmの単位厚みごとの電圧負担が伝導度変調領域4より
もかなり高くなり、例えばこの実施例のように前者の厚
みを後者と合わせた厚みの30%程度に選定することに
よりIGBTの耐圧を向上させることができる。
【0018】本発明によるIGBTでもそのオンオフの
スイッチング動作はもちろんゲート端子Gに与える電圧
により制御される。そのオン状態では低不純物濃度領域
3を通して電流が流れるので、これによりオン電圧が若
干でも上昇する傾向にはあるが、低不純物濃度領域3の
厚みが伝導度変調領域4と合わせた厚みの半分以下の場
合のオン電圧の上昇は僅かであり、この実施例のように
30%程度の場合は後述のようにその影響はほとんど出
ない。
スイッチング動作はもちろんゲート端子Gに与える電圧
により制御される。そのオン状態では低不純物濃度領域
3を通して電流が流れるので、これによりオン電圧が若
干でも上昇する傾向にはあるが、低不純物濃度領域3の
厚みが伝導度変調領域4と合わせた厚みの半分以下の場
合のオン電圧の上昇は僅かであり、この実施例のように
30%程度の場合は後述のようにその影響はほとんど出
ない。
【0019】一方、本発明のIGBTのオフ動作にはこ
の低不純物濃度領域3によりターンオフが促進される。 IGBTがオンからオフに変わる過渡状態では、負荷電
流が遮断されドレイン端子Dとソース端子Sの間がほぼ
電源電圧にクランプされた後にもIGBTの内部で空乏
層が広がっている限り電流が流れ続け、よく知られてい
るようにこれがIGBTのオフ時のスイッチング動作が
長引く主な原因であるが、広がりつつある空乏層の先端
が伝導度変調領域4から低不純物濃度領域3に達すると
、その中では非常に延びやすいので短時間内に高不純物
濃度領域2まで達してその広がり動作を終える。これか
らわかるように、低不純物濃度領域3は空乏層の広がり
を促進してIGBTのターンオフ時間を短縮する効果を
有する。なお、この低不純物濃度領域3といえども伝導
度変調領域4内の空乏層の広がりまではもちろん促進し
ないから、本発明においても伝導度変調領域4用にライ
フタイムキラーを半導体基体10に導入して置くのが望
ましい。
の低不純物濃度領域3によりターンオフが促進される。 IGBTがオンからオフに変わる過渡状態では、負荷電
流が遮断されドレイン端子Dとソース端子Sの間がほぼ
電源電圧にクランプされた後にもIGBTの内部で空乏
層が広がっている限り電流が流れ続け、よく知られてい
るようにこれがIGBTのオフ時のスイッチング動作が
長引く主な原因であるが、広がりつつある空乏層の先端
が伝導度変調領域4から低不純物濃度領域3に達すると
、その中では非常に延びやすいので短時間内に高不純物
濃度領域2まで達してその広がり動作を終える。これか
らわかるように、低不純物濃度領域3は空乏層の広がり
を促進してIGBTのターンオフ時間を短縮する効果を
有する。なお、この低不純物濃度領域3といえども伝導
度変調領域4内の空乏層の広がりまではもちろん促進し
ないから、本発明においても伝導度変調領域4用にライ
フタイムキラーを半導体基体10に導入して置くのが望
ましい。
【0020】図2はかかる低不純物濃度領域3のターン
オフ時間の短縮効果をスイッチング損失により示す線図
であり、図の縦軸がIGBTのmJ単位のスイッチング
損失Eで、横軸にはそのオン電圧Vfがとられている。 図中のAで示した小円が本発明の図1の実施例による2
0μmの厚みの低不純物濃度領域3と50μmの厚みの
伝導度変調領域4を備えるIGBTであり、そのオン電
圧が2Vの試料はライフタイムキラーなしのもので、3
Vと4Vの試料は電子線照射によりライフタイムキラー
をそれぞれ適宜な濃度で導入して作成したものである。
オフ時間の短縮効果をスイッチング損失により示す線図
であり、図の縦軸がIGBTのmJ単位のスイッチング
損失Eで、横軸にはそのオン電圧Vfがとられている。 図中のAで示した小円が本発明の図1の実施例による2
0μmの厚みの低不純物濃度領域3と50μmの厚みの
伝導度変調領域4を備えるIGBTであり、そのオン電
圧が2Vの試料はライフタイムキラーなしのもので、3
Vと4Vの試料は電子線照射によりライフタイムキラー
をそれぞれ適宜な濃度で導入して作成したものである。
【0021】また、黒円により示した比較試料Bは低不
純物濃度領域3がなく70μmの厚みの2x1014原
子/cm3 の不純物濃度の伝導度変調領域4を備える
従来のIGBTを同様にライフタイムキラーなしとあり
の条件で作成したものである。さらに、方形により示し
た比較試料Cは比較試料Bと同構造であるが、伝導度変
調領域4の不純物濃度を図1の実施例の低不純物濃度領
域3と同じ2x1013原子/cm3 としたものであ
る。なお、図のスイッチング損失Eとオン電圧VfはI
GBTの電流密度が 100A/cm2 の場合の値で
ある。
純物濃度領域3がなく70μmの厚みの2x1014原
子/cm3 の不純物濃度の伝導度変調領域4を備える
従来のIGBTを同様にライフタイムキラーなしとあり
の条件で作成したものである。さらに、方形により示し
た比較試料Cは比較試料Bと同構造であるが、伝導度変
調領域4の不純物濃度を図1の実施例の低不純物濃度領
域3と同じ2x1013原子/cm3 としたものであ
る。なお、図のスイッチング損失Eとオン電圧VfはI
GBTの電流密度が 100A/cm2 の場合の値で
ある。
【0022】図のように、伝導度変調領域4の厚みの3
0%程度を低不純物濃度領域3で置き換えた試料Aのス
イッチング損失Eは置き換えをしない従来のIGBTの
試料Bとほとんど同じであるが、伝導度変調領域4を低
不純物濃度領域3で置き換えてしまった試料Cのスイッ
チング損失Eの増加はかなり顕著で、これから本発明の
ように伝導度変調領域4の一部のみを低不純物濃度領域
3により置き換えるのが有利なことがわかる。
0%程度を低不純物濃度領域3で置き換えた試料Aのス
イッチング損失Eは置き換えをしない従来のIGBTの
試料Bとほとんど同じであるが、伝導度変調領域4を低
不純物濃度領域3で置き換えてしまった試料Cのスイッ
チング損失Eの増加はかなり顕著で、これから本発明の
ように伝導度変調領域4の一部のみを低不純物濃度領域
3により置き換えるのが有利なことがわかる。
【0023】図3は上述の試料A〜Cのオン電圧が3V
程度のもの各3個について耐圧Vbを比較した線図であ
る。本発明によるIGBTの試料Aの耐圧Vbは 80
0〜900 Vで伝導度変調領域4の不純物濃度Nが2
x1013原子/cm3 の従来構造のIGBTの試料
Cにほぼ近く、伝導度変調領域4の不純物濃度が2x1
014原子/cm3 の従来のIGBTの試料Bよりも
300V程度向上している。
程度のもの各3個について耐圧Vbを比較した線図であ
る。本発明によるIGBTの試料Aの耐圧Vbは 80
0〜900 Vで伝導度変調領域4の不純物濃度Nが2
x1013原子/cm3 の従来構造のIGBTの試料
Cにほぼ近く、伝導度変調領域4の不純物濃度が2x1
014原子/cm3 の従来のIGBTの試料Bよりも
300V程度向上している。
【0024】以上の図2および図3からもわかるように
、従来のIGBTでは耐圧を高めるため伝導度変調領域
4の不純物濃度を低めるとスイッチング損失Eないしは
オン電圧Vfが増加するいわゆるトレードオフ関係があ
り、伝導度変調領域4の厚みを増加させた場合も同様で
あるが、本発明ではこのトレードオフの問題を解消して
IGBTのスイッチング損失Eないしオン電圧Vfを増
加させることなく耐圧Vfを高めることができる。
、従来のIGBTでは耐圧を高めるため伝導度変調領域
4の不純物濃度を低めるとスイッチング損失Eないしは
オン電圧Vfが増加するいわゆるトレードオフ関係があ
り、伝導度変調領域4の厚みを増加させた場合も同様で
あるが、本発明ではこのトレードオフの問題を解消して
IGBTのスイッチング損失Eないしオン電圧Vfを増
加させることなく耐圧Vfを高めることができる。
【0025】なお、かかる効果を得る上では低不純物濃
度領域3の不純物濃度を伝導度変調領域4の半分以下に
するのが有利で、さらに図1の実施例のように約1桁異
ならせるのが望ましい。また、IGBTの耐圧を高める
上では低不純物濃度領域3の厚みの伝導度変調領域4と
合わせた厚みに対する比率を高く選定するのか有利であ
るが、あまり高くし過ぎると図2からわかるようにスイ
ッチング損失が増し、オン電圧の点でも不利になるので
、低不純物濃度領域3の不純物濃度によっても異なるが
20〜50%とするのがよく、ふつうは25〜35%の
範囲に選定するのが最適である。また、IGBTに持た
せるべき耐圧値によって異なるが、低不純物濃度領域3
の厚みはあまり薄すぎると効果がないので、その最低の
厚みは5μm程度とするのがよい。このように、本発明
は上述の実施例に限定されることなくその要旨内で種々
の態様で実施をすることができる。
度領域3の不純物濃度を伝導度変調領域4の半分以下に
するのが有利で、さらに図1の実施例のように約1桁異
ならせるのが望ましい。また、IGBTの耐圧を高める
上では低不純物濃度領域3の厚みの伝導度変調領域4と
合わせた厚みに対する比率を高く選定するのか有利であ
るが、あまり高くし過ぎると図2からわかるようにスイ
ッチング損失が増し、オン電圧の点でも不利になるので
、低不純物濃度領域3の不純物濃度によっても異なるが
20〜50%とするのがよく、ふつうは25〜35%の
範囲に選定するのが最適である。また、IGBTに持た
せるべき耐圧値によって異なるが、低不純物濃度領域3
の厚みはあまり薄すぎると効果がないので、その最低の
厚みは5μm程度とするのがよい。このように、本発明
は上述の実施例に限定されることなくその要旨内で種々
の態様で実施をすることができる。
【0026】
【発明の効果】以上のとおり本発明では、従来のIGB
Tの伝導度変調領域の一部を低不純物濃度領域で置き換
えることにより、次の効果を得ることができる。
Tの伝導度変調領域の一部を低不純物濃度領域で置き換
えることにより、次の効果を得ることができる。
【0027】(a) 低不純物濃度領域内の電界強度を
伝導度変調領域内より高めることにより従来の伝導度変
調領域と同じ厚みで耐圧を高めることができる。
伝導度変調領域内より高めることにより従来の伝導度変
調領域と同じ厚みで耐圧を高めることができる。
【0028】(b) 空乏層の広がりを低不純物濃度領
域により促進して高不純物濃度領域まで急速に延ばすこ
とによりターンオフ時間や損失を減少させることができ
る。
域により促進して高不純物濃度領域まで急速に延ばすこ
とによりターンオフ時間や損失を減少させることができ
る。
【0029】(c) 伝導度変調領域の不純物濃度や厚
みとスイッチング損失やオン電圧の間の従来のトレード
オフ問題を解決して、スイッチング速度やオン電圧を悪
化させることなくIGBTを高耐圧化することができる
。
みとスイッチング損失やオン電圧の間の従来のトレード
オフ問題を解決して、スイッチング速度やオン電圧を悪
化させることなくIGBTを高耐圧化することができる
。
【0030】本発明のこれらの効果は数百V以上の耐圧
値を要する場合に有利に発揮され、本発明の実施により
IGBTの高耐圧化をさらに進めてその適用範囲および
用途の拡大に貢献することができる。
値を要する場合に有利に発揮され、本発明の実施により
IGBTの高耐圧化をさらに進めてその適用範囲および
用途の拡大に貢献することができる。
【図1】本発明によるIGBTの一実施例を示すその単
位構造の断面図である。
位構造の断面図である。
【図2】図1の実施例によるIGBTのスイッチング損
失を従来技術と比較する対オン電圧特性線図である。
失を従来技術と比較する対オン電圧特性線図である。
【図3】図1の実施例によるIGBTの耐圧値を従来技
術と比較する線図である。
術と比較する線図である。
【図4】従来技術によるIGBTの単位構造の断面図で
ある。
ある。
1 ドレイン領域ないしは半導体基板2
高不純物濃度領域 3 低不純物濃度領域 4 伝導度変調領域 10 半導体基体 20 ゲート 21 絶縁膜ないしはゲート酸化膜30
チャネル形成層 40 ソース層 D ドレイン端子 E IGBTのスイッチング損失G
ゲート端子 S ソース端子 Vb IGBTの耐圧 Vf IGBTのオン電圧
高不純物濃度領域 3 低不純物濃度領域 4 伝導度変調領域 10 半導体基体 20 ゲート 21 絶縁膜ないしはゲート酸化膜30
チャネル形成層 40 ソース層 D ドレイン端子 E IGBTのスイッチング損失G
ゲート端子 S ソース端子 Vb IGBTの耐圧 Vf IGBTのオン電圧
Claims (5)
- 【請求項1】一方の導電形のドレイン領域と、他方の導
電形の高不純物濃度領域と、他方の導電形の低不純物濃
度領域と、他方の導電形の伝導度変調領域とが順次積み
重ねられた半導体基体と、その伝導度変調領域側の表面
上に絶縁膜を介して配設されたゲートと、伝導度変調領
域の表面から端部をゲート下にもぐり込ませて拡散され
た一方の導電形のチャネル形成層と、チャネル形成層内
に端部をゲート下にもぐり込ませて高不純物濃度で拡散
された他方の導電形のソース層とを備え、ドレイン領域
からドレイン端子を,チャネル形成層およびソース層か
らソース端子を,ゲートからゲート端子をそれぞれ導出
してなる絶縁ゲートバイポーラトランジスタ。 - 【請求項2】請求項1に記載のトランジスタにおいて、
低不純物濃度領域の不純物濃度が伝導度変調領域の不純
物濃度の半分以下に低められることを特徴とする絶縁ゲ
ートバイポーラトランジスタ。 - 【請求項3】請求項1に記載のトランジスタにおいて、
低不純物濃度領域の厚みがそれと伝導度変調領域の厚み
の和の20〜50%の間に設定されることを特徴とする
絶縁ゲートバイポーラトランジスタ。 - 【請求項4】請求項3に記載のトランジスタにおいて、
低不純物濃度領域の厚みがそれと伝導度変調領域の厚み
の和の25〜35%の間に設定されることを特徴とする
絶縁ゲートバイポーラトランジスタ。 - 【請求項5】請求項1に記載のトランジスタにおいて、
低不純物濃度領域の厚みが最低でも5μm以上に設定さ
れることを特徴とする絶縁ゲートバイポーラトランジス
タ。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091846A JPH04322470A (ja) | 1991-04-23 | 1991-04-23 | 絶縁ゲートバイポーラトランジスタ |
US07/870,324 US5326993A (en) | 1991-04-23 | 1992-04-17 | Insulated gate bipolar transistor |
GB9208758A GB2255228B (en) | 1991-04-23 | 1992-04-23 | Insulated gate bipolar transistor |
DE4213423A DE4213423A1 (de) | 1991-04-23 | 1992-04-23 | Bipolartransistor mit isolierter steuerelektrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3091846A JPH04322470A (ja) | 1991-04-23 | 1991-04-23 | 絶縁ゲートバイポーラトランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04322470A true JPH04322470A (ja) | 1992-11-12 |
Family
ID=14037940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3091846A Pending JPH04322470A (ja) | 1991-04-23 | 1991-04-23 | 絶縁ゲートバイポーラトランジスタ |
Country Status (4)
Country | Link |
---|---|
US (1) | US5326993A (ja) |
JP (1) | JPH04322470A (ja) |
DE (1) | DE4213423A1 (ja) |
GB (1) | GB2255228B (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6001678A (en) * | 1995-03-14 | 1999-12-14 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
US5751024A (en) * | 1995-03-14 | 1998-05-12 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate semiconductor device |
US6242787B1 (en) * | 1995-11-15 | 2001-06-05 | Denso Corporation | Semiconductor device and manufacturing method thereof |
US6831331B2 (en) | 1995-11-15 | 2004-12-14 | Denso Corporation | Power MOS transistor for absorbing surge current |
KR0175276B1 (ko) * | 1996-01-26 | 1999-02-01 | 김광호 | 전력반도체장치 및 그의 제조방법 |
US6008092A (en) * | 1996-02-12 | 1999-12-28 | International Rectifier Corporation | Short channel IGBT with improved forward voltage drop and improved switching power loss |
US6040599A (en) * | 1996-03-12 | 2000-03-21 | Mitsubishi Denki Kabushiki Kaisha | Insulated trench semiconductor device with particular layer structure |
KR100256109B1 (ko) * | 1997-05-07 | 2000-05-01 | 김덕중 | 전력 반도체 장치 |
US6121089A (en) * | 1997-10-17 | 2000-09-19 | Intersil Corporation | Methods of forming power semiconductor devices having merged split-well body regions therein |
US6271061B1 (en) | 1997-12-03 | 2001-08-07 | Stmicroelectronics S.R.L. | Fabrication of insulated gate bipolar devices |
JP4164962B2 (ja) | 1999-10-08 | 2008-10-15 | 株式会社デンソー | 絶縁ゲート型バイポーラトランジスタ |
DE10053445C2 (de) * | 2000-10-27 | 2002-11-28 | Infineon Technologies Ag | IGBT mit einstellbarem Emitterwirkungsgrad und Schaltverhalten |
DE102004039209B4 (de) * | 2004-08-12 | 2009-04-23 | Infineon Technologies Austria Ag | Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone |
JP5272410B2 (ja) * | 2008-01-11 | 2013-08-28 | 富士電機株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2526653B2 (ja) * | 1989-01-25 | 1996-08-21 | 富士電機株式会社 | 伝導度変調型mosfet |
JP2752184B2 (ja) * | 1989-09-11 | 1998-05-18 | 株式会社東芝 | 電力用半導体装置 |
-
1991
- 1991-04-23 JP JP3091846A patent/JPH04322470A/ja active Pending
-
1992
- 1992-04-17 US US07/870,324 patent/US5326993A/en not_active Expired - Lifetime
- 1992-04-23 DE DE4213423A patent/DE4213423A1/de not_active Withdrawn
- 1992-04-23 GB GB9208758A patent/GB2255228B/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE4213423A1 (de) | 1992-10-29 |
GB2255228A (en) | 1992-10-28 |
GB2255228B (en) | 1995-08-30 |
GB9208758D0 (en) | 1992-06-10 |
US5326993A (en) | 1994-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4967243A (en) | Power transistor structure with high speed integral antiparallel Schottky diode | |
KR0123875B1 (ko) | 통합형 전력 스위치 구조체 | |
EP0697739A1 (en) | Power device integrated structure with low saturation voltage | |
JPH0883897A (ja) | Mos制御型サイリスタ | |
JPH04322470A (ja) | 絶縁ゲートバイポーラトランジスタ | |
CN105489644B (zh) | Igbt器件及其制作方法 | |
JPH0732249B2 (ja) | 高速スイツチング横形絶縁ゲ−トトランジスタ | |
US5086330A (en) | Bipolar semiconductor switching device | |
US5757034A (en) | Emitter switched thyristor | |
JPH03155677A (ja) | 伝導度変調型mosfet | |
US20220376094A1 (en) | Insulated gate bipolar transistor | |
CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
JPH08340101A (ja) | 横型半導体装置およびその製造方法 | |
JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
EP0361589A1 (en) | Segmented-anode lateral insulated-gate bipolar transistor devices | |
Nakamura et al. | Normally-off type high speed SI-thyristor | |
JPH04312978A (ja) | Mosコントロールサイリスタ | |
US11610987B2 (en) | NPNP layered MOS-gated trench device having lowered operating voltage | |
JPH06232392A (ja) | デュアルゲート半導体装置 | |
JPH042169A (ja) | 横形伝導度変調型半導体装置 | |
EP4187615A1 (en) | Npnp layered mos-gated trench device having lowered operating voltage | |
JPH04320377A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
US6727527B1 (en) | Reverse blocking IGBT | |
JPH07221290A (ja) | プレーナ型半導体装置 | |
CN113540224A (zh) | 一种N衬底沟槽型GaN绝缘栅双极型晶体管 |