JP2526653B2 - 伝導度変調型ｍｏｓｆｅｔ - Google Patents
伝導度変調型ｍｏｓｆｅｔInfo
- Publication number
- JP2526653B2 JP2526653B2 JP1015901A JP1590189A JP2526653B2 JP 2526653 B2 JP2526653 B2 JP 2526653B2 JP 1015901 A JP1015901 A JP 1015901A JP 1590189 A JP1590189 A JP 1590189A JP 2526653 B2 JP2526653 B2 JP 2526653B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- conductivity
- region
- conductivity modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims 1
- 229910001385 heavy metal Inorganic materials 0.000 description 12
- 230000006798 recombination Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 6
- 238000005215 recombination Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000005247 gettering Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、伝導度変調型MOSFET（以下、IGBTという）
に関し、ターンオフ時間を短くする構造を備えたIGBTに
関する。
に関し、ターンオフ時間を短くする構造を備えたIGBTに
関する。
従来、IGBTの基本構造は、第３図に示す如く、P+型基
板をドレイン層（コレクタ層）１とし、N+型バッファ層
２、N-型伝導度変調層（ベース層）３、島状のＰ型ベー
ス領域４、島状のN+型ソース領域（エミッタ領域）５、
ゲート酸化膜６、ポリシリコンゲート７及びソース電極
（エミッタ電極）８を有する縦型構造である。
板をドレイン層（コレクタ層）１とし、N+型バッファ層
２、N-型伝導度変調層（ベース層）３、島状のＰ型ベー
ス領域４、島状のN+型ソース領域（エミッタ領域）５、
ゲート酸化膜６、ポリシリコンゲート７及びソース電極
（エミッタ電極）８を有する縦型構造である。
正のゲート電圧を加えると、ｎチャネルが形成され、
N+型ソース領域からN-型ベースの伝導度変調層３に電子
が流れ込むが、流入した電子は伝導度変調層３の電圧を
下げるため、ドレイン側のp+n-接合を順バイアスし、こ
の結果p+のドレイン層１からN-の伝導度変調層３に正孔
が流れ込み、伝導度変調層３の抵抗が大幅に低下する。
このためIGBTのオン抵抗は小さくなる。
N+型ソース領域からN-型ベースの伝導度変調層３に電子
が流れ込むが、流入した電子は伝導度変調層３の電圧を
下げるため、ドレイン側のp+n-接合を順バイアスし、こ
の結果p+のドレイン層１からN-の伝導度変調層３に正孔
が流れ込み、伝導度変調層３の抵抗が大幅に低下する。
このためIGBTのオン抵抗は小さくなる。
ゲート電圧を取り去ったターンオフ期間においては、
Ｐ型ベース領域４とN-の伝導度変調層３とが逆バイアス
され、空乏領域の拡大により電子はドレイン層１側に，
正孔はソース領域５側に掃き出され、その後伝導度変調
層３の非空乏領域に蓄積残存する電子の正孔の過剰電荷
は再結合により減少し、熱平衡状態に達する。
Ｐ型ベース領域４とN-の伝導度変調層３とが逆バイアス
され、空乏領域の拡大により電子はドレイン層１側に，
正孔はソース領域５側に掃き出され、その後伝導度変調
層３の非空乏領域に蓄積残存する電子の正孔の過剰電荷
は再結合により減少し、熱平衡状態に達する。
このターンオフ時間の短縮を図る技術として、残存す
る電子と正孔を再結合中心で速やかに再結合させるた
め、放射線照射で半導体内部に結晶欠陥を故意に作りこ
れを再結合中心とするものや、金や白金等の重金属原子
をドーピングしてこの不純物中心を再結合中心とするも
のがある。いずれの技術も禁止帯の中に局在準位が形成
され、これは再結合の場となることから、ライフタイム
キラーとして機能する。
る電子と正孔を再結合中心で速やかに再結合させるた
め、放射線照射で半導体内部に結晶欠陥を故意に作りこ
れを再結合中心とするものや、金や白金等の重金属原子
をドーピングしてこの不純物中心を再結合中心とするも
のがある。いずれの技術も禁止帯の中に局在準位が形成
され、これは再結合の場となることから、ライフタイム
キラーとして機能する。
しかしながら、上記のライフタイムキラーの導入方法
は、縦型構造のIGBTにおいては、縦方向の各層に一様に
施されるため、ターンオフ時間は短縮されるものの、逆
にIGBTの特長たるオン抵抗の低減を阻害してしまう。
は、縦型構造のIGBTにおいては、縦方向の各層に一様に
施されるため、ターンオフ時間は短縮されるものの、逆
にIGBTの特長たるオン抵抗の低減を阻害してしまう。
即ち、放射線照射は半導体基板の表裏面側に結合欠陥
を多く作るものの、加速エネルギ又はドーズ量を変えて
も、伝導度変調層３内の非空乏領域付近へ局所的に導入
することが困難であり、また重金属原子のドーピングで
は拡散温度や拡散時間で拡散深さ等を制御できるもの
の、やはり非空乏領域付近への局所的導入は困難であ
る。
を多く作るものの、加速エネルギ又はドーズ量を変えて
も、伝導度変調層３内の非空乏領域付近へ局所的に導入
することが困難であり、また重金属原子のドーピングで
は拡散温度や拡散時間で拡散深さ等を制御できるもの
の、やはり非空乏領域付近への局所的導入は困難であ
る。
そこで、本発明の課題は、積極的にライフタイムキラ
ーの導入をせずに、基板構造においてゲッタリング領域
となるべき第２のバッファ層を予め形成することによっ
て、その後のプロセスで重金属元素のゲッタリングを自
然進行させ、結果的に第２のバッファ層を局所的なライ
フタイムキラー領域として機能させて、低いオン抵抗を
維持しつつターンオフ時間の短縮化を実現し得る伝導度
変調型MOSFETを提供することにある。
ーの導入をせずに、基板構造においてゲッタリング領域
となるべき第２のバッファ層を予め形成することによっ
て、その後のプロセスで重金属元素のゲッタリングを自
然進行させ、結果的に第２のバッファ層を局所的なライ
フタイムキラー領域として機能させて、低いオン抵抗を
維持しつつターンオフ時間の短縮化を実現し得る伝導度
変調型MOSFETを提供することにある。
上記課題を解決するために本発明の講じた手段は、伝
導度変調型MOSFETに用いられる基板構造として、第１導
電型の半導体基板上に形成された第２導電型のバッファ
層と、このバッファ層の上に形成され、その不純物濃度
に比して高濃度でその厚さに比して薄い第２導電型の第
２バッファ領域と、この第２バッファ領域の上に形成さ
れ、第１バッファ層の不純物濃度に比して低濃度の第２
導電型の伝導度変調層と、この伝導度変調層の表面に選
択的に形成された第１導電型のベース領域と、このベー
ス領域の表面に選択的に形成された第２導電型のソース
領域とを備えたものである。
導度変調型MOSFETに用いられる基板構造として、第１導
電型の半導体基板上に形成された第２導電型のバッファ
層と、このバッファ層の上に形成され、その不純物濃度
に比して高濃度でその厚さに比して薄い第２導電型の第
２バッファ領域と、この第２バッファ領域の上に形成さ
れ、第１バッファ層の不純物濃度に比して低濃度の第２
導電型の伝導度変調層と、この伝導度変調層の表面に選
択的に形成された第１導電型のベース領域と、このベー
ス領域の表面に選択的に形成された第２導電型のソース
領域とを備えたものである。
かかる手段によれば、重金属原子の積極的導入又はプ
ロセス途中における自然汚染等によって、第２のバッフ
ァ領域はゲッタ作用で重金属原子を他の層に比して多く
捕捉し、ライフタイムキラー領域として機能する。第２
バッファ領域は第１バッファ領域の不純物濃度に比して
高濃度であるから、ターンオフ期間及び定常オン期間に
おいては電子及び正孔に対して電位障壁となるが、第２
バッファ層の厚さは第１バッファ層のそれに比して薄い
ので、オン抵抗の増大に殆ど影響しない。ターンオフ期
間においては、第１導電型半導体基板側から伝導度変調
層に対する少数キャリアの注入が第１バッファ層で抑制
されるが、一方伝導度変調層の非空乏領域に掃き出され
た電子及び正孔はライフタイムキラー領域と化した隣接
する第２バッファ領域の重金属原子に速やかに捕獲さ
れ、再結合で消滅する。したがって、ターンオフ時間が
短縮化される。
ロセス途中における自然汚染等によって、第２のバッフ
ァ領域はゲッタ作用で重金属原子を他の層に比して多く
捕捉し、ライフタイムキラー領域として機能する。第２
バッファ領域は第１バッファ領域の不純物濃度に比して
高濃度であるから、ターンオフ期間及び定常オン期間に
おいては電子及び正孔に対して電位障壁となるが、第２
バッファ層の厚さは第１バッファ層のそれに比して薄い
ので、オン抵抗の増大に殆ど影響しない。ターンオフ期
間においては、第１導電型半導体基板側から伝導度変調
層に対する少数キャリアの注入が第１バッファ層で抑制
されるが、一方伝導度変調層の非空乏領域に掃き出され
た電子及び正孔はライフタイムキラー領域と化した隣接
する第２バッファ領域の重金属原子に速やかに捕獲さ
れ、再結合で消滅する。したがって、ターンオフ時間が
短縮化される。
第１図は、本発明に係る伝導度変調型MOSFETの一実施
例における基本構造を示す断面図である。
例における基本構造を示す断面図である。
１は不純物高濃度のP+型半導体基板のドレイン層（コ
レクタ層）で、少数キャリア注入層として機能する。こ
のP+型半導体基板１上には不純物高濃度のN+型第１バッ
ファ層2aが形成されている。第１バッファ層2aはターン
オフ時の正孔の注入を抑制するものである。この第１バ
ッファ層2a上にはその不純物濃度に比して更に高濃度の
N++型第２バッファ層2bが形成されている。N++型第２バ
ッファ層の厚さは数μｍで、第１バッファ層2aの厚さに
比して薄い。３は第２バッファ層2b上に成長されたN-型
エピタキシャル層の伝導度変調層（N-ベース層）であ
る。４は伝導度変調層３の上部に島状に形成されたＰ型
ベース領域（Ｐボディ）で、これには更に不純物高濃度
のN+型ソース領域（エミッタ領域）５が縦型島状に形成
されている。６はゲート酸化膜で、７はゲート電極とし
てのポリシリコンゲートであり、８は双方のN+型ソース
領域5,5をブリッジするソース電極（エミッタ電極）で
ある。
レクタ層）で、少数キャリア注入層として機能する。こ
のP+型半導体基板１上には不純物高濃度のN+型第１バッ
ファ層2aが形成されている。第１バッファ層2aはターン
オフ時の正孔の注入を抑制するものである。この第１バ
ッファ層2a上にはその不純物濃度に比して更に高濃度の
N++型第２バッファ層2bが形成されている。N++型第２バ
ッファ層の厚さは数μｍで、第１バッファ層2aの厚さに
比して薄い。３は第２バッファ層2b上に成長されたN-型
エピタキシャル層の伝導度変調層（N-ベース層）であ
る。４は伝導度変調層３の上部に島状に形成されたＰ型
ベース領域（Ｐボディ）で、これには更に不純物高濃度
のN+型ソース領域（エミッタ領域）５が縦型島状に形成
されている。６はゲート酸化膜で、７はゲート電極とし
てのポリシリコンゲートであり、８は双方のN+型ソース
領域5,5をブリッジするソース電極（エミッタ電極）で
ある。
第２バッファ層2bは不純物が高濃度であるため、Ｐ型
ベース領域４の不純物拡散プロセス途中において汚染重
金属原子を自ずとゲッタリングするが、本実施例では伝
導度変調層３を形成した基板構造に対して裏面から金又
は白金の重金属原子を故意に導入した。この過剰の重金
属原子はそれ以後のプロセスにおける熱処理において第
２バッファ層2bに多く捕捉され、第２バッファ層2bは重
金属原子の濃度が他の層に比して高くなり、ライフタイ
ムキラー層ないし再結合中心層として主役的に機能する
ことになる。
ベース領域４の不純物拡散プロセス途中において汚染重
金属原子を自ずとゲッタリングするが、本実施例では伝
導度変調層３を形成した基板構造に対して裏面から金又
は白金の重金属原子を故意に導入した。この過剰の重金
属原子はそれ以後のプロセスにおける熱処理において第
２バッファ層2bに多く捕捉され、第２バッファ層2bは重
金属原子の濃度が他の層に比して高くなり、ライフタイ
ムキラー層ないし再結合中心層として主役的に機能する
ことになる。
次に、作成された伝導度変調型MOSFETの動作を説明す
る。ポリシリコンゲート７に正のゲート電圧が印加され
ると、MOS部にはｎチャネルが形成され、N+型ソース領
域５からそのｎチャネルを介してN-の伝導度変調層３に
多数キャリアの電子が流れ込む。このため、N-型の伝導
度変調層３内の多数キャリアたる電子密度が増大し、そ
の電位を下げるので、第２図（Ａ）に示す如く、ドレイ
ン層１側のp+n-接合が順バイアスとなる。この結果、ド
レイン層１から少数キャリアの正孔が伝導度変調層３に
注入され、伝導度変調層３内には電子と正孔の濃度が急
激に増大し、伝導度変調状態を誘起する。これがターン
オン期間又は定常オン期間であるが、この期間において
第２バッファ層2bは第２図に示す如く電子及び正孔に対
して電位障壁として作用する。つまり、第２バッファ層
2bと第１バッファ層2aとのポテンシャル差は両キャリア
にとって電位障壁となるが、しかし第２バッファ層2bの
厚さが第１バッファ層のそれに比して薄いので、電子は
バッファ層2aへたやすく移り、また正孔は運動エネルギ
も手伝って伝導度変調層３へ支障なく移る。更に、本実
施例においては第２バッファ層2bの不純物濃度に比して
伝導度変調層３のそれが低いので、双方の移動が起こり
易い。したがって、本実施例の伝導度変調型MOSFETにお
けるオン抵抗は第２バッファ層2bが無い従来のものと同
等の低い値をもつ。
る。ポリシリコンゲート７に正のゲート電圧が印加され
ると、MOS部にはｎチャネルが形成され、N+型ソース領
域５からそのｎチャネルを介してN-の伝導度変調層３に
多数キャリアの電子が流れ込む。このため、N-型の伝導
度変調層３内の多数キャリアたる電子密度が増大し、そ
の電位を下げるので、第２図（Ａ）に示す如く、ドレイ
ン層１側のp+n-接合が順バイアスとなる。この結果、ド
レイン層１から少数キャリアの正孔が伝導度変調層３に
注入され、伝導度変調層３内には電子と正孔の濃度が急
激に増大し、伝導度変調状態を誘起する。これがターン
オン期間又は定常オン期間であるが、この期間において
第２バッファ層2bは第２図に示す如く電子及び正孔に対
して電位障壁として作用する。つまり、第２バッファ層
2bと第１バッファ層2aとのポテンシャル差は両キャリア
にとって電位障壁となるが、しかし第２バッファ層2bの
厚さが第１バッファ層のそれに比して薄いので、電子は
バッファ層2aへたやすく移り、また正孔は運動エネルギ
も手伝って伝導度変調層３へ支障なく移る。更に、本実
施例においては第２バッファ層2bの不純物濃度に比して
伝導度変調層３のそれが低いので、双方の移動が起こり
易い。したがって、本実施例の伝導度変調型MOSFETにお
けるオン抵抗は第２バッファ層2bが無い従来のものと同
等の低い値をもつ。
次に、ターンオフ期間を考察するに、ゲート電圧が零
となると、フェルミエネルギEFが一致し、第１バッファ
層2aとドレイン層１との間に高い電位障壁が発生する。
このため、ドレイン層１から第１バッファ層2aへの正孔
注入が阻止される。また第２バッファ層2bも正孔注入阻
止に寄与する。更にｎチャネルの消滅により伝導度変調
層３への電子流れ込みも停止する。一方、第１図に示す
如く、伝導度変調層３内に空乏端3aが拡大し、電子及び
正孔を斜線部で示す非空乏領域3bへ掃き出し、ドレイン
電流は急激に減少する。そして非空乏領域3bを始めとし
て第２バッファ層2b及び第１バッファ層2aに残存する電
子及び正孔の過剰電荷は若干直接再結合による減少して
行くが、第２バッファ層2b内の他に比して高濃度の重金
属元素が原因となって形成される禁制帯中の局在準位Et
を介して、再結合が優勢的に働く。このため、キャリア
の寿命がすこぶる短縮し、ターンオフ時間が従来に比し
て相当短くなる。
となると、フェルミエネルギEFが一致し、第１バッファ
層2aとドレイン層１との間に高い電位障壁が発生する。
このため、ドレイン層１から第１バッファ層2aへの正孔
注入が阻止される。また第２バッファ層2bも正孔注入阻
止に寄与する。更にｎチャネルの消滅により伝導度変調
層３への電子流れ込みも停止する。一方、第１図に示す
如く、伝導度変調層３内に空乏端3aが拡大し、電子及び
正孔を斜線部で示す非空乏領域3bへ掃き出し、ドレイン
電流は急激に減少する。そして非空乏領域3bを始めとし
て第２バッファ層2b及び第１バッファ層2aに残存する電
子及び正孔の過剰電荷は若干直接再結合による減少して
行くが、第２バッファ層2b内の他に比して高濃度の重金
属元素が原因となって形成される禁制帯中の局在準位Et
を介して、再結合が優勢的に働く。このため、キャリア
の寿命がすこぶる短縮し、ターンオフ時間が従来に比し
て相当短くなる。
上記実施例における伝導度変調層３はＮ型であるか
ら、深い不純物準位たる局在準位Etをアセプタ形とすれ
ば、第２バッファ層2bのポテンシャル穴に引き込まれる
電子はより速く局在準位Etの再結合中心に捕獲され易
く、ターンオフ時間の一層の短縮化に寄与する。
ら、深い不純物準位たる局在準位Etをアセプタ形とすれ
ば、第２バッファ層2bのポテンシャル穴に引き込まれる
電子はより速く局在準位Etの再結合中心に捕獲され易
く、ターンオフ時間の一層の短縮化に寄与する。
以上説明したように、本発明に係る伝導度変調型MOSF
ETは、第１バッファ層と伝導度変調層との間に第１バッ
ファ層の不純物濃度に比して高濃度でその厚さに比して
薄い同電導型の第２バッファ領域を備えた基板を以て構
成した点に特長を有するものであるから、次の効果を奏
する。
ETは、第１バッファ層と伝導度変調層との間に第１バッ
ファ層の不純物濃度に比して高濃度でその厚さに比して
薄い同電導型の第２バッファ領域を備えた基板を以て構
成した点に特長を有するものであるから、次の効果を奏
する。
即ち、重金属原子の積極的導入又はプロセス途中の自
然汚染で伝導度変調層下の第２バッファ領域が局部的な
ライフライムキラー領域として機能するから、ターンオ
ン期間及び定常オン期間においてはオン抵抗を従来と同
等に低く維持でき、一方、ターンオフ期間においては、
伝導度変調層内の非空乏領域の電子及び正孔を主体的に
再結合させるので、ターンオフ時間が従来に比して短縮
される。
然汚染で伝導度変調層下の第２バッファ領域が局部的な
ライフライムキラー領域として機能するから、ターンオ
ン期間及び定常オン期間においてはオン抵抗を従来と同
等に低く維持でき、一方、ターンオフ期間においては、
伝導度変調層内の非空乏領域の電子及び正孔を主体的に
再結合させるので、ターンオフ時間が従来に比して短縮
される。
第１図は、本発明に係る伝導度変調型MOSFETの一実施例
における基本構造を示す断面図である。 第２図（Ａ）は同実施例のターンオン期間におけるエネ
ルギバンド図で、第２図（Ｂ）は同実施例のターンオフ
期間におけるエネルギバンド図である。 第３図は、従来の伝導度変調型MOSFETの一例における基
本構造を示す断面図である。 １……P+型半導体基板のドレイン層、2a……N+型の第１
バッファ層、2b……ライフタイムキラー層としてのN++
型の第２バッファ層、３……N-型の伝導度変調型層、3a
……空乏端、3b……非空乏領域、４……Ｐ型ベース領
域、５……N++ソース領域、６……ゲート酸化膜、７…
…ポリシリコンゲート、８……ソース電極、EF……フェ
ルミエネルギ、EC……伝導帯の最小エネルギ、EV……充
満帯の最大エネルギ、Et……第２バッファ層の再結合中
心としての局在準位。
における基本構造を示す断面図である。 第２図（Ａ）は同実施例のターンオン期間におけるエネ
ルギバンド図で、第２図（Ｂ）は同実施例のターンオフ
期間におけるエネルギバンド図である。 第３図は、従来の伝導度変調型MOSFETの一例における基
本構造を示す断面図である。 １……P+型半導体基板のドレイン層、2a……N+型の第１
バッファ層、2b……ライフタイムキラー層としてのN++
型の第２バッファ層、３……N-型の伝導度変調型層、3a
……空乏端、3b……非空乏領域、４……Ｐ型ベース領
域、５……N++ソース領域、６……ゲート酸化膜、７…
…ポリシリコンゲート、８……ソース電極、EF……フェ
ルミエネルギ、EC……伝導帯の最小エネルギ、EV……充
満帯の最大エネルギ、Et……第２バッファ層の再結合中
心としての局在準位。
Claims (1)
- 【請求項１】第１導電型の半導体基板上に形成された第
２導電型の第１バッファ層と、このバッファ層の上に形
成され、その不純物濃度に比して高濃度にドープされ且
つその厚さに比して薄い膜厚を有する第２導電型の第２
バッファ領域と、この第２バッファ領域の上に形成さ
れ、第１バッファ層の不純物濃度に比して低濃度の第２
導電型の伝導度変調層と、この伝導度変調層の表面に選
択的に形成された第１導電型のベース領域と、このベー
ス領域の表面に選択的に形成された第２導電型のソース
領域とを備えた基板構造を有することを特徴とする伝導
度変調型MOSFET。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015901A JP2526653B2 (ja) | 1989-01-25 | 1989-01-25 | 伝導度変調型ｍｏｓｆｅｔ |
| DE4001368A DE4001368C2 (de) | 1989-01-25 | 1990-01-18 | Leitungstyp-Modulations-Mosfet |
| US07/467,848 US5025293A (en) | 1989-01-25 | 1990-01-22 | Conductivity modulation type MOSFET |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1015901A JP2526653B2 (ja) | 1989-01-25 | 1989-01-25 | 伝導度変調型ｍｏｓｆｅｔ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02196471A JPH02196471A (ja) | 1990-08-03 |
| JP2526653B2 true JP2526653B2 (ja) | 1996-08-21 |
Family
ID=11901681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015901A Expired - Lifetime JP2526653B2 (ja) | 1989-01-25 | 1989-01-25 | 伝導度変調型ｍｏｓｆｅｔ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5025293A (ja) |
| JP (1) | JP2526653B2 (ja) |
| DE (1) | DE4001368C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276764B1 (en) | 1997-03-25 | 2007-10-02 | Rohm Co., Ltd. | Semiconductor device with metal wire layer masking |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5528058A (en) * | 1986-03-21 | 1996-06-18 | Advanced Power Technology, Inc. | IGBT device with platinum lifetime control and reduced gaw |
| JPH04322470A (ja) * | 1991-04-23 | 1992-11-12 | Fuji Electric Co Ltd | 絶縁ゲートバイポーラトランジスタ |
| KR0163875B1 (ko) * | 1994-11-30 | 1998-12-01 | 윤종용 | 반도체장치 및 그 제조방법 |
| US6163053A (en) * | 1996-11-06 | 2000-12-19 | Ricoh Company, Ltd. | Semiconductor device having opposite-polarity region under channel |
| DE19731495C2 (de) * | 1997-07-22 | 1999-05-20 | Siemens Ag | Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung |
| EP1142026B1 (de) * | 1998-12-04 | 2007-11-14 | Infineon Technologies AG | Leistungshalbleiterschalter |
| DE10003703B4 (de) * | 2000-01-28 | 2007-07-12 | Infineon Technologies Ag | Steuerbares, auf einem Isolationsmaterial gebildetes Halbleiterschaltelement |
| JP4088011B2 (ja) | 2000-02-16 | 2008-05-21 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7485920B2 (en) * | 2000-06-14 | 2009-02-03 | International Rectifier Corporation | Process to create buried heavy metal at selected depth |
| DE10048165B4 (de) * | 2000-09-28 | 2008-10-16 | Infineon Technologies Ag | Leistungshalbleiterbauelement mit einer beabstandet zu einer Emitterzone angeordneten Stoppzone |
| US6894366B2 (en) * | 2000-10-10 | 2005-05-17 | Texas Instruments Incorporated | Bipolar junction transistor with a counterdoped collector region |
| US6777745B2 (en) * | 2001-06-14 | 2004-08-17 | General Semiconductor, Inc. | Symmetric trench MOSFET device and method of making same |
| DE10324100B4 (de) * | 2003-05-27 | 2008-09-25 | Infineon Technologies Ag | Verfahren zur Herstellung eines robusten Halbleiterbauelements |
| DE102005026408B3 (de) | 2005-06-08 | 2007-02-01 | Infineon Technologies Ag | Verfahren zur Herstellung einer Stoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Stoppzone |
| JP2007184478A (ja) * | 2006-01-10 | 2007-07-19 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| DE102015208097B4 (de) | 2015-04-30 | 2022-03-31 | Infineon Technologies Ag | Herstellen einer Halbleitervorrichtung durch Epitaxie |
| JP6964566B2 (ja) * | 2018-08-17 | 2021-11-10 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| CN110828548A (zh) * | 2019-10-25 | 2020-02-21 | 深圳市德芯半导体技术有限公司 | 一种可控硅器件及其制备方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782379A (en) * | 1981-11-23 | 1988-11-01 | General Electric Company | Semiconductor device having rapid removal of majority carriers from an active base region thereof at device turn-off and method of fabricating this device |
| US4639761A (en) * | 1983-12-16 | 1987-01-27 | North American Philips Corporation | Combined bipolar-field effect transistor resurf devices |
| JPS61216363A (ja) * | 1985-03-22 | 1986-09-26 | Toshiba Corp | 伝導度変調型半導体装置 |
| JPS62235782A (ja) * | 1986-04-07 | 1987-10-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
| JPS6276556A (ja) * | 1985-09-28 | 1987-04-08 | Toyota Central Res & Dev Lab Inc | 高速静電誘導サイリスタ |
| JPS6318675A (ja) * | 1986-07-11 | 1988-01-26 | Toshiba Corp | 半導体装置 |
| JPH07123166B2 (ja) * | 1986-11-17 | 1995-12-25 | 日産自動車株式会社 | 電導度変調形ｍｏｓｆｅｔ |
| JPS63205957A (ja) * | 1987-02-21 | 1988-08-25 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| JPS63205958A (ja) * | 1987-02-21 | 1988-08-25 | Matsushita Electric Works Ltd | 静電誘導サイリスタ |
| JPH0821678B2 (ja) * | 1987-05-29 | 1996-03-04 | 日産自動車株式会社 | 半導体装置 |
| US4881107A (en) * | 1987-07-03 | 1989-11-14 | Nissan Motor Company, Ltd. | IC device having a vertical MOSFET and an auxiliary component |
| US4855799A (en) * | 1987-12-22 | 1989-08-08 | Kabushiki Kaisha Toshiba | Power MOS FET with carrier lifetime killer |
| JPH0648729B2 (ja) * | 1988-02-24 | 1994-06-22 | シーメンス、アクチエンゲゼルシシヤフト | 電界効果制御可能のバイポーラ・トランジスタ |
| DE3832208A1 (de) * | 1988-09-22 | 1990-03-29 | Asea Brown Boveri | Steuerbares leistungshalbleiterbauelement |
| EP0405200A1 (de) * | 1989-06-30 | 1991-01-02 | Asea Brown Boveri Ag | MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement |
-
1989
- 1989-01-25 JP JP1015901A patent/JP2526653B2/ja not_active Expired - Lifetime
-
1990
- 1990-01-18 DE DE4001368A patent/DE4001368C2/de not_active Expired - Fee Related
- 1990-01-22 US US07/467,848 patent/US5025293A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7276764B1 (en) | 1997-03-25 | 2007-10-02 | Rohm Co., Ltd. | Semiconductor device with metal wire layer masking |
| US7736977B2 (en) | 1997-03-25 | 2010-06-15 | Rohm Co., Ltd. | Semiconductor device and a method for manufacturing therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4001368C2 (de) | 1993-12-23 |
| DE4001368A1 (de) | 1990-08-02 |
| JPH02196471A (ja) | 1990-08-03 |
| US5025293A (en) | 1991-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526653B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| US5023696A (en) | Semiconductor device having composite substrate formed by fixing two semiconductor substrates in close contact with each other | |
| US7485920B2 (en) | Process to create buried heavy metal at selected depth | |
| KR100304381B1 (ko) | 개선된 순방향 전압 강하 및 스위칭 파워 손실을 갖는 쇼트 채널 igbt | |
| US5962893A (en) | Schottky tunneling device | |
| JP5781291B2 (ja) | ファストリカバリーダイオード | |
| JP7101593B2 (ja) | 半導体装置 | |
| JP2663679B2 (ja) | 伝導度変調型ｍｏｓｆｅｔ | |
| JP3182262B2 (ja) | 半導体装置 | |
| US5352914A (en) | Field-effect transistor with structure for suppressing hot-electron effects, and method of fabricating the transistor | |
| US7569431B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4518076B2 (ja) | 垂直半導体素子およびその製造方法 | |
| WO2020036015A1 (ja) | 半導体装置および製造方法 | |
| JPH1050724A (ja) | 半導体装置 | |
| JP4840551B2 (ja) | Ｍｏｓトランジスタ | |
| JP2002261281A (ja) | 絶縁ゲートバイポーラトランジスタの製造方法 | |
| JP2022073497A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2003282575A (ja) | 半導体装置およびその製造方法 | |
| JPH07106605A (ja) | 高速ダイオード | |
| JP2018006420A (ja) | 半導体装置 | |
| JPH06318714A (ja) | 高耐圧半導体素子 | |
| JPH098300A (ja) | 半導体装置 | |
| JPH09237904A (ja) | 半導体装置及びその製造方法 | |
| JPH07193232A (ja) | 電導度変調型トランジスタ | |
| JPH10116998A (ja) | 半導体装置およびその製造方法 |