JPH09237904A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH09237904A JPH09237904A JP8042431A JP4243196A JPH09237904A JP H09237904 A JPH09237904 A JP H09237904A JP 8042431 A JP8042431 A JP 8042431A JP 4243196 A JP4243196 A JP 4243196A JP H09237904 A JPH09237904 A JP H09237904A
- Authority
- JP
- Japan
- Prior art keywords
- lattice defect
- layer
- semiconductor device
- region
- defect density
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thyristors (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【課題】ダイオードやサイリスタにおけるオン電圧ＶT
と逆回復電荷Ｑr の関係を良好にする。 【解決手段】一方主表面から他方の主表面に向う基板方
向に、プロトンまたはヘリウムイオンを照射することで
格子欠陥をその密度が順次高くなるように形成する。 【効果】導通状態のキャリア濃度分布を、平坦化できる
ので、オン電圧ＶT の上昇を抑えながら効果的に逆回復
電荷Ｑr を小さくできる。
と逆回復電荷Ｑr の関係を良好にする。 【解決手段】一方主表面から他方の主表面に向う基板方
向に、プロトンまたはヘリウムイオンを照射することで
格子欠陥をその密度が順次高くなるように形成する。 【効果】導通状態のキャリア濃度分布を、平坦化できる
ので、オン電圧ＶT の上昇を抑えながら効果的に逆回復
電荷Ｑr を小さくできる。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイオードやサイ
リスタなどの半導体装置及びその製造方法に関するもの
である。
リスタなどの半導体装置及びその製造方法に関するもの
である。
【０００２】
【従来の技術】電力変換装置のように大電力を扱うシス
テムにおいては、高耐圧，大電流容量の半導体素子が用
いられる。高耐圧半導体素子としては、ｐ型及びｎ型半
導体の複数の積層からなるダイオード，サイリスタ，Ｇ
ＴＯサイリスタ，逆導通サイリスタ等といった素子があ
る。
テムにおいては、高耐圧，大電流容量の半導体素子が用
いられる。高耐圧半導体素子としては、ｐ型及びｎ型半
導体の複数の積層からなるダイオード，サイリスタ，Ｇ
ＴＯサイリスタ，逆導通サイリスタ等といった素子があ
る。
【０００３】スイッチング機能を有する半導体装置で
は、導通状態において半導体装置の両端にかかるオン電
圧ＶT ，導通状態から阻止状態へのスイッチング時に逆
方向に流れる電荷の総量である逆回復電荷Ｑr の２つの
特性がともに小さいことが望まれている。素子内部のキ
ャリアのライフタイムはこれらの特性を決定する大きな
要因の１つである。オン電圧ＶT はライフタイムが長い
ほど低く、逆回復電荷Ｑr は、ライフタイムが短いほど
小さくなり、この２つの特性は互いにトレードオフの関
係にある。
は、導通状態において半導体装置の両端にかかるオン電
圧ＶT ，導通状態から阻止状態へのスイッチング時に逆
方向に流れる電荷の総量である逆回復電荷Ｑr の２つの
特性がともに小さいことが望まれている。素子内部のキ
ャリアのライフタイムはこれらの特性を決定する大きな
要因の１つである。オン電圧ＶT はライフタイムが長い
ほど低く、逆回復電荷Ｑr は、ライフタイムが短いほど
小さくなり、この２つの特性は互いにトレードオフの関
係にある。
【０００４】ライフタイムをコントロールする手段とし
ては金や白金等の重金属の拡散や、γ線照射，電子線照
射やプロトンなどの放射線照射等が知られている。素子
の深さ方向のライフタイムを一様に短くする手段として
は、γ線や電子線照射などが用いられる。これらの技術
としては、特開昭55−11331 号公報や特開昭62−173761
号公報に記載の技術がある。特開昭55−11331 号では、
電子線を照射することによって、素子のライフタイムの
ばらつきを均一化するものである。また、特開昭62−17
3761号では、γ線を照射することによって、素子のター
ンオフタイムを低減するものである。
ては金や白金等の重金属の拡散や、γ線照射，電子線照
射やプロトンなどの放射線照射等が知られている。素子
の深さ方向のライフタイムを一様に短くする手段として
は、γ線や電子線照射などが用いられる。これらの技術
としては、特開昭55−11331 号公報や特開昭62−173761
号公報に記載の技術がある。特開昭55−11331 号では、
電子線を照射することによって、素子のライフタイムの
ばらつきを均一化するものである。また、特開昭62−17
3761号では、γ線を照射することによって、素子のター
ンオフタイムを低減するものである。
【０００５】一方、ライフタイムを局所的に制御する手
段としては、プロトンあるいはヘリウムイオンを照射す
る方法が挙げられる。ライフタイムを局所的に制御し半
導体装置の特性を向上させる技術としては、特開昭60−
198778号公報に記載のものがある。特開昭60−198778号
では、ターンオフ動作時に逆電圧が印加されるｐｎ接合
を形成する２つの領域のうち、不純物濃度の低い方の領
域において接合の近傍の空乏層が拡がる領域のライフタ
イムを局所的に短くするものである。
段としては、プロトンあるいはヘリウムイオンを照射す
る方法が挙げられる。ライフタイムを局所的に制御し半
導体装置の特性を向上させる技術としては、特開昭60−
198778号公報に記載のものがある。特開昭60−198778号
では、ターンオフ動作時に逆電圧が印加されるｐｎ接合
を形成する２つの領域のうち、不純物濃度の低い方の領
域において接合の近傍の空乏層が拡がる領域のライフタ
イムを局所的に短くするものである。
【０００６】また、ライフタイムの深さ方向の全体制御
と局所制御の組み合わせを用いる手段としては、特開昭
56−101776号公報に記載のものがある。特開昭56−1017
76号では、電子線とα線を組み合わせることにより、オ
ン電圧ＶT と逆回復電荷Ｑrの関係を良好にするもので
ある。
と局所制御の組み合わせを用いる手段としては、特開昭
56−101776号公報に記載のものがある。特開昭56−1017
76号では、電子線とα線を組み合わせることにより、オ
ン電圧ＶT と逆回復電荷Ｑrの関係を良好にするもので
ある。
【０００７】
【発明が解決しようとする課題】γ線や電子線を用いた
場合、ライフタイムを一様に短くするため、キャリアの
ライフタイムのばらつきが均一化するという利点があ
る。しかし、ライフタイムを一様に短くした場合の導通
状態のキャリア濃度は、ライフタイム制御前のキャリア
濃度よりも一様に低下している。そのため、ライフタイ
ム制御後の導通状態のキャリア濃度分布が、高い領域と
低い領域が形成される。従って、逆回復電荷Ｑr を小さ
くするために、基板深さ方向のライフタイムを一様に短
くすると、オン電圧ＶT は導通状態のキャリア濃度に反
比例する抵抗成分で決まるため、導通状態のキャリア濃
度が低い領域でオン電圧ＶT の増加を招く。
場合、ライフタイムを一様に短くするため、キャリアの
ライフタイムのばらつきが均一化するという利点があ
る。しかし、ライフタイムを一様に短くした場合の導通
状態のキャリア濃度は、ライフタイム制御前のキャリア
濃度よりも一様に低下している。そのため、ライフタイ
ム制御後の導通状態のキャリア濃度分布が、高い領域と
低い領域が形成される。従って、逆回復電荷Ｑr を小さ
くするために、基板深さ方向のライフタイムを一様に短
くすると、オン電圧ＶT は導通状態のキャリア濃度に反
比例する抵抗成分で決まるため、導通状態のキャリア濃
度が低い領域でオン電圧ＶT の増加を招く。
【０００８】一方、特開昭60−198778号のようにライフ
タイムを局所的に短くする方法では、導通状態のキャリ
ア濃度や逆回復期間におけるキャリアの消滅を局所的に
制御できるという利点がある。しかし、空乏層が拡がる
領域のライフタイムを局所的に短くすると漏れ電流の増
加を引き起こし、目的の耐圧を得られない。また、この
ようなライフタイムの局所制御法を用いた場合、ライフ
タイム制御を行わない領域が存在する。そのため、ライ
フタイム未制御領域のライフタイムが異なる場合、素子
間のＱr のばらつきが大きくなってしまう。
タイムを局所的に短くする方法では、導通状態のキャリ
ア濃度や逆回復期間におけるキャリアの消滅を局所的に
制御できるという利点がある。しかし、空乏層が拡がる
領域のライフタイムを局所的に短くすると漏れ電流の増
加を引き起こし、目的の耐圧を得られない。また、この
ようなライフタイムの局所制御法を用いた場合、ライフ
タイム制御を行わない領域が存在する。そのため、ライ
フタイム未制御領域のライフタイムが異なる場合、素子
間のＱr のばらつきが大きくなってしまう。
【０００９】また、電子線とα線を組み合わせる方法で
は、２種類の放射線源を照射するためにプロセスが複雑
になる。
は、２種類の放射線源を照射するためにプロセスが複雑
になる。
【００１０】本発明は上記の問題点を考慮してなされた
ものであり、逆回復電荷Ｑr とオン電圧ＶT の関係を良
好にすることを目的とする。
ものであり、逆回復電荷Ｑr とオン電圧ＶT の関係を良
好にすることを目的とする。
【００１１】
【課題を解決するための手段】前記目的を達成する本発
明による半導体装置は、一対の主表面間に少なくとも１
つ以上のｐｎ接合を有している。そして、格子欠陥が、
一方の主表面から他方の主表面に向って格子欠陥密度が
順次高くなるように形成される。
明による半導体装置は、一対の主表面間に少なくとも１
つ以上のｐｎ接合を有している。そして、格子欠陥が、
一方の主表面から他方の主表面に向って格子欠陥密度が
順次高くなるように形成される。
【００１２】前記目的を達成する本発明による半導体装
置の製造方法は、プロトンまたはヘリウムイオンを照射
する工程を含む。
置の製造方法は、プロトンまたはヘリウムイオンを照射
する工程を含む。
【００１３】また、前記目的を達成する本発明による半
導体装置は、第１導電型の第１エミッタ層，第２導電型
の第１ベース層，第１導電型の第２ベース層，第２導電
型の第２エミッタ層とがそれぞれ順次隣接して形成され
る。そして、第１エミッタ層の主表面に第１の主電極、
第２エミッタ層の主表面に第２の主電極が形成される。
さらに、格子欠陥が第１の主電極から第２の主電極に向
って格子欠陥密度が順次高くなるように形成される。
導体装置は、第１導電型の第１エミッタ層，第２導電型
の第１ベース層，第１導電型の第２ベース層，第２導電
型の第２エミッタ層とがそれぞれ順次隣接して形成され
る。そして、第１エミッタ層の主表面に第１の主電極、
第２エミッタ層の主表面に第２の主電極が形成される。
さらに、格子欠陥が第１の主電極から第２の主電極に向
って格子欠陥密度が順次高くなるように形成される。
【００１４】この半導体装置の製造方法は、プロトンま
たはヘリウムイオンを照射する工程を含む。
たはヘリウムイオンを照射する工程を含む。
【００１５】本発明によれば、上記のような格子欠陥に
よって導通状態における半導体装置内のキャリア分布を
平坦化できる。従ってオン電圧を上昇させることなく逆
回復電荷を低減できる。
よって導通状態における半導体装置内のキャリア分布を
平坦化できる。従ってオン電圧を上昇させることなく逆
回復電荷を低減できる。
【００１６】
【発明の実施の形態】以下、本発明の実施例を図面によ
り詳細に説明する。
り詳細に説明する。
【００１７】図１に、本発明の第１の実施例であるダイ
オードの断面構造を示す。図２には、本発明の第１の実
施例であるダイオードの不純物濃度分布、及び格子欠陥
分布を示す。ダイオードの不純物濃度分布は、高濃度ｎ
層２１，低濃度ｎ層２２，ｐ層２３で示される構造を持
つ。カソード電極４１は、上部中間電極板４３を介して
上部電極ポストに、またアノード電極４２は、下部中間
電極板４４を介して下部電極ポストにより加圧されてい
る。素子端部は、放電及び耐圧低下を防止するためにベ
ベル加工され、パッシベーション膜５１により覆われて
いる。本実施例では、前記アノード電極４２からカソー
ド電極４１に向う基板深さ方向に、プロトンまたはヘリ
ウムイオン照射による格子欠陥領域１１を設けている。
この格子欠陥領域１１は、図２に示すように、アノード
側からカソード側に向って格子欠陥密度が順次高くなる
ように形成される。
オードの断面構造を示す。図２には、本発明の第１の実
施例であるダイオードの不純物濃度分布、及び格子欠陥
分布を示す。ダイオードの不純物濃度分布は、高濃度ｎ
層２１，低濃度ｎ層２２，ｐ層２３で示される構造を持
つ。カソード電極４１は、上部中間電極板４３を介して
上部電極ポストに、またアノード電極４２は、下部中間
電極板４４を介して下部電極ポストにより加圧されてい
る。素子端部は、放電及び耐圧低下を防止するためにベ
ベル加工され、パッシベーション膜５１により覆われて
いる。本実施例では、前記アノード電極４２からカソー
ド電極４１に向う基板深さ方向に、プロトンまたはヘリ
ウムイオン照射による格子欠陥領域１１を設けている。
この格子欠陥領域１１は、図２に示すように、アノード
側からカソード側に向って格子欠陥密度が順次高くなる
ように形成される。
【００１８】図３には、図２で示すダイオードの格子欠
陥導入前後の導通状態の電子濃度分布の計算結果を示
す。図２に示す不純物濃度分布を持った半導体装置で
は、高濃度ｎ層２１を設けているため、格子欠陥導入前
の導通状態の電子濃度は、カソード電極４１側が高くな
っている。そのため、図２に示すような導通状態の電子
濃度に比例する格子欠陥を導入することにより、格子欠
陥導入後の導通状態の電子濃度は、ｎ層２２内のアノー
ド電極４２側からカソード電極４１側に向けて平坦とな
る。そのため、オン電圧ＶT の上昇を抑え、かつ逆回復
電荷Ｑr を小さくすることができる。すなわち、オン電
圧と逆回復電荷のトレードオフが改善できる。
陥導入前後の導通状態の電子濃度分布の計算結果を示
す。図２に示す不純物濃度分布を持った半導体装置で
は、高濃度ｎ層２１を設けているため、格子欠陥導入前
の導通状態の電子濃度は、カソード電極４１側が高くな
っている。そのため、図２に示すような導通状態の電子
濃度に比例する格子欠陥を導入することにより、格子欠
陥導入後の導通状態の電子濃度は、ｎ層２２内のアノー
ド電極４２側からカソード電極４１側に向けて平坦とな
る。そのため、オン電圧ＶT の上昇を抑え、かつ逆回復
電荷Ｑr を小さくすることができる。すなわち、オン電
圧と逆回復電荷のトレードオフが改善できる。
【００１９】本実施例では、基板深さ方向のライフタイ
ムを連続的に制御しているため、基板深さ方向のライフ
タイムのばらつきが少なくなり、素子間の逆回復電荷Ｑ
r のばらつきが小さくなる。また、本実施例では、定格
電圧を印加したときに、空乏層領域に存在する欠陥量は
少なく、空乏層領域に格子欠陥密度の最大となる位置が
存在しないために、漏れ電流がほとんど増加せずに、所
定の耐圧を得ることができる。
ムを連続的に制御しているため、基板深さ方向のライフ
タイムのばらつきが少なくなり、素子間の逆回復電荷Ｑ
r のばらつきが小さくなる。また、本実施例では、定格
電圧を印加したときに、空乏層領域に存在する欠陥量は
少なく、空乏層領域に格子欠陥密度の最大となる位置が
存在しないために、漏れ電流がほとんど増加せずに、所
定の耐圧を得ることができる。
【００２０】図４に、図１の実施例であるダイオードの
製造方法を示す。プロトンやヘリウムイオン照射では、
入射エネルギーで決まる特定の領域に格子欠陥を局所的
に作製することができる。例えば、１３ＭｅＶのプロト
ン照射を行った場合、Ｓｉの基板深さ方向の約１１００
μｍの位置に、格子欠陥密度の極大値が形成される。本
実施例で用いた半導体基板の厚さが１０００μｍの場
合、１３ＭｅＶのプロトンを照射することにより、基板
深さ方向の格子欠陥密度は、図４に示すように、アノー
ド電極４２からカソード電極４１に向けて徐々に高くな
り、格子欠陥密度の極大となる位置は、半導体基板の外
部に形成される。そのため、漏れ電流がほとんど増加し
ない。
製造方法を示す。プロトンやヘリウムイオン照射では、
入射エネルギーで決まる特定の領域に格子欠陥を局所的
に作製することができる。例えば、１３ＭｅＶのプロト
ン照射を行った場合、Ｓｉの基板深さ方向の約１１００
μｍの位置に、格子欠陥密度の極大値が形成される。本
実施例で用いた半導体基板の厚さが１０００μｍの場
合、１３ＭｅＶのプロトンを照射することにより、基板
深さ方向の格子欠陥密度は、図４に示すように、アノー
ド電極４２からカソード電極４１に向けて徐々に高くな
り、格子欠陥密度の極大となる位置は、半導体基板の外
部に形成される。そのため、漏れ電流がほとんど増加し
ない。
【００２１】また、図１の実施例では、ｐ層２３より
も、高濃度ｎ層２１の不純物濃度が高いため、高濃度ｎ
層２１側の格子欠陥密度を高くしている。しかし、高濃
度ｎ層２１よりも、ｐ層２３の不純物濃度が高い場合
は、導通状態の電子濃度分布は、アノード電極４２側が
高くなる。この場合は、プロトンやヘリウムイオンをカ
ソード電極４１側から照射することにより、導通状態の
電子濃度分布は、ｎ層２２内のアノード電極４２からカ
ソード電極４１に向けてほとんど平坦となり、オン電圧
ＶT と逆回復電荷Ｑr のトレードオフを改善できる。
も、高濃度ｎ層２１の不純物濃度が高いため、高濃度ｎ
層２１側の格子欠陥密度を高くしている。しかし、高濃
度ｎ層２１よりも、ｐ層２３の不純物濃度が高い場合
は、導通状態の電子濃度分布は、アノード電極４２側が
高くなる。この場合は、プロトンやヘリウムイオンをカ
ソード電極４１側から照射することにより、導通状態の
電子濃度分布は、ｎ層２２内のアノード電極４２からカ
ソード電極４１に向けてほとんど平坦となり、オン電圧
ＶT と逆回復電荷Ｑr のトレードオフを改善できる。
【００２２】図５に、本発明の第２の実施例であるダイ
オードの断面構造を示す。ここで、図１と同一の部分に
は、同じ符号を用いた。本発明では、定格電圧を印加し
たときに、その印加電圧を保持するために形成される空
乏層領域に対して、この空乏層領域の外側に、プロトン
またはヘリウムイオン照射による格子欠陥密度の極大と
なる領域１２を設けている。
オードの断面構造を示す。ここで、図１と同一の部分に
は、同じ符号を用いた。本発明では、定格電圧を印加し
たときに、その印加電圧を保持するために形成される空
乏層領域に対して、この空乏層領域の外側に、プロトン
またはヘリウムイオン照射による格子欠陥密度の極大と
なる領域１２を設けている。
【００２３】図６には、本実施例の不純物濃度分布と格
子欠陥密度分布を示す。このダイオードの不純物濃度分
布は、ｐ層２３が図２と比較して低濃度となっている。
ｐ層２３が高濃度となっている場合は、格子欠陥導入前
の導通状態の電子濃度は、図３に示すように、ｎ層２２
内のアノード電極４２側とカソード電極４１側の間で、
二倍程度の差である。これに対し、ｐ層２３が低濃度と
なっている場合の格子欠陥導入前の導通状態の電子濃度
は、図７に示すように、ｎ層２２内のカソード電極４１
側がアノード電極４２側に比べて、一桁程度高くなって
いる。図２で示すプロトン照射法では、アノード電極４
２側に対するカソード電極４１側の欠陥の割合は、約２
〜３倍である。そのため、図２で示すプロトン照射法の
みでは、ｎ層２２内のカソード電極４１側からアノード
電極４２側にかけて、電子濃度を平坦化することはでき
ない。従って、前記手段の他に、定格電圧を印加したと
きに、その印加電圧を保持するために形成される空乏層
領域に対して、この空乏層領域の外側に、プロトンまた
はヘリウムイオン照射による格子欠陥密度の極大となる
領域１２を設ける。このことで、高濃度ｎ層２１からの
電子の注入を抑制し、格子欠陥導入後の導通状態の電子
濃度分布は、図７に示すように、ｎ層２２内のカソード
電極４１側からアノード電極４２側にかけて平坦化す
る。従って、オン電圧ＶT の上昇を抑えながら、効果的
に逆回復電荷Ｑr を小さくすることができる。
子欠陥密度分布を示す。このダイオードの不純物濃度分
布は、ｐ層２３が図２と比較して低濃度となっている。
ｐ層２３が高濃度となっている場合は、格子欠陥導入前
の導通状態の電子濃度は、図３に示すように、ｎ層２２
内のアノード電極４２側とカソード電極４１側の間で、
二倍程度の差である。これに対し、ｐ層２３が低濃度と
なっている場合の格子欠陥導入前の導通状態の電子濃度
は、図７に示すように、ｎ層２２内のカソード電極４１
側がアノード電極４２側に比べて、一桁程度高くなって
いる。図２で示すプロトン照射法では、アノード電極４
２側に対するカソード電極４１側の欠陥の割合は、約２
〜３倍である。そのため、図２で示すプロトン照射法の
みでは、ｎ層２２内のカソード電極４１側からアノード
電極４２側にかけて、電子濃度を平坦化することはでき
ない。従って、前記手段の他に、定格電圧を印加したと
きに、その印加電圧を保持するために形成される空乏層
領域に対して、この空乏層領域の外側に、プロトンまた
はヘリウムイオン照射による格子欠陥密度の極大となる
領域１２を設ける。このことで、高濃度ｎ層２１からの
電子の注入を抑制し、格子欠陥導入後の導通状態の電子
濃度分布は、図７に示すように、ｎ層２２内のカソード
電極４１側からアノード電極４２側にかけて平坦化す
る。従って、オン電圧ＶT の上昇を抑えながら、効果的
に逆回復電荷Ｑr を小さくすることができる。
【００２４】図８に、図６の実施例であるダイオードの
製造方法を示す。この格子欠陥分布を作製する手段とし
ては、２度のプロトン照射を用いる。まず、極大となる
格子欠陥密度の位置が、半導体基板の外部に形成するよ
うにプロトンを照射する。その後、カソード電極４１側
から、照射エネルギーの低い１ＭｅＶ程度のプロトンを
照射することで、カソード電極表面から１０μｍの位置
に、格子欠陥密度の極大値となる領域１２を形成する。
本製造方法によれば、プロトン照射によって、深さ方向
のライフタイムを連続的に制御することができ、導通状
態の電子濃度分布に比例する格子欠陥を導入することが
できる。そのため、逆回復電荷とオン電圧のトレードオ
フ関係は、非常に良好になる。また、放射線源がプロト
ン照射線源のみでよいので、簡単なプロセスとなる。
製造方法を示す。この格子欠陥分布を作製する手段とし
ては、２度のプロトン照射を用いる。まず、極大となる
格子欠陥密度の位置が、半導体基板の外部に形成するよ
うにプロトンを照射する。その後、カソード電極４１側
から、照射エネルギーの低い１ＭｅＶ程度のプロトンを
照射することで、カソード電極表面から１０μｍの位置
に、格子欠陥密度の極大値となる領域１２を形成する。
本製造方法によれば、プロトン照射によって、深さ方向
のライフタイムを連続的に制御することができ、導通状
態の電子濃度分布に比例する格子欠陥を導入することが
できる。そのため、逆回復電荷とオン電圧のトレードオ
フ関係は、非常に良好になる。また、放射線源がプロト
ン照射線源のみでよいので、簡単なプロセスとなる。
【００２５】また、図５のダイオードの異なる製造方法
としては、一度のプロトン照射によるものがある。例え
ば、１２ＭｅＶのプロトンを照射することにより、Ｓｉ
の基板深さ方向の約９５０μｍの位置に格子欠陥密度の
極大値を形成する。本実施例で用いる半導体基板の厚さ
が１０００μｍの場合、１２ＭｅＶのプロトン照射によ
り、基板深さ方向の格子欠陥密度は、アノード電極４２
からカソード電極４１に向けて徐々に高くなり、極大と
なる格子欠陥密度の位置は、定格電圧を保持するために
形成される空乏層領域の外側の低濃度ｎ層２２内に形成
される。そのため、漏れ電流は増加しない。
としては、一度のプロトン照射によるものがある。例え
ば、１２ＭｅＶのプロトンを照射することにより、Ｓｉ
の基板深さ方向の約９５０μｍの位置に格子欠陥密度の
極大値を形成する。本実施例で用いる半導体基板の厚さ
が１０００μｍの場合、１２ＭｅＶのプロトン照射によ
り、基板深さ方向の格子欠陥密度は、アノード電極４２
からカソード電極４１に向けて徐々に高くなり、極大と
なる格子欠陥密度の位置は、定格電圧を保持するために
形成される空乏層領域の外側の低濃度ｎ層２２内に形成
される。そのため、漏れ電流は増加しない。
【００２６】図９は、本発明の第３の実施例である光サ
イリスタの断面構造を示す。ここで、図１と同じ部分に
は、同一符号を用いた。図１０には、図９の光サイリス
タの不純物濃度分布、及び格子欠陥分布を示す。光サイ
リスタはｎエミッタ層３１，ｐベース層３２，ｎベース
層３３，ｐエミッタ層３４の４層構造を持つ。カソード
電極４１は、上部中間電極板４３を介して上部電極ポス
トに、またアノード電極４２は、下部中間電極板４４を
介して下部電極ポストにより加圧されている。素子端部
は、放電及び耐圧低下を防止するように加工され、パッ
シベーション膜５１により覆われている。さらに、光信
号を導入するためのライトガイド５２が設けられてい
る。
イリスタの断面構造を示す。ここで、図１と同じ部分に
は、同一符号を用いた。図１０には、図９の光サイリス
タの不純物濃度分布、及び格子欠陥分布を示す。光サイ
リスタはｎエミッタ層３１，ｐベース層３２，ｎベース
層３３，ｐエミッタ層３４の４層構造を持つ。カソード
電極４１は、上部中間電極板４３を介して上部電極ポス
トに、またアノード電極４２は、下部中間電極板４４を
介して下部電極ポストにより加圧されている。素子端部
は、放電及び耐圧低下を防止するように加工され、パッ
シベーション膜５１により覆われている。さらに、光信
号を導入するためのライトガイド５２が設けられてい
る。
【００２７】本実施例では、前記カソード電極４１から
アノード電極４２に向う基板深さ方向に、プロトンまた
はヘリウムイオン照射による格子欠陥領域１１を設けて
いる。この格子欠陥領域１１は、図１０に示すように、
格子欠陥密度がカソード側からアノード側に向って順次
高くなるように形成される。図１１には、格子欠陥導入
前後の導通状態の正孔濃度分布の計算結果を示す。光サ
イリスタでは、ｎエミッタ層３１とｐベース層３２をカ
ソード電極４１により部分的に短絡しているため、図１
０に示す不純物濃度分布を持ったサイリスタでは、格子
欠陥導入前の導通状態の正孔濃度は、アノード電極４２
側が高くなっている。そのため、正孔濃度に比例する格
子欠陥を導入することにより、格子欠陥導入後の導通状
態の正孔濃度は、ｎベース層３３内のアノード電極４２
側からカソード電極４１側に向けて平坦となる。そのた
め、オン電圧ＶT の上昇なしに、効果的に逆回復電荷Ｑ
rを小さくすることができる。
アノード電極４２に向う基板深さ方向に、プロトンまた
はヘリウムイオン照射による格子欠陥領域１１を設けて
いる。この格子欠陥領域１１は、図１０に示すように、
格子欠陥密度がカソード側からアノード側に向って順次
高くなるように形成される。図１１には、格子欠陥導入
前後の導通状態の正孔濃度分布の計算結果を示す。光サ
イリスタでは、ｎエミッタ層３１とｐベース層３２をカ
ソード電極４１により部分的に短絡しているため、図１
０に示す不純物濃度分布を持ったサイリスタでは、格子
欠陥導入前の導通状態の正孔濃度は、アノード電極４２
側が高くなっている。そのため、正孔濃度に比例する格
子欠陥を導入することにより、格子欠陥導入後の導通状
態の正孔濃度は、ｎベース層３３内のアノード電極４２
側からカソード電極４１側に向けて平坦となる。そのた
め、オン電圧ＶT の上昇なしに、効果的に逆回復電荷Ｑ
rを小さくすることができる。
【００２８】本実施例においても、基板深さ方向のライ
フタイムを連続的に制御しているため、素子間の逆回復
電荷Ｑr のばらつきが小さくなる。また、定格電圧を印
加したときの空乏層領域に存在する欠陥量は少なく、空
乏層領域に格子欠陥密度の最大となる位置が存在しない
ために、漏れ電流が増加しない。
フタイムを連続的に制御しているため、素子間の逆回復
電荷Ｑr のばらつきが小さくなる。また、定格電圧を印
加したときの空乏層領域に存在する欠陥量は少なく、空
乏層領域に格子欠陥密度の最大となる位置が存在しない
ために、漏れ電流が増加しない。
【００２９】図１２に、図９の光サイリスタの製造方法
を示す。半導体基板の厚さを1000μｍとして、１３Ｍｅ
Ｖのプロトンを照射することにより、基板深さ方向の格
子欠陥密度は、図１２に示すように、カソード電極４１
からアノード電極４２に向けて、徐々に高くなる。ま
た、最大となる格子欠陥密度の位置は、半導体基板の外
部に形成される。そのため、漏れ電流が増加しない。
を示す。半導体基板の厚さを1000μｍとして、１３Ｍｅ
Ｖのプロトンを照射することにより、基板深さ方向の格
子欠陥密度は、図１２に示すように、カソード電極４１
からアノード電極４２に向けて、徐々に高くなる。ま
た、最大となる格子欠陥密度の位置は、半導体基板の外
部に形成される。そのため、漏れ電流が増加しない。
【００３０】図１３に、本発明の第４の実施例である光
サイリスタの断面構造を示す。ここで、図１及び図９と
同一の部分には、同じ符号を用いた。本実施例では、定
格電圧を保持するために形成される空乏層領域の外側
に、プロトンまたはヘリウムイオン照射により格子欠陥
密度の極大となる領域１２を設けている。図１４には、
図１３の光サイリスタの不純物濃度分布と格子欠陥密度
分布を示す。この光サイリスタの不純物濃度分布は、ｐ
エミッタ層３４が、第３の実施例である図１０と比較し
て高濃度になっている。ｐエミッタ層３４が高濃度とな
っている場合の格子欠陥導入前の導通状態の電子濃度
は、図１５に示すように、ｎベース層３３内のアノード
電極４２側がカソード電極４１側に比べて一桁程度高く
なっている。そのため、図１０で示すプロトン照射法の
みでは、ｎベース層３３内のカソード電極４１側からア
ノード電極４２側にかけて、正孔濃度を平坦化すること
はできない。従って、前記手段の他に、定格電圧を保持
するために形成される空乏層領域の外側に、プロトンま
たはヘリウムイオン照射により格子欠陥密度の極大とな
る領域１２を設ける。このことで、ｐエミッタ層３４か
らの電子の注入を抑制し、格子欠陥導入後の導通状態の
正孔濃度分布は、図１５に示すように、ｎベース層３３
内のカソード電極４１側からアノード電極４２側にかけ
て平坦化する。従って、オン電圧ＶT の上昇を抑えなが
ら、効果的に逆回復電荷Ｑr を小さくすることができ
る。
サイリスタの断面構造を示す。ここで、図１及び図９と
同一の部分には、同じ符号を用いた。本実施例では、定
格電圧を保持するために形成される空乏層領域の外側
に、プロトンまたはヘリウムイオン照射により格子欠陥
密度の極大となる領域１２を設けている。図１４には、
図１３の光サイリスタの不純物濃度分布と格子欠陥密度
分布を示す。この光サイリスタの不純物濃度分布は、ｐ
エミッタ層３４が、第３の実施例である図１０と比較し
て高濃度になっている。ｐエミッタ層３４が高濃度とな
っている場合の格子欠陥導入前の導通状態の電子濃度
は、図１５に示すように、ｎベース層３３内のアノード
電極４２側がカソード電極４１側に比べて一桁程度高く
なっている。そのため、図１０で示すプロトン照射法の
みでは、ｎベース層３３内のカソード電極４１側からア
ノード電極４２側にかけて、正孔濃度を平坦化すること
はできない。従って、前記手段の他に、定格電圧を保持
するために形成される空乏層領域の外側に、プロトンま
たはヘリウムイオン照射により格子欠陥密度の極大とな
る領域１２を設ける。このことで、ｐエミッタ層３４か
らの電子の注入を抑制し、格子欠陥導入後の導通状態の
正孔濃度分布は、図１５に示すように、ｎベース層３３
内のカソード電極４１側からアノード電極４２側にかけ
て平坦化する。従って、オン電圧ＶT の上昇を抑えなが
ら、効果的に逆回復電荷Ｑr を小さくすることができ
る。
【００３１】図１６に、図１３のサイリスタの製造方法
を示す。この格子欠陥分布を作製する手段としては、２
度のプロトン照射を用いる。すなわち、第１の実施例で
述べたように、極大となる格子欠陥密度の位置が、半導
体基板の外部に形成するようにプロトンを照射する。そ
の後、アノード電極４２側から、照射エネルギーの低い
１ＭｅＶ程度のプロトンを照射することで、カソード電
極表面から１０μｍの位置に、格子欠陥密度の極大値と
なる領域１２を形成する。本製造方法によっても、逆回
復電荷とオン電圧のトレードオフ関係は良好になり、か
つ簡単なプロセスとなる。
を示す。この格子欠陥分布を作製する手段としては、２
度のプロトン照射を用いる。すなわち、第１の実施例で
述べたように、極大となる格子欠陥密度の位置が、半導
体基板の外部に形成するようにプロトンを照射する。そ
の後、アノード電極４２側から、照射エネルギーの低い
１ＭｅＶ程度のプロトンを照射することで、カソード電
極表面から１０μｍの位置に、格子欠陥密度の極大値と
なる領域１２を形成する。本製造方法によっても、逆回
復電荷とオン電圧のトレードオフ関係は良好になり、か
つ簡単なプロセスとなる。
【００３２】また、図１３のサイリスタの異なる製造方
法としては、一度のプロトン照射によるものがある。半
導体基板の厚さを１０００μｍとし、１２ＭｅＶのプロ
トンを照射することにより、基板深さ方向の格子欠陥密
度は、図１４に示すように、カソード電極４１からアノ
ード電極４２に向けて、徐々に高くなり、極大となる格
子欠陥密度の位置は、定格電圧を印加したときに形成さ
れる空乏層領域の外側のｐエミッタ層３４内に形成され
る。そのため、漏れ電流が増加しない。
法としては、一度のプロトン照射によるものがある。半
導体基板の厚さを１０００μｍとし、１２ＭｅＶのプロ
トンを照射することにより、基板深さ方向の格子欠陥密
度は、図１４に示すように、カソード電極４１からアノ
ード電極４２に向けて、徐々に高くなり、極大となる格
子欠陥密度の位置は、定格電圧を印加したときに形成さ
れる空乏層領域の外側のｐエミッタ層３４内に形成され
る。そのため、漏れ電流が増加しない。
【００３３】
【発明の効果】以上述べたように、本発明によれば、オ
ン電圧ＶT の上昇を抑えながら、効果的に逆回復電荷Ｑ
r を小さくすることができる。
ン電圧ＶT の上昇を抑えながら、効果的に逆回復電荷Ｑ
r を小さくすることができる。
【図１】本発明の請求項１に記載された第１の実施例で
あるダイオードの基板断面図。
あるダイオードの基板断面図。
【図２】第１の実施例であるダイオードの不純物濃度分
布と格子欠陥分布。
布と格子欠陥分布。
【図３】第１の実施例であるダイオードの導通状態のキ
ャリア濃度分布。
ャリア濃度分布。
【図４】本発明の請求項３に記載された第１の実施例で
あるダイオードの製造方法。
あるダイオードの製造方法。
【図５】本発明の請求項１に記載された第２の実施例で
あるダイオードの製造方法。
あるダイオードの製造方法。
【図６】第２の実施例であるダイオードの不純物濃度分
布と格子欠陥分布。
布と格子欠陥分布。
【図７】第２の実施例であるダイオードの導通状態のキ
ャリア濃度分布。
ャリア濃度分布。
【図８】本発明の請求項３に記載された第２の実施例で
あるダイオードの製造方法。
あるダイオードの製造方法。
【図９】本発明の請求項４に記載された第３の実施例で
ある光サイリスタの基板断面図。
ある光サイリスタの基板断面図。
【図１０】第３の実施例である光サイリスタの不純物濃
度分布と格子欠陥分布。
度分布と格子欠陥分布。
【図１１】第３の実施例である光サイリスタの導通状態
のキャリア濃度分布。
のキャリア濃度分布。
【図１２】本発明の請求項６に記載された第３の実施例
である光サイリスタの製造方法。
である光サイリスタの製造方法。
【図１３】本発明の請求項５に記載された第４の実施例
である光サイリスタの基板断面図。
である光サイリスタの基板断面図。
【図１４】第４の実施例である光サイリスタの不純物濃
度分布と格子欠陥分布。
度分布と格子欠陥分布。
【図１５】第４の実施例である光サイリスタの導通状態
のキャリア濃度分布。
のキャリア濃度分布。
【図１６】本発明の請求項６に記載された第４の実施例
である光サイリスタの製造方法。
である光サイリスタの製造方法。
１１…プロトンまたはヘリウムイオン照射による格子欠
陥領域、１２…プロトンまたはヘリウムイオン照射によ
る格子欠陥密度が極大となる領域、２１…高濃度ｎ層、
２２…低濃度ｎ層、２３…ｐ層、３１…ｎエミッタ層、
３２…ｐベース層、３３…ｎベース層、３４…ｐエミッ
タ層、４１…カソード電極、４２…アノード電極、４３
…上部中間電極板、４４…下部中間電極板、５１…パッ
シベーション膜、５２…ライトガイド。
陥領域、１２…プロトンまたはヘリウムイオン照射によ
る格子欠陥密度が極大となる領域、２１…高濃度ｎ層、
２２…低濃度ｎ層、２３…ｐ層、３１…ｎエミッタ層、
３２…ｐベース層、３３…ｎベース層、３４…ｐエミッ
タ層、４１…カソード電極、４２…アノード電極、４３
…上部中間電極板、４４…下部中間電極板、５１…パッ
シベーション膜、５２…ライトガイド。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/111 Ｈ０１Ｌ 31/10 Ｆ (72)発明者 渡辺 篤雄 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 門馬 直弘 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内
Claims (6)
- 【請求項１】一対の主表面を有し、主表面間に少なくと
も１つ以上のｐｎ接合を有する半導体装置において、 格子欠陥が、一方の主表面から他方の主表面に向って格
子欠陥密度が順次高くなるように形成されることを特徴
とする半導体装置。 - 【請求項２】請求項１の半導体装置において、定格電圧
を保持するときに形成される空乏層領域の外側に、格子
欠陥密度の極大値となる位置を有することを特徴とする
半導体装置。 - 【請求項３】前記格子欠陥領域を形成する工程が、プロ
トンまたはヘリウムイオンの照射を含む工程であること
を特徴とする請求項１または請求項２記載の半導体装置
の製造方法。 - 【請求項４】第１導電型の第１エミッタ層と、第１エミ
ッタ層に隣接する第２導電型の第１ベース層と、第１ベ
ース層に隣接する第１導電型の第２ベース層と、第２ベ
ース層に隣接する第２導電型の第２エミッタ層とを有
し、第１エミッタ層に第１の主電極が形成され、第２エ
ミッタ層に第２の主電極が形成される半導体装置におい
て、 格子欠陥が、第１の主電極から第２の主電極に向って格
子欠陥密度が順次高くなるように形成されることを特徴
とする半導体装置。 - 【請求項５】請求項４の半導体装置において、定格電圧
を保持するときに前記第２ベース層と前記第２エミッタ
層との間に形成される空乏層領域の外側に格子欠陥密度
の極大値となる位置を有することを特徴とする半導体装
置。 - 【請求項６】前記格子欠陥領域を形成する工程が、プロ
トンまたはヘリウムイオンの照射を含む工程であること
を特徴とする請求項４または請求項５記載の半導体装置
の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042431A JPH09237904A (ja) | 1996-02-29 | 1996-02-29 | 半導体装置及びその製造方法 |
| US08/720,017 US5883403A (en) | 1995-10-03 | 1996-09-27 | Power semiconductor device |
| CA002186796A CA2186796C (en) | 1995-10-03 | 1996-09-30 | Power semiconductor device |
| EP96115659A EP0767500A3 (en) | 1995-10-03 | 1996-09-30 | Power semiconductor device with lattice defects |
| KR1019960043706A KR970063421A (ko) | 1995-10-03 | 1996-10-02 | 반도체장치 및 그 제조방법 |
| CN96113081A CN1150337A (zh) | 1995-10-03 | 1996-10-03 | 功率半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8042431A JPH09237904A (ja) | 1996-02-29 | 1996-02-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09237904A true JPH09237904A (ja) | 1997-09-09 |
Family
ID=12635888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8042431A Pending JPH09237904A (ja) | 1995-10-03 | 1996-02-29 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09237904A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007242765A (ja) * | 2006-03-07 | 2007-09-20 | Toyota Motor Corp | ダイオードと、製造方法と、逆回復電流の抑制方法 |
| JP2008171952A (ja) * | 2007-01-10 | 2008-07-24 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| JP2008172145A (ja) * | 2007-01-15 | 2008-07-24 | Toyota Motor Corp | ダイオードの製造方法 |
| JP2008306193A (ja) * | 2003-08-22 | 2008-12-18 | Kansai Electric Power Co Inc:The | 半導体装置の製造方法 |
| JP2019102493A (ja) * | 2017-11-28 | 2019-06-24 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN115881827B (zh) * | 2022-11-28 | 2023-07-07 | 重庆理工大学 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
-
1996
- 1996-02-29 JP JP8042431A patent/JPH09237904A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306193A (ja) * | 2003-08-22 | 2008-12-18 | Kansai Electric Power Co Inc:The | 半導体装置の製造方法 |
| JP2007242765A (ja) * | 2006-03-07 | 2007-09-20 | Toyota Motor Corp | ダイオードと、製造方法と、逆回復電流の抑制方法 |
| JP2008171952A (ja) * | 2007-01-10 | 2008-07-24 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| JP2008172145A (ja) * | 2007-01-15 | 2008-07-24 | Toyota Motor Corp | ダイオードの製造方法 |
| JP2019102493A (ja) * | 2017-11-28 | 2019-06-24 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| CN115881827B (zh) * | 2022-11-28 | 2023-07-07 | 重庆理工大学 | 基于整片晶圆的氧化镍/氧化镓异质结二极管及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5900652A (en) | Apparatus for the localized reduction of the lifetime of charge carriers, particularly in integrated electronic devices | |
| EP2654084B1 (en) | Method of manufacturing a semiconductor device | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| US5914503A (en) | Insulated gate thyristor | |
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| US5124772A (en) | Insulated gate bipolar transistor with a shortened carrier lifetime region | |
| JPH09121052A (ja) | 半導体装置およびその製造方法 | |
| EP0430237A1 (en) | Bipolar device in which carrier lifetime is controlled | |
| JP3182262B2 (ja) | 半導体装置 | |
| Lutz | Axial recombination centre technology for freewheeling diodes | |
| US5025293A (en) | Conductivity modulation type MOSFET | |
| EP0345435A2 (en) | Semiconductor device with a high breakdown voltage and method for its manufacture | |
| US5883403A (en) | Power semiconductor device | |
| EP0423721B1 (en) | Semiconductor device with overvoltage protective function and method of fabricating such device | |
| JP3298385B2 (ja) | 絶縁ゲート型サイリスタ | |
| US7696605B2 (en) | Semiconductor component comprising a temporary field stopping area, and method for the production thereof | |
| JP3488772B2 (ja) | 半導体装置 | |
| JP2851026B2 (ja) | 高速ダイオード | |
| JP3952452B2 (ja) | 半導体装置の製造方法 | |
| US4238761A (en) | Integrated gate assisted turn-off, amplifying gate thyristor with narrow lipped turn-off diode | |
| JPH09237904A (ja) | 半導体装置及びその製造方法 | |
| US5491351A (en) | Gate turn-off thyristor | |
| US4040170A (en) | Integrated gate assisted turn-off, amplifying gate thyristor, and a method for making the same | |
| US20220223583A1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
| JP2003218354A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060417 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060929 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |