CN1150337A - 功率半导体器件 - Google Patents
功率半导体器件 Download PDFInfo
- Publication number
- CN1150337A CN1150337A CN96113081A CN96113081A CN1150337A CN 1150337 A CN1150337 A CN 1150337A CN 96113081 A CN96113081 A CN 96113081A CN 96113081 A CN96113081 A CN 96113081A CN 1150337 A CN1150337 A CN 1150337A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter layer
- base layer
- lattice defect
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 45
- 230000007547 defect Effects 0.000 claims abstract description 126
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000009826 distribution Methods 0.000 abstract description 35
- 238000011084 recovery Methods 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 description 45
- 239000010703 silicon Substances 0.000 description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 44
- 239000012535 impurity Substances 0.000 description 26
- 238000000034 method Methods 0.000 description 25
- 239000000758 substrate Substances 0.000 description 23
- 229910052734 helium Inorganic materials 0.000 description 10
- 239000001307 helium Substances 0.000 description 10
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 9
- 230000005855 radiation Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000004904 shortening Methods 0.000 description 4
- 239000002800 charge carrier Substances 0.000 description 3
- 230000005764 inhibitory process Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000003760 hair shine Effects 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000007634 remodeling Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
在一种如二极管和可控硅这类至少包含一个位于一对主表面之间的pn结、一个在主表面之一的表面上形成的第一主电极和一个在另一主表面上形成的第二主电极的半导体器件中，形成一种半导体晶格缺陷，使得晶格缺陷密度从第一主电极到第二主电极方向逐渐增大。由于导通状态下的载流子密度分布可按本发明的方法变平坦，故可使反向恢复电荷Qr显著减小而不会引起导通电压VT的增大。
Description
本发明涉及象二极管和可控硅一类的功率半导体器件。
在诸如功率转换器或反向器一类操作大功率的系统中，常采用高击穿电压、大电流的半导体器件。作为高击穿电压的半导体器件，有二极管、可控硅、GTO可控硅、反型导电可控硅等，均具有由多层n-型和p-型半导体构成的叠层结构。
在这类半导体器件中，希望加在导电态半导体器件两边的导通电压VT和从导电态切换到锁定态时反向流过的总电荷、即反向恢复电荷Qr二者都要充分小。器件中的载流子寿命是决定上述两种特性的主要因素之一。寿命越长，导通电压VT越低，而寿命越短，则反向恢复电荷Qr越小，因而这两种特性彼此取折中关系。
作为控制寿命的手段，有如金、铂等重金属扩散和射线辐照一类的现成方法。在器件寿命因γ射线或电子束照射而变短的情况下，其沿器件深度方向的寿命是均匀地变短。因此，尽管其反向恢复电荷可能减小，导通电压的升高则不可避免。作为通过局部控制寿命来改善半导体器件这些特性的手段，先前的技术已在JP-A-57-39577和JP-A60-198778中披露。
在JP-A-57-9577中的先前技术披露的一种方法，是从可控硅主表面进行质子照射而形成晶格缺陷，致使器件中的载流子寿命局部变短，晶格缺陷区位于当关断操作时加有反向电压的阳极边pn结附近耗尽层扩展的区域。另外，JP-A-60-98778的先前技术披露了一种方法，它使得当关断切换时在加有反向电压的pn结的两个区域之一中的载流子寿命局部缩短，特别是在耗尽层扩展的结区附近具有较小杂质浓度的两个区域之一的区域内。
这两种现有技术通过快速减小在关断切换操作时耗尽层将要扩展的区域中的载流子，以使耗尽层能迅速形成，导致反向恢复电荷Qr迅速减小而抑制导通电压VT使之升高不多。
图5说明本作者根据JP-A-57-39577的先前技术，在阳电极边pn结附近寿命被局部缩短情况下对导通情况下载流子密度分布所作计算的结果。作为例子，按图5所画，在0μm处是阴极边n-发射极层的表面，在1520μm处是阳极边p-发射极层的一个表面(同样适用于图6)。另外，计算中所用的杂质浓度分布示于图2，将稍后解释(同样适用于图6)。在此情况下，既然在其寿命被局部缩短的阳极边pn结附近区域的载流子密度被降低，从而与载流子密度成反比的电阻分量增大，故导通电压VT将因此而增高。
此外，图6说明本作者根据JP-A-60-198778在n-基极层寿命被缩短情况下，对导通情况下载流子密度分布所作计算的结果。在此情况下，既然p-发射极层中在导通情况下载流子密度很大，则反向恢复电荷Qr不会有效地减小。
按本发明之半导体器件在一对主表面之间至少有一个pn结。其次，晶格缺陷在从该主表面对之一上形成的第一电极到另一主表面上形成的第二电极方向形成，并保证使晶格缺陷密度朝第二电极方向逐渐增大。
另外，按本发明之半导体器件由一个第一导电型的第一发射极层、一.个第二导电型的第一基极层、一个第一导电型的第二基极层和一个第二导电型的第二发射极层依次彼此邻接构成。其次，第一主电极在该第一发射极层的主表面上形成，而第二主电极在该第二发射极层的主表面上形成。而且，晶格缺陷的形成应该保证晶格缺陷密度从第一主电极向第二主电极方向逐渐增大。
根据按本发明的这种晶格缺陷分布，导通状态下器件中的载流子分布可显著变平。由此，反向恢复电荷可显著减小而不增大导通电压。
此外，按本发明第一方面的一种半导体器件，具有依次彼此邻接的第一导电型的第一发射极层、第二导电型的第一基极层、第一导电型的第二基极层和第二导电型的第二发射极层，其特征在于包括一个其中载流子寿命沿第二主电极延伸到第一主电极的衬底深度方向在第二发射极层一边变短的区域。
还有，按本发明第二方面的一种半导体器件，具有依次彼此邻接的第一导电型的第一发射极层、第二导电型的第一基极层、第一导电型的第二基极层和第二导电型第二发射极层，其特征在于第二发射极层中有一个其寿命比该层其他区寿命更短的第一区域，第二基极层中有一个其寿命比该层其他区寿命更短的第二区域，且第一区中的寿命比第二区中的要短。
再有，按本发明第三方面的一种半导体器件，具有依次彼此邻接的第一导电型的第一发射极层、第二导电型的第一基极层、第一导电型的第二基极层和第二导电型的第二发射极层，其特征在于包括一个其中载流子寿命沿衬底方向从第二发射极层内到第一发射极层依次且连续变短的区域。
按如上所述本发明的各种寿命分布，因为导通状态下的载流子密度从第一发射极层到第二发射极层分布基本均匀，所以可降低导通状态下的载流子密度。因此，反向恢复电荷Qr可能被减小而不使导通电压VT增高。
图1是说明本发明第一实施例的一个光触发可控硅的横截面示意简图；
图2是说明该可控硅中杂质浓度和晶格缺陷位置的分布简图；
图3是说明导电状态下该可控硅中的载流子密度分布曲线；
图4是说明当一个低寿命区沿深度方向变化时导通电压VT和反向恢复电荷Qr间的关系曲线；
图5是说明在导电态状下在其阳极一边的pn结附近局部形成一个低寿命区的可控硅中载流子密度分布曲线；
图6是说明导电状态下仅在其n-基极层形成一个低寿命区的可控硅中载流子浓度分布曲线；
图7是说明本发明第一实施例的光触发可控硅中杂质浓度和晶格缺陷分布的简图；
图8是说明本发明第一实施例的光触发可控硅中导通电压VT和反向恢复电荷Qr间的关系曲线；
图9是说明本发明第一实施例的光触发可控硅在导通状态下的载流于密度分布曲线；
图10是说明本发明第二实施例的一个光触发可控硅横截面示意简图；
图11是说明本发明第二实施例的光触发可控硅在导通状态下的载流于密度分布曲线；
图12是说明作为本发明第一实施例改型的一个光触发可控硅中晶格缺陷分布简图；
图13是说明本发明第三实施例的一个光触发可控硅中杂质浓度和晶格缺陷分布的简图；
图14是说明本发明第三实施例的光触发可控硅在导通状态下的载流子密度分布曲线；
图15是说明本发明第四实施例的一个二极管横截面示意简图；
图16是说明本发明第四实施例的二极管中杂质浓度和晶格缺陷分布的简图；
图17是说明第四实施例的二极管在导通状态下的载流子密度分布曲线；
图18是说明第四实施例的二极管制造方法的示意简图；
图19是说明本发明第五实施例的一个二极管中杂质浓度和晶格缺陷分布的简图；
图20是说明本发明第五实施例的二极管在导通状态下的载流子密度分布曲线；
图21是说明第五实施例的二极管制造方法的示意简图；
图22是说明本发明第六实施例的一个光触发可控硅中杂质浓度和晶格缺陷分布的简图；以及
图23是说明本发明第七实施例的一个光触发可控硅中杂质浓度和晶格缺陷分布的简图。
图1表明按本发明第一实施例的一个光触发可控硅的横截面视图，图7表明本发明第一实施例的光触发可控硅中杂质浓度和晶格缺陷的分布。
本发明这一实施例的光触发可控硅为包含n-发射极层21、p-基极层22、n-基极层23和p-发射极层24的四层结构。阴电极31借助上部的中间电极板33与一个上电极接线柱紧压接触，阳电极32借助下部的中间电极板34与一个下电极接线柱紧压接触。器件的侧端经机械切割并覆盖钝化薄膜41以防止放电和击穿电压的降低。另外，安置的光波导51在一个控制电路的控制下导入光信号，按光触发可控硅、放大可控硅和主可控硅的顺序来触发可控硅进入导电状态。在这种设置下，在光触发可控硅上的一个电极和放大可控硅上的一个电极是作为控制主可控硅导电态的辅助电极。
在本发明的这个实施例中，要控制晶格缺陷区11的形成，以使沿衬底方向从p-发射极层24向n-发射极层21流动的载流子寿命在p-发射极层24一边变短。这个晶格缺陷区11的最大值最好处在一个当施加额定电压时耗尽层不会达到的区域。换言之，通过把晶格缺陷变得最大的位置安排在当施加额定电压时耗尽层不会达到的区域内，则漏电流增大的问题便可忽略。由此，设置晶格缺陷区11的最大值位于阳极32一边，且阴极一边的缺陷量逐渐减少，则有可能使导通状态下的载流子密度从载流子密度高的p-发射极层24到载流子密度低的n-发射极层21方向保持恒定，且有可能有效地减小反向恢复电荷Qr而不增大导通电压VT。
为比较起见，下面来描述我们对局部引入晶格缺陷情况的研究结果。
图2表明可控硅中杂质浓度分布的例子，该可控硅为包含n-发射极层21、p-基极层22、n-基极层23和p-发射极层24的四层结构。(a)到(g)标记的部分是引进晶格缺陷的区域。
图3是说明当寿命未加控制时导通状态下该可控硅中的载流子密度分布曲线。n-发射极一边在导通状态下的载流子密度较低，因为采用了一种所谓发射极短路结构，其中的n-发射极层21和p-基极层22被阴极局部短路。
图4表明对图2中在每个用斜线标记的区域形成短寿命区的每种情况下，导通电压VT与反向恢复电荷Qr间关系的计算结果，其中与晶格缺陷区11相对应的每个短寿命区的宽度设为20μm。按照晶格缺陷区11的位置，导通电压VT和反向恢复电荷Qr间的关系是不同的，如图4所示。由图可知，在(a)、(b)或(c)的情况下，即相应于晶格缺陷区11的短寿命区在p-发射极层24中形成，或在靠近p-发射极层一边的n-基极层23中形成，可使反向恢复电荷Qr减小，而同时抑制导通电压VT的升高。另一方面，在(d)，(e)，(f)或(g)情况下，短寿命区朝n-发射极层21形成，不可能有效地减小反向恢复电荷Qr，且导通电压VT不可避免地要增高。既然这样的短寿命区使那些在导通状态下载流子密度低的区域的载流子进一步减少，就会使与载流子密度成反比的电阻分量增大，从而使导通电压VT升高。
因此，从图4之结果可以理解，通过缩短在导通状态下载流子密度高的p-发射层一边的载流子寿命，可有效地减小反向恢复电荷Qr，而同时抑制导通电压VT的升高。由此，为有效地减小反向恢复电荷Qr，就必须使在导通状态下的载流子浓度在从p-发射极层24到n-发射极层21的一个区域内保持恒定。
下面将本发明这个实施例的特性与上述研究结果进行比较。图8表明导通电压VT和反向恢复电荷Qr间的关系。在图8的曲线中，同时给出了图2中所示短寿命区仅在(a)和仅在(b)局部形成的情况以供比较。正如图8所示，在图7的第一实施例情况下，可能使反向恢复电荷Qr减小而抑制其导通电压VT的升高比之仅在(a)或(b)处局部形成短寿命区的情况更有效。
作为提供晶格缺陷区11从而形成短寿命区的手段，有已知的质子或氦离子连续照射的方法，它形成宽的缺陷区。近约15MeV的质子照射将产生50μm左右的晶格缺陷区。这种照射可重复多次，以便获得所希望的晶格缺陷。另一种重复质子照射的方法，是照射p-发射极层24以使该区内产生大量晶格缺陷，而照射n-基极层23则使其晶格缺陷总量逐渐减少。
参照图12，这里描绘了图7第一实施例的一种变型中的晶格缺陷分布，在其衬底深度方向引进了间隔为50μm的多个晶格缺陷区。照射的进行要使得晶格缺陷的最大值出现在p-发射极层24中耗尽层远不会达到的区域内，并使进入n-基极层23一边区域的照射逐渐减弱。在晶格缺陷最大值处的寿命设为(例如)寿命未加控制的p-发射极层24中区域内寿命值的1/10。
参照图10，它表明本发明第二实施例的一个可控硅横截面视图。在该图中，与图1同样的标识号对应相同的组成部分。
本发明的第二实施例的特征在于其p-发射极层24和n-基极层23中含有晶格缺陷区11。在p-发射极层24中待形成的晶格缺陷区1真位于该层之中、且在外加额定电压时扩展的耗尽层之外的一个区域内。因此，在阻塞状态下的漏电流不会增大。另外，在此情况下的晶格缺陷区11宽度设置为10-20μm，且由于这晶格缺陷引起的寿命值设置为p-发射极层24内其他区域中寿命的1/20。再有，在n-基极层23中也引进晶格缺陷区11。在此情况下，晶格缺陷区1真的宽度设置为50-100μm，且由于这晶格缺陷引起的寿命值设置为在n-基极层23内其他区域中寿命的1/2。
假如晶格缺陷区11的宽度大于等于50μm时，则漏电流的增大可予忽略。然而，当晶格缺陷区11的宽度小于50μm时，由于这晶格缺陷引起的寿命值必须减小到1/10，并且在外加额定电压下，当耗尽层扩展到晶格缺陷区11时，漏电流便迅速增大。因此，不能保证预置的击穿电压。
图11表明按本发明第二实施例的导通状态下的载流子密度分布。
设置p-发射极层24和n-基极层23中待形成的晶格缺陷区11的数量，要使得在导通状态下的载流子密度在p-发射极层24中变大，而在n-基极层23中变小，因而在导通状态下的载流子密度从阳极32一边到阴极31一边基本为恒定值。因此，可有效地减小反向恢复电荷Qr而不会引起导通电压VT的升高。另外，通过在n-基极层23中朝p-发射极层24一边而不在口-型基极层23中心位置处形成晶格缺陷区11，则可最有效地减小反向恢复电荷Qr。
图8还表明图10第二实施例的导通电压VT和反向恢复电荷Qr间的关系。看到与图7第一实施例差不多相同的关系。因此，第二实施例也能减小反向恢复电荷Qr而抑制导通电压VT的增大。
作为在本发明该实施例中形成晶格缺陷区1真的手段，可采用质子或氦离子照射的方法。对于在p-发射极层24中形成的晶格缺陷，希望得到窄的缺陷区。例如，为形成一个10μm的晶格缺陷区，可施加5MeV左右的质子照射。另一方面，就n-基极层24中形成的晶格缺陷而言，则希望得到宽的缺陷区。例如，为形成一个50μm的晶格缺陷区，可施加约15MeV的质子照射。
此外，正如下面将要描述的，可采用质子或氦离子照射的方法，从而使晶格缺陷数量在p-发射极层24中从阴极开始扩展的耗尽层远达不到的区域内变得最大。
本发明第三实施例的可控硅中的杂质浓度和晶格缺陷分布在图13中说明。在这个晶格缺陷区11中的最大值最好位于当外加额定电压时耗尽层远达不到的区域。由于在这样一个区域形成最大晶格缺陷，则漏电流的增大将变得可忽略不计。
图14说明本发明第三实施例中有或没有寿命控制的情况下导通状态下载流子浓度的分布。在此实施例中，晶格缺陷区1真的最大值定位在靠近阳极32，且因为晶格缺陷量向阴极方向逐渐减少，因而使导通状态下载流子有可能沿其载流子密度高的p-发射极层24到其载流子密度低的n-基极层21方向基本保持恒定值，从而可有效地减小反向恢复电荷Qr而抑制导通电压VT的升高。
参照图15，它说明本发明第四实施例的一个二极管横截面图。图16说明这个二极管中杂质浓度和晶格缺陷的分布。该二极管中杂质浓度分布的结构包括一个高浓度的n-层61、一个低浓度的n-层62和p-层63。阴极31借助上部的中间电极板33与一个上电极接线柱紧接触，阳极32借助下部的中间电极板34与一个下电极接线柱紧接触。器件的侧端部分经机械切割成斜角，并覆盖钝化薄膜51以防止放电及耐压的降低。在此实施例中，通过质子或氦离子照射沿其衬底深度方向形成从阳极32扩展到阴极31的晶格缺陷区11。这个晶格缺陷区11的形成使得其晶格缺陷密度沿从阳极边到阴极边的方向逐渐增大。
图17表明在图16的二极管中引入晶格缺陷前后的电子密度分布的计算结果。在具有图16所示杂质浓度分布的半导体器件中，由于提供了一个高浓度的n-层61，引入晶格缺陷前的导通状态下的电子密度高于阴极31一边。因此通过引进如图2所示与导通状态下的电子密度成比例的晶格缺陷，则引入入晶格缺陷后的导通状态下的电子密度在从n-层62内的阳极32一边到阴极31一边的整个区域显著变平。所以，导通电压VT的增大能得以抑制，而反向恢复电荷Qr也可减小。换句话说，导通电压和反向恢复电荷之间的协调关系可显著改善。由于在本发明的第四实施例中，其寿命沿其衬底深度方向得到连续控制，在衬底深度方向上的寿命变化变小，因而器件两端间的反向恢复电荷Qr的变化变小。另外，按本实施例，既然存在于耗尽区内的缺陷数量少，并且晶格缺陷密度变为最大值的位置不在耗尽层内，故其漏电流几乎不会增大，且可以得到预定的耐压。
图18表示图15中二极管的制造方法。采用质子或氦离子照射，晶格缺陷可在由特定注入能量所决定的特定区域内局部形成。例如，以13MeV的质子照射，晶格缺陷密度的最大值可以在其Si衬底深度方向约1100μm的位置形成。在本实施例采用的半导体衬底厚度为1000μm的情况下，从阳极表面照射13MeV的质子，晶格缺陷密度在其衬底深度方向可以形成如图18所示的分布，致使晶格缺陷密度从阳极32到阴极31的方向逐渐增大，因而其晶格缺陷密度最大值的位置在半导体衬底之外形成。因此，漏电流的增大变得可以忽略。
另外，在图15的实施例中，由于高浓度n-层61的杂质密度比p-层63的高，高浓度n-层61边的晶格缺陷密度增大。然而，在p-层63杂质浓度比高浓度n-层61的要高的情况下，阳极32一边的导通状态下的电子密度分布变得更高。在此情况下，通过从阴极31一边的质子或氦离子照射，其导通状态下的电子密度分布在n-层62内从阳极32到阴极31的方向上显著变平，因此，导通电压VT和反向恢复电荷Qr之间的协调关系得到明显改善。
图19表明本发明第四实施例的二极管中杂质浓度和晶格缺陷密度的分布，图19中同样的标号对应于图15和16中同样的标号。注意到在这种二极管的杂质浓度分布中，p-层63的杂质浓度比图16中的要低。在p-层63具有高杂质浓度情况下，其晶格缺陷引入前的导通状态下的电子密度在阳极32和阴极31之间约相差两倍，如图17所示。相反，在p-层63具有低杂质浓度的情况下，其晶格缺陷引入前的导通状态下的电子密度在n-层62内阴极31一边比阳极32一边要高一个数量级。按照图16的质子照射方法，阴极31一边与阳极32一边的晶格缺陷之比最多是2～3倍。因此，仅用图16的质子照射方法不可能使电子密度从阴极31一边到阳极32一边在n-层62内的变平。因此，除了上述方法外，采用质子或氦离子照射在耗尽区之外形成其晶格缺陷密度取最大值的区域12，该耗尽区当外加额定电压时形成，以维持外用电压。由此，从高浓度n-层61的电子注入被抑制，因而得到图20所示晶格缺陷引入后的导通状态下的电子密度分布，该分布从阴极31一边到阳极32一边在n-层62内的变平。这样，就有可能在抑制导通电压VT增大的同时，有效地使反向恢复电荷Qr变得最小。
图21表明图19中二极管的制造方法。作为形成这种晶格缺陷分布的方法，采用两步质子照射。首先进行的质子照射要使得最大晶格缺陷密度的位置在半导体衬底之外形成。然后，以近约1MeV的低照射能量从阴极31一边进行质子照射，在距阴极表面10μm处形成最大晶格缺陷密度的区域12。根据这种采用质子照射的制造方法，寿命在深度方向上可得以连续控制，从而可引入与导通状态下的电子密度成比例的合适的晶格缺陷。由此，反向恢复电荷和导通电压之间的协调关系可得到显著改善。另外，由于只采用一种质子源作为照射源，制造过程被简化。
此外，作为图19中二极管的另一种制造方法，有一种单步质子照射法。例如采用12MeV的质子照射，晶格缺陷密度最大值在Si衬底深度方向约950μm处形成。在用于本实施例的半导体衬底厚度是1000μm情况下，通过质子照射，其衬底深度方向的晶格缺陷密度从阳极32到阴极31逐渐增大，而其最大晶格缺陷密度位于低浓度n-层62内以维持额定电压而形成的耗尽层之外。因此，漏电流将不会增大。
参见图22，该图表明本发明在第六实施例的光触发可控硅中杂质浓度和晶格缺陷密度的分布。同样的标号对应于图1和2中的相同标号。除了晶格缺陷密度的分布以外，这种光触发可控硅的结构与图1器件相同。
在这个实施例中，通过质子或氦离子照射，晶格缺陷区1.真的形成沿衬底深度方向从阴极31扩展到阳极32。形成这种晶格缺陷区11使得其晶格缺陷密度从阴极一边到阳极一测逐渐增大。通过我们的研究发现，在n-发射极层21和p-基极层22通过阴极31部分短路的光触发可控硅中，特别是在具有如图22所示杂质浓度分布的可控硅中，引入晶格缺陷前其导通状态下的载流子密度在阳极一边增大，所以，引入晶格缺陷后其导通状态下的电子密度在n-基极层23内从阳极一边到阴极一边变平，因此，可减小反向恢复电荷Qr而不会引起导通电压VT的增大。
在本发明的这个实施例中，由于其寿命在衬底深度方向同样得以连续控制，器件中的反向恢复电荷起伏最小。另外，既然当外加额定电压时存在于耗尽层内的晶格缺陷数量较少，而且，由于最大晶格缺陷密度的位置不在于耗尽区内，因而漏电流不会增大。
图22中的光触发可控硅采用13MeV的质子照射制造，例如，假定半导体衬底厚度为1000μm，从阴极主表面照射。在这种情况下，其晶格缺陷密度在衬底深度方向从阴极到阳极逐渐增大，且其最大晶格缺陷密度位置在半导体衬底外形成，从而产生如图22所示具有晶格缺陷区11的晶格缺陷密度分布。
参见图23，它表明本发明第七实施例的光触发可控硅的杂质浓度和晶格缺陷密度分布。图23中同样的标号对应于图1和2中同样的标号。除晶格缺陷区外，该可控硅的结构与图1相同。在本发明的此实施例中，区域12采用质子或氦离子照射形成，位于为维持外加额定电压而形成的耗尽区外晶格缺陷密度最大处。在该光触发可控硅的杂质浓度分布中，p-发射极层24具有比图22第六实施例更高的浓度。根据本发明者的研究，在p-发射极层24具有更高浓度情况下，引入晶格缺陷前的导通状态下的电子密度在n-基极层23内的阳极32一边比阴极31一边高出一个数量级。所以，仅采用图22的质子照射法不可能在n-基极层23内从阴极31一边到阳极32一边使空穴密度变平。因此，除上述方法外，还可通过质子或氦离子照射使产生最大晶格缺陷密度的区域12位于以维持额定电压而形成的耗尽区之外。由此，来自p-发射极层24的电子注入被抑制，从而引入晶格缺陷后的导通状态下的载流子密度分布在从阴极一边到n-基极层23内阳极一边的整个区域内变个。因此，在抑制导通电压VT增大的同时，可有效地减小反向恢复电荷Qr。
作为一种获得具有图23所示晶格缺陷分布的可控硅的方法，可采用两步质子照射法。即如在本发明第四实施例中所描述的，进行质子照射使得最大晶格缺陷密度的位置在半导体衬底之外形成，然后，从阳极32一边进行照射能量近约1MeV的第二次低能质子照射，使得在离阴极表面10μm的位置形成最大晶格缺陷密度区12。
另外，作为获得上述可控硅的另一方法，可采用单步质子照射法。假设半导体衬底厚度为100μm，12MeV的质子照射将在衬底深度方向产生图23所示之晶格缺陷分布，其中晶格缺陷密度从阴极31向阳极32逐渐增大，且最大晶格缺陷密度位置处在外加额定电压时形成的耗尽区之外的p-型发射极层24中。因此，漏电流不会增大。
如上所述，按本发明可有效地减小反向恢复电荷Qr而抑制导通电压VT的增大。
Claims (16)
1.一种由一对主表面、至少一个位于主表面之间的pn结、在一个主表面上形成第一主电极、在另一个主表面上形成的第二主电极构成的半导体器件，包含
密度从第一主电极到第二主电极方向逐渐增大的晶格缺陷。
2.一种按权利要求1的半导体器件，在为维持额定电压而形成的耗尽区之外的位置处存在晶格缺陷密度的一个最大值。
3.一种由一个第一导电型的第一发射极层、一个与第一发射极层相邻的第二导电型的第一基极层、一个与第一基极层相邻的第一导电型的第二基极层、一个与第二基极层相邻的第二导电型的第二发射极层、一个在第一发射极层形成的第一主电极和一个在第二发射极层形成的第二主电极构成的半导体器件，包含
密度从第一主电极到第二主电极方向逐渐增大的晶格缺陷。
4.一种按权利要求3的半导体器件，位于耗尽区之外存在晶格缺陷密度的一个最大值，该耗尽区在所述第二基极层和所述第二发射极层之间形成而得以维持额定电压。
5.一种按权利要求3的半导体器件，其载流子寿命从第一主电极到第二主电极方向减小。
6.一种由一个第一导电型的第一发射极层、一个与第一发射极层相邻的第二导电型的第一基极层、一个与第一基极层相邻的第一导电型的第二基极层、一个与第二基极层相邻的第二导电型的第二发射极层、在第一发射极层形成的第一主电极和在第二发射极层形成的第二主电极构成的半导体器件，包含
从第二主电极到第一主电极方向减小的载流子寿命。
7.一种由一个第一导电型的第一发射极层、一个与第一发射极层相邻的第二导电型的第一基极层、一个与第一基极层相邻的第一导电型的第二基极层、一个与第二基极层相邻的第二导电型的第二发射极层、在第一发射极层形成的第一主电极和一个在第二发射极层形成的第二主电极构成的半导体器件，包括
一个在第二发射极层内的第一区，在所述第一区内的寿命比第二发射极层内其他区域的要短；以及
一个在第二基极层内的第二区，在所述第二基极层的寿命比第二基区层内其他区域的要短；其中
第一区的寿命比第二区的寿命更短。
8.按权利要求7的半导体器件，其中所述第一区在耗尽层外形成，该耗尽层是当所述半导体器件外加额定电压时在第二发射极层内形成的。
9.按权利要求7的半导体器件，其中所述第二基极层内的第二区从所述第二基极层中心开始在所述第二发射区一边形成。
10.按权利要求7的半导体器件，其中所述寿命通过在半导体层中引入晶格缺陷来控制。
11.按权利要求10的半导体器件，其中在所述第一区中的晶格缺陷总量比所述第二区中的晶格缺陷总量要大1-10倍。
12.一种由一个第一导电型的第一发射极层、一个与第一发射极层相邻的第二导电型的第一基极层、一个与第一基极层相邻的第一导电型的第二基极层、一个与第二基极层相邻的第二导电型的第二发射极层、在第一发射极层上形成的第一主电极和在第二发射极层上形成的第二主电极构成的半导体器件，包括
一个从第二发射极层向第一发射极层方向扩展的区域，该区中的寿命沿同一方向逐渐而连续地增大。
13.按权利要求12的半导体器件，其中所述寿命逐渐而连续增大的所述区域从所述第二基极层的中心开始在所述第二发射极层一边的位置处形成。
14.按权利要求12的半导体器件，其中在所述寿命逐渐而连续增大的区域中的第二发射层部分的寿命短于所述区域中第二基极层部分的寿命。
15.按权利要求12的半导体器件，其中所述寿命通过在半导体中引进晶格缺陷来控制。
16.按权利要求15的半导体器件，其中所述寿命逐渐而连续增大的区域中的晶格缺陷最大值的位置，处在当所述半导体器件外加额定电压时在第二发射极层形成的耗尽区之外。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP255971/95 | 1995-10-03 | ||
| JP25597195A JP3239714B2 (ja) | 1995-10-03 | 1995-10-03 | 半導体装置 |
| JP42431/96 | 1996-02-29 | ||
| JP8042431A JPH09237904A (ja) | 1996-02-29 | 1996-02-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1150337A true CN1150337A (zh) | 1997-05-21 |
Family
ID=26382124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96113081A Pending CN1150337A (zh) | 1995-10-03 | 1996-10-03 | 功率半导体器件 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5883403A (zh) |
| EP (1) | EP0767500A3 (zh) |
| KR (1) | KR970063421A (zh) |
| CN (1) | CN1150337A (zh) |
| CA (1) | CA2186796C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111954926A (zh) * | 2018-04-11 | 2020-11-17 | 三菱电机株式会社 | 半导体装置、半导体晶片及半导体装置的制造方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3929557B2 (ja) * | 1997-07-30 | 2007-06-13 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| EP2172976A3 (en) * | 1998-09-10 | 2010-05-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor Device |
| JP2003501825A (ja) | 1999-06-08 | 2003-01-14 | シーメンス アクチエンゲゼルシヤフト | リカバリタイム保護機能が集積されたサイリスタ及びその製造方法 |
| DE10055446B4 (de) * | 1999-11-26 | 2012-08-23 | Fuji Electric Co., Ltd. | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US6770911B2 (en) * | 2001-09-12 | 2004-08-03 | Cree, Inc. | Large area silicon carbide devices |
| US6514779B1 (en) | 2001-10-17 | 2003-02-04 | Cree, Inc. | Large area silicon carbide devices and manufacturing methods therefor |
| DE10223951B4 (de) * | 2002-05-29 | 2009-09-24 | Infineon Technologies Ag | Hochvoltdiode mit optimiertem Abschaltverfahren und entsprechendes Optimierverfahren |
| JP2004288680A (ja) * | 2003-03-19 | 2004-10-14 | Mitsubishi Electric Corp | 圧接型半導体装置 |
| JP2006099936A (ja) * | 2004-08-30 | 2006-04-13 | Hoya Corp | 磁気ディスク用ガラス基板の製造方法、磁気ディスクの製造方法及びガラス基板用の円柱状ガラス母材 |
| US7314521B2 (en) * | 2004-10-04 | 2008-01-01 | Cree, Inc. | Low micropipe 100 mm silicon carbide wafer |
| US7314520B2 (en) * | 2004-10-04 | 2008-01-01 | Cree, Inc. | Low 1c screw dislocation 3 inch silicon carbide wafer |
| CN103943672B (zh) * | 2006-01-20 | 2020-06-16 | 英飞凌科技奥地利股份公司 | 处理含氧半导体晶片的方法及半导体元件 |
| JP2016029685A (ja) * | 2014-07-25 | 2016-03-03 | 株式会社東芝 | 半導体装置 |
| JP6846119B2 (ja) * | 2016-05-02 | 2021-03-24 | 株式会社 日立パワーデバイス | ダイオード、およびそれを用いた電力変換装置 |
| CN108288656B (zh) * | 2018-03-08 | 2020-03-31 | 电子科技大学 | 高di/dt耐量光控晶闸管 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2534703C3 (de) * | 1975-08-04 | 1980-03-06 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Abschaltbarer Thyristor |
| JPS5599774A (en) * | 1979-01-26 | 1980-07-30 | Semiconductor Res Found | Electrostatic induction type thyristor |
| US4311534A (en) * | 1980-06-27 | 1982-01-19 | Westinghouse Electric Corp. | Reducing the reverse recovery charge of thyristors by nuclear irradiation |
| DE3112942A1 (de) * | 1981-03-31 | 1982-10-07 | Siemens AG, 1000 Berlin und 8000 München | Thyristor und verfahren zu seinem betrieb |
| JPH0640581B2 (ja) * | 1984-03-23 | 1994-05-25 | 株式会社東芝 | スイツチング素子 |
| GB2179496B (en) * | 1985-08-23 | 1989-08-09 | Marconi Electronic Devices | A method of controlling a distribution of carrier lifetimes within a semiconductor material |
| GB2213988B (en) * | 1987-12-18 | 1992-02-05 | Matsushita Electric Works Ltd | Semiconductor device |
| DE3832748A1 (de) * | 1988-09-27 | 1990-03-29 | Asea Brown Boveri | Leistungshalbleiterdiode |
| JPH0650738B2 (ja) * | 1990-01-11 | 1994-06-29 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3281145B2 (ja) * | 1993-10-28 | 2002-05-13 | 株式会社東芝 | Ｇｔｏサイリスタ |
-
1996
- 1996-09-27 US US08/720,017 patent/US5883403A/en not_active Expired - Fee Related
- 1996-09-30 CA CA002186796A patent/CA2186796C/en not_active Expired - Fee Related
- 1996-09-30 EP EP96115659A patent/EP0767500A3/en not_active Withdrawn
- 1996-10-02 KR KR1019960043706A patent/KR970063421A/ko not_active Application Discontinuation
- 1996-10-03 CN CN96113081A patent/CN1150337A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111954926A (zh) * | 2018-04-11 | 2020-11-17 | 三菱电机株式会社 | 半导体装置、半导体晶片及半导体装置的制造方法 |
| CN111954926B (zh) * | 2018-04-11 | 2024-04-30 | 三菱电机株式会社 | 半导体装置、半导体晶片及半导体装置的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2186796C (en) | 2001-01-02 |
| US5883403A (en) | 1999-03-16 |
| EP0767500A2 (en) | 1997-04-09 |
| CA2186796A1 (en) | 1997-04-04 |
| KR970063421A (ko) | 1997-09-12 |
| EP0767500A3 (en) | 1999-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1150337A (zh) | 功率半导体器件 | |
| US20100009551A1 (en) | Semiconductor device and method for manufacturing the same | |
| CN100423287C (zh) | 反向导通型半导体元件及其制造方法 | |
| US7768101B2 (en) | Semiconductor device having an insulated gate bipolar transistor and a free wheel diode | |
| CN101393914B (zh) | 具有二极管和igbt的半导体器件 | |
| US8829519B2 (en) | Semiconductor device | |
| CA1160359A (en) | Reducing the reverse recovery charge of thyristors by nuclear irradiation | |
| JP2006332127A (ja) | 電力用半導体装置 | |
| EP0614231A2 (en) | PN junction and method of manufacturing the same | |
| JP2000323488A (ja) | ダイオードおよびその製造方法 | |
| CN1819260A (zh) | 半导体装置 | |
| US7838970B2 (en) | Semiconductor component with high concentration doped zone embedded in emitter region | |
| JPH06350110A (ja) | 高速パワーダイオード及びその製造方法 | |
| US4961099A (en) | High-power GTO thyristor and also a method for its manufacture | |
| JP2851026B2 (ja) | 高速ダイオード | |
| US5491351A (en) | Gate turn-off thyristor | |
| JP4001249B2 (ja) | 高ブロッキング電圧用ゲート・ターンオフ・サイリスタ | |
| WO2000016408A1 (fr) | Dispositif a semiconducteur et son procede de fabrication | |
| WO2000016406A1 (fr) | Dispositif semi-conducteur | |
| US7705369B2 (en) | High-voltage diode with optimized turn-off method and corresponding optimization method | |
| JPH09237904A (ja) | 半導体装置及びその製造方法 | |
| CN1155098C (zh) | 双向可控的可控硅 | |
| WO2021145079A1 (ja) | 半導体装置 | |
| JP3239714B2 (ja) | 半導体装置 | |
| JPH07202226A (ja) | 電力半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |