CN111954926B - 半导体装置、半导体晶片及半导体装置的制造方法 - Google Patents

半导体装置、半导体晶片及半导体装置的制造方法 Download PDF

Info

Publication number
CN111954926B
CN111954926B CN201880092140.2A CN201880092140A CN111954926B CN 111954926 B CN111954926 B CN 111954926B CN 201880092140 A CN201880092140 A CN 201880092140A CN 111954926 B CN111954926 B CN 111954926B
Authority
CN
China
Prior art keywords
layer
measurement
crystal defect
semiconductor device
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880092140.2A
Other languages
English (en)
Other versions
CN111954926A (zh
Inventor
田渕慎一
阿多保夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN111954926A publication Critical patent/CN111954926A/zh
Application granted granted Critical
Publication of CN111954926B publication Critical patent/CN111954926B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H01L21/2215—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明所涉及的半导体装置具有：半导体基板，其具有主电流流过的有效区域和包围有效区域的无效区域；上表面电极层，其设置于半导体基板的上表面；以及背面电极层，其设置于半导体基板的背面，半导体基板具有：寿命控制层，其设置于有效区域，该寿命控制层与周围相比晶体缺陷密度较高；测定层，其设置于无效区域的上表面侧；以及晶体缺陷层，其设置于无效区域，该晶体缺陷层与周围相比晶体缺陷密度高，上表面电极层具有在测定层之上设置的多个测定用电极，测定层至少在设置多个测定用电极的部分具有导电层，从与半导体基板的上表面垂直的方向观察，晶体缺陷层设置于多个测定用电极之间。

Description

半导体装置、半导体晶片及半导体装置的制造方法
技术领域
本发明涉及半导体装置、半导体晶片及半导体装置的制造方法。
背景技术
在专利文献1中，公开了能够直接对产品用晶片的载流子寿命进行评价的寿命评价用TEG(Test Element Group)以及评价方法。在专利文献1的评价方法中，对通过实物TEG的测量以及模拟而分别得到的导通电压值彼此进行比较，对寿命值进行推测。
专利文献1：日本特开平10-178079号公报
发明内容
在制造半导体装置时，有时在晶片之上形成用于进行产品管理的多种多样的监视装置。另外，载流子的寿命通常是与功率器件的各种特性相关的重要要素。这里，当在制造工艺的最后工序中进行寿命评价的情况下，存在难以迅速反馈的问题。另外，通常作为寿命的评价方法，有时对将多个制造参数合计后的某个特性值或者代替值进行测定。在该情况下，有可能难以提高评价精度。
就专利文献1的TEG而言，能够对寿命控制层本身的特性进行测定。但是，由于在专利文献1中对产品本身进行加工，因此有可能对产品的特性产生影响。另外，由于通过模拟得到寿命值，因此有可能在判明结果之前需要时间。因此，有可能难以作为量产产品的特性检查进行使用。另外，在希望容易地实施质子照射深度的管理的情况下，有可能不适合。
本发明就是为了解决上述问题而提出的，其目的在于，得到能够容易地对寿命控制层的深度进行判定的半导体装置、半导体晶片以及半导体装置的制造方法。
本发明所涉及的半导体装置具有：半导体基板，其具有主电流流过的有效区域和包围该有效区域的无效区域；上表面电极层，其设置于该半导体基板的上表面；以及背面电极层，其设置于该半导体基板的背面，该半导体基板具有：寿命控制层，其设置于该有效区域，该寿命控制层与周围相比晶体缺陷密度高；测定层，其设置于该无效区域的上表面侧；以及晶体缺陷层，其设置于该无效区域，该晶体缺陷层与周围相比晶体缺陷密度高，该上表面电极层具有在该测定层之上设置的多个测定用电极，该测定层至少在设置该多个测定用电极的部分具有导电层，从与该半导体基板的上表面垂直的方向观察、该晶体缺陷层设置于该多个测定用电极之间。
本发明所涉及的半导体装置的制造方法，在半导体基板形成主电流流过的有效区域、和包围该有效区域且在上表面侧形成有测定层的无效区域，在该测定层之上形成多个测定用电极，在该半导体基板的上表面形成上表面电极层，在该半导体基板的背面形成背面电极层，在该上表面电极层之上形成掩模，就该掩模从该半导体基板的上表面算起的高度而言，在该测定层之上的高度比在该有效区域之上的高度高，从该掩模之上照射质子，在该有效区域形成寿命控制层，从与该半导体基板的上表面垂直的方向观察、在该多个测定用电极之间形成晶体缺陷层，去除该掩模，对照射质子后的该多个测定用电极之间的电阻值进行测定，在该测定层至少在设置有该多个测定用电极的部分形成导电层。
发明的效果
就本发明所涉及的半导体装置而言，能够使用多个测定用电极对测定层的电阻值或者电流值进行测定。另外，质子注入例如以在寿命控制层形成于目标深度时在测定层形成晶体缺陷层的方式实施。如果在测定层设置晶体缺陷层，则测定层的电阻值或者电流值发生变动。因此，能够根据测定层的电阻值或者电流值容易地对寿命控制层的深度进行判定。
在本发明所涉及的半导体装置的制造方法中，通过从掩模之上照射质子，在有效区域形成寿命控制层，在无效区域中的例如测定层形成晶体缺陷层。如果在测定层设置晶体缺陷层，则测定层的电阻值或者电流值发生变动。因此，通过使用多个测定用电极对测定层的电阻值或者电流值进行测定，从而能够容易地对寿命控制层的深度进行判定。
附图说明
图1是实施方式1所涉及的半导体装置的剖面图。
图2是说明实施方式1所涉及的半导体装置的制造方法的剖面图。
图3是表示寿命控制层形成得比目标深度浅的状态的图。
图4是实施方式1的变形例所涉及的半导体晶片的俯视图。
图5是实施方式2所涉及的半导体装置的剖面图。
图6是实施方式3所涉及的半导体装置的剖面图。
图7是实施方式3的变形例所涉及的半导体装置的剖面图。
具体实施方式
参照附图，对本发明的实施方式所涉及的半导体装置、半导体晶片以及半导体装置的制造方法进行说明。对于相同或者对应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1是实施方式1所涉及的半导体装置100的剖面图。半导体装置100具有半导体基板10、在半导体基板10的上表面设置的上表面电极层40、以及在半导体基板10的背面设置的背面电极层46。半导体基板10具有主电流流过的有效区域10c和包围有效区域10c的无效区域10d。
有效区域10c是具有有助于通电的电路元件的区域。在有效区域10c设置IGBT(Insulated Gate Bipolar Transistor)区域10a和二极管区域10b。半导体装置100是RC(Reverse-conducting)-IGBT。
无效区域10d是除了有效区域10c以外的区域，不形成电路元件。无效区域10d也可以是切割线区域。
在IGBT区域10a，在半导体基板10的上表面侧设置n型的漂移层16。在漂移层16的上表面侧设置n型的载流子蓄积层18。在载流子蓄积层18的上表面侧设置p型的基极层20。在基极层20的上表面侧设置p型的扩散层28。在本实施方式中，n型是第1导电型，p型是第2导电型。不限于此，也可以是p型为第1导电型，n型为第2导电型。
在扩散层28的两侧设置栅极电极24。栅极电极24埋入半导体基板10。栅极电极24从半导体基板10的上表面露出。另外，栅极电极24延伸至与漂移层16和载流子蓄积层18的界面相比的下方。栅极电极24被栅极绝缘膜22覆盖。在各个栅极电极24的两侧设置n型的发射极层26。扩散层28隔着基极层20被发射极层26夹着。
在半导体基板10的背面侧设置n型的缓冲层14。在缓冲层14的背面侧设置集电极层12。
在二极管区域10b，半导体基板10的上表面侧的构造除了未设置发射极层26以外，与IGBT区域10a相同。在二极管区域10b，基极层20相当于阳极。另外，在二极管区域10b，半导体基板10的背面侧的构造除了未设置集电极层12以外，与IGBT区域10a相同。在二极管区域10b，缓冲层14相当于阴极。
在无效区域10d，在半导体基板10的上表面侧设置作为n型的半导体层的漂移层16。在漂移层16的上表面侧形成p型的导电层28d。导电层28d是与扩散层28相同的层。在无效区域10d设置用于对后述的寿命控制层50的深度进行判定的测定层30。测定层30设置于无效区域10d的上表面侧。测定层30包含第1测定层31和第2测定层32。另外，在本实施方式中，第1测定层31和第2测定层32是导电层28d。
在无效区域10d，半导体基板10的背面侧的构造与二极管区域10b相同。
在有效区域10c，在栅极电极24之上设置绝缘层39。另外，上表面电极层40在有效区域10c具有在半导体基板10的上表面以及绝缘层39之上设置的发射极电极42。另外，上表面电极层40具有在测定层30之上设置的多个测定用电极44。在第1测定层31之上设置2个测定用电极44。同样地，在第2测定层32之上设置2个测定用电极44。
另外，在有效区域10c中的二极管区域10b设置寿命控制层50。寿命控制层50与周围相比晶体缺陷密度高。寿命控制层50也可以设为与漂移层16的除了寿命控制层50以外的部分相比晶体缺陷密度高。
寿命控制层50是为了改善RC-IGBT的二极管特性而形成的。寿命控制层50是诱发晶体缺陷的层，以使载流子再结合来抑制寿命。寿命控制层50通过照射带电粒子等而形成。寿命控制层50设置于漂移层16。另外，优选为，在形成有RC-IGBT的表面构造的情况下，寿命控制层50仅形成于与二极管区域10b的表面构造相比深的部分。表面构造包含载流子蓄积层18、基极层20、栅极绝缘膜22、栅极电极24、发射极层26、扩散层28、绝缘层39。寿命控制层50也可以形成于与阳极的界面附近即栅极电极24的下端附近。
在无效区域10d设置晶体缺陷层。晶体缺陷层包含：第1晶体缺陷层51，其设置在第1测定层31；以及第2晶体缺陷层52，其设置在第2测定层32的正下方。即，晶体缺陷层设置于第1测定层31，而不设置于第2测定层32。另外，从与半导体基板10的上表面垂直的方向观察，第1晶体缺陷层51和第2晶体缺陷层52分别设置于多个测定用电极44之间。
第1晶体缺陷层51和第2晶体缺陷层52与周围相比晶体缺陷密度高。第1晶体缺陷层51也可以设为与第1测定层31中的除了第1晶体缺陷层51以外的部分相比晶体缺陷密度高。第2晶体缺陷层52也可以设为与漂移层16中的除了第2晶体缺陷层52以外的部分相比晶体缺陷密度高。如后所述，第1晶体缺陷层51和第2晶体缺陷层52在与寿命控制层50相同的工序中形成。第1晶体缺陷层51和第2晶体缺陷层52与寿命控制层50相比设置于上方。
下面，说明半导体装置100的制造方法。图2是说明实施方式1所涉及的半导体装置100的制造方法的剖面图。首先，在半导体基板10形成有效区域10c以及在上表面侧形成了测定层30的无效区域10d。接下来，在半导体基板10的上表面形成上表面电极层40。此时，在测定层30之上形成多个测定用电极44。
接下来，对测定用电极44之间的电阻值进行测定。此时，对第1测定层31之上的测定用电极44之间的电阻值和第2测定层32之上的测定用电极44之间的电阻值进行测定。由此，得到照射质子前的第1测定层31以及第2测定层32的电阻值。这里测定的电阻值例如是第1测定层31以及第2测定层32的薄层电阻。另外，也可以对照射质子前的第1测定层31以及第2测定层32的电流值进行测定。
接下来，在上表面电极层40之上形成掩模82。掩模82是质子照射用的照射掩模。这里，在上表面电极层40与掩模82之间设置遮蔽板80。遮蔽板80也被称为吸收器。通过遮蔽板80对质子的射程进行调节。
掩模82越厚，则因照射质子而诱发晶体缺陷的区域形成于半导体基板10的越浅的位置。因此，在二极管区域10b将掩模82形成得薄，该二极管区域10b在与漂移层16中的表面构造相比的下方形成寿命控制层50。另外，在无效区域10d将掩模82形成得厚，该无效区域10d在与寿命控制层50相比靠近半导体基板10的上表面的位置形成晶体缺陷层。即，就掩模82的从半导体基板10的上表面算起的高度而言，在测定层30之上的高度比在二极管区域10b之上的高度高。同样地，在不形成寿命控制层50的IGBT区域10a，将掩模82形成得厚。
IGBT区域10a与二极管区域10b的掩模82的厚度差T3以在二极管区域10b的目标深度形成寿命控制层50而在IGBT区域不形成寿命控制层50的方式进行设定。
另外，在掩模82上，在第1晶体缺陷层51的正上方的位置设置凹部82a，在第2晶体缺陷层52的正上方的位置设置凹部82b。凹部82a的深度是T1，凹部82b的深度是比T1大的T2。掩模82的厚度差T3-T1以使得在寿命控制层50形成于目标深度时在第1测定层31形成第1晶体缺陷层51的方式进行设定。另外，掩模82的厚度差T2-T1以使得在第1测定层31形成第1晶体缺陷层51时在第2测定层32的下方形成第2晶体缺陷层52的方式进行设定。
接下来，从掩模82上方照射质子。被照射的质子破坏半导体基板10的晶体。由此诱发晶体缺陷。此时，在二极管区域10b形成寿命控制层50。另外，从与半导体基板10的上表面垂直的方向观察，在与凹部82a、82b重叠的位置形成第1晶体缺陷层51和第2晶体缺陷层52。即，从与半导体基板10的上表面垂直的方向观察，在多个测定用电极44之间形成晶体缺陷层。
如上所述，在本实施方式中，通过使用具有凹凸的掩模82，质子的照射深度根据位置而改变。由此，能够将本来在比表面构造深的部分形成的寿命控制层50作为第1晶体缺陷层51以及第2晶体缺陷层52而形成于半导体基板10的表面附近。
另外，由于凹部82a、82b的深度差T2-T1，在第1测定层31形成第1晶体缺陷层51，在第2测定层32下方形成第2晶体缺陷层52。即，第2晶体缺陷层52形成于比第1晶体缺陷层51深的位置。
接下来，去除掩模82。接下来，对多个测定用电极44之间的电阻值进行测定。由此，得到照射质子后的第1测定层31以及第2测定层32的电阻值。另外，也可以对照射质子后的第1测定层31以及第2测定层32的电流值进行测定。
接下来，进行寿命控制层50的深度的判定。使用图2、3，对寿命控制层50的深度的判定方法进行说明。首先，对多个测定用电极44之间的照射质子前的电阻值和照射质子后的电阻值进行比较。图2表示在目标深度成功地形成了寿命控制层50的状态。此时，在第1测定层31形成晶体缺陷层，在第2测定层32不形成晶体缺陷层。因此，如果在照射质子前后对第1测定层31、第2测定层32的电阻值进行比较，则第1测定层31的测定值发生变动，第2测定层32的测定值不发生变动。
图3是表示寿命控制层50形成得比目标深度浅的状态的图。此时，寿命控制层50例如形成于载流子蓄积层18。另外，在无效区域10d，晶体缺陷层也形成于比图2所示的情况浅的位置。因此，第1晶体缺陷层51不形成于半导体基板10。另外，第2晶体缺陷层52例如形成于第2测定层32。因此，如果在照射质子前后对第1测定层31、第2测定层32的电阻值进行比较，则第1测定层31的测定值不发生变动，第2测定层32的测定值发生变动。
另外，在寿命控制层50形成得比目标深度深的情况下，在无效区域10d，晶体缺陷层也形成于比图2所示的情况深的位置。因此，第1晶体缺陷层51和第2晶体缺陷层52形成于漂移层16。即，在第1测定层31和第2测定层32不形成晶体缺陷层。因此，如果在照射质子前后对第1测定层31、第2测定层32的电阻值进行比较，则第1测定层31和第2测定层32的测定值均不发生变动。
即，在第1测定层31的测定值发生了变动的情况下，判定为寿命控制层50形成于目标深度。另外，在第2测定层32的测定值发生了变动的情况下，判定为寿命控制层50形成得比目标深度浅。另外，在第1测定层31和第2测定层32的测定值均未发生变动的情况下，判定为寿命控制层50形成得比目标深度深。
与寿命控制层50的深度的判定结果相应地，进行向质子照射条件的反馈或者元件的过程中筛选(in-process screening)。这样，在本实施方式中，仅通过对照射质子前后的电阻值或者电流值进行测定，就能够确认是否在目标深度成功地形成了寿命控制层50。
接下来，在半导体基板10的背面形成背面电极层46。此外，也可以在形成寿命控制层50之前形成背面电极层46。
如上所述，在本实施方式中，能够容易地实施从晶片表面的质子照射深度精度的管理。另外，由于能够在照射质子之后立即对寿命控制层50的深度进行判定，因此能够迅速地对判断结果进行反馈。因此，能够容易地实现元件的过程中筛选和向照射条件的反馈。
另外，在本实施方式中，在即将进行质子照射之前以及刚刚进行质子照射之后对电阻值或者电流值进行测定。因此，能够仅对质子照射的影响进行判定。因此，能够提高评价精度。
作为本实施方式的变形例，寿命控制层50也可以形成于IGBT区域10a。另外，半导体装置100不限于RC-IGBT，也可以是IGBT、二极管等纵型的半导体装置，在制造工序中包含质子照射工序。
另外，寿命控制层50并不限于照射质子，也可以通过氦粒子照射、电子射线照射等而形成。
另外，在本实施方式中，测定层30的厚度与扩散层28的厚度相同。不限于此，也可以以使得当照射深度在目标范围内时第1晶体缺陷层51形成于第1测定层31、当照射深度在目标范围外时第1晶体缺陷层51不形成于第1测定层31的方式，对第1测定层31的厚度进行设定。另外，导电层28d不限于与扩散层28相同的层，只要是能够通过测定用电极44对电阻值或者电流值进行测定的层即可。
另外，半导体装置100也可以仅具有第1测定层31和第2测定层32中的一个。例如，在作为测定层30仅设置第1测定层31的情况下，能够根据第1测定层31的电阻值是否发生变动来判定寿命控制层50是否形成于目标深度。
另外，在预先知道在测定层30形成有晶体缺陷层的情况下的电阻值或者在测定层30未形成晶体缺陷层的情况下的电阻值的情况下，也可以仅在照射质子后进行电阻值的测定。在该情况下，通过对预先知道的电阻值与测定值进行比较，从而能够对寿命控制层50是否形成于目标深度进行判定。
另外，半导体基板10也可以由宽带隙半导体形成。宽带隙半导体例如是碳化硅、氮化镓类材料或者金刚石。由此，能够提高半导体装置100的耐电压性以及容许电流密度，能够使半导体装置100小型化。因此，能够确保本实施方式所示的无效区域10d。
图4是实施方式1的变形例所涉及的半导体晶片101的俯视图。在半导体晶片101形成有多个半导体装置100。即，形成于半导体晶片101的、成为芯片中测定点的半导体装置100例如图4所示那样配置。通过在半导体晶片101之上配置多个测定点，能够掌握质子照射深度的晶片平面内的偏差。由此，能够实现更精细的向质子照射条件的反馈。
在半导体晶片101之上形成的测定点的数量以及配置也可以与所需的质子照射深度的管理精度相应地进行变更。此外，也可以针对在半导体晶片101之上形成的每个芯片配置测定点。由此，能够将各芯片的特性与质子照射的偏差相关联。
这些变形能够适当地应用于下面的实施方式所涉及的半导体装置、半导体晶片以及半导体装置的制造方法。此外，由于下面的实施方式所涉及的半导体装置、半导体晶片以及半导体装置的制造方法与实施方式1的共同点多，因此以与实施方式1的不同点为中心进行说明。
实施方式2.
图5是实施方式2所涉及的半导体装置200的剖面图。就半导体装置200而言，无效区域210d的构造与实施方式1不同。除此之外与实施方式1相同。此外，在图5中，为了方便，图示了在制造工序中使用的遮蔽板80和掩模282。
在无效区域210d的上表面侧设置测定层230。测定层230包含第1测定层31、第2测定层32和第3测定层233。另外，第1测定层31、第2测定层32和第3测定层233是导电层28d。
在无效区域210d设置的晶体缺陷层包含：第1晶体缺陷层51，其设置在第1测定层31；以及第2晶体缺陷层52，其设置在第2测定层32的正下方。在第3测定层233或者第3测定层233的正下方不设置晶体缺陷层。
接下来，说明半导体装置200的制造方法。在本实施方式中，在形成了上表面电极层40后，对第1测定层31、第2测定层32以及第3测定层233之上的测定用电极44之间的电阻值进行测定。由此，得到照射质子前的第1测定层31、第2测定层32以及第3测定层233的电阻值。
接下来，在上表面电极层40之上形成掩模282。在掩模282，在第1晶体缺陷层51的正上方的位置设置凹部282a，在第2晶体缺陷层52的正上方的位置设置凹部282b。并且，在掩模282，从与半导体基板10的上表面垂直的方向观察，在第3测定层233之上的测定用电极44之间的位置设置凹部282c。
凹部282a的深度是T4，凹部282b的深度是比T4大的T5。另外，凹部282c的深度是比T4小的T6。深度T4、T5的决定方法与实施方式1中的深度T1、T2的决定方法相同。另外，设定掩模282的厚度差T4-T6，以使得在第1测定层31形成了第1晶体缺陷层51时，向与凹部282c重叠的位置的质子照射深度比半导体基板10的上表面浅。
接下来，从掩模282之上照射质子。由此，与实施方式1同样地，在二极管区域10b形成寿命控制层50。另外，在第1测定层31形成第1晶体缺陷层51，在第2测定层32下方形成第2晶体缺陷层52。另外，由于凹部282a、282c的深度差T4-T6，在第3测定层233以及第3测定层233的正下方没有形成晶体缺陷层。
接下来，去除掩模282，对多个测定用电极44之间的电阻值进行测定。由此，得到照射质子后的第1测定层31、第2测定层32以及第3测定层233的电阻值。
接下来，进行寿命控制层50的深度的判定。这里，与实施方式1同样地，对多个测定用电极44之间的照射质子前和照射质子后的电阻值进行比较。图5表示在目标深度成功地形成了寿命控制层50的状态。此时，与实施方式1相同，如果在照射质子前后对第1测定层31、第2测定层32的电阻值进行比较，则第1测定层31的测定值发生变动，第2测定层32的测定值不发生变动。另外，由于在测定前后在第3测定层233没有形成晶体缺陷层，因此第3测定层233的测定值不发生变动。
接下来，考虑寿命控制层50形成得比目标深度浅的情况。此时，寿命控制层50例如形成于载流子蓄积层18。另外，晶体缺陷层仅形成于第2测定层32。因此，在照射质子前后，第1测定层31以及第3测定层233的测定值不发生变动，第2测定层32的测定值发生变动。
另外，考虑寿命控制层50形成得比目标深度深的情况。此时，晶体缺陷层没有形成于第1测定层31和第2测定层32，而是形成于第3测定层233。因此，如果在照射质子前后对电阻值进行比较，则第1测定层31和第2测定层32的测定值不发生变动，而第3测定层233的测定值发生变动。
即，在第1测定层31的测定值发生了变动的情况下，判定为寿命控制层50形成于目标深度。另外，在第2测定层32的测定值发生了变动的情况下，判定为寿命控制层50形成得比目标深度浅。另外，在第3测定层233的测定值发生了变动的情况下，判定为寿命控制层50形成得比目标深度深。
在本实施方式中，能够容易地对寿命控制层50相对于目标深度是深还是浅进行判定。特别是，在寿命控制层50形成得比目标深度深的情况下，第3测定层233的测定值发生变动，从而能够更准确地对照射深度进行判定。
这里，还考虑在第1测定层31、第2测定层32、第3测定层233中的多个测定层，照射质子前后的测定值发生变动。在该情况下，可以根据在照射质子前后测定值发生最大变动的测定层而对寿命控制层50的深度进行判定。另外，例如，在第1测定层31和第2测定层32的测定值均发生了变动的情况下，能够判定为寿命控制层50位于图2以及图3所示的位置的中间。
在本实施方式中，在无效区域210d设置了3个测定层30。不限于此，也可以在无效区域210d设置大于或等于4个的测定层30。此时，不仅能够将测定层30单纯地用于检查规格合格与否的判定，还能够用于对寿命控制层50的深度进行详细调查。
实施方式3.
图6是实施方式3所涉及的半导体装置300的剖面图。在本实施方式中，测定层330的构造与实施方式1不同。除此以外与实施方式1相同。测定层330包含第1测定层331和第2测定层332。在无效区域310d，在漂移层16的上表面侧设置p型的导电层328d。第1测定层331包含：在两端设置的导电层328d、和漂移层16中的被导电层328d夹着的部分16a。同样地，第2测定层332包含：在两端设置的导电层328d、和漂移层16中的被导电层328d夹着的部分16a。
另外，与实施方式1同样地，在第1测定层331形成第1晶体缺陷层351。第1晶体缺陷层351形成于第1测定层331中的被导电层328d夹着的部分16a。另外，在第2测定层332的正下方形成第2晶体缺陷层352。第2晶体缺陷层352形成于第2测定层332中的被导电层328d夹着的部分16a的正下方。
在第1测定层331，多个测定用电极44分别设置于两端部的导电层328d之上。同样地，在第2测定层332，多个测定用电极44分别设置于两端部的导电层328d之上。
在本实施方式中，在各个测定层330形成pnp图案。由多个测定用电极44测定的对象不是薄层电阻，而是测定用电极44之间的漏电流。确认在照射质子前后测定值是否发生变动的步骤与实施方式1相同。在本实施方式中，也能够容易地对寿命控制层50的深度进行判定。
作为本实施方式的变形例，测定层330不限于图6所示的构造，只要至少在设置多个测定用电极44的部分具有导电层328d即可。例如，导电层328d也可以设置于除了测定层330的两端以外的部分。
图7是实施方式3的变形例所涉及的半导体装置400的剖面图。在无效区域410d形成测定层430。测定层430包含第1测定层331、第2测定层332和第3测定层433。第3测定层433包含：在两端设置的导电层328d、和漂移层16中的被导电层328d夹着的部分16a。另外，在与第3测定层433重叠的位置不设置晶体缺陷层。
确认在照射质子前后测定值是否发生变动的步骤与实施方式2相同。在半导体装置400，也能够容易地对寿命控制层50的深度进行判定。此外，也可以将各实施方式中说明的技术特征适当地组合使用。
标号的说明
100、200、300、400半导体装置，101半导体晶片，10半导体基板，10c有效区域，10d、210d、310d、410d无效区域，14缓冲层，16漂移层，20基极层，28扩散层，28d、328d导电层，30、230、330、430测定层，31、331第1测定层，32、332第2测定层，233、433第3测定层，40上表面电极层，44测定用电极，46背面电极层，50寿命控制层，51第1晶体缺陷层，52第2晶体缺陷层，82、282掩模。

Claims (14)

1.一种半导体装置，其特征在于，具有：
半导体基板，其具有主电流流过的有效区域和包围所述有效区域的无效区域；
上表面电极层，其设置于所述半导体基板的上表面；以及
背面电极层，其设置于所述半导体基板的背面，
所述半导体基板具有：
寿命控制层，其设置于所述有效区域，该寿命控制层与其相邻的周围的层相比晶体缺陷密度高；
测定层，其设置于所述无效区域的上表面侧；以及
晶体缺陷层，其设置于所述无效区域，该晶体缺陷层与其相邻的周围的层相比晶体缺陷密度高，
所述上表面电极层具有在所述测定层之上设置的多个测定用电极，
所述测定层至少在设置所述多个测定用电极的部分具有导电层，
从与所述半导体基板的上表面垂直的方向观察，所述晶体缺陷层设置于所述多个测定用电极之间。
2.根据权利要求1所述的半导体装置，其特征在于，
所述晶体缺陷层与所述寿命控制层相比设置于上方。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述晶体缺陷层设置于所述测定层。
4.根据权利要求1或2所述的半导体装置，其特征在于，
所述测定层包含第1测定层和第2测定层，
所述晶体缺陷层设置于所述第1测定层，不设置于所述第2测定层。
5.根据权利要求1或2所述的半导体装置，其特征在于，
所述测定层包含第1测定层和第2测定层，
所述晶体缺陷层包含：
第1晶体缺陷层，其设置于所述第1测定层；以及
第2晶体缺陷层，其设置于所述第2测定层的正下方。
6.根据权利要求1或2所述的半导体装置，其特征在于，
所述测定层包含第1测定层、第2测定层和第3测定层，
所述晶体缺陷层包含：
第1晶体缺陷层，其设置于所述第1测定层；以及
第2晶体缺陷层，其设置于所述第2测定层的正下方。
7.根据权利要求1或2所述的半导体装置，其特征在于，
所述导电层形成于第1导电型的半导体层的上表面侧，是第2导电型，
所述测定层包含：在两端设置的所述导电层、和所述半导体层中的被所述导电层夹着的部分。
8.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体基板具有：
第1导电型的阴极，其设置于背面侧；
所述第1导电型的漂移层，其设置于上表面侧；以及
第2导电型的阳极，其设置于所述漂移层的上表面侧，
所述寿命控制层设置于所述漂移层。
9.根据权利要求8所述的半导体装置，其特征在于，
具有在所述阳极的上表面侧设置的所述第2导电型的扩散层，
所述导电层是与所述扩散层相同的层。
10.根据权利要求1或2所述的半导体装置，其特征在于，
所述半导体基板由宽带隙半导体形成。
11.根据权利要求10所述的半导体装置，其特征在于，
所述宽带隙半导体是碳化硅、氮化镓类材料或者金刚石。
12.一种半导体晶片，其特征在于，
其形成有多个权利要求1至11中任一项所述的半导体装置。
13.一种半导体装置的制造方法，其特征在于，
在半导体基板形成主电流流过的有效区域和包围所述有效区域且在上表面侧形成了测定层的无效区域，
在所述测定层之上形成多个测定用电极，在所述半导体基板的上表面形成上表面电极层，
在所述半导体基板的背面形成背面电极层，
在所述上表面电极层之上形成掩模，就所述掩模从所述半导体基板的上表面算起的高度而言，在所述测定层之上的高度比在所述有效区域之上的高度高，
从所述掩模之上照射质子，在所述有效区域形成寿命控制层，从与所述半导体基板的上表面垂直的方向观察，在所述多个测定用电极之间形成晶体缺陷层，
去除所述掩模，对照射质子后的所述多个测定用电极之间的电阻值进行测定，
在所述测定层，至少在设置所述多个测定用电极的部分形成导电层。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，
在形成所述掩模之前，对所述多个测定用电极之间的照射质子前的电阻值进行测定，
对所述多个测定用电极之间的照射所述质子前的电阻值与照射所述质子后的电阻值进行比较。
CN201880092140.2A 2018-04-11 2018-04-11 半导体装置、半导体晶片及半导体装置的制造方法 Active CN111954926B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/015271 WO2019198182A1 (ja) 2018-04-11 2018-04-11 半導体装置、半導体ウエハおよび半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN111954926A CN111954926A (zh) 2020-11-17
CN111954926B true CN111954926B (zh) 2024-04-30

Family

ID=68164183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880092140.2A Active CN111954926B (zh) 2018-04-11 2018-04-11 半导体装置、半导体晶片及半导体装置的制造方法

Country Status (5)

Country Link
US (1) US11183387B2 (zh)
JP (1) JP7036198B2 (zh)
CN (1) CN111954926B (zh)
DE (1) DE112018007456B4 (zh)
WO (1) WO2019198182A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150337A (zh) * 1995-10-03 1997-05-21 株式会社日立制作所 功率半导体器件
CN101393937A (zh) * 2007-09-20 2009-03-25 三菱电机株式会社 半导体装置
JP2011134861A (ja) * 2009-12-24 2011-07-07 Toyota Motor Corp 半導体装置及びその製造方法
JP2012043891A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
CN103392224A (zh) * 2011-06-08 2013-11-13 丰田自动车株式会社 半导体装置及其制造方法
CN104685613A (zh) * 2012-10-02 2015-06-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN105932048A (zh) * 2015-02-27 2016-09-07 丰田自动车株式会社 半导体装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05206051A (ja) * 1992-01-29 1993-08-13 Toyota Autom Loom Works Ltd イオン注入モニター方法
JPH06318560A (ja) * 1993-05-07 1994-11-15 Nec Corp サーマウェーブ測定方法
JP3488599B2 (ja) 1996-10-17 2004-01-19 株式会社東芝 半導体装置
JP3696352B2 (ja) 1996-12-17 2005-09-14 三菱電機株式会社 ライフタイム評価用ｔｅｇ
JPH1154583A (ja) 1997-08-07 1999-02-26 Mitsubishi Electric Corp モニタ装置用パターンを有する半導体装置
JP2006229145A (ja) * 2005-02-21 2006-08-31 Oki Electric Ind Co Ltd 不純物の注入深さの監視方法
JP2008305859A (ja) * 2007-06-05 2008-12-18 Toyota Motor Corp キャリアライフタイムの測定方法
JP5436299B2 (ja) * 2010-03-29 2014-03-05 三菱電機株式会社 半導体装置の製造方法
JP5631038B2 (ja) * 2010-04-01 2014-11-26 三菱電機株式会社 半導体装置の製造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
DE112011105681B4 (de) * 2011-09-28 2015-10-15 Toyota Jidosha Kabushiki Kaisha Verfahren zur Herstellung einer Halbleitervorrichtung
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP2013201206A (ja) 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP6181597B2 (ja) * 2014-04-28 2017-08-16 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6222140B2 (ja) * 2015-03-04 2017-11-01 トヨタ自動車株式会社 半導体装置
WO2017047285A1 (ja) 2015-09-16 2017-03-23 富士電機株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1150337A (zh) * 1995-10-03 1997-05-21 株式会社日立制作所 功率半导体器件
CN101393937A (zh) * 2007-09-20 2009-03-25 三菱电机株式会社 半导体装置
JP2011134861A (ja) * 2009-12-24 2011-07-07 Toyota Motor Corp 半導体装置及びその製造方法
JP2012043891A (ja) * 2010-08-17 2012-03-01 Denso Corp 半導体装置
CN103392224A (zh) * 2011-06-08 2013-11-13 丰田自动车株式会社 半导体装置及其制造方法
CN104685613A (zh) * 2012-10-02 2015-06-03 三菱电机株式会社 半导体装置、半导体装置的制造方法
CN105932048A (zh) * 2015-02-27 2016-09-07 丰田自动车株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
JPWO2019198182A1 (ja) 2020-12-03
DE112018007456T5 (de) 2020-12-17
JP7036198B2 (ja) 2022-03-15
CN111954926A (zh) 2020-11-17
DE112018007456B4 (de) 2024-01-25
US20210166944A1 (en) 2021-06-03
US11183387B2 (en) 2021-11-23
WO2019198182A1 (ja) 2019-10-17

Similar Documents

Publication Publication Date Title
US8310028B2 (en) Semiconductor device with crystal defect and manufacturing method thereof
KR101766562B1 (ko) 탄화규소 반도체 장치의 제조 방법
US8178365B2 (en) Method of manufacturing semiconductor device
KR100909530B1 (ko) 테그패턴 및 그 패턴을 이용한 반도체소자 검사방법
CN104916586A (zh) 半导体装置的制造方法
CN111954926B (zh) 半导体装置、半导体晶片及半导体装置的制造方法
US20200135593A1 (en) Method of manufacturing semiconductor device
US10211293B2 (en) Semiconductor device and method for manufacturing the same
JP5719182B2 (ja) 絶縁ゲートバイポーラトランジスタの検査方法、製造方法、及びテスト回路
US20220367294A1 (en) Method of manufacturing silicon carbide semiconductor device
US4364010A (en) Semiconductor device with monitor pattern, and a method of monitoring device parameters
CN115360172A (zh) 碳化硅半导体装置的制造方法
JP6901669B2 (ja) ＰｉＮダイオードの検査方法及びＰｉＮダイオードの製造方法
JP5266899B2 (ja) 絶縁ゲート型バイポーラトランジスタの検査方法
US9306046B2 (en) Semiconductor device having a semiconductor element and a terminal connected to the semiconductor element
TW202238688A (zh) 製造半導體晶圓的方法
JPWO2018042585A1 (ja) 半導体装置の測定方法
Kohler Failure Analysis of AlGaN/GaN HEMTs in a Commercial Production Environment
JP2024034977A (ja) 半導体装置の製造方法
JP2022186274A (ja) 半導体装置の製造方法
JPH10135413A (ja) 半導体装置及びその評価方法
JPS6154260B2 (zh)
JPH06310586A (ja) 位置決め方法
JP2009218328A (ja) 縦型半導体装置とその製造方法、及び縦型半導体装置の結晶欠陥評価方法
KR20130065402A (ko) 에피 웨이퍼의 전기광학적 특성 측정용 패턴, 그것을 형성하는 방법 및 그것을 형성하기 위한 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant