JP2013201206A - 遮蔽板、半導体装置の製造方法、半導体装置 - Google Patents
遮蔽板、半導体装置の製造方法、半導体装置 Download PDFInfo
- Publication number
- JP2013201206A JP2013201206A JP2012067608A JP2012067608A JP2013201206A JP 2013201206 A JP2013201206 A JP 2013201206A JP 2012067608 A JP2012067608 A JP 2012067608A JP 2012067608 A JP2012067608 A JP 2012067608A JP 2013201206 A JP2013201206 A JP 2013201206A
- Authority
- JP
- Japan
- Prior art keywords
- shielding plate
- region
- semiconductor device
- semiconductor substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000002245 particle Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 8
- 239000002184 metal Substances 0.000 claims abstract description 8
- 239000011159 matrix material Substances 0.000 claims abstract description 7
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 10
- 239000003795 chemical substances by application Substances 0.000 claims description 5
- 230000002093 peripheral effect Effects 0.000 claims description 2
- 229920001296 polysiloxane Polymers 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 abstract 1
- 238000006731 degradation reaction Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 11
- 239000007767 bonding agent Substances 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- -1 hydrogen ions Chemical class 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000001678 irradiating effect Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/326—Application of electric currents or fields, e.g. for electroforming
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66136—PN junction diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】逆導通型絶縁ゲートバイポーラトランジスタにおいて、ダイオード素子の性能を向上させ、かつ、IGBT素子の性能を低下させない遮蔽板、該遮蔽板を使用する半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】実施形態に係る遮蔽板は、絶縁ゲートバイポーラトランジスタ及び逆導通用ダイオードから構成される半導体装置が形成された半導体基板に荷電粒子を打ち込みライフタイム制御層を形成する際に用いる遮蔽板であって、金属又はシリコン(Si)から構成され、複数の矩形の開口がマトリクス状に配置され、半導体基板に対して位置合わせを行うためのアライメントマークと、第1の領域と、第1の領域よりも厚みの薄い第2の領域と、を有し、遮蔽板を半導体基板に対して位置合わせした際に、第1の領域が絶縁ゲートバイポーラトランジスタを覆い、第2の領域が逆導通用ダイオードを覆う。
【選択図】図1
【解決手段】実施形態に係る遮蔽板は、絶縁ゲートバイポーラトランジスタ及び逆導通用ダイオードから構成される半導体装置が形成された半導体基板に荷電粒子を打ち込みライフタイム制御層を形成する際に用いる遮蔽板であって、金属又はシリコン(Si)から構成され、複数の矩形の開口がマトリクス状に配置され、半導体基板に対して位置合わせを行うためのアライメントマークと、第1の領域と、第1の領域よりも厚みの薄い第2の領域と、を有し、遮蔽板を半導体基板に対して位置合わせした際に、第1の領域が絶縁ゲートバイポーラトランジスタを覆い、第2の領域が逆導通用ダイオードを覆う。
【選択図】図1
Description
本発明の実施形態は、遮蔽板、半導体装置の製造方法及び半導体装置に関する。
バイポーラトランジスタにおけるオン時の低抵抗特性と、MOSFETにおける高速スイッチング動作特性とを兼ね備えた絶縁ゲートバイポーラトランジスタ(以下、IGBT素子と記載する)が種々の分野において使用されている。このIGBT素子は、インバータ回路等に使用される場合、逆導通用ダイオード(以下、ダイオード素子と記載する)と組み合わせて使用されることが多い。このIGBT素子とダイオード素子とを組み合わせた半導体装置は、通常、逆導通型絶縁ゲートバイポーラトランジスタと呼ばれる。
逆導通型絶縁ゲートバイポーラトランジスタでは、ダイオード素子が順バイアスから逆バイアスの切り替わる際の特性(リカバリ特性)を改善するために、ライフタイム制御層を形成することがある。このライフタイム制御層は、荷電粒子(例えば、水素イオンやヘリウムイオン)を半導体基板に照射したり、白金(Pt)を拡散することにより形成される。
例えば、ライフタイム制御層を形成する手法として、半導体基板上に金属層を形成した後、この金属層を選択的にエッチングして所望の位置に凹部を形成し、この凹部が形成された金属層をマスクとして荷電粒子を半導体基板に打ち込んでライフタイム制御層を形成することが提案されている。
しかしながら、従来の逆導通型絶縁ゲートバイポーラトランジスタでは、半導体基板全体に荷電粒子を照射したり、白金を拡散している。このため、ダイオード素子のみならず、IGBT素子にもライフタイム制御層が形成され、IGBT素子のON抵抗が増加してしまう。一方、ダイオード素子にライフタイム制御層を形成しない場合は、IGBT素子の性能を低下させることはないが、ダイオード素子の性能を向上させることができない。
以上のように、従来の逆導通型絶縁ゲートバイポーラトランジスタでは、ダイオード素子の性能を向上させ、かつ、IGBT素子の性能を低下させない手法が求められている。
本発明の実施形態は、逆導通型絶縁ゲートバイポーラトランジスタにおいて、ダイオード素子の性能を向上させ、かつ、IGBT素子の性能を低下させない遮蔽板、該遮蔽板を使用する半導体装置の製造方法及び半導体装置を提供することを目的とする。
実施形態に係る遮蔽板は、絶縁ゲートバイポーラトランジスタ及び逆導通用ダイオードから構成される半導体装置が形成された半導体基板に荷電粒子を打ち込みライフタイム制御層を形成する際に用いる遮蔽板であって、金属又はシリコン(Si)から構成され、複数の矩形の開口がマトリクス状に配置され、半導体基板に対して位置合わせを行うためのアライメントマークと、第1の領域と、第1の領域よりも厚みの薄い第2の領域と、を有し、遮蔽板を半導体基板に対して位置合わせした際に、第1の領域が絶縁ゲートバイポーラトランジスタを覆い、第2の領域が逆導通用ダイオードを覆う。
以下、図面を参照して、実施形態について詳細に説明する。
(第1の実施形態)
図1は、第1の実施形態に係る遮蔽板100の平面図である。遮蔽板100は、半導体基板(以下、ウェハと記載する)に形成された半導体装置(絶縁ゲートバイポーラトランジスタ(IGBT素子)と逆導通用ダイオード(ダイオード素子))とを組み合わせた逆導通型絶縁ゲートバイポーラトランジスタ)に荷電粒子(例えば、水素イオン、ヘリウムイオン)を打ち込みライフタイム制御層を形成する際に用いる。
(第1の実施形態)
図1は、第1の実施形態に係る遮蔽板100の平面図である。遮蔽板100は、半導体基板(以下、ウェハと記載する)に形成された半導体装置(絶縁ゲートバイポーラトランジスタ(IGBT素子)と逆導通用ダイオード(ダイオード素子))とを組み合わせた逆導通型絶縁ゲートバイポーラトランジスタ)に荷電粒子(例えば、水素イオン、ヘリウムイオン)を打ち込みライフタイム制御層を形成する際に用いる。
遮蔽板100は、金属(例えば、アルミニウム(Al)やステンレス鋼(SUS))、ニッケル(Ni)、タングステン(W)、モリブデン(Mo)、チタン(Ti)及びこれらの合金)又はシリコン(Si)などで構成される。遮蔽板100は、円形である。遮蔽板100の直径Dは、遮蔽対象であるウェハの直径と略同じである。遮蔽板100の周辺部には、ウェハと接合するための接合剤(仮止剤)103が塗布されている。なお、接合剤103を塗布する領域は、遮蔽板100の端面(エッジ)から1mm〜3mm(ミリメートル)とすることが好ましい。通常、ウェハの端面(エッジ)から数mm(通常、2mm程度)の領域には、半導体装置は形成しない。このため、接合剤103を塗布領域を、遮蔽板100の端面(エッジ)から、例えば、1mm〜3mmとすることで、ウェハに形成された半導体装置が接合剤103と接合することを防止できる。
また、遮蔽板100の端部には、位置合わせ用のアライメントマーク101,102が形成されている。図2は、アライメントマーク101の平面図である。なお、アライメントマーク102の構成は、アライメントマーク101と同じであるため重複した説明を省略する。図2に示すように、アライメントマーク101は、遮蔽板100に形成された4つの開口101A〜101Dを有する。開口101A〜101Dの形状は、それぞれ矩形であり、マトリクス状(格子状)に配置されている。
アライメントマーク101の4つの開口101A〜101Dに対応するウェハ上の位置には、4つの矩形上のマークM1〜M4が形成されている。マークM1〜M4は、開口101A〜101Dよりも大きさが若干小さい。マークM1〜M4は、開口101A〜101Dと同様にマトリクス状に配置されている。また、アライメントマーク102に対応するウェハ上の位置にも4つの矩形状のマークM1〜M4(図示せず)が形成されている。
アライメントマーク101,102の4つの開口を、ウェハに形成されたマークM1〜M4にそれぞれ合わせることにより、遮蔽板100がウェハに対して位置決めされる。このとき、上面視で、全てのマークM1〜M4が、それぞれアライメントマーク101の各開口101A〜101Dから見えるように位置合わせする(アライメントマーク102についても、アライメントマーク101と同様に位置合わせする)。なお、この第1の実施形態では、遮蔽板100にアライメントマークが2つ(101,102)形成されているが、アライメントマークの数は2つに限られない。また、アライメントマーク101,102を構成する開口101A〜101Dに透明な材料(例えば、ガラス)を嵌め込んでもよい。
図3(a)は、図1の領域Aの拡大平面図である。図3(b)は、図3(a)の線分(一点鎖線)X−Xにおける断面図である。図3に示すように、遮蔽板100は、厚みの厚い領域100Aと、領域100Aよりも厚みの薄い領域100Bとを有する。遮蔽板100の領域100Aの厚みT1は、荷電粒子が透過しない程度の厚みとなっている。また、遮蔽板100の領域100Bの厚みT2は、荷電粒子を透過させる程度の厚みとなっている。
図4は、遮蔽板100と、遮蔽対象であるウェハWとの一部断面図である。ウェハWには、複数の逆導通型絶縁ゲートバイポーラトランジスタが形成されており、IGBT素子が形成された領域X(以下、IGBT素子形成領域Xと称する)と、ダイオード素子が形成された領域Y(以下、ダイオード素子形成領域Yと称する)とを有する。
IGBT素子形成領域Xには、P+コレクタ層201、N+バッファ層202、N‐ドリフト層203、Pベース層204、N+エミッタ層205が同順に積層され、N+エミッタ層205、Pベース層204を貫通し、N‐ドリフト層203内にまで達するゲート電極206及びゲート絶縁膜207と、コレクタ電極Ec及びエミッタ電極Eeを有するIGBT素子が形成されている。
ダイオード素子形成領域Yには、N+コレクタ層211、N‐ベース層212、Pエミッタ層213、コレクタ電極Ec(カソード側)及びエミッタ電極Ee(アノード側)を有する逆導通用ダイオードが形成されている。
遮蔽板100のアライメントマーク101,102を、ウェハWに形成されているマークM1〜M4(図示せず)に各々位置合わせする。すると、図4に示すように、遮蔽板100の厚みの厚い領域100AがIGBT素子形成領域Xを覆い、遮蔽板100の厚み薄い領域100Bがダイオード素子形成領域Yを覆うように遮蔽板100がウェハWに対して位置決めされる。
この状態で、荷電粒子を遮蔽板100を介してウェハWへ照射する。すると、厚みの厚い領域100Aに覆われたIGBT素子形成領域Xには、荷電粒子Pが照射されない。一方、厚みの薄い領域100Bに覆われたダイオード素子形成領域Yには、荷電粒子Pが照射される。つまり、遮蔽板100でウェハWを覆うことにより、ダイオード素子形成領域Yにのみ荷電粒子を照射して、ライフタイム制御層Lを形成することができる。
(半導体装置の製造方法)
次に、図1〜図4を参照して説明した遮蔽板100を使用した逆導通型絶縁ゲートバイポーラトランジスタの製造方法について説明する。図5及び図6は、逆導通型絶縁ゲートバイポーラトランジスタの製造工程図である。以下、図5及び図6を参照して、逆導通型絶縁ゲートバイポーラトランジスタの製造工程について説明する。
次に、図1〜図4を参照して説明した遮蔽板100を使用した逆導通型絶縁ゲートバイポーラトランジスタの製造方法について説明する。図5及び図6は、逆導通型絶縁ゲートバイポーラトランジスタの製造工程図である。以下、図5及び図6を参照して、逆導通型絶縁ゲートバイポーラトランジスタの製造工程について説明する。
初めに、IGBT素子及びダイオード素子とを備えた逆導通型絶縁ゲートバイポーラトランジスタが形成されたウェハWを用意する。次に、遮蔽板100のアライメントマーク101,102と、ウェハWに形成されたマークMとを利用して、ウェハWに対して遮蔽板100を位置決めする(図5(a)参照)。
次に、ウェハWと遮蔽板100との間に空間を確保した状態で、遮蔽板100をウェハWに接合する(図5(b)参照)。
次に、遮蔽板100を介してウェハWへ荷電粒子Pを照射する(図6(a)参照)。荷電粒子Pは、厚みの薄い領域100Bを透過するが、厚みの厚い領域は透過しない。このため、ウェハWのダイオード素子が形成された領域にのみ荷電粒子Pが照射される。荷電粒子Pが照射されたダイオード素子には、所望の深さにライフタイム制御層Lが形成される(図6(b)参照)。
荷電粒子Pが停止する位置は、荷電粒子Pの加速電圧を調整することで制御できる。つまり、荷電粒子Pの加速電圧を調整することで、所望の深さにライフタイム制御層Lを形成することができる。なお、ライフタイム制御層Lを形成した後は、アニール処理(例えば、400℃、120分)を行うことが好ましい。
以上のように、この第1の実施形態に係る遮蔽板100は、アライメントマーク101,102を有し、このアライメントマーク101,102を対応するウェハのマークMに合わせることで、厚みの厚い領域100AがウェハのIGBT素子形成領域Xに、厚みの薄い領域100Bがウェハのダイオード素子形成領域Yに位置あわせされる。このため、ウェハのダイオード素子形成領域Yにのみ荷電粒子を照射することができ、ウェハのダイオード素子形成領域Yにライフタイム制御層Lを形成することができる。
また、遮蔽板100の端面(エッジ)から1mm〜3mmに仮止剤103を塗布しているので、ウェハに形成された半導体装置が接合剤103と接合することを防止することができる。
(第2の実施形態)
図7は、第2の実施形態に係る遮蔽板100C及びウェハWの断面図である。第1の実施形態では、遮蔽板100の領域101Bの厚みは、すべて同じであったが、図7に示す遮蔽板100Cのように、ダイオード素子形成領域Yを覆う領域100Bの厚みを異なる厚みとしてもよい。このように構成すれば、荷電粒子の照射深さ(侵入長)を変えて、異なる深さにライフタイム制御層Lを形成することができる。
図7は、第2の実施形態に係る遮蔽板100C及びウェハWの断面図である。第1の実施形態では、遮蔽板100の領域101Bの厚みは、すべて同じであったが、図7に示す遮蔽板100Cのように、ダイオード素子形成領域Yを覆う領域100Bの厚みを異なる厚みとしてもよい。このように構成すれば、荷電粒子の照射深さ(侵入長)を変えて、異なる深さにライフタイム制御層Lを形成することができる。
(第3の実施形態)
図8は、第3の実施形態に係る遮蔽板100及びウェハWの断面図である。第3の実施形態では、遮蔽板100を介してウェハWへ荷電粒子を照射して、ライフタイム制御層L1を形成した後、遮蔽板100に平板Zを重ね、さらに遮蔽板100及び平板Zを介してウェハWへ荷電粒子を照射して、ライフタイム制御層L2を形成している。このように構成すれば、平面内の同一位置において、異なる深さにライフタイム制御層L1,L2を形成することができる。
図8は、第3の実施形態に係る遮蔽板100及びウェハWの断面図である。第3の実施形態では、遮蔽板100を介してウェハWへ荷電粒子を照射して、ライフタイム制御層L1を形成した後、遮蔽板100に平板Zを重ね、さらに遮蔽板100及び平板Zを介してウェハWへ荷電粒子を照射して、ライフタイム制御層L2を形成している。このように構成すれば、平面内の同一位置において、異なる深さにライフタイム制御層L1,L2を形成することができる。
(第4の実施形態)
図9は、第4の実施形態に係る遮蔽板100D及びウェハWの断面図である。第4の実施形態では、遮蔽板100Dの領域100Aと領域100Bとを異なる材料で構成している。具体的には、IGBT素子形成領域Xを覆う領域100Aには、荷電粒子の遮蔽能力が高い重元素材料(例えば、タングステン(W))を使用し、ダイオード素子形成領域Yを覆う領域100Bには、荷電粒子の遮蔽能力が低い軽元素材料(例えば、アルミニウム(Al))を使用している。このように構成すれば、遮蔽板100Dの表面を凹凸のない平面とすることができる。このため、ウェハWの裏面を研削して、ウェハWを薄くする際の補強板として使用することができる。
図9は、第4の実施形態に係る遮蔽板100D及びウェハWの断面図である。第4の実施形態では、遮蔽板100Dの領域100Aと領域100Bとを異なる材料で構成している。具体的には、IGBT素子形成領域Xを覆う領域100Aには、荷電粒子の遮蔽能力が高い重元素材料(例えば、タングステン(W))を使用し、ダイオード素子形成領域Yを覆う領域100Bには、荷電粒子の遮蔽能力が低い軽元素材料(例えば、アルミニウム(Al))を使用している。このように構成すれば、遮蔽板100Dの表面を凹凸のない平面とすることができる。このため、ウェハWの裏面を研削して、ウェハWを薄くする際の補強板として使用することができる。
なお、遮蔽板100Bを研削補強用として用いる場合は、遮蔽板10B全体に接合剤(仮止剤)を塗布して貼付けを行う。また、荷電粒子の打ち込みは、接合剤(仮止剤)を(外周部を残して)除去した後、荷電粒子の打ち込む場合と、接合剤(仮止剤)を除去せずに残したまま、荷電粒子の打ち込む場合とがある。
(その他の実施形態)
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
以上のように、本発明のいくつかの実施形態について説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することを意図するものではない。上記実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を変更しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態や変形が、発明の範囲や要旨に含まれるのと同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
100,100C,100D…遮蔽板、101,102…アライメントマーク、101A-101D…開口、103…接合剤、D…直径、L…ライフタイム制御層、M…マーク、M1-M4…マーク、P…荷電粒子、W…ウェハX…IGBT素子領域、Y…ダイオード素子領域。
Claims (13)
- 絶縁ゲートバイポーラトランジスタ及び逆導通用ダイオードから構成される半導体装置が形成された半導体基板に荷電粒子を打ち込みライフタイム制御層を形成する際に用いる遮蔽板であって、
金属又はシリコンから構成され、複数の矩形の開口がマトリクス状に配置され、前記半導体基板に対して位置合わせを行うためのアライメントマークと、第1の領域と、前記第1の領域よりも厚みの薄い第2の領域と、を有し、
前記遮蔽板を前記半導体基板に対して位置合わせした際に、前記第1の領域が前記絶縁ゲートバイポーラトランジスタを覆い、前記第2の領域が前記逆導通用ダイオードを覆う遮蔽板。 - 第1,第2の半導体素子から構成される半導体装置が形成された半導体基板に荷電粒子を打ち込みライフタイム制御層を形成する際に用いる遮蔽板であって、
前記半導体基板に対して位置合わせを行うためのアライメントマークと、
第1の領域と、前記第1の領域よりも厚みの薄い第2の領域と、
を有し、
前記遮蔽板を前記半導体基板に対して位置合わせした際に、前記第1の領域が前記第1の半導体素子を覆い、前記第2の領域が前記第2の半導体素子を覆う遮蔽板。 - 前記アライメントマークは、複数の矩形の開口がマトリクス状に配置されている請求項2に記載の遮蔽板。
- 前記第1の半導体素子は、絶縁ゲートバイポーラトランジスタであり、前記第2の半導体素子は、逆導通用ダイオードである請求項2又は請求項3に記載の遮蔽板。
- 前記遮蔽板は、金属又はシリコンから構成される請求項2乃至請求項4のいずれかに記載の遮蔽板。
- 半導体基板に、第1,第2の半導体素子から構成される半導体装置を形成する工程と、
前記半導体基板に対して位置合わせを行うためのアライメントマークと、第1の領域と、前記第1の領域よりも厚みの薄い第2の領域と、を有する第1の遮蔽板を前記半導体基板に接合する工程と、
前記第1の遮蔽板を介して、前記半導体基板に荷電粒子を打ち込む工程と、
を有する半導体装置の製造方法。 - 前記アライメントマークは、複数の矩形の開口がマトリクス状に配置されている請求項6に記載の半導体装置の製造方法。
- 前記第1の遮蔽板と前記半導体基板との間に空間を確保した状態で、前記第1の遮蔽板を前記半導体基板に接合する請求項6又は請求項7に記載の半導体装置の製造方法。
- 前記第1の遮蔽板の周辺領域に仮止剤を塗布する工程をさらに備える請求項6乃至請求項8のいずれかに記載の半導体装置の製造方法。
- 前記荷電粒子を打ち込んだ半導体基板の裏面を研削する工程をさらに有する請求項6乃至請求項9のいずれかに記載の半導体装置の製造方法。
- 前記第1の遮蔽板に、第2の遮蔽板を接合する工程と、
前記第1の遮蔽板及び前記第2の遮蔽板を介して、前記半導体基板に荷電粒子を打ち込む工程と、
をさらに有する請求項6乃至請求項10のいずれかに記載の半導体装置の製造方法。 - 前記第1の半導体素子は、絶縁ゲートバイポーラトランジスタであり、前記第2の半導体素子は、逆導通用ダイオードである請求項6乃至請求項11のいずれかに記載の半導体装置の製造方法。
- 絶縁ゲートバイポーラトランジスタ及び逆導通用ダイオードを備え、
前記逆導通用ダイオードが形成された領域にのみライフタイム制御層が形成されている半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067608A JP2013201206A (ja) | 2012-03-23 | 2012-03-23 | 遮蔽板、半導体装置の製造方法、半導体装置 |
US13/786,152 US20130249063A1 (en) | 2012-03-23 | 2013-03-05 | Shield plate, method for manufacturing a semiconductor device, and semiconductor device |
CN2013100698038A CN103325669A (zh) | 2012-03-23 | 2013-03-06 | 屏蔽板、半导体装置的制造方法、半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012067608A JP2013201206A (ja) | 2012-03-23 | 2012-03-23 | 遮蔽板、半導体装置の製造方法、半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013201206A true JP2013201206A (ja) | 2013-10-03 |
Family
ID=49194345
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012067608A Pending JP2013201206A (ja) | 2012-03-23 | 2012-03-23 | 遮蔽板、半導体装置の製造方法、半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20130249063A1 (ja) |
JP (1) | JP2013201206A (ja) |
CN (1) | CN103325669A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020188133A (ja) * | 2019-05-14 | 2020-11-19 | 富士電機株式会社 | 半導体装置および製造方法 |
US11183387B2 (en) | 2018-04-11 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105244274B (zh) | 2015-11-19 | 2018-12-14 | 株洲中车时代电气股份有限公司 | 一种逆导型igbt器件及其制作方法 |
CN106803498A (zh) * | 2017-01-18 | 2017-06-06 | 株洲中车时代电气股份有限公司 | 一种逆导igbt器件的制备方法 |
CN111247628B (zh) * | 2018-05-10 | 2024-04-30 | 富士电机株式会社 | 半导体装置的制造方法 |
US20220223483A1 (en) * | 2019-05-22 | 2022-07-14 | Vuereal Inc. | An alignment process for the transfer setup |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171162A (ja) * | 2009-01-22 | 2010-08-05 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011100762A (ja) * | 2009-11-04 | 2011-05-19 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011249519A (ja) * | 2010-05-26 | 2011-12-08 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2012043891A (ja) * | 2010-08-17 | 2012-03-01 | Denso Corp | 半導体装置 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3321185B2 (ja) * | 1990-09-28 | 2002-09-03 | 株式会社東芝 | 高耐圧半導体装置 |
JP2006108346A (ja) * | 2004-10-05 | 2006-04-20 | Matsushita Electric Ind Co Ltd | チップ型半導体素子とその製造方法 |
JP2008091705A (ja) * | 2006-10-03 | 2008-04-17 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP4788734B2 (ja) * | 2008-05-09 | 2011-10-05 | トヨタ自動車株式会社 | 半導体装置 |
KR101298886B1 (ko) * | 2009-12-15 | 2013-08-21 | 도요타 지도샤(주) | 반도체 장치의 제조 방법 |
-
2012
- 2012-03-23 JP JP2012067608A patent/JP2013201206A/ja active Pending
-
2013
- 2013-03-05 US US13/786,152 patent/US20130249063A1/en not_active Abandoned
- 2013-03-06 CN CN2013100698038A patent/CN103325669A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010171162A (ja) * | 2009-01-22 | 2010-08-05 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011100762A (ja) * | 2009-11-04 | 2011-05-19 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2011249519A (ja) * | 2010-05-26 | 2011-12-08 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2012043891A (ja) * | 2010-08-17 | 2012-03-01 | Denso Corp | 半導体装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11183387B2 (en) | 2018-04-11 | 2021-11-23 | Mitsubishi Electric Corporation | Semiconductor device, semiconductor wafer and method for manufacturing semiconductor device |
JP2020188133A (ja) * | 2019-05-14 | 2020-11-19 | 富士電機株式会社 | 半導体装置および製造方法 |
JP7395844B2 (ja) | 2019-05-14 | 2023-12-12 | 富士電機株式会社 | 半導体装置および製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20130249063A1 (en) | 2013-09-26 |
CN103325669A (zh) | 2013-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013201206A (ja) | 遮蔽板、半導体装置の製造方法、半導体装置 | |
JP7286715B2 (ja) | 半導体装置、半導体パッケージおよび電源装置 | |
WO2017047285A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US11239356B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP5083468B2 (ja) | ダイオード領域とigbt領域を有する半導体基板を備える半導体装置 | |
JP5708550B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5543364B2 (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
WO2016125490A1 (ja) | 半導体装置及びその製造方法 | |
WO2004066394A1 (ja) | 半導体装置 | |
US20160284693A1 (en) | Semiconductor device and method for manufacturing the same | |
JP2011507299A (ja) | 逆導電半導体デバイス及びそのような逆導電半導体デバイスを製造するための方法 | |
WO2018139557A1 (ja) | 半導体装置 | |
US10032866B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2011071281A (ja) | 半導体装置とその製造方法 | |
US20210151555A1 (en) | Semiconductor device, and method for manufacturing semiconductor device | |
JP2016029685A (ja) | 半導体装置 | |
JP2017092355A (ja) | 半導体装置および半導体装置の製造方法 | |
US10236368B2 (en) | Semiconductor device and method for manufacturing the same | |
US10559664B2 (en) | Method of manufacturing semiconductor device by removing a bulk layer to expose an epitaxial-growth layer and by removing portions of a supporting-substrate to expose portions of the epitaxial-growth layer | |
JP2017126724A (ja) | 半導体装置および半導体装置の製造方法 | |
JPWO2014112057A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008098530A (ja) | 半導体装置の製造方法 | |
US20100181596A1 (en) | Semiconductor device and manufacturing method thereof | |
JP2015207733A (ja) | 逆導通型igbtの製造方法 | |
JPH07135214A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140527 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140930 |