JP2020188133A - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法 Download PDF

Info

Publication number
JP2020188133A
JP2020188133A JP2019091729A JP2019091729A JP2020188133A JP 2020188133 A JP2020188133 A JP 2020188133A JP 2019091729 A JP2019091729 A JP 2019091729A JP 2019091729 A JP2019091729 A JP 2019091729A JP 2020188133 A JP2020188133 A JP 2020188133A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
surface side
impurity
lifetime control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019091729A
Other languages
English (en)
Other versions
JP7395844B2 (ja
Inventor
崇一 吉田
Takaichi Yoshida
崇一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2019091729A priority Critical patent/JP7395844B2/ja
Priority to US16/830,291 priority patent/US11424351B2/en
Publication of JP2020188133A publication Critical patent/JP2020188133A/ja
Application granted granted Critical
Publication of JP7395844B2 publication Critical patent/JP7395844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】半導体装置における小型化と損失低減を両立する。【解決手段】第１導電型のドリフト領域を有する半導体基板と、半導体基板の上面にゲートトレンチ部を有するトランジスタ部と、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、半導体基板の下面に有するダイオード部と、トランジスタ部およびダイオード部の間に配置された緩衝領域とを備え、ダイオード部は、半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域を有し、緩衝領域は、キャリアライフタイム分布に、第１谷部よりも深さ方向の幅の大きい第２谷部が設けられた第２上面側ライフタイム制御領域を有する半導体装置を提供する。【選択図】図３

Description

本発明は、半導体装置および製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタと、還流ダイオード（ＦＷＤ）等のダイオードとが同一基板に設けられた半導体装置において、基板内に不純物を注入することで欠陥等を形成して、キャリアのライフタイムを低減する技術が知られている（例えば、特許文献１−３参照）。
［先行技術文献］
［特許文献］
特許文献１ 特開２０１２−４３８９１号公報
特許文献２ 特開２０１８−６４２０号公報
特許文献３ 特開２０１１−１６６０５２号公報
トランジスタからダイオードへのホール注入を抑制すべく、トランジスタとダイオードとの間に緩衝領域を設け、緩衝領域に低ライフタイム領域を形成することが考えられる。しかし、ホール注入を十分に抑制すべく緩衝領域の面積を大きくすると、チップサイズが増大してしまう。
上記課題を解決するために、本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面にゲートトレンチ部を有するトランジスタ部を備えてよい。半導体装置は、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、半導体基板の下面に有するダイオード部を備えてよい。半導体装置は、トランジスタ部およびダイオード部の間に配置された緩衝領域を備えてよい。ダイオード部は、半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域を有してよい。緩衝領域は、キャリアライフタイム分布に、第１谷部よりも深さ方向の幅の大きい第２谷部が設けられた第２上面側ライフタイム制御領域を有してよい。
第１上面側ライフタイム制御領域には、第１不純物が含まれていてよい。第２上面側ライフタイム制御領域には、第１不純物とは異なる第２不純物が含まれていてよい。
第１不純物の深さ方向における濃度分布は第１ピーク部を有してよい。第２不純物の深さ方向における濃度分布は第１ピーク部よりも幅の大きい第２ピーク部を有してよい。
第１不純物はヘリウムであってよい。第２不純物はプロトンであってよい。
第２上面側ライフタイム制御領域は、第１上面側ライフタイム制御領域と同一の不純物を含んでよい。
第２上面側ライフタイム制御領域における不純物の濃度分布のピークの数は、第１上面側ライフタイム制御領域における不純物の濃度分布のピークの数よりも多くてよい。
トランジスタ部において、第２谷部と同一の深さ位置におけるキャリアライフタイムは、第２谷部におけるキャリアライフタイムより大きくてよい。
第２上面側ライフタイム制御領域の下端は、第１上面側ライフタイム制御領域の下端よりも、半導体基板の下面との距離が小さくてよい。
本発明の第２の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面にゲートトレンチ部を有するトランジスタ部を備えてよい。半導体装置は、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、半導体基板の下面に有するダイオード部を備えてよい。半導体装置は、トランジスタ部およびダイオード部の間に配置された緩衝領域を備えてよい。ダイオード部は、半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域を有してよい。緩衝領域は、キャリアライフタイム分布に第２谷部が設けられた第２上面側ライフタイム制御領域を有してよい。第１上面側ライフタイム制御領域には、第１不純物が含まれてよい。第２上面側ライフタイム制御領域には、第１不純物とは異なる第２不純物が含まれていてよい。
本発明の第３の態様においては、第１導電型のドリフト領域を有する半導体基板と、半導体基板の上面にゲートトレンチ部を有するトランジスタ部と、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、半導体基板の下面に有するダイオード部と、トランジスタ部およびダイオード部の間に配置された緩衝領域とを備える半導体装置の製造方法を提供する。製造方法は、ダイオード部および緩衝領域のそれぞれに、異なる条件で不純物を注入する注入段階を備えてよい。製造方法は、半導体基板をアニールして、半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域をダイオード部に形成し、キャリアライフタイム分布に第１谷部よりも幅の大きい第２谷部が設けられた第２上面側ライフタイム制御領域を緩衝領域に形成するアニール段階を備えてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 図１における領域Ａの拡大図である。 図２におけるｂ−ｂ断面の一例を示す図である。 図３における範囲ｃ−ｃと、範囲ｄ−ｄにおける、キャリアライフタイム分布と、不純物濃度分布の一例を示す図である。 図３における範囲ｃ−ｃと、範囲ｄ−ｄにおける、キャリアライフタイム分布と、不純物濃度分布の他の例を示す図である。 第１上面側ライフタイム制御領域１４１および第２上面側ライフタイム制御領域１４２の他の配置例を示す図である。 図６における範囲ｃ−ｃと、範囲ｄ−ｄにおける、キャリアライフタイム分布と、不純物濃度分布の一例を示す図である。 半導体装置１００の製造方法における一部の工程を説明する図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と−Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および−Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ−型またはＮ−型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドーピング濃度とする場合がある。当該濃度差は、電圧−容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドーピング濃度としてよい。また、ドーピング濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドーピング濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドーピング濃度がほぼ均一な場合等においては、ドーピング濃度の平均値を当該領域におけるドーピング濃度としてよい。また、本明細書においてドーパントの濃度とは、ドナーおよびアクセプタのそれぞれの濃度を指す。
本明細書において不純物濃度は、活性化しているか否かによらない不純物の濃度を用いてもよい。不純物濃度は、例えばＣＶ法で測定できる。活性化することでドナーまたはアクセプタとして機能する不純物の濃度は、ＳＲ法で測定してもよい。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０の上方には、エミッタ電極が設けられているが図１では省略している。
活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、ＦＷＤ等のダイオード素子を含むダイオード部８０が設けられている。図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、所定の配列方向（図１ではＸ軸方向）に沿って並んで配置されている。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述するトレンチ部の長手方向とは同一であってよい。
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面には、カソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。本明細書では、ダイオード部８０を、後述するゲート配線までＹ軸方向に延長した延長領域８１も、ダイオード部８０に含める場合がある。延長領域８１の下面には、コレクタ領域が設けられている。
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、ゲートパッド１１２の他、アノードパッド、カソードパッドおよび電流検出パッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１２０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線を備える。図１においては、ゲート配線に斜線のハッチングを付している。
本例のゲート配線は、外周ゲート配線１３０と、活性側ゲート配線１３１とを有している。外周ゲート配線１３０は、上面視において活性部１２０と半導体基板１０の端辺１０２との間に配置されている。本例の外周ゲート配線１３０は、上面視において活性部１２０を囲んでいる。上面視において外周ゲート配線１３０に囲まれた領域を活性部１２０としてもよい。また、外周ゲート配線１３０は、ゲートパッド１１２と接続されている。外周ゲート配線１３０は、半導体基板１０の上方に配置されている。外周ゲート配線１３０は、アルミニウム等を含む金属配線であってよい。
活性側ゲート配線１３１は、活性部１２０に設けられている。活性部１２０に活性側ゲート配線１３１を設けることで、半導体基板１０の各領域について、ゲートパッド１１２からの配線長のバラツキを低減できる。
活性側ゲート配線１３１は、活性部１２０のゲートトレンチ部と接続される。活性側ゲート配線１３１は、半導体基板１０の上方に配置されている。活性側ゲート配線１３１は、不純物がドープされたポリシリコン等の半導体で形成された配線であってよい。
活性側ゲート配線１３１は、外周ゲート配線１３０と接続されてよい。本例の活性側ゲート配線１３１は、Ｙ軸方向の略中央で一方の外周ゲート配線１３０から他方の外周ゲート配線１３０まで、活性部１２０を横切るように、Ｘ軸方向に延伸して設けられている。
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１２０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
本例の半導体装置１００は、外周ゲート配線１３０と端辺１０２との間に、エッジ終端構造部９０を備える。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図２は、図１における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０、および、活性側ゲート配線１３１を含む領域である。本例の半導体装置１００は、Ｘ軸方向において隣り合うトランジスタ部７０とダイオード部８０との間に、緩衝領域７２を備える。
本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。また、本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２および活性側ゲート配線１３１を備える。エミッタ電極５２および活性側ゲート配線１３１は互いに分離して設けられる。
エミッタ電極５２および活性側ゲート配線１３１と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２では省略している。本例の層間絶縁膜には、コンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。図２においては、それぞれのコンタクトホール５４に斜線のハッチングを付している。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、層間絶縁膜に設けられたコンタクトホールを通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２は、Ｙ軸方向におけるダミートレンチ部３０の先端において、ダミートレンチ部３０のダミー導電部と接続されてよい。
活性側ゲート配線１３１は、層間絶縁膜に設けられたコンタクトホールを通って、ゲートトレンチ部４０と接続する。活性側ゲート配線１３１は、Ｙ軸方向におけるゲートトレンチ部４０の先端部４１において、ゲートトレンチ部４０のゲート導電部と接続されてよい。活性側ゲート配線１３１は、ダミートレンチ部３０内のダミー導電部とは接続されない。
エミッタ電極５２は、金属を含む材料で形成される。図２においては、エミッタ電極５２が設けられる範囲を示している。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
ウェル領域１１は、活性側ゲート配線１３１と重なって設けられている。ウェル領域１１は、活性側ゲート配線１３１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１１は、コンタクトホール５４のＹ軸方向の端から、活性側ゲート配線１３１側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ−型であり、ウェル領域１１はＰ＋型である。
トランジスタ部７０、緩衝領域７２およびダイオード部８０のそれぞれは、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例の緩衝領域７２およびダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例の緩衝領域７２およびダイオード部８０には、ゲートトレンチ部４０が設けられていない。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの直線部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの直線部分３９を接続する先端部４１を有してよい。図２における延伸方向はＹ軸方向である。
先端部４１の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの直線部分３９のＹ軸方向における端部どうしを先端部４１が接続することで、直線部分３９の端部における電界集中を緩和できる。
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの直線部分３９の間に設けられる。それぞれの直線部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、直線部分２９と先端部３１とを有していてもよい。図２に示した半導体装置１００は、先端部３１を有さない直線形状のダミートレンチ部３０と、先端部３１を有するダミートレンチ部３０の両方を含んでいる。
ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチに沿って延伸方向（Ｙ軸方向）に延伸して設けられている。本例では、トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられ、緩衝領域７２にはメサ部６２が設けられている。本明細書において単にメサ部と称した場合、メサ部６０、メサ部６１およびメサ部６２のそれぞれを指している。
それぞれのメサ部には、ベース領域１４が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４のうち、活性側ゲート配線１３１に最も近く配置された領域をベース領域１４−ｅとする。図２においては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４−ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４−ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４−ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
トランジスタ部７０のメサ部６０は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部６０は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
メサ部６０におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
他の例においては、メサ部６０のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていない。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられてよい。メサ部６１の上面においてベース領域１４−ｅに挟まれた領域には、それぞれのベース領域１４−ｅに接してコンタクト領域１５が設けられてよい。メサ部６１の上面においてコンタクト領域１５に挟まれた領域には、ベース領域１４が設けられてよい。ベース領域１４は、コンタクト領域１５に挟まれた領域全体に配置されてよい。
緩衝領域７２のメサ部６２は、ダイオード部８０のメサ部６１と同一の構造を有してよい。他の例では、メサ部６２は、半導体基板１０の上面において、ダイオード部８０のベース領域１４の少なくとも一部に代えて、コンタクト領域１５を有していてもよい。少なくとも一つのメサ部６２は、上面におけるコンタクト領域１５の面積が、一つのメサ部６０の上面におけるコンタクト領域１５の面積よりも大きくてよい。メサ部６２におけるコンタクト領域１５の面積を大きくすることで、トランジスタ部７０のターンオフ時等にホール等のキャリアをエミッタ電極５２側に引き抜きやすくなる。
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、ベース領域１４−ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４−ｅおよびウェル領域１１に対応する領域には設けられない。コンタクトホール５４は、メサ部６０の配列方向（Ｘ軸方向）における中央に配置されてよい。
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。図２においては、カソード領域８２およびコレクタ領域２２の境界を点線で示している。
図３は、図２におけるｂ−ｂ断面の一例を示す図である。ｂ−ｂ断面は、エミッタ領域１２およびカソード領域８２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。層間絶縁膜３８は、半導体基板１０の上面に設けられている。層間絶縁膜３８は、ボロンまたはリン等の不純物が添加されたシリケートガラス等の絶縁膜、熱酸化膜、および、その他の絶縁膜の少なくとも一層を含む膜である。層間絶縁膜３８には、図２において説明したコンタクトホール５４が設けられている。
エミッタ電極５２は、層間絶縁膜３８の上方に設けられる。エミッタ電極５２は、層間絶縁膜３８のコンタクトホール５４を通って、半導体基板１０の上面２１と接触している。コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、アルミニウム等の金属材料で形成されている。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向（Ｚ軸方向）を深さ方向と称する。
半導体基板１０は、Ｎ−型のドリフト領域１８を有する。ドリフト領域１８は、トランジスタ部７０、緩衝領域７２およびダイオード部８０のそれぞれに設けられている。
トランジスタ部７０のメサ部６０には、Ｎ＋型のエミッタ領域１２およびＰ−型のベース領域１４が、半導体基板１０の上面２１側から順番に設けられている。ベース領域１４の下方にはドリフト領域１８が設けられている。メサ部６０には、Ｎ＋型の蓄積領域１６が設けられてもよい。蓄積領域１６は、ベース領域１４とドリフト領域１８との間に配置される。
エミッタ領域１２は半導体基板１０の上面２１に露出しており、且つ、ゲートトレンチ部４０と接して設けられている。エミッタ領域１２は、メサ部６０の両側のトレンチ部と接していてよい。エミッタ領域１２は、ドリフト領域１８よりもドーピング濃度が高い。
ベース領域１４は、エミッタ領域１２の下方に設けられている。本例のベース領域１４は、エミッタ領域１２と接して設けられている。ベース領域１４は、メサ部６０の両側のトレンチ部と接していてよい。
蓄積領域１６は、ベース領域１４の下方に設けられている。蓄積領域１６は、ドリフト領域１８よりもドーピング濃度が高い。ドリフト領域１８とベース領域１４との間に高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減できる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。
ダイオード部８０のメサ部６１には、半導体基板１０の上面２１に接して、Ｐ−型のベース領域１４が設けられている。ベース領域１４の下方には、ドリフト領域１８が設けられている。メサ部６１において、ベース領域１４の下方に蓄積領域１６が設けられていてもよい。メサ部６１において、コンタクトホール５４により露出する領域には、ベース領域１４よりもドーピング濃度の高い、Ｐ＋型のプラグ領域１７が設けられてよい。プラグ領域１７は、コンタクト領域１５よりもドーピング濃度が高くてよい。プラグ領域１７は、コンタクト領域１５にも設けられてよい。プラグ領域１７を設けることで、エミッタ電極５２とメサ部６１との接触抵抗を低減できる。
緩衝領域７２のメサ部６２は、ダイオード部８０のメサ部６１と同一の構造を有してよい。他の例では、メサ部６２におけるベース領域１４の少なくとも一部に代えて、コンタクト領域１５を設けていてもよい。
トランジスタ部７０、緩衝領域７２およびダイオード部８０のそれぞれにおいて、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられてよい。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下端から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０は、深さ方向のドーピング濃度分布において、複数のピークを有してよく、単一のピークを有してもよい。
トランジスタ部７０および緩衝領域７２において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。コレクタ領域２２およびカソード領域８２は、半導体基板１０の下面２３に露出しており、コレクタ電極２４と接続している。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達している。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらのドーピング領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
上述したように、トランジスタ部７０には、ゲートトレンチ部４０およびダミートレンチ部３０が設けられている。緩衝領域７２およびダイオード部８０には、ダミートレンチ部３０が設けられ、ゲートトレンチ部４０が設けられていない。
本例においてダイオード部８０と緩衝領域７２のＸ軸方向における境界は、カソード領域８２とコレクタ領域２２の境界である。トランジスタ部７０のＸ軸方向における端は、エミッタ領域１２に接するトレンチ部のうち、最もダイオード部８０に近いトレンチ部であってよい。図３の例では、トランジスタ部７０のＸ軸方向における端には、ダミートレンチ部３０が配置されている。トランジスタ部７０と緩衝領域７２との境界は、当該トレンチ部のＸ軸方向における中央の位置であってよい。
ゲートトレンチ部４０は、半導体基板１０の上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ベース領域１４よりも長く設けられてよい。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４は、ゲート配線に電気的に接続されている。ゲート導電部４４に所定のゲート電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー導電部３４は、エミッタ電極５２に電気的に接続されている。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。
本例のゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われている。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
ダイオード部８０は、第１上面側ライフタイム制御領域１４１を有する。第１上面側ライフタイム制御領域１４１は、半導体基板１０の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた領域である。
第１上面側ライフタイム制御領域１４１は、半導体基板１０の上面２１側に設けられてよい。上面２１側とは、半導体基板１０の深さ方向における中央と、上面２１との間の領域を指す。例えば第１上面側ライフタイム制御領域１４１は、半導体基板１０の上面２１側から、ヘリウム等の第１不純物を所定の飛程で注入することで形成できる。第１上面側ライフタイム制御領域１４１には、第１不純物の深さ方向における濃度分布の第１ピーク部１５１が設けられてよい。第１上面側ライフタイム制御領域１４１は、Ｘ軸方向におけるダイオード部８０の全体に設けられてよい。図３においては、不純物濃度分布のピークを、模式的に×印で示している。
緩衝領域７２は、第２上面側ライフタイム制御領域１４２を有する。第２上面側ライフタイム制御領域１４２は、半導体基板１０の上面２１側に設けられてよい。例えば第２上面側ライフタイム制御領域１４２は、半導体基板１０の上面２１側から、第２不純物を所定の飛程で注入することで形成できる。第２上面側ライフタイム制御領域１４２には、第２不純物の深さ方向における濃度分布の第２ピーク部１５２が設けられてよい。第２上面側ライフタイム制御領域１４２は、Ｘ軸方向における緩衝領域７２の全体に設けられてよい。
第２上面側ライフタイム制御領域１４２の深さ方向における幅Ｗ２は、第１上面側ライフタイム制御領域１４１の深さ方向における幅Ｗ１よりも大きい。ライフタイム制御領域におけるキャリアのライフタイムは、キャリアと結晶欠陥等との再結合により短くなる。このため、第２上面側ライフタイム制御領域１４２が設けられる範囲を大きくすることで、緩衝領域７２におけるキャリアのライフタイムを、より低下させることができる。緩衝領域７２におけるキャリアのライフタイムを低下させることで、トランジスタ部７０からダイオード部８０へのホール注入を抑制できる。このため、ダイオード部８０の逆回復損失を低減できる。本例では、第２上面側ライフタイム制御領域１４２を深さ方向に大きくしているので、緩衝領域７２のＸＹ面におけるサイズを増大させずに、ホール注入を抑制できる。従って、半導体装置１００の小型化と、損失低減を両立できる。
第１上面側ライフタイム制御領域１４１の下端と、半導体基板１０の下面２３との距離をＬ１、第２上面側ライフタイム制御領域１４２の下端と、半導体基板１０の下面２３との距離をＬ２とする。距離Ｌ２は、距離Ｌ１よりも小さくてよい。これにより、トランジスタ部７０の上面２１側から、ダイオード部８０のカソード領域８２へのホール注入を抑制しやすくなる。
図４は、図３における範囲ｃ−ｃと、範囲ｄ−ｄにおける、キャリアライフタイム分布と、不純物濃度分布の一例を示す図である。範囲ｃ−ｃは、ダイオード部８０のドリフト領域１８において第１上面側ライフタイム制御領域１４１を横切る深さ方向の範囲であり、範囲ｄ−ｄは、緩衝領域７２のドリフト領域１８において第２上面側ライフタイム制御領域１４２を横切る深さ方向の範囲である。本例の範囲ｃ−ｃと、範囲ｄ−ｄは、深さ方向において同一の位置に設けられている。
本例では、ドリフト領域１８においてライフタイム制御領域が設けられていない部分のキャリアライフタイムをτ０、不純物濃度をＤ０とする。キャリアライフタイムτ０は、ドリフト領域１８におけるキャリアライフタイムτ０の最大値であってよい。不純物濃度Ｄ０は、ドリフト領域１８における不純物濃度の最小値であってよい。
ダイオード部８０には、所定の深さ位置ｚｍｉｎ１に第１不純物が注入される。これにより、深さ位置ｚｍｉｎ１の近傍に結晶欠陥が形成され、キャリアライフタイムが減少する。これにより、キャリアライフタイム分布に第１谷部１４３が形成される。また、ダイオード部８０における第１不純物の深さ方向における濃度分布には、第１ピーク部１５１が形成される。
第１谷部１４３は、キャリアライフタイムが極小値を示す位置（例えばｚｍｉｎ１）よりも上面２１側の上面側スロープ１４５と、下面２３側の下面側スロープ１４４を有する。半導体基板１０の上面２１側から不純物が注入された場合、不純物が通過した領域にも結晶欠陥が形成される。このため、上面側スロープ１４５は、下面側スロープ１４４よりも緩やかな傾斜になる。
本明細書では、第１谷部１４３が設けられた範囲を第１上面側ライフタイム制御領域１４１とする。また、第１谷部１４３におけるキャリアライフタイムの極小値をτｍｉｎ１、第１上面側ライフタイム制御領域１４１の深さ方向における幅をＷ１とする。幅Ｗ１は、上面側スロープ１４５においてキャリアライフタイムが所定の値τ１となる位置から、下面側スロープ１４４においてキャリアライフタイムが所定の値τ１となる位置までの長さであってよい。所定値τ１は、例えば極小値τｍｉｎ１に、第１谷部１４３の谷の深さＶ１＝τ０−τｍｉｎ１に応じた値を加算した値である。所定値τ１は、τｍｉｎ１＋０．５×Ｖ１（すなわち第１谷部１４３の半値全幅）であってよく、τｍｉｎ１＋０．９×Ｖ１であってよく、τｍｉｎ１＋０．９９×Ｖ１であってもよい。
緩衝領域７２には、所定の深さ位置に第２不純物が注入される。本例の緩衝領域７２には、深さ方向の異なる複数の位置ｚｍｉｎ２−１、ｚｍｉｎ２−２、ｚｍｉｎ２−３に第２不純物が注入されている。これにより、それぞれの深さ位置ｚｍｉｎ２−１、ｚｍｉｎ２−２、ｚｍｉｎ２−３の近傍に結晶欠陥が形成され、キャリアライフタイムが減少する。また、緩衝領域７２における第２不純物の深さ方向における濃度分布には、第１ピーク部１５１よりも多い個数の、第２ピーク部１５２−１、１５２−２、１５２−３が形成される。
それぞれの深さ位置ｚｍｉｎ２−１、ｚｍｉｎ２−２、ｚｍｉｎ２−３には、キャリアライフタイム分布の第２谷部１４６−１、１４６−２、１４６−３が形成される。本例では、それぞれの第２谷部１４６−１、１４６−２、１４６−３をまとめて、一つの第２谷部１４６として扱う。それぞれの第２谷部１４６−１、１４６−２、１４６−３は、スロープが重なっていてよい。
本例では、最も上面２１側の第２谷部１４６−３の上面側スロープ１４８と、最も下面２３側の第２谷部１４６−１の下面側スロープ１４７を、第２谷部１４６全体の上面側スロープおよび下面側スロープとして扱う。上面側スロープ１４８は、下面側スロープ１４７よりも緩やかな傾斜であってよい。
本明細書では、第２谷部１４６が設けられた範囲を第２上面側ライフタイム制御領域１４２とする。また、第２谷部１４６におけるキャリアライフタイムの極小値をτｍｉｎ２、第２上面側ライフタイム制御領域１４２の深さ方向における幅をＷ２とする。幅Ｗ２は、上面側スロープ１４８においてキャリアライフタイムが所定の値τ２となる位置から、下面側スロープ１４７においてキャリアライフタイムが所定の値τ２となる位置までの長さであってよい。所定値τ２は、例えば極小値τｍｉｎ２に、第２谷部１４６の谷の深さＶ２＝τ０−τｍｉｎ２に応じた値を加算した値である。所定値τ２は、τｍｉｎ２＋０．５×Ｖ２（すなわち第２谷部１４６の半値全幅）であってよく、τｍｉｎ２＋０．９×Ｖ２であってよく、τｍｉｎ２＋０．９９×Ｖ２であってもよい。
本例では、深さ方向の複数の位置に第２不純物を注入する。この場合、第２上面側ライフタイム制御領域１４２における第２ピーク部１５２の数は、第１上面側ライフタイム制御領域１４１における第１ピーク部１５１の数よりも多くなってよい。深さ方向の複数の位置に第２不純物を注入することで、第１上面側ライフタイム制御領域１４１よりも深さ方向の幅が大きい第２上面側ライフタイム制御領域１４２を容易に形成できる。なお、第２上面側ライフタイム制御領域１４２は、深さ位置ｚｍｉｎ２−１から、ｚｍｉｎ２−３までの区間に、キャリアライフタイムがτ２より大きくなる領域が含まれていなくてよい。この場合、当該区間におけるキャリアライフタイムの変動を抑制できる。また、第２上面側ライフタイム制御領域１４２は、深さ位置ｚｍｉｎ２−１から、ｚｍｉｎ２−３までの区間に、キャリアライフタイムがτ２より大きくなる領域が含まれていてもよい。深さ位置ｚｍｉｎ２−１、ｚｍｉｎ２−２、ｚｍｉｎ２−３を調整することで、いずれの形態のキャリアライフタイムの分布も形成できる。
第２谷部１４６におけるキャリアライフタイム分布の面積Ｓ２は、第１谷部１４３におけるキャリアライフタイム分布の面積Ｓ１よりも大きいことが好ましい。それぞれの面積は、図４において斜線のハッチングを付した領域の面積である。すなわち、それぞれの谷部において、τ０の線と、それぞれのキャリアライフタイム分布線に挟まれる領域の面積である。これにより、第２上面側ライフタイム制御領域１４２において、キャリアのライフタイムを低減しやすくなる。
第２谷部１４６におけるキャリアライフタイムの極小値τｍｉｎ２は、第１谷部１４３におけるキャリアライフタイムの極小値τｍｉｎ１よりも小さくてよい。これにより、第２上面側ライフタイム制御領域１４２において、キャリアのライフタイムを低減しやすくなる。なお、極小値τｍｉｎ２は、極小値τｍｉｎ１と同一であってよく、極小値τｍｉｎ１より大きくてもよい。
ダイオード部８０に注入する第１不純物と、緩衝領域７２に注入する第２不純物は、同一であってよく異なっていてもよい。第１不純物は例えばヘリウムである。第２不純物は例えばヘリウムおよびプロトンの少なくとも一方である。第１不純物と第２不純物とが同一の場合、第１ピーク部１５１の幅Ｗ３と、第２ピーク部１５２の幅Ｗ４とは同一であってよい。ピーク部の幅は、半値全幅であってよい。不純物の質量に応じて、不純物の飛程のバラツキは変化する。第１不純物と第２不純物とが異なる場合、幅Ｗ３と幅Ｗ４は異なっていてよい。
第２ピーク部１５２の極大値Ｄｍａｘ２は、第１ピーク部１５１の極大値Ｄｍａｘ１より大きくてよい。これにより、第２上面側ライフタイム制御領域１４２において、キャリアのライフタイムを低減しやすくなる。なお、第２ピーク部１５２の極大値Ｄｍａｘ２は、第１ピーク部１５１の極大値Ｄｍａｘ１と同一であってよく、小さくてもよい。また、複数の第２ピーク部１５２の極大値Ｄｍａｘ２は、それぞれ異なってよく、同一であってもよい。
また、それぞれの深さ位置ｚｍｉｎ２−１、ｚｍｉｎ２−２、ｚｍｉｎ２−３に注入される第２不純物は、同一であってよく異なっていてもよい。例えば、最も下面２３側の深さ位置ｚｍｉｎ２−１に注入される不純物は、最も上面２１側の深さ位置ｚｍｉｎ２−３に注入される不純物よりも原子番号の小さい元素であってよい。これにより、上面２１からの距離が大きい位置まで不純物を容易に注入できる。一例として、最も上面２１側の深さ位置ｚｍｉｎ２−３に注入される不純物はヘリウムであり、最も下面２３側の深さ位置ｚｍｉｎ２−１に注入される不純物は水素（プロトン）である。中間の深さ位置ｚｍｉｎ２−２に注入される不純物は、ヘリウムであってよく、水素であってもよい。最も上面２１側の深さ位置ｚｍｉｎ２−３に注入される不純物は、第１不純物と同一であってよい。最も下面２３側の深さ位置ｚｍｉｎ２−１に注入される不純物は、第１不純物とは異なっていてよい。中間の深さ位置ｚｍｉｎ２−２に注入される不純物は、第１不純物と同一であってよく、異なっていてもよい。
また、最も上面２１側の深さ位置ｚｍｉｎ２−３は、第１谷部１４３における深さ位置ｚｍｉｎ１と同一の深さ位置であってよい。この場合、深さ位置ｚｍｉｎ２−３に注入される不純物と、深さ位置ｚｍｉｎ１に注入される不純物は、同一の元素であってよい。例えば当該不純物はヘリウムまたはプロトンである。これにより、ダイオード部８０に第１不純物を注入する工程において、緩衝領域７２にも第２不純物を注入できる。なお、緩衝領域７２に注入される第２不純物と同一の不純物が、ダイオード部８０の緩衝領域７２に隣接する側においてのみ注入されていてもよい。この場合、第１上面側ライフタイム制御領域１４１の第１谷部１４３は、ダイオード部８０の緩衝領域７２に隣接する側に局所的に注入された第２不純物と同一の不純物を考慮せず、ダイオード部８０の中央において注入された不純物に基づくものとしてよい。
なお、トランジスタ部７０においては、上面２１側にライフタイム制御領域が設けられていなくてよい。つまりトランジスタ部７０において、第２谷部１４６と同一の深さ位置におけるキャリアライフタイムは、第２谷部１４６におけるキャリアライフタイムより大きい。トランジスタ部７０におけるキャリアライフタイムは、例えばτ０である。これにより、上面２１側から不純物を注入する場合の、ゲートトレンチ部４０のゲート絶縁膜４２等へのダメージを抑制できる。
図５は、図３における範囲ｃ−ｃと、範囲ｄ−ｄにおける、キャリアライフタイム分布と、不純物濃度分布の他の例を示す図である。本例では、ダイオード部８０におけるキャリアライフタイム分布と、不純物濃度分布は、図４の例と同一である。
本例では、第２上面側ライフタイム制御領域１４２は、一つの第２谷部１４６と、一つの第２ピーク部１５２を有している。第２上面側ライフタイム制御領域１４２は、深さ方向における一つの位置ｚｍｉｎ２に第２不純物を注入することで形成してよい。深さ位置ｚｍｉｎ２は、深さ位置ｚｍｉｎ１と同一であってよく、異なっていてもよい。
第２上面側ライフタイム制御領域１４２には、第１不純物とは異なる第２不純物が注入されてよい。第２不純物は、第１不純物よりも原子数の小さい元素であってよい。半導体基板１０に注入された不純物は、質量が小さいほど基板内における散乱等の影響を受けやすくなり、深さ方向において広い範囲に分布する。このため、第１不純物よりも軽い第２不純物を用いることで、第２不純物を広い範囲に容易に分布させることができ、幅の大きい第２上面側ライフタイム制御領域１４２を形成しやすくなる。
本例では、第２ピーク部１５２の幅Ｗ４は、第１ピーク部１５１の幅Ｗ３よりも大きい。これに応じて、第２谷部１４６の幅Ｗ２も、第１谷部１４３の幅Ｗ１よりも大きくなる。
図６は、第１上面側ライフタイム制御領域１４１および第２上面側ライフタイム制御領域１４２の他の配置例を示す図である。本例においては、第２上面側ライフタイム制御領域１４２の上端が、第１上面側ライフタイム制御領域１４１の上端よりも下方に配置されている。このような構成によっても、トランジスタ部７０の上面２１側からカソード領域８２へのホール流入を抑制できる。
図７は、図６における範囲ｃ−ｃと、範囲ｄ−ｄにおける、キャリアライフタイム分布と、不純物濃度分布の一例を示す図である。本例では、ダイオード部８０におけるキャリアライフタイム分布と、不純物濃度分布は、図４の例と同一である。
本例では、第２不純物が注入される深さ位置ｚｍｉｎ２のいずれもが、第１不純物が注入される深さ位置ｚｍｉｎ１よりも下方に配置されている。これにより、第２上面側ライフタイム制御領域１４２の上端が、第１上面側ライフタイム制御領域１４１の上端よりも下方に配置される。第２上面側ライフタイム制御領域１４２は、深さ位置ｚｍｉｎ２以外の構成が、図４または図５において説明した第２上面側ライフタイム制御領域１４２と同一であってよい。
図８は、半導体装置１００の製造方法における一部の工程を説明する図である。当該製造方法においては、まず、半導体基板１０にデバイス構造を形成する（Ｓ８０１）。デバイス構造は、半導体基板１０の上面２１側の構造であってよい。デバイス構造は、各トレンチ部、各メサ部を含んでよい。デバイス構造は、半導体基板１０の上面２１よりも上の絶縁膜および電極等を含んでよい。
次に、注入段階Ｓ８０２〜Ｓ８０６において、ダイオード部８０と緩衝領域７２に、異なる条件で不純物を注入する。注入段階においては、ダイオード部８０と緩衝領域７２とで、異なる深さ位置に不純物を注入してよく、不純物の種類を異ならせてもよい。本例では、ダイオード部８０にヘリウムを注入し、緩衝領域７２に水素イオン（例えばプロトン）を注入する。
ダイオード部８０にヘリウムを注入する場合、半導体基板１０の上面２１をレジストで覆い、第１上面側ライフタイム制御領域１４１を形成すべき領域のレジストを除去する（Ｓ８０２）。レジストを除去した後、半導体基板１０の上面２１側からヘリウムイオンを注入する（Ｓ８０３）。ヘリウムイオンを注入した後、レジストを除去する（Ｓ８０４）。
緩衝領域７２に水素を注入する場合、半導体基板１０の上面２１をレジストで覆い、第２上面側ライフタイム制御領域１４２を形成すべき領域のレジストを除去する（Ｓ８０４）。レジストを除去した後、半導体基板１０の上面２１側からプロトン等の水素イオンを注入する（Ｓ８０５）。本例では、３つの深さ位置にプロトンを順次注入する。プロトンを注入した後、レジストを除去する（Ｓ８０６）。
ヘリウムイオンの注入と、プロトンの注入は、いずれを先に行ってもよい。ヘリウムイオンおよびプロトンを注入した後に、半導体基板１０をアニールする（Ｓ８０７）。これにより、第１上面側ライフタイム制御領域１４１と、第２上面側ライフタイム制御領域１４２を形成する。また、過剰に形成された結晶欠陥を回復させる。アニール後に、コレクタ電極２４を形成する（Ｓ８０８）。これにより、半導体装置１００を製造できる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・プラグ領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２９・・・直線部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・直線部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、５２・・・エミッタ電極、５４・・・コンタクトホール、６０、６１、６２・・・メサ部、７０・・・トランジスタ部、７２・・・緩衝領域、８０・・・ダイオード部、８１・・・延長領域、８２・・・カソード領域、９０・・・エッジ終端構造部、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１２０・・・活性部、１３０・・・外周ゲート配線、１３１・・・活性側ゲート配線、１４１・・・第１上面側ライフタイム制御領域、１４２・・・第２上面側ライフタイム制御領域、１４３・・・第１谷部、１４４・・・下面側スロープ、１４５・・・上面側スロープ、１４６・・・第２谷部、１４７・・・下面側スロープ、１４８・・・上面側スロープ、１５１・・・第１ピーク部、１５２・・・第２ピーク部

Claims (10)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面にゲートトレンチ部を有するトランジスタ部と、
    前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、前記半導体基板の下面に有するダイオード部と、
    前記トランジスタ部および前記ダイオード部の間に配置された緩衝領域と
    を備え、
    前記ダイオード部は、前記半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域を有し、
    前記緩衝領域は、前記キャリアライフタイム分布に、前記第１谷部よりも前記深さ方向の幅の大きい第２谷部が設けられた第２上面側ライフタイム制御領域を有する
    半導体装置。
  2. 前記第１上面側ライフタイム制御領域には、第１不純物が含まれており、
    前記第２上面側ライフタイム制御領域には、前記第１不純物とは異なる第２不純物が含まれている
    請求項１に記載の半導体装置。
  3. 前記第１不純物の前記深さ方向における濃度分布は第１ピーク部を有し、
    前記第２不純物の前記深さ方向における濃度分布は前記第１ピーク部よりも幅の大きい第２ピーク部を有する
    請求項２に記載の半導体装置。
  4. 前記第１不純物はヘリウムであり、
    前記第２不純物はプロトンである
    請求項２または３に記載の半導体装置。
  5. 前記第２上面側ライフタイム制御領域は、前記第１上面側ライフタイム制御領域と同一の不純物を含む
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記第２上面側ライフタイム制御領域における不純物の濃度分布のピークの数は、前記第１上面側ライフタイム制御領域における不純物の濃度分布のピークの数よりも多い
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 前記トランジスタ部において、前記第２谷部と同一の深さ位置におけるキャリアライフタイムは、前記第２谷部におけるキャリアライフタイムより大きい
    請求項１から６のいずれか一項に記載の半導体装置。
  8. 前記第２上面側ライフタイム制御領域の下端は、前記第１上面側ライフタイム制御領域の下端よりも、前記半導体基板の下面との距離が小さい
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面にゲートトレンチ部を有するトランジスタ部と、
    前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、前記半導体基板の下面に有するダイオード部と、
    前記トランジスタ部および前記ダイオード部の間に配置された緩衝領域と
    を備え、
    前記ダイオード部は、前記半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域を有し、
    前記緩衝領域は、前記キャリアライフタイム分布に第２谷部が設けられた第２上面側ライフタイム制御領域を有し、
    前記第１上面側ライフタイム制御領域には、第１不純物が含まれており、
    前記第２上面側ライフタイム制御領域には、前記第１不純物とは異なる第２不純物が含まれている
    半導体装置。
  10. 第１導電型のドリフト領域を有する半導体基板と、前記半導体基板の上面にゲートトレンチ部を有するトランジスタ部と、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を、前記半導体基板の下面に有するダイオード部と、前記トランジスタ部および前記ダイオード部の間に配置された緩衝領域とを備える半導体装置の製造方法であって、
    前記ダイオード部および前記緩衝領域のそれぞれに、異なる条件で不純物を注入する注入段階と、
    前記半導体基板をアニールして、前記半導体基板の深さ方向におけるキャリアライフタイム分布に第１谷部が設けられた第１上面側ライフタイム制御領域を前記ダイオード部に形成し、前記キャリアライフタイム分布に前記第１谷部よりも幅の大きい第２谷部が設けられた第２上面側ライフタイム制御領域を前記緩衝領域に形成するアニール段階と
    を備える製造方法。
JP2019091729A 2019-05-14 2019-05-14 半導体装置および製造方法 Active JP7395844B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019091729A JP7395844B2 (ja) 2019-05-14 2019-05-14 半導体装置および製造方法
US16/830,291 US11424351B2 (en) 2019-05-14 2020-03-26 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019091729A JP7395844B2 (ja) 2019-05-14 2019-05-14 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2020188133A true JP2020188133A (ja) 2020-11-19
JP7395844B2 JP7395844B2 (ja) 2023-12-12

Family

ID=73221048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019091729A Active JP7395844B2 (ja) 2019-05-14 2019-05-14 半導体装置および製造方法

Country Status (2)

Country Link
US (1) US11424351B2 (ja)
JP (1) JP7395844B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7404702B2 (ja) * 2019-08-09 2023-12-26 富士電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082220A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp 半導体装置
WO2011074075A1 (ja) * 2009-12-15 2011-06-23 トヨタ自動車株式会社 半導体装置の製造方法
JP2011134861A (ja) * 2009-12-24 2011-07-07 Toyota Motor Corp 半導体装置及びその製造方法
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
JP2014175517A (ja) * 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166052A (ja) 2010-02-15 2011-08-25 Toyota Central R&D Labs Inc 半導体素子とその半導体素子を備えた電力変換装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6604430B2 (ja) 2016-03-10 2019-11-13 富士電機株式会社 半導体装置
JP6665713B2 (ja) 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
JP6747593B2 (ja) * 2017-07-14 2020-08-26 富士電機株式会社 半導体装置
CN111656497B (zh) * 2018-08-14 2023-08-08 富士电机株式会社 半导体装置及制造方法
JP7192968B2 (ja) * 2019-04-01 2022-12-20 三菱電機株式会社 半導体装置
CN113809147A (zh) * 2020-06-17 2021-12-17 富士电机株式会社 半导体装置以及半导体装置的制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082220A (ja) * 2009-10-02 2011-04-21 Toyota Motor Corp 半導体装置
WO2011074075A1 (ja) * 2009-12-15 2011-06-23 トヨタ自動車株式会社 半導体装置の製造方法
JP2011134861A (ja) * 2009-12-24 2011-07-07 Toyota Motor Corp 半導体装置及びその製造方法
JP2013201206A (ja) * 2012-03-23 2013-10-03 Toshiba Corp 遮蔽板、半導体装置の製造方法、半導体装置
JP2014175517A (ja) * 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US11424351B2 (en) 2022-08-23
US20200365715A1 (en) 2020-11-19
JP7395844B2 (ja) 2023-12-12

Similar Documents

Publication Publication Date Title
JP2023145675A (ja) 半導体装置および半導体装置の製造方法
US11532738B2 (en) Semiconductor device
JP7456520B2 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
WO2021075330A1 (ja) 半導体装置および半導体装置の製造方法
JP6733829B2 (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
JP2020177973A (ja) 半導体装置
JP6996621B2 (ja) 半導体装置
JP7395844B2 (ja) 半導体装置および製造方法
WO2019244485A1 (ja) 半導体装置の製造方法および半導体装置
JP6658955B2 (ja) 半導体装置
JPWO2020217683A1 (ja) 半導体装置および製造方法
JP7231065B2 (ja) 半導体装置
JP7156495B2 (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
JP7351419B2 (ja) 半導体装置および半導体装置の製造方法
JP7364027B2 (ja) 半導体装置およびその製造方法
WO2022080495A1 (ja) 半導体装置
JP2021114600A (ja) 半導体装置
WO2022264697A1 (ja) 半導体装置
WO2023063412A1 (ja) 半導体装置および半導体装置の製造方法
WO2023063411A1 (ja) 半導体装置
JP2022161688A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220414

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231031

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231113

R150 Certificate of patent or registration of utility model

Ref document number: 7395844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150