JP7156495B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7156495B2
JP7156495B2 JP2021501588A JP2021501588A JP7156495B2 JP 7156495 B2 JP7156495 B2 JP 7156495B2 JP 2021501588 A JP2021501588 A JP 2021501588A JP 2021501588 A JP2021501588 A JP 2021501588A JP 7156495 B2 JP7156495 B2 JP 7156495B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
length
section
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021501588A
Other languages
English (en)
Other versions
JPWO2020174799A1 (ja
Inventor
洋輔 桜井
晴司 野口
徹 安喰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020174799A1 publication Critical patent/JPWO2020174799A1/ja
Application granted granted Critical
Publication of JP7156495B2 publication Critical patent/JP7156495B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等のトランジスタ部と、還流ダイオード（ＦＷＤ）等のダイオード部とを共通の半導体基板に設けた半導体装置が知られている（例えば、特許文献１－５参照）。
特許文献１ ＷＯ２０１７／１５５１２２号
特許文献２ 特開２０１７－１１００１号公報
特許文献３ ＷＯ２０１５／０６８２０３号
特許文献４ 特開２０１７－４５９４９号公報
特許文献５ 特開２０１２－６９５７９号公報
 解決しようとする課題
半導体装置においては、アバランシェ耐量が高いことが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に接する領域に、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板の下面に接する領域において、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、且つ、カソード領域以外の領域に第２導電型のオーバーラップ領域を有し、半導体基板の上面において、予め定められた配列方向でトランジスタ部と並んで配置されたダイオード部を備えてよい。半導体装置は、半導体基板の上方に配置されたエミッタ電極を備えてよい。半導体装置は、半導体基板とエミッタ電極との間に設けられ、エミッタ電極とダイオード部とを接続するためのコンタクトホールが設けられた層間絶縁膜を備えてよい。配列方向において、カソード領域は、エミッタ領域の端部よりもダイオード部の中心側に設けられてよい。オーバーラップ領域は、エミッタ領域の端部とカソード領域の端部との間において第１の長さで設けられてよい。配列方向と直交する延伸方向において、カソード領域は、コンタクトホールの端部よりもダイオード部の中心側に設けられてよい。オーバーラップ領域は、コンタクトホールの端部とカソード領域の端部との間において第２の長さで設けられてよい。第１の長さは、第２の長さよりも大きくてよい。
半導体装置は、半導体基板において、ダイオード部と延伸方向に並んで配置された、第２導電型のウェル領域を備えてよい。延伸方向において、オーバーラップ領域は、ウェル領域の端部とカソード領域の端部との間において第３の長さで設けられてよい。第１の長さは、第３の長さよりも大きくてよい。
ダイオード部は、半導体基板の上面において、延伸方向に長手を有してよい。
半導体装置は、半導体基板の上面側に設けられた上面側ライフタイム制御部を備えてよい。上面側ライフタイム制御部は、トランジスタ部のうち、ダイオード部に接する領域に設けられてよい。第１の長さは、配列方向におけるトランジスタ部の端部から上面側ライフタイム制御部の端部までの長さよりも大きくてよい。
オーバーラップ領域の延伸方向における中心での第１の長さは、延伸方向における端部での第１の長さよりも小さくてよい。
トランジスタ部は、半導体基板の下面に接する領域において、第２導電型のコレクタ領域を有してよい。配列方向におけるオーバーラップ領域は、コレクタ領域よりもドーピング濃度の高い部分を有してよい。
配列方向におけるオーバーラップ領域は、コレクタ領域よりも半導体基板の深さ方向における厚みが大きい厚部分を有してよい。
本発明の第２の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の上面に接する領域に、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部を備えてよい。半導体装置は、半導体基板の下面に接する領域において、ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、半導体基板の上面において、予め定められた配列方向でトランジスタ部と並んで配置されたダイオード部を備えてよい。半導体装置は、半導体基板の下面に接する領域において、カソード領域以外の領域に設けられた第２導電型の下面領域を備えてよい。下面領域は、上面視における端部において、半導体基板の深さ方向における厚みが、他の部分よりも大きい厚部分を有してよい。
下面領域は、配列方向の端部において、厚部分を有してよい。
下面領域は、配列方向においてカソード領域と接する端部において、厚部分を有してよい。
下面領域は、配列方向と直交する延伸方向の端部において、厚部分を有してよい。
下面領域は、上面視における半導体基板の端部において、厚部分を有してよい。
厚部分は、トランジスタ部に配置されていてよい。
厚部分は、ダイオード部に配置されていてよい。
厚部分のドーピング濃度は、下面領域の厚部分以外の部分のドーピング濃度よりも高くてよい。
ドリフト領域と、下面領域との間に設けられ、ドリフト領域よりもドーピング濃度の高いバッファ領域を備えてよい。ドリフト領域と、厚部分との距離が１μｍ以上であってよい。
バッファ領域は、高濃度領域と、高濃度領域と配列方向に並んでおり、高濃度領域よりもドーピング濃度の低い低濃度領域とを有してよい。厚部分は、低濃度領域と重ならない位置に設けられていてよい。
配列方向において、低濃度領域が、厚部分よりもトランジスタ部の中央側に配置されていてよい。
下面領域における第２導電型のドーパント濃度は、カソード領域における第１導電型のドーパント濃度よりも高くてよい。半導体基板の深さ方向において、下面領域は、カソード領域よりも厚くてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 ダイオード部８０の近傍を拡大した上面図である。 図２における領域Ａを拡大した上面図である。 図３におけるａ－ａ断面の一例を示す図である。 図３におけるｂ－ｂ断面の一例を示す図である。 図３におけるａ－ａ断面の他の例を示す図である。 上面視における、カソード領域８２とオーバーラップ領域２６の配置例を示す図である。 図３におけるａ－ａ断面の他の例を示す図である。 図３におけるａ－ａ断面の他の例を示す図である。 厚部分２８の配置例を示す上面図である。 ダイオード部８０およびトランジスタ部７０における厚部分２８の配置例を示す図である。 図１１における領域Ｂを拡大した上面図である。 図１２におけるｃ－ｃ断面の一例を示す図である。 バッファ領域２０と、厚部分２８との関係の一例を示す図である。 下面領域１９（図１５ではコレクタ領域２２）と、コレクタ領域２２との厚みの一例を示す図である。 バッファ領域２０の他の構成例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドーピング濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドーピング濃度としてよい。また、ドーピング濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドーピング濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドーピング濃度がほぼ均一な場合等においては、ドーピング濃度の平均値を当該領域におけるドーピング濃度としてよい。また、本明細書においてドーパントの濃度とは、ドナーおよびアクセプタのそれぞれの濃度を指す。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。
半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。
半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、ＦＷＤ等のダイオード素子を含むダイオード部８０が設けられている。活性部１２０は、トランジスタ部７０およびダイオード部８０が設けられた領域であってよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、所定の配列方向（図１ではＸ軸方向）に沿って並んで配置されている。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。活性部１２０が上面視において分割されている場合、活性部１２０の各領域において、トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。
半導体基板１０には、Ｐ型のウェル領域１１が設けられている。ウェル領域１１は、後述するベース領域よりもドーピング濃度が高く、半導体基板１０の上面に接して形成されており、且つ、ベース領域の底部よりも深い位置まで形成されている領域である。当該深さは、半導体基板１０の上面を基準位置とした深さである。図１は、半導体基板１０の上面におけるウェル領域１１の配置例を示している。図１においては、ウェル領域に斜線のハッチングを付している。
ウェル領域１１は、上面視において活性部１２０を囲んで設けられてよい。ウェル領域１１は、上面視において複数の領域を囲んでおり、それぞれの領域に活性部１２０が設けられてもよい。図１の例では、２つの活性部１２０が、Ｙ軸方向に沿って並んで配置されている。上面視において、２つの活性部１２０の間には、ウェル領域１１が設けられている。
半導体装置１００は、ゲートパッド５１およびゲート配線４８を備えてよい。図１においてゲート配線４８は、太い実線で示されている。ゲートパッド５１およびゲート配線４８は、半導体基板１０の上方に配置されている。半導体基板１０と、ゲートパッド５１およびゲート配線４８との間には、層間絶縁膜が設けられているが、図１では省略している。
ゲートパッド５１は、アルミニウム等の金属を含む電極である。ゲート配線４８は、ゲートパッド５１と、トランジスタ部７０とを電気的に接続する配線である。ゲート配線４８は、アルミニウム等の金属を含む金属配線であってよく、不純物がドープされたポリシリコン等を含む半導体配線であってもよい。ゲート配線４８は、金属配線および半導体配線の一方が設けられた部分を有してよく、金属配線および半導体配線の両方が並行して設けられた部分を有してもよい。
ゲートパッド５１およびゲート配線４８は、ウェル領域１１の上方に配置されている。ゲートパッド５１は、上面視において活性部１２０と端辺１０２との間に配置されている。ゲート配線４８は、活性部１２０を囲むように配置されてよい。ゲート配線４８は、上面視において活性部１２０と端辺１０２との間に配置された部分を有してよい。ゲート配線４８は、上面視において２つの活性部１２０の間に配置された部分を有してもよい。
ゲートパッド５１には、所定のゲート電圧が印加される。ゲートパッド５１に印加されたゲート電圧は、ゲート配線４８によって、トランジスタ部７０に供給される。
活性部１２０の上方には、エミッタ電極が設けられているが、図１では省略している。エミッタ電極は、活性部１２０の全体を覆っていてよい。エミッタ電極は、アルミニウム等の金属を含む電極である。エミッタ電極と、半導体基板１０との間には層間絶縁膜が設けられている。エミッタ電極と、半導体基板１０とは、層間絶縁膜に設けられたコンタクトホールを介して接続する。図１においては、絶縁膜およびコンタクトホールを省略している。
半導体装置１００は、ウェル領域１１と、半導体基板１０の端辺１０２との間に、エッジ終端構造部９０を備えてもよい。エッジ終端構造部９０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部９０は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図２は、ダイオード部８０の近傍を拡大した上面図である。ダイオード部８０は、半導体基板１０の下面に接するカソード領域８２を有する。カソード領域８２は、Ｎ型の領域である。トランジスタ部７０は、半導体基板１０の下面に接するＰ型の下面領域１９を有する。本例では、下面領域１９は、トランジスタ部７０の全体に設けられている。また、下面領域１９は、ダイオード部８０のうち、トランジスタ部７０と接する部分にも設けられている。
半導体装置１００の破壊モードとして、アバランシェ破壊が知られている。ＩＧＢＴ等を含む半導体装置１００においては、電流密度を向上させることが好ましい。また、半導体基板１０の基板厚を小さくするべく、半導体基板１０を高比抵抗化する場合がある。電流密度を向上させ、または、半導体基板１０を高比抵抗化すると、短絡時に半導体基板１０の下面側に電界が集中して、裏面アバランシェ破壊が生じやすくなる。
半導体基板１０の下面側からのホール注入量を増加させることで、裏面アバランシェ破壊に対する耐量を向上させることができる。しかし一般に、ダイオード部８０の下面側にはＮ型のカソード領域が設けられるので、ダイオード部８０の下面側からのホール注入量は比較的に小さい。このため、トランジスタ部７０とダイオード部８０の境界において、裏面アバランシェ破壊が生じやすい。
本例の半導体装置１００においては、ダイオード部８０のうち、トランジスタ部７０と接する部分においては、カソード領域８２に代えて、下面領域１９が設けられている。これによりトランジスタ部７０とダイオード部８０の境界において、下面側からのホール注入量が増大する。従って、裏面アバランシェ耐量を向上できる。
本例では、ダイオード部８０に設けられた下面領域１９の、配列方向（Ｘ軸方向）における長さをＬ１とする。長さＬ１が大きいほど、トランジスタ部７０およびダイオード部８０の境界における、下面側からのホール注入量が増大する。
トランジスタ部７０およびダイオード部８０は、延伸方向（Ｙ軸方向）においてウェル領域１１と並んで配置されてよい。本例のトランジスタ部７０およびダイオード部８０は、延伸方向において２つのウェル領域１１に挟まれている。ダイオード部８０は、ウェル領域１１との境界においても、下面領域１９が設けられてよい。上述したように、ウェル領域１１は、比較的に高濃度且つ深くまで設けられる。このため、ウェル領域１１とカソード領域８２との距離が近すぎると、耐圧が低下してしまう。上面視において、ウェル領域１１とカソード領域８２の間に下面領域１９を設けることで、ウェル領域１１とカソード領域８２との距離を確保でき、耐圧を確保できる。
図３は、図２における領域Ａを拡大した上面図である。本例の半導体基板１０には、半導体基板１０の上面に接するゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５が設けられている。また、本例の半導体基板１０には、半導体基板１０の下面に接するカソード領域８２および下面領域１９が設けられている。
また、半導体基板１０の上方には、エミッタ電極５２およびゲート配線４８が設けられている。図３においては、エミッタ電極５２が設けられる範囲を点線で示している。エミッタ電極５２は、トランジスタ部７０およびダイオード部８０の上方に配置されている。エミッタ電極５２は、ウェル領域１１と重なる部分を有してよい。
エミッタ電極５２と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図３では省略している。本例の層間絶縁膜には、コンタクトホール５６およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５は、半導体基板１０の上面に設けられる。接続部２５と半導体基板１０との間には、熱酸化膜等の絶縁膜が設けられる。
ゲート配線４８と半導体基板１０との間には、熱酸化膜等の絶縁膜が設けられる。ゲート配線４８は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４８は、ゲートトレンチ部４０の先端部４１と重なって設けられる。先端部４１は、ゲートトレンチ部４０の延伸方向（Ｙ軸方向）における端部である。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板１０の上面に露出しており、ゲート配線４８と接触する。
エミッタ電極５２は金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
トランジスタ部７０には、ゲートトレンチ部４０が設けられる。ダイオード部８０には、ダミートレンチ部３０が設けられる。トランジスタ部７０には、ダミートレンチ部３０も設けられてよい。
本例のトランジスタ部７０において、ゲートトレンチ部４０およびダミートレンチ部３０が、Ｘ軸方向に沿って所定の間隔で交互に配置される。本例のダイオード部８０には、ダミートレンチ部３０が、所定の間隔で配置される。
本例のゲートトレンチ部４０は、Ｙ軸方向に沿って延伸する２つの延伸部３９（Ｙ軸方向に沿って直線状であるトレンチの部分）と、２つの延伸部３９を接続する先端部４１を有してよい。先端部４１の少なくとも一部は曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部３９を先端部４１が接続することで、ゲートトレンチ部４０の先端における電界集中を緩和できる。
本例のダミートレンチ部３０は、それぞれの延伸部３９の間に設けられる。これらのダミートレンチ部３０は、Ｙ軸方向に延伸する直線形状を有してよい。また、ダイオード部８０におけるダミートレンチ部３０は、ゲートトレンチ部４０と同様に、延伸部２９と、先端部３１とを有してよい。ダミートレンチ部３０は、Ｙ軸方向における長さがゲートトレンチ部４０より短くてよい。本例の先端部３１は、エミッタ電極５２と重なる位置に配置され、接続部２５を介してエミッタ電極５２に接続されている。
半導体基板１０において、各トレンチ部の延伸部分に挟まれた領域をメサ部と称する。トランジスタ部７０にはメサ部６０が設けられ、ダイオード部８０にはメサ部６１が設けられている。メサ部とは、トレンチ部に挟まれた半導体基板１０の部分において、トレンチ部の最も深い底部よりも上面側の領域である。
各メサ部には、ベース領域１４が設けられる。本例のベース領域１４は、Ｐ－型である。ベース領域１４はメサ部の上面の一部に露出している。
トランジスタ部７０のメサ部６０のベース領域１４の上面には、コンタクト領域１５と、エミッタ領域１２が設けられる。本例のコンタクト領域１５は、ベース領域１４よりもドーピング濃度の高いＰ＋型である。本例のエミッタ領域１２は、後述するドリフト領域よりもドーピング濃度の高いＮ＋型である。
エミッタ領域１２は、半導体基板１０の上面においてゲートトレンチ部４０と接して設けられている。本例のエミッタ領域１２およびコンタクト領域１５は、メサ部６０を挟む一方のトレンチ部から、他方のトレンチ部まで設けられる。本例のメサ部６０の上面には、コンタクト領域１５およびエミッタ領域１２が、Ｙ軸方向に沿って交互に配置されている。メサ部６０に設けられたコンタクト領域１５のうち、Ｙ軸方向の最も端に配置されたコンタクト領域１５は、コンタクトホール５４のＹ軸方向の端部と重なる位置に設けられてよい。エミッタ領域１２は、Ｙ軸方向において、コンタクトホール５４が設けられている範囲に配置されている。
他の例においては、メサ部６０には、コンタクト領域１５およびエミッタ領域１２が延伸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。メサ部６０の上面には、コンタクト領域１５およびエミッタ領域１２が設けられた領域をＹ軸方向に挟むベース領域１４が配置されていてよい。メサ部６０の上面には、コンタクト領域１５、エミッタ領域１２およびベース領域１４が設けられた領域をＹ軸方向に挟むウェル領域１１が配置されていてよい。ウェル領域１１と重なる位置にゲートトレンチ部４０の先端部４１が配置されている。
本明細書では、ゲートトレンチ部４０とエミッタ領域１２が周期的に配置されている領域をトランジスタ部７０とする。Ｘ軸方向において周期的に配置されたエミッタ領域１２のうち、Ｘ軸方向の最も端に配置されたエミッタ領域１２を、トランジスタ部７０の端部のエミッタ領域１２とする。本明細書では、端部のエミッタ領域１２のＸ軸方向の端部位置Ｘｂを、トランジスタ部７０とダイオード部８０とのＸ軸方向における境界とする。端部のエミッタ領域１２のＸ軸方向の端部位置Ｘｂは、半導体基板１０の上面における、当該エミッタ領域１２と、トレンチ部との境界である。
ダイオード部８０のメサ部６１には、エミッタ領域１２が設けられていなくてよい。メサ部６１の上面には、Ｐ型の領域が配置されていてよい。本例のメサ部６１の上面には、ベース領域１４が設けられている。ベース領域１４は、メサ部６１の上面の半分以上の面積を占めていてよい。メサ部６１の上面には、コンタクト領域１５が配置されていてよい。メサ部６１のコンタクト領域１５は、コンタクトホール５４のＹ軸方向における端部と重なる位置に設けられてよい。メサ部６１の上面には、コンタクト領域１５をＹ軸方向に挟むベース領域１４が設けられてよい。メサ部６１の上面には、ベース領域１４およびコンタクト領域１５が設けられた領域をＹ軸方向に挟むウェル領域１１が設けられてよい。ウェル領域１１と重なる位置にダミートレンチ部３０の先端部３１が配置されている。
トランジスタ部７０に設けられたコンタクトホール５４と、ダイオード部８０に設けられたコンタクトホール５４とは、Ｙ軸方向における長さが同一であってよく、異なっていてもよい。トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。本例のコンタクトホール５４は、メサ部６０のベース領域１４およびウェル領域１１に対応する領域には設けられていない。ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に設けられる。ただし、コンタクトホール５４は、メサ部６１においてコンタクト領域１５とウェル領域１１に挟まれたベース領域１４の上方には設けられていない。
ダイオード部８０において、半導体基板１０の下面と接する領域には、Ｎ＋型のカソード領域８２が設けられる。半導体基板１０の下面と接する領域においてカソード領域８２が設けられていない領域には、下面領域１９が設けられている。本例では、トランジスタ部７０に設けられた下面領域１９をコレクタ領域２２とする。また、ダイオード部８０に設けられた下面領域１９をオーバーラップ領域２６とする。コレクタ領域２２およびオーバーラップ領域２６のドーピング濃度は同一であってよく、異なっていてもよい。図３においては、カソード領域８２、オーバーラップ領域２６およびコレクタ領域２２の境界位置を点線で示している。
本例では、カソード領域８２は、Ｘ軸方向において、エミッタ領域１２の端部位置Ｘｂよりも、ダイオード部８０の中心側に設けられている。つまり、ダイオード部８０は、Ｘ軸方向において、エミッタ領域１２の端部位置Ｘｂと、カソード領域８２の端部との間にオーバーラップ領域２６を有する。Ｘ軸方向におけるオーバーラップ領域２６の長さを第１の長さＬ１とする。
また、カソード領域８２は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｙｃよりも、ダイオード部８０の中心側に設けられている。つまり、ダイオード部８０は、Ｙ軸方向において、コンタクトホール５４の端部位置Ｙｃと、カソード領域８２の端部との間にオーバーラップ領域２６を有する。コンタクトホール５４の端部位置Ｙｃと、カソード領域８２の端部との間におけるオーバーラップ領域２６の長さを第２の長さＬ２とする。
オーバーラップ領域２６の第１の長さＬ１は、第２の長さＬ２より大きい。これにより、Ｘ軸方向におけるダイオード部８０とトランジスタ部７０との境界における、半導体基板１０の下面側からのホール注入量を増大できる。このため、裏面アバランシェ耐量を向上できる。第１の長さＬ１は、第２の長さＬ２の２倍以上であってよく、５倍以上であってもよい。また、第２の長さＬ２を比較的に小さくすることで、カソード領域８２の面積を確保することができる。
また本例では、Ｙ軸方向において、ウェル領域１１の端部位置Ｙｗと、コンタクトホール５４の端部位置Ｙｃとの間にもオーバーラップ領域２６が設けられている。つまり、ダイオード部８０は、Ｙ軸方向において、ウェル領域１１の端部位置Ｙｗと、カソード領域８２の端部との間にオーバーラップ領域２６を有する。ウェル領域１１の端部位置Ｙｗと、カソード領域８２の端部との間におけるオーバーラップ領域２６の長さを第３の長さＬ３とする。
オーバーラップ領域２６の第１の長さＬ１は、第３の長さＬ３より大きくてよい。これにより、Ｘ軸方向におけるダイオード部８０とトランジスタ部７０との境界における、半導体基板１０の下面側からのホール注入量を更に増大できる。このため、裏面アバランシェ耐量を更に向上できる。第１の長さＬ１は、第３の長さＬ３の２倍以上であってよい。また、第３の長さＬ３を比較的に小さくすることで、カソード領域８２の面積を確保することができる。
オーバーラップ領域２６の第１の長さＬ１は、２０μｍ以上であってよく、５０μｍ以上であってよく、１００μｍ以上であってもよい。また、オーバーラップ領域２６は、Ｘ軸方向において、複数のメサ部６１にわたって設けられてよい。第１の長さＬ１を大きくすることで、Ｘ軸方向におけるダイオード部８０とトランジスタ部７０との境界における、半導体基板１０の下面側からのホール注入量を増大できる。
また、ダイオード部８０は、半導体基板１０の上面において、Ｙ軸方向に長手を有してよい。ダイオード部８０は、半導体基板１０の上面において、トランジスタ部７０およびウェル領域１１で囲まれた領域であってよい。ダイオード部８０は、ゲートトレンチ部４０およびエミッタ領域１２が設けられていない領域であってもよい。ダイオード部８０がＹ軸方向に長手を有すると、ダイオード部８０とトランジスタ部７０との境界領域が長くなり、裏面アバランシェ破壊が生じやすくなる。これに対して、オーバーラップ領域２６の第１の長さＬ１を大きくすることで、裏面アバランシェ破壊を抑制できる。
図４は、図３におけるａ－ａ断面の一例を示す図である。ａ－ａ断面は、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に設けられる。層間絶縁膜３８は、熱酸化膜であってよく、ＢＰＳＧ等のガラスであってよく、他の絶縁膜であってもよい。また層間絶縁膜３８は、複数の絶縁膜が積層された膜であってもよい。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で設けられる。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。
当該断面の半導体基板１０の上面２１側には、Ｐ－型のベース領域１４が設けられる。当該断面において、トランジスタ部７０における半導体基板１０の上面２１側には、Ｎ＋型のエミッタ領域１２およびＰ－型のベース領域１４が半導体基板１０の上面２１から順番に設けられる。ベース領域１４の下方には、Ｎ＋型の蓄積領域が設けられていてもよい。当該断面において、ダイオード部８０における半導体基板１０の上面２１側には、Ｐ－型のベース領域１４が設けられている。
トランジスタ部７０およびダイオード部８０において、ベース領域１４の下にはＮ－型のドリフト領域１８が設けられる。トランジスタ部７０およびダイオード部８０において、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられる。
バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面から広がる空乏層が、コレクタ領域２２、オーバーラップ領域２６およびカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下には、Ｐ＋型のオーバーラップ領域２６およびカソード領域８２が設けられる。オーバーラップ領域２６は、カソード領域８２と、コレクタ領域２２の間に配置されている。図３において説明したように、オーバーラップ領域２６は、Ｘ軸方向において第１の長さＬ１を有する。
オーバーラップ領域２６のドーピング濃度は、ベース領域１４よりも高い。本例では、オーバーラップ領域２６のドーピング濃度は、コレクタ領域２２のドーピング濃度と同一である。また、オーバーラップ領域２６のＺ軸方向における厚みは、コレクタ領域２２のＺ軸方向における厚みと同一である。オーバーラップ領域２６は、コレクタ領域２２と同一のプロセスで形成されてよい。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達するように設けられている。エミッタ領域１２およびコンタクト領域１５の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０の上面２１側に設けられたゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチ部４０の内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。
図５は、図３におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、ダイオード部８０を含むＹＺ面である。ダイオード部８０において、半導体基板１０の上面２１と接する領域には、ベース領域１４が設けられている。ベース領域１４は、層間絶縁膜３８に設けられたコンタクトホール５４を介してエミッタ電極５２と接続されている。コンタクトホール５４の端部位置Ｙｃにおいて、半導体基板１０の上面２１と接する領域には、コンタクト領域１５が設けられている。図３において説明したように、コンタクトホール５４の端部位置Ｙｃと、カソード領域８２の端部位置との間のオーバーラップ領域２６は、第２の長さＬ２を有する。
Ｙ軸方向において、ダイオード部８０の外側には、ウェル領域１１が設けられている。ウェル領域１１と、ベース領域１４との境界位置を、ダイオード部８０のＹ軸方向における端部としてよい。ベース領域１４とウェル領域１１との境界が不明瞭な場合、ベース領域１４の平均ドーピング濃度をＤａとして、ウェル領域１１においてドーピング濃度が２×Ｄａとなる位置のうち、最もベース領域１４に近い位置を、ベース領域１４とウェル領域１１との境界としてもよい。これらのドーピング濃度は、半導体基板１０の上面２１におけるドーピング濃度を用いてよい。図３において説明したように、ウェル領域１１の端部位置Ｙｗと、カソード領域８２の端部位置との間のオーバーラップ領域２６は、第３の長さＬ３を有する。
図６は、図３におけるａ－ａ断面の他の例を示す図である。本例の半導体装置１００は、半導体基板１０の上面側に設けられた上面側ライフタイム制御部９２を有する。半導体基板１０の上面側とは、半導体基板１０の深さ方向の中央よりも上面２１に近い領域を指す。上面側ライフタイム制御部９２は、キャリア（電子または正孔）の再結合中心が、周辺よりも高い濃度で設けられた領域である。再結合中心は、空孔や複空孔などの空孔系の欠陥であってよく、転位であってよく、格子間原子であってよく、遷移金属等であってよい。上面側ライフタイム制御部９２は、例えば半導体基板１０の上面２１からヘリウムまたはプロトン等の粒子を局所的に注入することで形成できる。
本例の上面側ライフタイム制御部９２は、ダイオード部８０の全体に設けられている。これにより、ダイオード部８０のライフタイムを短くして、逆回復時間を短くできる。また、上面側ライフタイム制御部９２は、トランジスタ部７０のうち、ダイオード部８０に接する領域にも設けられている。これにより、トランジスタ部７０の上面と、ダイオード部８０のカソード領域８２との間でキャリアが流れることを抑制できる。
本例では、トランジスタ部７０に設けられた上面側ライフタイム制御部９２のＸ軸方向における長さを第４の長さＬ４とする。第４の長さＬ４は、トランジスタ部７０の端部位置Ｘｂから、上面側ライフタイム制御部９２の端部位置までのＸ軸方向における長さである。
ダイオード部８０におけるオーバーラップ領域２６の第１の長さＬ１は、上面側ライフタイム制御部９２の第４の長さＬ４よりも長くてよい。オーバーラップ領域２６の第１の長さＬ１を長くすることで、トランジスタ部７０とダイオード部８０との境界における裏面アバランシェ破壊を抑制できる。また、オーバーラップ領域２６の第１の長さＬ１を長くすることで、カソード領域８２を、トランジスタ部７０と離れた位置に配置できる。このため、上面側ライフタイム制御部９２の第４の長さＬ４を小さくしても、トランジスタ部７０の上面と、ダイオード部８０のカソード領域８２との間でキャリアが流れることを抑制できる。上面側ライフタイム制御部９２の第４の長さＬ４を小さくすることで、上面側ライフタイム制御部９２がトランジスタ部７０の特性に与える影響を小さくできる。
図７は、上面視における、カソード領域８２とオーバーラップ領域２６の配置例を示す図である。図２の例においては、オーバーラップ領域２６（すなわち、ダイオード部８０におけるＰ型の下面領域１９）は、Ｘ軸方向において一定の幅Ｌ１を有していた。つまり、オーバーラップ領域２６は、上面視において長方形であった。本例のオーバーラップ領域２６は、Ｙ軸方向の中心における第１の長さＬ１ｂが、Ｙ軸方向の端部での第１の長さＬ１ａよりも小さい。
ダイオード部８０のＹ軸方向における端部（すなわち、ダイオード部８０の上面視における角部）では、電界が集中しやすく、Ｙ軸方向における中心よりも裏面アバランシェ破壊が生じやすい。本例では、第１の長さＬ１ａを第１の長さＬ１ｂよりも大きくすることで、ダイオード部８０の角部における裏面アバランシェ破壊を抑制できる。また、第１の長さＬ１ｂを小さくすることで、カソード領域８２の面積を大きくして、ダイオード部８０の特性を向上できる。第１の長さＬ１ｂはゼロであってもよい。つまり、ダイオード部８０のＹ軸方向における中心においては、オーバーラップ領域２６が設けられていなくてもよい。図７の例では、オーバーラップ領域２６のＸ軸方向の幅がステップ状に変化しているが、オーバーラップ領域２６のＸ軸方向の幅は連続的に変化してもよい。
図８は、図３におけるａ－ａ断面の他の例を示す図である。本例のオーバーラップ領域２６は、コレクタ領域２２よりもドーピング濃度の高い高濃度部分２７を有する。高濃度部分２７のドーピング濃度は、コレクタ領域２２のドーピング濃度の２倍以上であってよく、５倍以上であってよく、１０倍以上であってもよい。高濃度部分２７を有することで、ダイオード部８０の下面からのホール注入量を更に増大できる。
高濃度部分２７は、カソード領域８２に接していてよい。他の例では、高濃度部分２７は、コレクタ領域２２に接していてもよい。オーバーラップ領域２６の一部が高濃度部分２７であってもよい。オーバーラップ領域２６の全体が、高濃度部分２７であってもよい。
図９は、図３におけるａ－ａ断面の他の例を示す図である。本例のオーバーラップ領域２６は、コレクタ領域２２よりもＺ軸方向における厚みが大きい厚部分２８を有する。厚部分２８の厚みは、コレクタ領域２２の厚みの１．２倍以上であってよく、１．５倍以上であってよく、２倍以上であってもよい。コレクタ領域２２の厚みは、コレクタ領域２２の厚みの平均値を用いてよい。厚部分２８の厚みは、オーバーラップ領域２６の厚みの最大値を用いてよい。
厚部分２８を有することで、ダイオード部８０の下面からのホール注入量を更に増大できる。厚部分２８は、カソード領域８２に接していてよい。他の例では、厚部分２８は、コレクタ領域２２に接していてもよい。オーバーラップ領域２６の全体が、厚部分２８であってもよい。また、厚部分２８は、高濃度部分２７であってもよい。つまりオーバーラップ領域２６は、コレクタ領域２２よりもドーピング濃度が高く、且つ、厚みの大きい部分を有してよい。
図１０は、厚部分２８の配置例を示す上面図である。図１０においては、厚部分２８に斜線のハッチングを付している。厚部分２８は、下面領域１９の端部に設けられている。厚部分２８は、下面領域１９のＸ軸方向の端部に設けられてよい。厚部分２８は、下面領域１９のＹ軸方向の端部に設けられてよい。
下面領域１９の端部とは、下面領域１９のうち、カソード領域８２と接する部分を含む。厚部分２８は、下面領域１９のうち、カソード領域８２とＸ軸方向において接する部分に設けられてよい。厚部分２８は、下面領域１９のうち、カソード領域８２とＹ軸方向において接する部分に設けられてよい。厚部分２８は、上面視においてカソード領域８２を囲んで配置されてよい。
また厚部分２８は、半導体基板１０の端部における下面領域１９に設けられてもよい。厚部分２８は、半導体基板１０の端辺１０２と、活性部１２０との間にも配置されてよい。厚部分２８は、ウェル領域１１と重なる領域にも設けられてよい。厚部分２８は、エッジ終端構造部９０にも設けられてよい。
厚部分２８は、下面領域１９の他の部分よりも厚みが大きい。図１から図９において説明したように、下面領域１９は、Ｘ軸方向にオーバーラップ領域２６を有してよい。この場合、下面領域１９のＸ軸方向における端部はダイオード部８０に配置される。このため、図９に示したように、厚部分２８はダイオード部８０に配置される。
他の例では、下面領域１９は、Ｘ軸方向にオーバーラップ領域２６を有さなくてもよい。この場合、トランジスタ部７０と、ダイオード部８０との境界が、下面領域１９のＸ軸方向における端部になる。つまり、Ｘ軸方向におけるダイオード部８０の端部と、カソード領域８２の端部の位置は一致している。このため厚部分２８は、トランジスタ部７０において、ダイオード部８０と接する領域に設けられる。図１０においては、下面領域１９が、Ｘ軸方向にオーバーラップ領域２６を有さない例を示している。
厚部分２８は、上面視において、それぞれのトランジスタ部７０を囲んで設けられてよい。上面視においてコレクタ領域２２は、厚部分２８に囲まれていてよい。
図１１は、ダイオード部８０およびトランジスタ部７０における厚部分２８の配置例を示す図である。本例では、ダイオード部８０とトランジスタ部７０との境界における厚部分２８は、トランジスタ部７０に設けられている。厚部分２８は、トランジスタ部７０とダイオード部８０との境界に接して設けられてよい。他の例では、図９に示したように、厚部分２８は、ダイオード部８０に設けられていてもよい。
また、ダイオード部８０およびトランジスタ部７０の、Ｙ軸方向における端部にも、厚部分２８が設けられている。これにより、ダイオード部８０およびトランジスタ部７０は、それぞれ厚部分２８に囲まれている。これにより、ダイオード部８０およびトランジスタ部７０の端部において、下面からのホール注入量を増大させることができる。
図１２は、図１１における領域Ｂを拡大した上面図である。本例の半導体装置１００は、カソード領域８２と下面領域１９（図１２ではコレクタ領域２２と厚部分２８）の配置が、図３に示した半導体装置１００と相違する。他の構造は、図３に示した半導体装置１００と同一である。
本例では、カソード領域８２が、Ｘ軸方向におけるダイオード部８０の全体に設けられている。厚部分２８は、Ｘ軸方向においてカソード領域８２と、コレクタ領域２２の間に設けられている。このような構造によっても、ダイオード部８０とトランジスタ部７０の境界において、下面からのホール注入量を増大できる。
図１３は、図１２におけるｃ－ｃ断面の一例を示す図である。図１２において説明したように、カソード領域８２とコレクタ領域２２との間に、厚部分２８が配置されている。なお厚部分２８は、図８において説明した高濃度部分２７と同一のドーピング濃度を有していてもよい。つまり下面領域１９の端部には、コレクタ領域２２よりもドーピング濃度が高く、且つ、Ｚ軸方向における厚みが大きい部分が設けられてよい。これにより、ダイオード部８０とトランジスタ部７０の境界において、下面からのホール注入量を更に増大できる。
厚部分２８の少なくとも一部分は、バッファ領域２０に設けられていてよい。つまり厚部分２８は、バッファ領域２０の下面から、バッファ領域２０の内部に向かって突出して設けられていてよい。
Ｚ軸方向において、厚部分２８とドリフト領域１８との距離Ｄ１（つまり、厚部分２８とドリフト領域１８との間のバッファ領域２０の厚み）は、１μｍ以上であってよい。距離Ｄ１は、２μｍ以上であってもよい。距離Ｄ１を１μｍ以上確保することで、半導体基板１０の上面側から広がる空乏層が、厚部分２８に到達することを抑制できる。
Ｚ軸方向におけるコレクタ領域２２と、ドリフト領域１８との距離をＤ２とする。距離Ｄ２は、バッファ領域２０の厚みに対応している。距離Ｄ１は、距離Ｄ２の半分以下であってよく、１／４以下であってもよい。
図１４は、バッファ領域２０と、厚部分２８との関係の一例を示す図である。本例のバッファ領域２０は、Ｚ軸方向において、複数のドーピング濃度ピークＰ１～Ｐ４を有する。例えば、プロトン等の不純物を、飛程を異ならせて複数回バッファ領域２０に注入することで、バッファ領域２０に複数の濃度ピークを形成できる。
複数の濃度ピークＰのうち、半導体基板１０の下面２３に最も近い濃度ピークをＰ１とする。濃度ピークＰ１は、複数の濃度ピークのうち、最もドーピング濃度の高いピークであってよい。複数の濃度ピークは、半導体基板１０の上面側から広がる空乏層が、濃度ピークＰ１を越えて下面２３側まで広がらないように、ドーピング濃度が調整されている。
厚部分２８の上端は、濃度ピークＰ１よりも下面２３側に配置されている。これにより、半導体基板１０の上面側から広がる空乏層が、厚部分２８に到達することを抑制できる。
図１５は、下面領域１９（図１５ではコレクタ領域２２）と、コレクタ領域２２との厚みの一例を示す図である。本例のコレクタ領域２２のＰ型のドーパント濃度は、カソード領域８２におけるＮ型のドーパント濃度よりも高い。コレクタ領域２２には、カソード領域８２と同一の濃度のＮ型ドーパントが含まれていてよい。半導体基板１０の下面２３の全体にカソード領域８２を形成してから、Ｐ型ドーパントをカウンタードーピングすることで、コレクタ領域２２を形成してよい。コレクタ領域２２の厚みは、カソード領域８２の厚みより大きくてよい。
図１６は、バッファ領域２０の他の構成例を示す図である。本例のバッファ領域２０は、高濃度領域７１と、低濃度領域７２とを有する。低濃度領域７２は、高濃度領域７１とＸ軸方向において並んでおり、高濃度領域７１よりもドーピング濃度の低い領域である。低濃度領域７２は、Ｘ軸方向において高濃度領域７１に挟まれていてよい。また、Ｘ軸方向において、低濃度領域７２は、高濃度領域７１より短くてよい。低濃度領域７２を設けることで、下面からのホール注入量を更に増大できる。
厚部分２８は、低濃度領域７２と重ならない位置に設けられることが好ましい。厚部分２８と低濃度領域７２とがＺ軸方向に並ぶと、半導体基板１０の上面側から広がる空乏層が、厚部分２８に到達しやすくなる。厚部分２８と低濃度領域７２とをずらして配置することで、空乏層が厚部分２８に到達することを抑制しつつ、下面からのホール注入量を更に増大できる。
Ｘ軸方向において、低濃度領域７２は、厚部分２８よりもトランジスタ部７０の中央側に配置されてよい。低濃度領域７２をトランジスタ部７０に設けることで、低濃度領域７２がダイオード部８０の特性に与える影響を低減できる。厚部分２８は、トランジスタ部７０のＸ軸方向の両端に配置されており、低濃度領域７２は、２つの厚部分２８の間のトランジスタ部７０の領域に配置されてよい。低濃度領域７２と、厚部分２８とのＸ軸方向における距離は、一つのメサ部６０のＸ軸方向における幅よりも小さくてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１８・・・ドリフト領域、１９・・・下面領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２６・・・オーバーラップ領域、２７・・・高濃度部分、２８・・・厚部分、２９・・・延伸部、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲート配線、５１・・・ゲートパッド、５２・・・エミッタ電極、５４、５６・・・コンタクトホール、６０、６１・・・メサ部、７０・・・トランジスタ部、７１・・・高濃度領域、７２・・・低濃度領域、８０・・・ダイオード部、８２・・・カソード領域、９０・・・エッジ終端構造部、９２・・・上面側ライフタイム制御部、１００・・・半導体装置、１０２・・・端辺、１２０・・・活性部

Claims (21)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面に接する領域に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部と、
    前記半導体基板の下面に接する領域において、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、且つ、前記カソード領域以外の領域に第２導電型のオーバーラップ領域を有し、前記半導体基板の上面において、予め定められた配列方向で前記トランジスタ部と並んで配置されたダイオード部と、
    前記半導体基板の上方に配置されたエミッタ電極と、
    前記半導体基板と前記エミッタ電極との間に設けられ、前記エミッタ電極と前記ダイオード部とを接続するためのコンタクトホールが設けられた層間絶縁膜と
    を備え、
    前記配列方向において、前記カソード領域は、前記エミッタ領域の端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記エミッタ領域の端部と前記カソード領域の端部との間において第１の長さで設けられ、
    前記配列方向と直交する延伸方向において、前記カソード領域は、前記コンタクトホールの端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記コンタクトホールの端部と前記カソード領域の端部との間において第２の長さで設けられ、
    前記第１の長さは、前記第２の長さの５倍以上である半導体装置。
  2. 前記第１の長さは、２０μｍ以上である
    請求項１に記載の半導体装置。
  3. 前記半導体基板において、前記ダイオード部と前記延伸方向に並んで配置された、第２導電型のウェル領域を更に備え、
    前記延伸方向において、前記オーバーラップ領域は、前記ウェル領域の端部と前記カソード領域の端部との間において第３の長さで設けられ、
    前記第１の長さは、前記第３の長さよりも大きい
    請求項１または２に記載の半導体装置。
  4. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面に接する領域に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部と、
    前記半導体基板の下面に接する領域において、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、且つ、前記カソード領域以外の領域に第２導電型のオーバーラップ領域を有し、前記半導体基板の上面において、予め定められた配列方向で前記トランジスタ部と並んで配置されたダイオード部と、
    前記半導体基板の上方に配置されたエミッタ電極と、
    前記半導体基板と前記エミッタ電極との間に設けられ、前記エミッタ電極と前記ダイオード部とを接続するためのコンタクトホールが設けられた層間絶縁膜と
    を備え、
    前記配列方向において、前記カソード領域は、前記エミッタ領域の端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記エミッタ領域の端部と前記カソード領域の端部との間において第１の長さで設けられ、
    前記配列方向と直交する延伸方向において、前記カソード領域は、前記コンタクトホールの端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記コンタクトホールの端部と前記カソード領域の端部との間において第２の長さで設けられ、
    前記第１の長さは、前記第２の長さよりも大きく、
    前記半導体基板において、前記ダイオード部と前記延伸方向に並んで配置された、第２導電型のウェル領域を更に備え、
    前記延伸方向において、前記オーバーラップ領域は、前記ウェル領域の端部と前記カソード領域の端部との間において第３の長さで設けられ、
    前記第１の長さは、前記第３の長さの２倍以上である半導体装置。
  5. 前記ダイオード部は、前記半導体基板の上面において、前記延伸方向に長手を有する
    請求項１から４のいずれか一項に記載の半導体装置。
  6. 前記半導体基板の上面側に設けられた上面側ライフタイム制御部を更に備え、
    前記上面側ライフタイム制御部は、前記トランジスタ部のうち、前記ダイオード部に接する領域に設けられ、
    前記第１の長さは、前記配列方向における前記トランジスタ部の端部から前記上面側ライフタイム制御部の端部までの長さよりも大きい
    請求項１から５のいずれか一項に記載の半導体装置。
  7. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面に接する領域に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部と、
    前記半導体基板の下面に接する領域において、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、且つ、前記カソード領域以外の領域に第２導電型のオーバーラップ領域を有し、前記半導体基板の上面において、予め定められた配列方向で前記トランジスタ部と並んで配置されたダイオード部と、
    前記半導体基板の上方に配置されたエミッタ電極と、
    前記半導体基板と前記エミッタ電極との間に設けられ、前記エミッタ電極と前記ダイオード部とを接続するためのコンタクトホールが設けられた層間絶縁膜と
    を備え、
    前記配列方向において、前記カソード領域は、前記エミッタ領域の端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記エミッタ領域の端部と前記カソード領域の端部との間において第１の長さで設けられ、
    前記配列方向と直交する延伸方向において、前記カソード領域は、前記コンタクトホールの端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記コンタクトホールの端部と前記カソード領域の端部との間において第２の長さで設けられ、
    前記第１の長さは、前記第２の長さよりも大きく、
    前記オーバーラップ領域の前記延伸方向における中心での前記第１の長さは、前記延伸方向における端部での前記第１の長さよりも小さい半導体装置。
  8. 前記トランジスタ部は、前記半導体基板の下面に接する領域において、第２導電型のコレクタ領域を有し、
    前記配列方向における前記オーバーラップ領域は、前記コレクタ領域よりもドーピング濃度の高い部分を有する
    請求項１から７のいずれか一項に記載の半導体装置。
  9. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面に接する領域に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部と、
    前記半導体基板の下面に接する領域において、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、且つ、前記カソード領域以外の領域に第２導電型のオーバーラップ領域を有し、前記半導体基板の上面において、予め定められた配列方向で前記トランジスタ部と並んで配置されたダイオード部と、
    前記半導体基板の上方に配置されたエミッタ電極と、
    前記半導体基板と前記エミッタ電極との間に設けられ、前記エミッタ電極と前記ダイオード部とを接続するためのコンタクトホールが設けられた層間絶縁膜と
    を備え、
    前記配列方向において、前記カソード領域は、前記エミッタ領域の端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記エミッタ領域の端部と前記カソード領域の端部との間において第１の長さで設けられ、
    前記配列方向と直交する延伸方向において、前記カソード領域は、前記コンタクトホールの端部よりも前記ダイオード部の中心側に設けられ、前記オーバーラップ領域は、前記コンタクトホールの端部と前記カソード領域の端部との間において第２の長さで設けられ、
    前記第１の長さは、前記第２の長さよりも大きく、
    前記トランジスタ部は、前記半導体基板の下面に接する領域において、第２導電型のコレクタ領域を有し、
    前記配列方向における前記オーバーラップ領域は、前記コレクタ領域よりも前記半導体基板の深さ方向における厚みが大きい厚部分を有する半導体装置。
  10. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板の上面に接する領域に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有するトランジスタ部と、
    前記半導体基板の下面に接する領域において、前記ドリフト領域よりもドーピング濃度の高い第１導電型のカソード領域を有し、前記半導体基板の上面において、予め定められた配列方向で前記トランジスタ部と並んで配置されたダイオード部と、
    前記半導体基板の下面に接する領域において、前記カソード領域以外の領域に設けられた第２導電型の下面領域と
    を備え、
    前記下面領域は、上面視における端部において、前記半導体基板の深さ方向における厚みが、他の部分よりも大きい厚部分を有する半導体装置。
  11. 前記下面領域は、前記配列方向の前記端部において、前記厚部分を有する
    請求項１０に記載の半導体装置。
  12. 前記下面領域は、前記配列方向において前記カソード領域と接する前記端部において、前記厚部分を有する
    請求項１１に記載の半導体装置。
  13. 前記下面領域は、前記配列方向と直交する延伸方向の前記端部において、前記厚部分を有する
    請求項１０から１２のいずれか一項に記載の半導体装置。
  14. 前記下面領域は、上面視における前記半導体基板の端部において、前記厚部分を有する
    請求項１０から１３のいずれか一項に記載の半導体装置。
  15. 前記厚部分は、前記トランジスタ部に配置されている
    請求項１０から１４のいずれか一項に記載の半導体装置。
  16. 前記厚部分は、前記ダイオード部に配置されている
    請求項１０から１４のいずれか一項に記載の半導体装置。
  17. 前記厚部分のドーピング濃度は、前記下面領域の前記厚部分以外の部分のドーピング濃度よりも高い
    請求項１０から１６のいずれか一項に記載の半導体装置。
  18. 前記ドリフト領域と、前記下面領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高いバッファ領域を更に備え、
    前記ドリフト領域と、前記厚部分との距離が１μｍ以上である
    請求項１０から１７のいずれか一項に記載の半導体装置。
  19. 前記ドリフト領域と、前記下面領域との間に設けられ、前記ドリフト領域よりもドーピング濃度の高いバッファ領域を更に備え、
    前記バッファ領域は、高濃度領域と、前記高濃度領域と前記配列方向に並んでおり、前記高濃度領域よりもドーピング濃度の低い低濃度領域とを有し、
    前記厚部分は、前記低濃度領域と重ならない位置に設けられている
    請求項１０から１７のいずれか一項に記載の半導体装置。
  20. 前記配列方向において、前記低濃度領域が、前記厚部分よりも前記トランジスタ部の中央側に配置されている
    請求項１９に記載の半導体装置。
  21. 前記下面領域における第２導電型のドーパント濃度は、前記カソード領域における第１導電型のドーパント濃度よりも高く、
    前記半導体基板の深さ方向において、前記下面領域は、前記カソード領域よりも厚い
    請求項１０から１６のいずれか一項に記載の半導体装置。
JP2021501588A 2019-02-27 2019-12-03 半導体装置 Active JP7156495B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019034869 2019-02-27
JP2019034869 2019-02-27
PCT/JP2019/047283 WO2020174799A1 (ja) 2019-02-27 2019-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020174799A1 JPWO2020174799A1 (ja) 2021-09-13
JP7156495B2 true JP7156495B2 (ja) 2022-10-19

Family

ID=72238917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021501588A Active JP7156495B2 (ja) 2019-02-27 2019-12-03 半導体装置

Country Status (5)

Country Link
US (2) US11488951B2 (ja)
JP (1) JP7156495B2 (ja)
CN (1) CN112470288A (ja)
DE (1) DE112019003399T5 (ja)
WO (1) WO2020174799A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045949A (ja) 2015-08-28 2017-03-02 株式会社デンソー 半導体装置
WO2017199679A1 (ja) 2016-05-17 2017-11-23 株式会社デンソー 半導体装置
JP2018073911A (ja) 2016-10-26 2018-05-10 株式会社デンソー 半導体装置
JP2018174295A (ja) 2016-10-14 2018-11-08 富士電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2150753B (en) 1983-11-30 1987-04-01 Toshiba Kk Semiconductor device
JPS6115370A (ja) * 1984-06-30 1986-01-23 Toshiba Corp 半導体装置
JP2012069579A (ja) 2010-09-21 2012-04-05 Toshiba Corp 逆通電型の絶縁ゲート型バイポーラトランジスタ
JP6022774B2 (ja) 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP6056984B2 (ja) 2013-11-05 2017-01-11 トヨタ自動車株式会社 半導体装置
JP6334465B2 (ja) 2015-06-17 2018-05-30 富士電機株式会社 半導体装置
JP6604430B2 (ja) 2016-03-10 2019-11-13 富士電機株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045949A (ja) 2015-08-28 2017-03-02 株式会社デンソー 半導体装置
WO2017199679A1 (ja) 2016-05-17 2017-11-23 株式会社デンソー 半導体装置
JP2018174295A (ja) 2016-10-14 2018-11-08 富士電機株式会社 半導体装置
JP2018073911A (ja) 2016-10-26 2018-05-10 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
CN112470288A (zh) 2021-03-09
US20230038105A1 (en) 2023-02-09
JPWO2020174799A1 (ja) 2021-09-13
US11810913B2 (en) 2023-11-07
US11488951B2 (en) 2022-11-01
DE112019003399T5 (de) 2021-03-18
US20210151430A1 (en) 2021-05-20
WO2020174799A1 (ja) 2020-09-03

Similar Documents

Publication Publication Date Title
US10651299B2 (en) Semiconductor device
US11532738B2 (en) Semiconductor device
US10535761B2 (en) Semiconductor device including a mesa portion including an emitter region having a varied width
JP7173172B2 (ja) 半導体装置および半導体モジュール
JP2019096855A (ja) 半導体装置
JP7211516B2 (ja) 半導体装置
JP2022123036A (ja) 半導体装置
WO2022239285A1 (ja) 半導体装置
US11276771B2 (en) Semiconductor device
WO2022239284A1 (ja) 半導体装置
JP7156495B2 (ja) 半導体装置
US20210151429A1 (en) Semiconductor device
US11424351B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7456113B2 (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
JP7231064B2 (ja) 半導体装置
WO2022264697A1 (ja) 半導体装置
US20240178305A1 (en) Semiconductor device
JP7272421B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220919

R150 Certificate of patent or registration of utility model

Ref document number: 7156495

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150