JP6277814B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6277814B2
JP6277814B2 JP2014061813A JP2014061813A JP6277814B2 JP 6277814 B2 JP6277814 B2 JP 6277814B2 JP 2014061813 A JP2014061813 A JP 2014061813A JP 2014061813 A JP2014061813 A JP 2014061813A JP 6277814 B2 JP6277814 B2 JP 6277814B2
Authority
JP
Japan
Prior art keywords
region
layer
igbt
diode
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014061813A
Other languages
English (en)
Other versions
JP2015185742A (ja
Inventor
河野　憲司
憲司 河野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014061813A priority Critical patent/JP6277814B2/ja
Priority to CN201580015532.5A priority patent/CN106133889B/zh
Priority to US15/123,404 priority patent/US10056450B2/en
Priority to PCT/JP2015/000393 priority patent/WO2015145929A1/ja
Publication of JP2015185742A publication Critical patent/JP2015185742A/ja
Application granted granted Critical
Publication of JP6277814B2 publication Critical patent/JP6277814B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/221—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities of killers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Description

本発明は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）領域とダイオード（Free Wheeling Diode）領域とを有する半導体装置に関するものである。
従来より、例えば、インバータ等に使用されるスイッチング素子として、ＩＧＢＴ素子が形成されたＩＧＢＴ領域とダイオード素子が形成されたダイオード領域とを有する半導体装置が提案されている（例えば、特許文献１参照）。
具体的には、この半導体装置では、Ｎ−型のドリフト層を構成する半導体基板の表層部にベース層が形成され、ベース層を貫通するようにトレンチゲート構造が形成されている。また、半導体基板の裏面側には、Ｐ型のコレクタ層およびＮ型のカソード層が形成されており、ベース層のうちのコレクタ層上に位置する部分にはＮ型のエミッタ領域が形成されている。そして、半導体基板の表面側にはベース層およびエミッタ領域と電気的に接続される上部電極が形成され、半導体基板の裏面側にはコレクタ層およびカソード層と電気的に接続される下部電極が形成されている。つまり、半導体基板の裏面側にコレクタ層が形成されている領域がＩＧＢＴ領域とされ、カソード層が形成されている領域がダイオード領域とされている。言い換えると、上記半導体装置は、コレクタ層とカソード層との境界がＩＧＢＴ領域とダイオード領域との境界とされている。
そして、半導体基板におけるダイオード領域の表層部には、全面にＨｅ線等が照射されることによって構成されるダメージ領域が形成されている。
このような半導体装置では、ダイオード素子のリカバリ時にダメージ領域にてドリフト層内のホール（過剰キャリア）を再結合によって消滅させることができる。このため、リカバリ時にダイオード素子に流れる逆方向電流に寄与する過剰キャリアを減少させることができ、逆方向電流を小さくできる。したがって、ダイオード素子のリカバリ特性を向上できる。
特開２００８−１９２７３７号公報
しかしながら、上記半導体装置では、ダイオード素子のリカバリ時に、ＩＧＢＴ領域（ＩＧＢＴ素子）からダイオード領域（ダイオード素子）に流れ込むホールを阻止することができない。このため、特に、ダイオード領域のうちのＩＧＢＴ領域との境界側の部分では、リカバリ特性が低くなるという問題がある。なお、リカバリ特性が低くなるとは、リカバリ電流が増加し、リカバリ損失が増加したり、リカバリ耐量が低下することである。
本発明は上記点に鑑みて、ダイオード領域のうちのＩＧＢＴ領域との境界側の部分においてもリカバリ特性を向上できる半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型のドリフト層（１１）と、ドリフト層の表層部に形成された第２導電型のベース層（１２）と、ドリフト層のうちのベース層側と反対側に形成された第１導電型のコレクタ層（２１）および第２導電型のカソード層（２２）と、を有する半導体基板（１０）を備え、半導体基板のうちのＩＧＢＴ素子として動作する領域をＩＧＢＴ領域（１ａ）とすると共にダイオード素子として動作する領域をダイオード領域（１ｂ）としたとき、ＩＧＢＴ領域とダイオード領域とが交互に繰り返し形成され、半導体基板のダイオード領域におけるドリフト層の表層部にダメージ領域（２４）が形成されている半導体装置において、以下の点を特徴としている。
すなわち、ＩＧＢＴ領域とダイオード領域とは、コレクタ層とカソード層との境界によって区画され、ＩＧＢＴ領域におけるドリフト層の表層部には、ダイオード領域との境界側の部分に、半導体基板の面方向に沿って半導体基板の厚さ以上となるダメージ領域が形成され、境界側の部分より内縁側の部分にダメージ領域が形成されていない領域を有しており、ＩＧＢＴ領域は、ＩＧＢＴ領域とダイオード領域との配列方向に沿った方向の長さを幅とすると、ダメージ領域が形成されていない部分の幅のＩＧＢＴ領域における全体の幅に対する割合が１／２以上とされていることを特徴としている（図３および図４参照）。
これによれば、オン電圧が低下することを抑制しつつ、ダイオード領域のうちのＩＧＢＴ領域との境界側の部分においてもリカバリ特性を向上できる。つまり、リカバリ電流を減少し、リカバリ損失を低減したり、リカバリ耐量を向上できる。
この場合、請求項２に記載の発明のように、半導体基板は、ＩＧＢＴ領域およびダイオード領域を囲む外周領域（２）を有し、外周領域は、カソード層と隣接して形成される第２導電型のコレクタ層（２１）を有し、ダイオード領域とは当該コレクタ層とカソード層との境界によって区画され、ドリフト層の表層部において、ダイオード領域との境界側の部分に、半導体基板の面方向に沿って半導体基板の厚さの２倍以上となるダメージ領域が形成されているものとできる（図１２参照）。
これによれば、ダイオード領域のうちの外周領域との境界側の部分においてもリカバリ特性を向上できる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態における半導体装置の平面模式図である。 図１中のII−II線に沿った断面図である。 第１厚さ比と定格電流比との関係を示すシミュレーション結果である。 ＩＧＢＴ領域の幅に対するダメージ領域の幅とオン電圧との関係を示す図である。 ＩＧＢＴ領域の幅に対するダメージ領域の幅とスイッチング損失との関係を示す図である。 図１中のVI−VI線に沿った断面図である。 図１に示す半導体装置を製造するためのウェハの平面模式図である。 ウェハの他面側にマスクを配置したときの平面模式図である。 図８中のIX−IX線に沿った断面図である。 本発明の第２実施形態における半導体装置の平面模式図である。 図１０中のXI−XI線に沿った断面図である。 第２厚さ比と定格電流比との関係を示すシミュレーション結果である。 ウェハの他面側にマスクを配置したときの平面模式図である。 本発明の第３実施形態における半導体装置の平面模式図である。 本発明の他の実施形態におけるＩＧＢＴ素子の最小単位の構造を示す図である。 本発明の他の実施形態におけるＩＧＢＴ素子の最小単位の構造を示す図である。 本発明の他の実施形態におけるＩＧＢＴ素子の最小単位の構造を示す図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の断面図である。 本発明の他の実施形態における半導体装置の平面模式図である。 本発明の他の実施形態におけるウェハの他面側にマスクを配置したときの平面模式図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について説明する。なお、本実施形態の半導体装置は、例えば、インバータ、ＤＣ／ＤＣコンバータ等の電源回路に使用されるパワースイッチング素子として利用されると好適である。
図１に示されるように、半導体装置は、セル領域１と、このセル領域１を囲む外周領域２とを備えている。
セル領域１は、図１および図２に示されるように、ＩＧＢＴ素子が形成されたＩＧＢＴ領域１ａおよびダイオード素子が形成されたダイオード領域１ｂが交互に形成された構成とされている。
具体的には、これらＩＧＢＴ領域１ａおよびダイオード領域１ｂ（セル領域１）は、ドリフト層１１として機能するＮ−型の半導体基板１０に形成されている。なお、ＩＧＢＴ領域１ａおよびダイオード領域１ｂは、半導体基板１０の一面１０ａの一方向（図１中紙面上下方向）に沿って延設され、延設方向と直交する方向に交互に形成されている。
ドリフト層１１上（半導体基板１０の一面１０ａ側）には、不純物濃度が約１．０×１０１７ｃｍ３とされたＰ型のベース層１２が形成されている。そして、ベース層１２を貫通してドリフト層１１に達するように複数個のトレンチ１３が形成され、このトレンチ１３によってベース層１２が複数個に分離されている。
なお、本実施形態では、複数のトレンチ１３は、半導体基板１０の一面１０ａの面方向のうちの一方向（図２中紙面奥行き方向）に沿って等間隔に形成されている。また、半導体基板１０の一面１０ａは、ベース層１２のうちのドリフト層１１と反対側の一面にて構成されている。
ベース層１２は、ＩＧＢＴ領域１ａでは、チャネル領域として機能する。そして、チャネル領域としてのベース層１２（ＩＧＢＴ領域１ａのベース層１２）には、Ｎ＋型のエミッタ領域１４と、エミッタ領域１４に挟まれるようにＰ＋型のボディ領域１５とが形成されている。
エミッタ領域１４は、ドリフト層１１よりも高不純物濃度で構成され、ベース層１２内において終端し、かつ、トレンチ１３の側面に接するように形成されている。一方、ボディ領域１５は、ベース層１２よりも高不純物濃度で構成され、エミッタ領域１４と同様に、ベース層１２内において終端するように形成されている。
より詳しくは、エミッタ領域１４は、トレンチ１３間の領域において、トレンチ１３の長手方向に沿ってトレンチ１３の側面に接するように棒状に延設され、トレンチ１３の先端よりも内側で終端した構造とされている。また、ボディ領域１５は、２つのエミッタ領域１４に挟まれてトレンチ１３の長手方向（つまりエミッタ領域１４）に沿って棒状に延設されている。なお、本実施形態のボディ領域１５は、半導体基板１０の一面１０ａを基準としてエミッタ領域１４よりも深く形成されている。
また、各トレンチ１３内は、各トレンチ１３の内壁表面を覆うように形成されたゲート絶縁膜１６と、このゲート絶縁膜１６の上に形成されたポリシリコン等により構成されるゲート電極１７とにより埋め込まれている。これにより、トレンチゲート構造が構成されている。
ベース層１２（半導体基板１０の一面１０ａ）上にはＢＰＳＧ等で構成される層間絶縁膜１８が形成されている。そして、層間絶縁膜１８には、ＩＧＢＴ領域１ａにおいて、エミッタ領域１４の一部およびボディ領域１５を露出させるコンタクトホール１８ａが形成され、ダイオード領域Ｉｂにおいて、ベース層１２を露出させるコンタクトホール１８ｂが形成されている。
層間絶縁膜１８上には上部電極１９が形成されている。この上部電極１９は、ＩＧＢＴ領域１ａにおいて、コンタクトホール１８ａを介してエミッタ領域１４およびボディ領域１５と電気的に接続されている。また、上部電極１９は、ダイオード領域１ｂにおいて、コンタクトホール１８ｂを介してベース層１２と電気的に接続されている。つまり、上部電極１９は、ＩＧＢＴ領域１ａにおいてはエミッタ電極として機能し、ダイオード領域１ｂにおいてアノード電極として機能するものである。
また、ドリフト層１１のうちのベース層１２側と反対側（半導体基板１０の他面１０ｂ側）には、Ｎ型のフィールドストップ層（以下では、単にＦＳ層という）２０が形成されている。このＦＳ層２０は、必ずしも必要なものではないが、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図ると共に、半導体基板１０の他面１０ｂ側から注入されるホールの注入量を制御するために備えてある。
そして、ＩＧＢＴ領域１ａでは、ＦＳ層２０を挟んでドリフト層１１と反対側にＰ型のコレクタ層２１が形成され、ダイオード領域１ｂでは、ＦＳ層２０を挟んでドリフト層１１と反対側にＮ型のカソード層２２が形成されている。つまり、ＩＧＢＴ領域１ａとダイオード領域１ｂとは、半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２１であるかカソード層２２であるかによって区画されている。言い換えると、ＩＧＢＴ領域１ａとダイオード領域１ｂの境界は、コレクタ層２１とカソード層２２との境界によって決定される。
なお、本実施形態では、半導体基板１０の他面１０ｂは、コレクタ層２１およびカソード層２２によって構成されている。また、本実施形態では、コレクタ層２１は、ＦＳ層２０を挟んでエミッタ領域１４およびボディ領域１５が形成されているベース層１２と反対側に形成されている。そして、カソード層２２は、ＦＳ層２０を挟んでエミッタ領域１４およびボディ領域１５が形成されていないベース層１２と反対側に形成されている。つまり、本実施形態では、ＩＧＢＴ領域１ａとダイオード領域１ｂとの境界は、エミッタ領域１４およびボディ領域１５が形成されているベース層１２と、エミッタ領域１４およびボディ領域１５が形成されていないベース層１２との境界とされている。
また、上記のように、半導体基板１０には、一面１０ａ側にベース層１２が形成され、他面１０ｂ側にコレクタ層２１およびカソード層２２が形成されている。このため、半導体基板１０は、コレクタ層２１およびカソード層２２、ＦＳ層２０、ドリフト層１１、ベース層１２が順に積層された構成とされているともいえる。
コレクタ層２１およびカソード層２２上（半導体基板１０の他面１０ｂ）には下部電極２３が形成されている。この下部電極２３は、ＩＧＢＴ領域１ａにおいてはコレクタ電極として機能し、ダイオード領域１ｂにおいてはカソード電極として機能するものである。
そして、上記のように構成されていることにより、ダイオード領域１ｂにおいては、ベース層１２をアノードとし、ドリフト層１１、ＦＳ層２０、カソード層２２をカソードとしてＰＮ接合されたダイオード素子が構成される。
また、半導体基板１０の一面１０ａ側（表層部）には、ダメージ領域２４が形成されている。具体的には、ダメージ領域２４は、ダイオード領域１ｂに形成されていると共に、当該ダイオード領域１ｂからＩＧＢＴ領域１ａに渡って形成されている。つまり、ダメージ領域２４は、ダイオード領域１ｂおよびＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界側の部分に形成されている。これにより、ＩＧＢＴ領域１ａにおけるドリフト層１１のホール（過剰キャリア）がＩＧＢＴ領域１ａに形成されたダメージ領域２４と再結合して消滅するため、ＩＧＢＴ領域１ａからダイオード領域１ｂにホールが注入されることを抑制できる。
ここで、ＩＧＢＴ領域１ａに形成されるダメージ領域２４と、半導体基板１０の厚さとの関係について説明する。以下では、半導体基板１０の厚さをｄ、ＩＧＢＴ領域１ａに形成されるダメージ領域２４の幅をＬ１、半導体基板１０の厚さに対するＩＧＢＴ領域１ａに形成されたダメージ領域２４の幅を第１厚さ比（Ｌ１／ｄ）として説明する。
なお、ＩＧＢＴ領域１ａに形成されるダメージ領域２４の幅Ｌ１とは、半導体基板１０の一面１０ａの面方向の長さのうちのＩＧＢＴ領域１ａとダイオード領域１ｂとの配列方向に沿った方向の長さ（図２中紙面左右方向の長さ）のことである。
図３に示されるように、定格電流比は、第１厚さ比（Ｌ１／ｄ）が０から大きくなると急峻に小さくなり、第１厚さ比（Ｌ１／ｄ）が１より大きくなるとほとんど変化しない。言い換えると、定格電流比は、第１厚さ比（Ｌ１／ｄ）が１となる部分において、急峻に変化する部分に対する接線Ｌ１と、ほとんど変化しない部分に対する接線Ｌ２とが交差する。このため、本実施形態では、第１厚さ比（Ｌ１／ｄ）が１以上となるように、ダメージ領域２４が形成されている。
なお、本実施形態（図３中）の定格電流比とは、ＩＧＢＴ素子（半導体装置）がオンしているときに流れる電流に対するリカバリ電流のことである。このため、定格電流比が小さくなるとは、リカバリ電流が小さくなることを意味している。また、本実施形態（図３中）の設計電流比とは、ＩＧＢＴ素子の許容電流（設計電流）に対する試験電流（ＩＧＢＴ素子に流したオン電流）のことである。そして、図３において、第１厚さ比（Ｌ１／ｄ）が０とは、ダメージ領域２４がダイオード領域１ｂのみに形成されている場合のことであり、第１厚さ比（Ｌ１／ｄ）が負になるのは、ダイオード領域１ｂのうちのＩＧＢＴ領域１ａ側にダメージ領域２４が形成されていない場合である。
また、ＩＧＢＴ領域１ａにダメージ領域２４を形成すると、当該ダメージ領域２４により、ＩＧＢＴ素子の通常動作時においてもホールが消滅してしまうため、オン電圧が上昇してしまう。すなわち、図４に示されるように、ＩＧＢＴ領域１ａの幅に対するダメージ領域２４の幅の割合が大きくなるほどオン電圧は高くなる。
したがって、ＩＧＢＴ領域１ａは、ダイオード領域１ｂとの境界側の部分に第１厚さ比（Ｌ１／ｄ）が１以上となるダメージ領域２４が形成され、この境界側の部分より内縁側の部分にはダメージ領域２４が形成されていない構成とされている。例えば、ＩＧＢＴ領域１ａの幅の１／２以上にダメージ領域２４が形成されていない部分が存在すると好適である。言い換えると、ＩＧＢＴ領域１ａは、ダメージ領域２４が形成されていない部分の幅が全体の幅に対する１／２以上となるように形成されていることが好ましい。
なお、ＩＧＢＴ領域１ａの幅とは、半導体基板１０の一面１０ａの面方向の長さのうちのＩＧＢＴ領域１ａとダイオード領域１ｂとの配列方向に沿った方向の長さ（図１中紙面左右方向の長さ）のことである。
また、このようにＩＧＢＴ領域１ａにダメージ領域２４を形成したとしても、図５に示されるように、スイッチング損失は変化しない。図５中の定常電流とは、ＩＧＢＴ素子（半導体装置）がオンしているときに流れる電流のことである。
以上が本実施形態におけるセル領域１の構成である。次に、セル領域１の周囲に形成された外周領域２の構造について説明する。
外周領域２は、図６に示されるように、半導体基板１０の一面１０ａ側に複数のＰ型のガードリング２５が多重リング構造として形成されている。各ガードリング２５は、ベース層１２よりも高不純物濃度とされており、不純物濃度が約１．０×１０１８ｃｍ３とされている。また、本実施形態では、最もセル領域１側に形成されるガードリング２５は、ダイオード領域１ｂのベース層１２と接するように形成されている。
ガードリング２５上には、酸化膜２６が形成されており、酸化膜２６のうちのガードリング２５に対応する部分には開口部２６ａが形成されている。また、この酸化膜２６上には外周電極２７が形成され、当該外周電極２７は酸化膜２６に形成された開口部２６ａを介してガードリング２５と電気的に接続されている。そして、外周電極２７を覆うようにパッシベーション膜２８が形成され、外周電極２７はパッシベーション膜２８で保護されている。
半導体基板１０の他面１０ｂ側においては、ＦＳ層２０を挟んでドリフト層１１と反対側にＰ型のコレクタ層２１が形成されている。つまり、ダイオード領域１ｂと外周領域２とは、半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２１であるかカソード層２２であるかによって区画されている。言い換えると、ダイオード領域１ｂと外周領域２との境界は、コレクタ層２１とカソード層２２との境界によって形成される。
本実施形態では、コレクタ層２１は、ＦＳ層２０を挟んでガードリング２５と反対側に形成されている。また、カソード層２２は、ＦＳ層２０を挟んでベース層１２と反対側に形成されている。つまり、本実施形態では、ダイオード領域１ｂと外周領域２との境界は、ガードリング２５とベース層１２との境界とされている。
以上説明したように、本実施形態の半導体装置が構成されている。なお、本実施形態では、Ｎ型、Ｎ−型、Ｎ＋型が本発明の第１導電型に相当し、Ｐ型、Ｐ＋型が本発明の第２導電型に相当している。
次に、上記半導体装置の製造方法について説明する。まず、図７に示されるように、複数のチップ形成領域１０１を有するＮ−型のウェハ１００を用意する。
そして、ウェハ１００の一面１００ａ側にベース層１２を熱拡散等で形成した後、各チップ形成領域それぞれにトレンチゲート構造、エミッタ領域１４、ボディ領域１５を形成する。また、ベース層１２上に層間絶縁膜１８を形成し、この層間絶縁膜１８に上記コンタクトホール１８ａ、１８ｂを形成する。続いて、層間絶縁膜１８上に上部電極１９を形成し、コンタクトホール１８ａを介して上部電極１９とエミッタ領域１４およびボディ領域１５を電気的に接続すると共に、コンタクトホール１８ｂを介して上部電極１９とベース層１２とを電気的に接続する。
さらに、ウェハ１００の他面側にＦＳ層２０を形成し、ＦＳ層２０を挟んでドリフト層１１と反対側にコレクタ層２１およびカソード層２２を形成する。
次に、図８および図９に示されるように、ダイオード領域１ｂ（カソード層２２）およびＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界側の部分（コレクタ層２１の一部）と対向する部分に開口部１１０ａが形成されたマスク１１０を用意し、当該マスク１１０をウェハ１００の他面１００ｂ側に配置する。そして、ウェハ１００の他面１００ｂ側からＨｅ線を照射し、上記構成のダメージ領域２４を形成する。なお、図８は図７中の領域Ａの拡大図に相当している。
その後、ウェハ１００の他面１００ｂに下部電極２３を形成し、ウェハ１００をチップ単位に分割することにより、上記半導体装置が製造される。なお、ガードリング２５や外周電極２７等を有する外周領域２は、上記の工程内で、もしくは、専用の工程で形成される。
以上説明したように、本実施形態では、ＩＧＢＴ領域１ａは、ダイオード領域１ｂとの境界側の部分に第１厚さ比（Ｌ１／ｄ）が１以上となるダメージ領域２４が形成されていると共に、ダメージ領域２４が形成されていない部分を有している。このため、オン電圧が低下することを抑制しつつ、ＩＧＢＴ領域１ａからダイオード領域１ｂにホールが注入されることを抑制できる。つまり、オン電圧が低下することを抑制しつつ、ダイオード領域１ｂのうちのＩＧＢＴ領域１ａとの境界側の部分においてもリカバリ特性を向上できる。すなわち、オン電圧が低下することを抑制しつつ、リカバリ電流を減少し、リカバリ損失を低減したり、リカバリ耐量を向上できる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して外周領域２にもダメージ領域２４を形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
図１０および図１１に示されるように、本実施形態では、ダメージ領域２４は、ダイオード領域１ｂから外周領域２にも渡って形成されている。これにより、外周領域２におけるドリフト層１１のホール（過剰キャリア）が外周領域２に形成されたダメージ領域２４と再結合して消滅するため、外周領域２からダイオード領域１ｂにホールが注入されることを抑制できる。
ここで、外周領域２に形成されたダメージ領域２４と、半導体基板１０の厚さとの関係について説明する。以下では、外周領域２に形成されたダメージ領域２４の幅をＬ２、半導体基板１０の厚さに対する外周領域２に形成されたダメージ領域２４の幅を第２厚さ比（Ｌ２／ｄ）として説明する。
なお、外周領域２に形成されたダメージ領域２４の幅Ｌ２とは、半導体基板１０の一面１０ａの面方向の長さのうちのダイオード領域１ｂの延設方向に沿った方向の長さ（図１１中紙面左右方向の長さ）のことである。
図１２に示されるように、定格電流比は、第２厚さ比（Ｌ２／ｄ）が０から大きくなると急峻に小さくなり、第２厚さ比（Ｌ２／ｄ）が２より大きくなるとほとんど変化しない。言い換えると、定格電流比は、第２厚さ比（Ｌ２／ｄ）が２となる部分において、急峻に変化する部分に対する接線Ｌ３と、ほとんど変化しない部分に対する接線Ｌ４とが交差する。このため、本実施形態では、第２厚さ比（Ｌ２／ｄ）が２以上となるように、ダメージ領域２４が形成されている。
なお、図１２において、第２厚さ比（Ｌ２／ｄ）が０とは、ダメージ領域２４がダイオード領域１ｂのみに形成されている場合のことである。また、第２厚さ比（Ｌ２／ｄ）が負になるのは、ダイオード領域１ｂのうちの外周領域２側にダメージ領域２４が形成されていない場合である。
このような半導体装置は、上記図９に示すＨｅ線を照射する場合、図１３に示されるように、外周領域２のうちのダイオード領域１ｂとの境界側の部分（コレクタ層２１の一部）と対向する部分も開口している開口部１１０ａが形成されたマスク１１０を用意すればよい。なお、図１３は、図７中の領域Ａの拡大図に相当している。
以上説明したように、本実施形態では、外周領域２には、ダイオード領域１ｂとの境界側の部分に第２厚さ比（Ｌ２／ｄ）が２以上となるダメージ領域２４が形成されている。このため、外周領域２からダイオード領域１ｂにホールが注入されることを抑制でき、ダイオード領域１ｂのうちの外周領域２との境界側の部分においてもリカバリ特性を向上できる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態に対してダメージ領域２４の形状を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１４に示されるように、ＩＧＢＴ領域１ａに形成されたダメージ領域２４は、ダイオード領域１ｂとＩＧＢＴ領域１ａとの境界のうちの両端部側に形成された部分が、当該両端部の間の中央部分に形成された部分よりも幅が長くされている。具体的には、ＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界における両端部側に形成された部分は、幅が（図１４中紙面左右方向の長さ）の長さがＬ２とされている。
これによれば、外周領域２からＩＧＢＴ領域１ａを介してダイオード領域１ｂにホールが注入されることを抑制でき、さらにダイオード領域１ｂのリカバリ特性を向上できる。
なお、このような半導体装置は、上記図９に示すＨｅ線を照射する場合、上記ダメージ領域２４が形成されるように開口部１１０ａが形成されたマスク１１０を用意すればよい。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
上記第１実施形態では、第１導電型をＰ型とし、第２導電型をＮ型とした例について説明したが、第１導電型をＮ型とし、第２導電型をＰ型とすることもできる。
また、上記各実施形態において、ＩＧＢＴ領域１ａに形成されたベース層１２（チャネル領域）とダイオード領域１ｂに形成されたベース層１２（アノード）との不純物濃度が異なっていてもよい。
そして、上記各実施形態において、半導体基板１０の他面１０ｂ側に、ダメージ領域２４とは異なるダメージ層が形成されていてもよい。これによれば、ＩＧＢＴ領域１ａに形成されたダメージ層により、ＩＧＢＴ領域１ａにおけるドリフト層１１の過剰キャリアを再結合によって消滅でき、ＩＧＢＴ素子における良好なスイッチング損失と定常損失とのトレードオフ特性を得ることができる。また、ダイオード領域１ｂに形成されたダメージ層により、ダイオード領域１ｂにおけるドリフト層１１の過剰キャリアを再結合によって消滅でき、ダイオード素子における良好なスイッチング損失と定常損失とのトレードオフ特性を得ることができる。
さらに、上記各実施形態において、ＩＧＢＴ素子は、トレンチゲート型ではなく、プレーナ型でもよい。
そして、上記各実施形態において、ＩＧＢＴ領域１ａは、図１５Ａに示されるように、エミッタ領域１４およびボディ領域１５が適宜間引かれたものが繰り返しミラー反転されることで構成されるものであってもよい。この場合、トレンチ１３によって分割されたベース層１２のうち、エミッタ領域１４が形成されたものがチャネル領域１２ａとなると共に、エミッタ領域１４が形成されていないものがフロート領域１２ｂとなる。
また、ＩＧＢＴ領域１ａは、図１５Ｂに示されるように、フロート領域１２ｂに、当該フロート領域１２ｂを深さ方向に分割するＮ型のホールストッパー層（ＨＳ層）２９が形成されたものが繰り返しミラー反転されることで構成されるものであってもよい。これによれば、ホールストッパー層２９によってドリフト層１１内のホールがフロート領域１２ｂを介して上部電極１９に抜け出ることを抑制できる。
そして、ＩＧＢＴ領域１ａは、図１５Ｃに示されるように、ホールストッパー層２９と共に、チャネル領域１２ａとドリフト層１１との間にキャリアストレージ層（ＣＳ層）３０を備えるものが繰り返しミラー反転されることで構成されるものであってもよい。これによれば、ドリフト層１１に蓄積されたホールがチャネル領域１２ａを介して上部電極１９から抜け出ることを抑制できる。
なお、特に図示しないが、ＩＧＢＴ領域１ａは、図１５Ｃにおいて、ホールストッパー層２９が形成されていないものが繰り返しミラー反転されることで構成されるものであってもよい。
また、上記第１実施形態では、エミッタ領域１４およびボディ領域１５が形成されているベース層１２と、エミッタ領域１４およびボディ領域１５が形成されていないベース層１２との境界で、ＩＧＢＴ領域１ａとダイオード領域１ｂとが区画されているものを説明した。しかしながら、ＩＧＢＴ領域１ａとダイオード領域１ｂとは、半導体基板１０の他面１０ｂ側に形成される層がコレクタ層２１であるかカソード層２２であるかによって区画される。このため、図１６に示されるように、エミッタ領域１４およびボディ領域１５が形成されていない隣接するベース層１２の間でＩＧＢＴ領域１ａとダイオード領域１ｂとが区画されていてもよい。つまり、ＩＧＢＴ領域１ａのうちのダイオード領域１ｂとの境界側に、エミッタ領域１４およびボディ領域１５が形成されていないベース層１２が存在していてもよい。このような半導体装置としても、ＩＧＢＴ領域１ａに、第１厚さ比（Ｌ１／ｄ）が１以上となるように、ダメージ領域２４を形成することにより、ダイオード領域１ｂのリカバリ特性を向上できる。
同様に、上記第２実施形態において、図１７に示されるように、ベース層１２を分割するように、ダイオード領域１ｂと外周領域２とが形成されていてもよい。つまり、外周領域２のうちのダイオード領域１ｂとの境界側に、ベース層１２が存在してもよい。このような半導体装置としても、外周領域２に第２厚さ比（Ｌ２／ｄ）が２以上となるように、ダメージ領域２４を形成することにより、ダイオード領域１ｂのリカバリ特性を向上できる。
また、上記第２実施形態において、外周領域２に形成されるダメージ領域２４は、ダイオード領域１ｂの延設方向に沿って半導体基板１０の端部まで形成されていてもよい。この場合、図１８に示されるように、開口部１１０ａと遮蔽部（マスク部）とがストライプ状となるマスク１１０を用いることができ、マスク１１０の形状加工を容易にできる。
そして、上記第１実施形態において、開口部１１０ａと遮蔽部とがストライプ状である複数のマスクを重ねることにより、ダメージ領域２４が形成される部分と対向する部分に開口部１１０ａが形成されたマスク１１０を構成するようにしてもよい。同様に、上記第２、第３実施形態においても、開口部１１０ａと遮蔽部とがストライプ状である複数のマスクを重ねることにより、ダメージ領域２４が形成される部分と対向する部分に開口部１１０ａが形成されたマスク１１０を構成するようにしてもよい。
さらに、上記第３実施形態において、図１９に示されるように、ダメージ領域２４は、ダイオード領域１ｂの延設方向の両端部側に形成される部分の平面形状が円形状とされていてもよい。例えば、ダメージ領域２４は、外周領域２に形成される部分の中心の第２厚さ比（Ｌ２／ｄ）が２以上となる円形状とできる。
１ａ ＩＧＢＴ領域
１ｂ ダイオード領域
１０ 半導体基板
１１ ドリフト層
１２ ベース層
２１ コレクタ層
２２ カソード層

Claims (4)

  1. 第１導電型のドリフト層（１１）と、
    前記ドリフト層の表層部に形成された第２導電型のベース層（１２）と、
    前記ドリフト層のうちの前記ベース層側と反対側に形成された第２導電型のコレクタ層（２１）および第１導電型のカソード層（２２）と、を有する半導体基板（１０）を備え、
    前記半導体基板のうちのＩＧＢＴ素子として動作する領域をＩＧＢＴ領域（１ａ）とすると共にダイオード素子として動作する領域をダイオード領域（１ｂ）としたとき、前記ＩＧＢＴ領域と前記ダイオード領域とが交互に繰り返し形成され、前記半導体基板の前記ダイオード領域における前記ドリフト層の表層部にダメージ領域（２４）が形成されている半導体装置において、
    前記ＩＧＢＴ領域と前記ダイオード領域とは、前記コレクタ層と前記カソード層との境界によって区画され、
    前記ＩＧＢＴ領域における前記ドリフト層の表層部には、前記ダイオード領域との境界側の部分に、前記半導体基板の面方向に沿って前記半導体基板の厚さ以上となる前記ダメージ領域が形成され、前記境界側の部分より内縁側の部分に前記ダメージ領域が形成されていない領域を有しており、
    前記ＩＧＢＴ領域は、前記ＩＧＢＴ領域と前記ダイオード領域との配列方向に沿った方向の長さを幅とすると、前記ダメージ領域が形成されていない部分の幅の前記ＩＧＢＴ領域における全体の幅に対する割合が１／２以上とされていることを特徴とする半導体装置。
  2. 前記半導体基板は、前記ＩＧＢＴ領域および前記ダイオード領域を囲む外周領域（２）を有し、
    前記外周領域は、前記カソード層と隣接して形成される第２導電型のコレクタ層（２１）を有し、前記ダイオード領域とは当該コレクタ層と前記カソード層との境界によって区画され、前記ドリフト層の表層部において、前記ダイオード領域との境界側の部分に、前記半導体基板の面方向に沿って前記半導体基板の厚さの２倍以上となる前記ダメージ領域が形成されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記ＩＧＢＴ領域に形成されたダメージ領域は、前記ダイオード領域と前記ＩＧＢＴ領域との境界のうちの両端部側に形成された部分が、当該両端部の間の中央部分に形成された部分よりも前記半導体基板の面方向の長さが長くされていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ＩＧＢＴ領域において、
    前記ベース層は、一部がチャネル領域（１２ａ）とされていると共に、残部がフロート領域（１２ｂ）とされ、
    前記チャネル領域の表層部には、第１導電型のエミッタ領域（１４）が形成され、
    前記フロート領域には、当該フロート領域を前記半導体基板の厚さ方向に分割する第１導電型のホールストッパー層（２９）が形成され、
    前記チャネル領域と前記ドリフト層との間には、前記ドリフト層よりも不純物濃度が高くされた第１導電型のキャリアストレージ層（３０）が形成されていることを特徴とする請求項１ないし３のいずれか１つに記載の半導体装置。

JP2014061813A 2014-03-25 2014-03-25 半導体装置 Active JP6277814B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2014061813A JP6277814B2 (ja) 2014-03-25 2014-03-25 半導体装置
CN201580015532.5A CN106133889B (zh) 2014-03-25 2015-01-29 半导体装置
US15/123,404 US10056450B2 (en) 2014-03-25 2015-01-29 Semiconductor device
PCT/JP2015/000393 WO2015145929A1 (ja) 2014-03-25 2015-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014061813A JP6277814B2 (ja) 2014-03-25 2014-03-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2015185742A JP2015185742A (ja) 2015-10-22
JP6277814B2 true JP6277814B2 (ja) 2018-02-14

Family

ID=54194493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014061813A Active JP6277814B2 (ja) 2014-03-25 2014-03-25 半導体装置

Country Status (4)

Country Link
US (1) US10056450B2 (ja)
JP (1) JP6277814B2 (ja)
CN (1) CN106133889B (ja)
WO (1) WO2015145929A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6384425B2 (ja) 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
JP6531589B2 (ja) 2015-09-17 2019-06-19 株式会社デンソー 半導体装置
JP6709062B2 (ja) 2016-02-05 2020-06-10 株式会社 日立パワーデバイス 半導体装置、その製造方法、及びそれを用いた電力変換装置
CN107851666B (zh) 2016-02-15 2021-11-23 富士电机株式会社 半导体装置
CN107086217B (zh) 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
DE112017000079T5 (de) * 2016-03-10 2018-05-17 Fuji Electric Co., Ltd. Halbleitervorrichtung
JP6830767B2 (ja) * 2016-06-14 2021-02-17 株式会社デンソー 半導体装置
JP6665713B2 (ja) * 2016-06-28 2020-03-13 トヨタ自動車株式会社 半導体装置
JP7114873B2 (ja) 2016-10-14 2022-08-09 富士電機株式会社 半導体装置
JP6611960B2 (ja) * 2016-11-01 2019-11-27 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
EP3324443B1 (en) * 2016-11-17 2019-09-11 Fuji Electric Co., Ltd. Semiconductor device
US10867798B2 (en) 2016-12-08 2020-12-15 Fuji Electric Co., Ltd. Method of manufacturing semiconductor device
DE112017002352B4 (de) 2016-12-08 2023-12-14 Fuji Electric Co., Ltd. Verfahren zum herstellen einer halbleitervorrichtung
CN113506800A (zh) 2016-12-16 2021-10-15 富士电机株式会社 半导体装置
JP6652515B2 (ja) * 2017-02-09 2020-02-26 株式会社東芝 半導体装置
JP6891560B2 (ja) * 2017-03-15 2021-06-18 富士電機株式会社 半導体装置
WO2019013286A1 (ja) * 2017-07-14 2019-01-17 富士電機株式会社 半導体装置
DE112018001627T5 (de) 2017-11-15 2020-01-16 Fuji Electric Co., Ltd. Halbleitervorrichtung
CN110574146B (zh) * 2017-11-16 2024-02-13 富士电机株式会社 半导体装置
JP7114901B2 (ja) * 2018-01-11 2022-08-09 株式会社デンソー 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置
JP7102808B2 (ja) 2018-03-15 2022-07-20 富士電機株式会社 半導体装置
WO2019220940A1 (ja) 2018-05-17 2019-11-21 富士電機株式会社 半導体装置
CN111656497B (zh) 2018-08-14 2023-08-08 富士电机株式会社 半导体装置及制造方法
JP7010184B2 (ja) * 2018-09-13 2022-01-26 株式会社デンソー 半導体装置
JP7268330B2 (ja) 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
JP7395844B2 (ja) 2019-05-14 2023-12-12 富士電機株式会社 半導体装置および製造方法
JP7456113B2 (ja) 2019-10-11 2024-03-27 富士電機株式会社 半導体装置
CN114051653A (zh) * 2020-01-17 2022-02-15 富士电机株式会社 半导体装置和半导体装置的制造方法
DE112021000122T5 (de) 2020-05-01 2022-07-21 Fuji Electric Co., Ltd. Halbleitervorrichtung

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09246570A (ja) * 1996-03-13 1997-09-19 Hitachi Ltd 半導体装置
JP4840551B2 (ja) 2001-06-07 2011-12-21 株式会社デンソー Ｍｏｓトランジスタ
JP4791704B2 (ja) 2004-04-28 2011-10-12 三菱電機株式会社 逆導通型半導体素子とその製造方法
JP4857948B2 (ja) * 2006-06-26 2012-01-18 株式会社デンソー 半導体装置の製造方法
JP5052091B2 (ja) * 2006-10-20 2012-10-17 三菱電機株式会社 半導体装置
JP2008192737A (ja) * 2007-02-02 2008-08-21 Denso Corp 半導体装置
JP2008192787A (ja) 2007-02-05 2008-08-21 Matsushita Electric Ind Co Ltd 熱伝導基板とこれを用いた回路モジュールとその製造方法
JP2008218651A (ja) 2007-03-02 2008-09-18 Toyota Central R&D Labs Inc 半導体装置
US7638839B2 (en) * 2007-03-09 2009-12-29 Hitachi, Ltd. Power semiconductor device and power conversion device using the same
JP2010109031A (ja) 2008-10-29 2010-05-13 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5190485B2 (ja) * 2010-04-02 2013-04-24 株式会社豊田中央研究所 半導体装置
JP5605073B2 (ja) 2010-08-17 2014-10-15 株式会社デンソー 半導体装置
JP5937413B2 (ja) * 2011-06-15 2016-06-22 株式会社デンソー 半導体装置
JP5348276B2 (ja) * 2011-07-04 2013-11-20 株式会社デンソー 半導体装置
JP5488687B2 (ja) * 2011-09-28 2014-05-14 トヨタ自動車株式会社 半導体装置およびその製造方法
JP5811861B2 (ja) * 2012-01-23 2015-11-11 株式会社デンソー 半導体装置の製造方法
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
JP6119593B2 (ja) * 2013-12-17 2017-04-26 トヨタ自動車株式会社 半導体装置
JP5895950B2 (ja) * 2014-01-20 2016-03-30 トヨタ自動車株式会社 半導体装置の製造方法
JP2015153784A (ja) * 2014-02-10 2015-08-24 トヨタ自動車株式会社 半導体装置の製造方法及び半導体装置
JP6531589B2 (ja) * 2015-09-17 2019-06-19 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
WO2015145929A1 (ja) 2015-10-01
CN106133889B (zh) 2019-09-06
CN106133889A (zh) 2016-11-16
JP2015185742A (ja) 2015-10-22
US20170077216A1 (en) 2017-03-16
US10056450B2 (en) 2018-08-21

Similar Documents

Publication Publication Date Title
JP6277814B2 (ja) 半導体装置
JP6531589B2 (ja) 半導体装置
JP6589817B2 (ja) 半導体装置
JP5636808B2 (ja) 半導体装置
JP6119577B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP5103830B2 (ja) 絶縁ゲート型半導体装置
US20180182754A1 (en) Semiconductor device
US8716746B2 (en) Semiconductor device
JP6022774B2 (ja) 半導体装置
JP6226786B2 (ja) 半導体装置およびその製造方法
US20130181328A1 (en) Semiconductor device
JP6415749B2 (ja) 炭化珪素半導体装置
JP6127421B2 (ja) 半導体装置
JP2008294214A (ja) 半導体装置
JP2013021304A (ja) 半導体装置
JP2008085188A (ja) 絶縁ゲート型半導体装置
JP2009188178A (ja) 半導体装置
JP5678469B2 (ja) 半導体装置
JP6733829B2 (ja) 半導体装置
JP5741069B2 (ja) 半導体装置
JP3914852B2 (ja) ダイオード素子とトランジスタ素子
JP2019096732A (ja) 半導体装置
JP2005243716A (ja) 半導体装置
WO2018198575A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180101

R151 Written notification of patent or utility model registration

Ref document number: 6277814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250