CN114730804A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN114730804A
CN114730804A CN202180006221.8A CN202180006221A CN114730804A CN 114730804 A CN114730804 A CN 114730804A CN 202180006221 A CN202180006221 A CN 202180006221A CN 114730804 A CN114730804 A CN 114730804A
Authority
CN
China
Prior art keywords
semiconductor substrate
region
semiconductor device
straight line
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180006221.8A
Other languages
English (en)
Inventor
吉田崇一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN114730804A publication Critical patent/CN114730804A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种半导体装置，其具备：晶体管部，其设置于半导体基板，并在半导体基板的正面侧具有第一导电型的发射区，在半导体基板的背面侧具有第二导电型的集电区；二极管部，其设置于半导体基板，并在半导体基板的背面侧具有第一导电型的阴极区；多个沟槽部，其在与半导体基板的正面平行的面上，以沿预先设定的延伸方向延伸的方式设置；以及发射电极，其设置于半导体基板的上方，并与半导体基板的正面电连接，将从用于将发射电极与半导体基板的正面电连接的接触孔的延伸方向上的端部朝向半导体基板的背面的直线设为第一垂线，将相对于第一垂线呈预先设定的角度θ1并且通过接触孔的延伸方向上的端部E1的直线设为第一直线，第一直线与半导体基板的背面相交的位置M1在延伸方向上位于阴极区的外侧。

Description

半导体装置
技术领域
本发明涉及一种半导体装置。
背景技术
已知将绝缘栅双极型晶体管(IGBT)等晶体管部和二极管部形成于同一基板的半导体装置(例如，参照专利文献1或专利文献2)。
专利文献1：日本特开2015-185742号公报
专利文献2：国际公开第2018/110703号
发明内容
技术问题
期望提高半导体装置的耐量。
技术方案
在本发明的第一方式中，提供一种半导体装置，其具备：晶体管部，其设置于半导体基板，并在半导体基板的正面侧具有第一导电型的发射区，在半导体基板的背面侧具有第二导电型的集电区；二极管部，其设置于半导体基板，并在半导体基板的背面侧具有第一导电型的阴极区；多个沟槽部，其在与半导体基板的正面平行的面上，以沿预先设定的延伸方向延伸的方式设置；以及发射电极，其设置于半导体基板的上方，并与半导体基板的正面电连接，将从用于将发射电极与半导体基板的正面电连接的接触孔的延伸方向上的端部E1朝向半导体基板的背面的直线设为第一垂线，将相对于第一垂线呈预先设定的角度θ1并且通过接触孔的延伸方向上的端部E1的直线设为第一直线，将第一直线与半导体基板的背面相交的位置设为位置M1，位置M1在延伸方向上位于阴极区的外侧，角度θ1为20°以上且80°以下。
角度θ1可以为30°以上且60°以下。
半导体装置可以在半导体基板的正面侧设置有正面侧寿命减小区。正面侧寿命减小区的延伸方向上的端部E2可以位于比接触孔的延伸方向上的端部E1更靠阴极区侧的位置。
正面侧寿命减小区的延伸方向上的端部E2可以位于阴极区的外侧。
正面侧寿命减小区的延伸方向上的端部E2可以位于比第一直线更靠阴极区侧的位置。
正面侧寿命减小区的延伸方向上的端部E2可以在延伸方向上设置于位置M1与接触孔的延伸方向上的端部E1之间。
可以将从正面侧寿命减小区的延伸方向上的端部E2朝向半导体基板的背面的直线设为第二垂线，将相对于第二垂线呈预先设定的角度θ2并且通过正面侧寿命减小区的延伸方向上的端部E2的直线设为第二直线，将第二直线与半导体基板的背面相交的位置设为位置N2，位置N2在延伸方向上位于阴极区的外侧，角度θ2可以为20°以上且80°以下。
在本发明的第二方式中，提供一种半导体装置，其具备：晶体管部，其设置于半导体基板，并在半导体基板的正面侧具有第一导电型的发射区，在半导体基板的背面侧具有第二导电型的集电区；二极管部，其设置于半导体基板，并在半导体基板的背面侧具有第一导电型的阴极区；多个沟槽部，其在与半导体基板的正面平行的面上，以沿预先设定的排列方向排列的方式设置；以及发射电极，其设置于半导体基板的上方，并与半导体基板的正面电连接，将从用于将发射电极与发射区电连接的接触孔的排列方向上的端部E3朝向半导体基板的背面的直线设为第三垂线，将相对于第三垂线呈预先设定的角度θ3并且通过接触孔的排列方向上的端部E3的直线设为第三直线，将第三直线与半导体基板的背面相交的位置设为位置M3，位置M3在排列方向上位于阴极区的外侧，角度θ3为20°以上且80°以下。
角度θ3可以为30°以上且60°以下。
半导体装置可以在半导体基板的正面侧设置有正面侧寿命减小区。正面侧寿命减小区的排列方向上的端部E4可以位于比接触孔的排列方向上的端部E3更靠阴极区侧的位置。
正面侧寿命减小区的排列方向上的端部E4可以位于阴极区的外侧。
正面侧寿命减小区的排列方向上的端部E4可以位于比第三直线更靠阴极区侧的位置。
可以将从正面侧寿命减小区的排列方向上的端部E4朝向半导体基板的背面的直线设为第四垂线，将相对于第四垂线呈预先设定的角度θ4并且通过正面侧寿命减小区的排列方向上的端部E4的直线设为第四直线，将第四直线与半导体基板的背面相交的位置设为位置N4，位置N4在排列方向上位于阴极区的外侧，角度θ4可以为20°以上且80°以下。
晶体管部可以具有一个以上的栅极沟槽部，该栅极沟槽部从半导体基板的正面起设置到比发射区深的位置，并被施加栅极电位。
晶体管部可以具有一个以上的虚设沟槽部，该虚设沟槽部从半导体基板的正面起设置到比发射区深的位置，并被施加与栅极电位不同的电位。
二极管部可以具有一个以上的虚设沟槽部，该虚设沟槽部从半导体基板的正面起设置到比发射区深的位置，并被施加与栅极电位不同的电位。
半导体装置可以具备边界部，该边界部在半导体基板中设置于晶体管部与二极管部之间，并在半导体基板的正面侧不具有发射区，在半导体基板的背面侧具有集电区。
边界部可以具有一个以上的虚设沟槽部，该虚设沟槽部从半导体基板的正面起设置到比发射区深的位置，并被施加与栅极电位不同的电位。
晶体管部的具备发射区并且最接近边界部的台面部被虚设沟槽部所夹。
半导体装置可以具备设置于半导体基板的正面与发射电极之间的层间绝缘膜。在层间绝缘膜可以设置有为了将半导体基板的正面与发射电极电连接而开设的接触孔。
上述发明内容并未列举本发明的全部特征。这些特征组的子组合也能够成为发明。
附图说明
图1是示出本发明的一个实施方式的半导体装置100的正面的结构的图。
图2A是示出图1所示的半导体装置100的区域130的一例的俯视图。
图2B是示出图2A所示的半导体装置100的a-a'截面的一例的图。
图2C是示出图2A所示的半导体装置100的b-b'截面的一例的图。
图3A是示出图1所示的半导体装置100的区域130的一例的俯视图。
图3B是示出图3A所示的半导体装置100的c-c'截面的一例的图。
图4A是示出图1所示的半导体装置100的区域130的一例的俯视图。
图4B是示出图4A所示的半导体装置100的d-d'截面的一例的图。
图5A是示出图1所示的半导体装置100的区域130的一例的俯视图。
图5B是示出图5A所示的半导体装置100的e-e'截面的一例的图。
图6A是用于说明具有正面侧寿命减小区92的半导体基板10的浓度分布的图。
图6B是用于说明具有正面侧寿命减小区92的半导体基板10的浓度分布的图。
符号说明
10：半导体基板；12：发射区；14：基区；15：接触区；16：蓄积区；17：阱区；18：漂移区；20：缓冲区；21：正面；22：集电区；23：背面；24：集电电极；26：层间绝缘膜；30：虚设沟槽部；32：虚设绝缘膜；34：虚设导电部；40：栅极沟槽部；42：栅极绝缘膜；44：栅极导电部；50：栅极金属层；51：栅极流道部；52：发射电极；54：接触孔；55：接触孔；56：接触孔；57：连接部；59：绝缘膜；70：晶体管部；80：二极管部；82：阴极区；90：边界部；92：正面侧寿命减小区；94：台面部；100：半导体装置；116：栅极焊盘；120：有源部；130：区域；140：外周端；150：边缘终端结构部；200：掩模
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但是以下的实施方式并不限定权利要求书所涉及的发明。此外，在实施方式中所说明的特征的全部组合并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向。
在各实施例中，示出了将第一导电型设为n型(有时表述为N型)，将第二导电型设为p型(有时表述为P型)的例子，但也可以将第一导电型设为p型，将第二导电型设为n型。在该情况下，各实施例中的基板、层、区域等的导电型成为各自相反的极性。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。在本说明书中，将与半导体基板的上表面平行的面设为XY面，将与半导体基板的上表面垂直的深度方向设为Z轴。应予说明，在本说明书中，将半导体基板的上表面称为正面，将半导体基板的下表面称为背面。
在本说明书中，掺杂浓度是指施主化或受主化而得的杂质的浓度。在本说明书中，有时将施主和受主的浓度差设为掺杂浓度。此外，在被掺杂的区域中的掺杂浓度分布具有峰的情况下，可以将该峰值设为该掺杂区域中的掺杂浓度。在被掺杂的区域中的掺杂浓度大致均匀的情况下等，可以将该掺杂区域中的掺杂浓度的平均值设为掺杂浓度。
图1是示出本发明的一个实施方式的半导体装置100的正面的结构的图。半导体装置100具备半导体基板10。半导体基板10可以是硅基板，可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10为硅基板。在本说明书中，将俯视时的半导体基板10的外周的端部设为外周端140。俯视是指从半导体基板10的正面侧与Z轴平行地观察的情况。
半导体装置100具备有源部120、栅极流道部51以及边缘终端结构部150。有源部120是在将半导体装置100控制为导通状态的情况下主电流在半导体基板10的正面与背面之间流通的区域。即，是电流从半导体基板10的正面向背面或者从背面向正面沿深度方向在半导体基板10的内部流通的区域。
栅极流道部51的至少一部分在与半导体基板10的正面平行的面上，设置于有源部120与外周端140之间。栅极流道部51由多晶硅或金属等导电材料形成，并向设置于有源部120的元件供给栅极电压。栅极流道部51形成于半导体基板10的上方或内部，半导体基板10与栅极流道部51通过绝缘膜而被绝缘。栅极流道部51可以在与半导体基板10的正面平行的面上包围有源部120而配置。栅极流道部51的一部分可以形成于有源部120。栅极流道部51的一部分可以被设置为沿X轴方向横穿有源部120。
栅极流道部51与设置于有源部120之外的栅极焊盘116电连接。栅极焊盘116可以配置于有源部120与外周端140之间。在有源部120与外周端140之间可以设置有与发射电极电连接的发射极焊盘等焊盘。
在有源部120设置有晶体管部70和二极管部80。在晶体管部70与二极管部80之间可以设置有边界部90。在本说明书中，有时将晶体管部70、二极管部80以及边界部90分别称为元件部或元件区。可以将设置有元件部的区域设为有源部120。应予说明，将在俯视半导体基板10时被两个元件部所夹的区域也设为有源部120。
在图1的例子中，被元件部所夹而设置有栅极流道部51的区域也包含于有源部120。有源部120也能够设为在俯视半导体基板10时设置有发射电极的区域、以及被设置有发射电极的区域所夹的区域。在图1的例子中，在晶体管部70、二极管部80以及边界部90的上方设置有发射电极。
晶体管部70包括IGBT等晶体管。二极管部80在半导体基板10的正面，在预先设定的第一方向上与晶体管部70交替地配置。第一方向是图1中的X轴方向。在本说明书中，有时将第一方向称为排列方向。
在各个二极管部80中，在与半导体基板10的背面接触的区域设置有N+型的阴极区82。二极管部80是在半导体基板10的背面设置有阴极区82的区域。在本例的半导体装置100中，与半导体基板10的背面接触的区域中的除阴极区82以外的区域是P+型的集电区。
二极管部80是将阴极区82在Z轴方向上投影而得的区域。但是，如图1中虚线所示，将使阴极区82在Z轴方向上投影而得的区域沿Y轴方向延伸到有源部120的端部(例如，与栅极流道部51接触的位置)为止的区域也设为二极管部80。
晶体管部70是在半导体基板10的背面形成有集电区且在半导体基板10的正面周期性地形成有包含N+型的发射区的单元结构的区域。边界部90是在半导体基板10的背面形成有集电区的区域中的除晶体管部70以外的区域。
在有源部120中，在X轴方向上的两端可以设置有晶体管部70。有源部120可以在Y轴方向上被栅极流道部51分割。在有源部120的各个分割区域，晶体管部70和二极管部80在X轴方向上交替地配置。
边缘终端结构部150在半导体基板10的正面设置于有源部120与半导体基板10的外周端140之间。本例的边缘终端结构部150设置于栅极流道部51与外周端140之间。边缘终端结构部150可以在半导体基板10的正面以包围有源部120的方式配置为环状。本例的边缘终端结构部150沿着半导体基板10的外周端140而配置。边缘终端结构部150缓和半导体基板10的正面侧的电场集中。边缘终端结构部150具有例如保护环、场板、降低表面电场部以及将它们组合而成的结构。
图2A是示出图1所示的半导体装置100的区域130的一例的俯视图。本例的半导体装置100是设置于半导体基板10的、具有晶体管部70和二极管部80的半导体芯片，该晶体管部70包括IGBT等晶体管，该二极管部80包括FWD(Free Wheel Diode：续流二极管)等二极管。
在半导体基板10的正面，在晶体管部70与二极管部80之间设置有边界部90。半导体基板10的正面是指在半导体基板10中对置的两个主面中的一方。在图2A中示出了芯片端部周边的芯片上表面，并省略了其他区域。
此外，虽然在图2A中示出半导体装置100中的半导体基板10的有源区，但是如图1所示，半导体装置100可以包围有源区而具有边缘终端结构部150。
本例的半导体装置100具备形成于半导体基板10的正面侧的内部的栅极沟槽部40、虚设沟槽部30、阱区17、发射区12、基区14以及接触区15。此外，本例的半导体装置100具备设置于半导体基板10的正面的上方的发射电极52和栅极金属层50。发射电极52和栅极金属层50被设置为彼此分离。
在发射电极52和栅极金属层50与半导体基板10的正面21之间形成有层间绝缘膜，但在图2A中进行了省略。在本例的层间绝缘膜，以贯穿该层间绝缘膜的方式形成有接触孔54、接触孔55以及接触孔56。
发射电极52通过在层间绝缘膜开设的接触孔54与半导体基板10的正面21中的发射区12、接触区15以及基区14电连接。此外，发射电极52通过接触孔56与虚设沟槽部30内的虚设导电部连接。在发射电极52与虚设导电部之间可以设置有由掺杂有杂质的多晶硅等具有导电性的材料形成的连接部57。连接部57形成于半导体基板10的正面。
栅极金属层50通过接触孔55与栅极流道部51接触。栅极流道部51由掺杂有杂质的多晶硅等半导体形成。栅极流道部51在半导体基板10的正面与栅极沟槽部40内的栅极导电部连接。即，栅极流道部51在半导体基板10的正面遍及栅极沟槽部40的一部分与接触孔55之间而形成。
发射电极52和栅极金属层50由包含金属的材料形成。例如，各电极的至少一部分区域由铝或铝硅合金形成。各电极可以在由铝等形成的区域的下层具有由钛和/或钛化合物等形成的阻挡金属，也可以在接触孔内具有由钨等形成的插塞。
在晶体管部70中，一个以上的栅极沟槽部40沿着各沟槽的排列方向以预定的间隔排列。栅极沟槽部40的内部的栅极导电部与栅极金属层50电连接，并被施加栅极电位。在晶体管部70中，一个以上的虚设沟槽部30可以沿着排列方向以预定的间隔排列。在虚设沟槽部30的内部的虚设导电部施加与栅极电位不同的电位。本例的虚设导电部与发射电极52电连接，并被施加发射极电位。
在晶体管部70中，可以沿着排列方向交替地形成有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。此外，虚设沟槽部30在二极管部80和边界部90中沿着排列方向以预定的间隔排列。应予说明，晶体管部70也可以不设置虚设沟槽部30而仅由栅极沟槽部40构成。
栅极沟槽部40和虚设沟槽部30以在半导体基板10的正面沿预先设定的延伸方向延伸的方式形成。本例的晶体管部70中的虚设沟槽部30的一部分具有直线形状，并沿着与上述的排列方向垂直的延伸方向延伸而形成。虚设沟槽部30也可以具有将两个直线部分的前端连接而成的U字形状。在图2A的例子中，晶体管部70的虚设沟槽部30具有直线形状，二极管部80和边界部90中的虚设沟槽部30具有U字形状，但虚设沟槽部30的形状不限于图2A的例子。晶体管部70的虚设沟槽部30的至少一部分也可以具有U字形状，二极管部80和边界部90中的虚设沟槽部30的至少一部分也可以具有直线形状。
在图2A中，将X轴方向设为沟槽部的排列方向。此外，将Y轴方向设为沟槽部的延伸方向。X轴和Y轴是在与半导体基板10的正面平行的面内彼此正交的轴。此外，将与X轴和Y轴正交的轴设为Z轴。在本说明书中，有时将Z轴方向称为深度方向。
图2A的例子中的栅极沟槽部40具有直线部分、以及将两个直线部分连接的连接部分。直线部分沿上述的延伸方向延伸而形成。各个沟槽部的直线部分平行地形成。连接部分在半导体基板10的正面可以具有曲线形状。
在栅极沟槽部40的前端的连接部分中，栅极沟槽部40内的栅极导电部与栅极流道部51连接。栅极沟槽部40可以被设置为在延伸方向(Y轴方向)上比虚设沟槽部30更向栅极流道部51侧突出。栅极沟槽部40的该突出部分与栅极流道部51连接。
发射电极52形成于栅极沟槽部40、虚设沟槽部30、阱区17、发射区12、基区14以及接触区15的上方。阱区17从有源区的设置有栅极金属层50的一侧的端部起以预定的范围形成。在本例中，阱区17的Y轴方向的端部与基区14的端部连接。阱区17的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的、栅极金属层50一侧的一部分区域形成于阱区17。虚设沟槽部30的延伸方向上的端部的底可以被阱区17覆盖。
半导体基板10具有第一导电型，阱区17具有与半导体基板10的导电型不同的第二导电型。本例的半导体基板10为N-型，阱区17为P+型。在作为被各沟槽部所夹的区域的台面部形成有基区14。基区14是掺杂浓度比阱区17的掺杂浓度低的第二导电型。本例的基区14为P-型。应予说明，导电型中的+和-的符号在+的情况下表示掺杂浓度相对较高，在-的情况下表示掺杂浓度相对较低。
在各个台面部中，在基区14的上表面可以选择性地形成有掺杂浓度比基区14的掺杂浓度高的第二导电型的接触区15。本例的接触区15为P+型。此外，在晶体管部70中，在基区14的上表面选择性地形成有掺杂浓度比半导体基板10的掺杂浓度高的第一导电型的发射区12。本例的发射区12为N+型。在本例中，在二极管部80和边界部90的台面部未形成发射区12。
接触区15和发射区12分别从邻接的一个沟槽部形成到另一个沟槽部为止。晶体管部70的一个以上的接触区15和一个以上的发射区12以沿着沟槽部的延伸方向交替地在台面部的上表面露出的方式形成。
在二极管部80和边界部90的台面部中，在与晶体管部70中的至少一个接触区15对置的区域形成有接触区15。在图2A的例子中，在二极管部80和边界部90的台面部中，在与晶体管部70中最靠栅极金属层50一侧的接触区15对置的区域形成有接触区15，在其他区域形成有基区14。
在晶体管部70中，接触孔54形成于接触区15和发射区12的各区域的上方。接触孔54未形成于与基区14和阱区17对应的区域。
在二极管部80和边界部90中，接触孔54形成于接触区15和基区14的上方。在本例中，晶体管部70、二极管部80以及边界部90的接触孔54在各沟槽部的延伸方向上具有相同的长度。
应予说明，在二极管部80中，也可以不形成沟槽部。该情况下的延伸方向可以设为晶体管部70的沟槽部的延伸方向，也可以将与半导体装置的、最靠近二极管部80的接触孔端的边垂直的方向设为延伸方向。
边界部90是指在半导体基板10的正面侧的台面部中没有设置第一导电型的发射区12而在半导体基板10的背面侧设置有集电区的区域。应予说明，在图2A中，关于设置于半导体基板10的背面侧的阴极区82，示出了投影到正面侧的情况下的位置。在边界部90设置有虚设沟槽部30。
台面部94-1、台面部94-2以及台面部94-3分别是设置于晶体管部70、二极管部80以及边界部90的台面部。在边界台面部94-3中，以与二极管部80的台面部94-2相同的配置设置有基区14和接触区15。在台面部94-2和台面部94-3中，基区14在正面21中的面积比接触区15的面积大。其中，在边界台面部94-3处的半导体基板10的背面设置有集电区22。多个边界台面部94-3中的配置于最靠晶体管部70侧的位置的一个边界台面部94-3的正面21可以不被基区14覆盖而被接触区15覆盖。在其他(实施)例中也是同样的。
台面部94-4是在晶体管部70中配置于最靠二极管部80侧的位置的台面部。在台面部94-4中，以与晶体管部70相同的配置设置有发射区12和接触区15。
应予说明，边界部90或二极管部80的基区14的掺杂浓度可以比晶体管部70的基区14的掺杂浓度小。边界部90或二极管部80的基区14的掺杂浓度的峰值可以为晶体管部70的基区14的掺杂浓度的峰值的0.1倍以下。此外，边界部90或二极管部80的基区14与晶体管部70的基区14相比，从正面21起算的沿着深度方向的掺杂浓度的积分值可以较小。边界部90或二极管部80的基区14的、沿着深度方向的掺杂浓度的积分值可以为晶体管部70的基区14的深度方向的掺杂浓度的积分值的0.1倍以下。由此，能够减小反向恢复电流。
图2B是示出图2A所示的半导体装置100的a-a'截面的一例的图。a-a'截面是与X-Z面平行且通过晶体管部70的发射区12的截面。
本例的半导体装置100在该截面中具有半导体基板10、层间绝缘膜26、发射电极52以及集电电极24。发射电极52形成于半导体基板10和层间绝缘膜26的上表面。
集电电极24形成于半导体基板10的背面23。背面是指与正面相反一侧的面。发射电极52和集电电极24由金属等导电材料形成。此外，在本说明书中，将基板、层、区域等各部件的发射电极52一侧的面或端部称为上表面或上端，将集电电极24一侧的面或端部称为下表面或下端。此外，将连结发射电极52与集电电极24的方向设为Z轴方向(深度方向)。
半导体基板10可以是硅基板，可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。在半导体基板10的正面21侧形成有P-型的基区14。
在该截面中，在晶体管部70的各台面部94的上表面侧，从半导体基板10的正面21侧起依次形成有N+型的发射区12和P-型的基区14。在基区14之下可以还形成有N+型的蓄积区16。
在该截面中，在二极管部80和边界部90的各台面部94的上表面侧形成有P-型的基区14。在二极管部80和边界部90的各台面部94可以不形成发射区12。此外，在二极管部80和边界部90的各台面部94也可以不形成蓄积区16。
在晶体管部70中，在蓄积区16的下表面形成有N-型的漂移区18。通过在漂移区18与基区14之间设置浓度比漂移区18的浓度高的蓄积区16，从而能够提高载流子注入增强效应(IE效应)，降低导通电压。
在二极管部80和边界部90中，在基区14的下表面形成有漂移区18。在晶体管部70和二极管部80这两者中，在漂移区18的下表面形成有N-型的缓冲区20。
缓冲区20形成于漂移区18的下表面侧。缓冲区20的掺杂浓度比漂移区18的掺杂浓度高。缓冲区20可以作为防止从基区14的下表面侧扩展的耗尽层到达P+型的集电区22和N+型的阴极区82的场截止层而发挥功能。
缓冲区20在深度方向上的掺杂浓度分布中可以具有多个峰。例如，缓冲区20中的掺杂浓度分布具有4个峰。缓冲区20中的掺杂浓度的峰可以是通过质子注入和热处理形成的氢施主的浓度峰。
在晶体管部70和边界部90中，在缓冲区20的下表面形成有P+型的集电区22。在二极管部80中，在缓冲区20的下表面形成有N+型的阴极区82。
在半导体基板10的正面21侧形成有一个以上的栅极沟槽部40和一个以上的虚设沟槽部30。各沟槽部从半导体基板10的正面21贯穿基区14而到达漂移区18。即，本例的栅极沟槽部40和虚设沟槽部30从正面21起设置到比发射区12深的位置。在设置有发射区12、接触区15和蓄积区16中的至少任一个的区域中，各沟槽部也贯穿这些区域而到达漂移区18。
栅极沟槽部40具有形成于半导体基板10的正面21侧的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42以覆盖栅极沟槽的内壁的方式形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42更靠内侧的位置。即，栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由添加有杂质的多晶硅等导电材料形成。
栅极导电部44包括在Z轴方向上至少与相邻的基区14对置的区域。栅极沟槽部40在半导体基板10的正面21被层间绝缘膜26覆盖。在本例中，在图2A所示的栅极沟槽部40的前端，栅极导电部44经由栅极流道部51与栅极金属层50电连接。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽部40接触的界面的表层形成沟道。
虚设沟槽部30在该截面中可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于半导体基板10的正面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32以覆盖虚设沟槽的内壁的方式形成。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32更靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设导电部34可以由与栅极导电部44相同的材料形成。虚设沟槽部30在深度方向上可以具有与栅极沟槽部40相同的长度。
虚设沟槽部30在半导体基板10的正面21被层间绝缘膜26覆盖。在本例中，如图2A所示那样，虚设导电部34经由接触孔56和连接部57与发射电极52电连接。
图2C是示出图2A所示的半导体装置100的b-b'截面的一例的图。b-b'截面是与Y-Z面平行且通过边界部90的接触孔54的截面。应予说明，在图2C中示出了包括二极管部80的截面。
在b-b'截面中，在半导体基板10的正面21侧设置有基区14、接触区15以及阱区17。接触区15选择性地形成于基区14。阱区17在沟槽部的延伸方向上在比基区14靠外侧的位置，形成到比基区14深的位置。
端部E1是用于将发射电极52与半导体基板10的正面21电连接的接触孔54的延伸方向上的端部。此外，端部E1也可以是绝缘膜59的延伸方向上的端部。绝缘膜59设置于发射电极52与半导体基板10之间。端部E1的深度方向上的位置对应于正面21。端部E1在俯视时设置于比阱区17的延伸方向上的端部位置Yd靠二极管部80的内侧(即，Y轴方向的正侧)的位置。将从端部位置Yd朝向正面21的垂线Y1与正面21交叉的位置设为位置Ydu，将从端部位置Yd朝向背面23的垂线Y1与背面23交叉的位置设为位置Ydb。位置Ydu设置于比端部E1靠二极管部80的外侧的位置。
第一直线S1是与从端部E1朝向半导体基板10的背面23的第一垂线P1呈预先设定的角度θ1且通过端部E1的直线。角度θ1可以为20°以上，也可以为30°以上。此外，角度θ1可以为80°以下，也可以为60°以下。角度θ1可以为45°。第一垂线P1是通过端部E1并沿Z轴方向延伸的直线。将第一垂线P1与背面23的交点设为F1。
位置M1是在延伸方向上第一直线S1与半导体基板10的背面23相交的位置。位置M1在延伸方向上位于阴极区82的外侧。本例的阴极区82设置于比位置M1靠二极管部80的内侧(即，Y轴方向的正侧)的位置。位置F1与位置Ydb之间的距离可以比位置F1与位置M1之间的距离短。如此，通过将阴极区82配置于比接触孔54的延伸方向上的端部E1更靠二极管部80的内侧的位置，从而能够抑制二极管部80的反向恢复时的峰电流而提高半导体装置100的耐量。
例如，在角度θ1为45°的情况下，阴极区82在与正面21平行的面上，相对于端部E1设置于与半导体基板10的Z轴方向上的厚度W0相比更靠二极管部80的内侧的位置。在一例中，半导体基板10的Z轴方向上的厚度W0为50μm以上且650μm以下。应予说明，在本例中，对Y轴方向的负侧的结构进行了说明，但在半导体基板10的相反侧即Y轴方向的正侧也可以具有相同的结构。
图3A是示出图1所示的半导体装置100的区域130的一例的俯视图。本例的半导体装置100与图2A的例子的不同之处在于，具备正面侧寿命减小区92。
正面侧寿命减小区92设置于二极管部80和边界部90的一部分区域。正面侧寿命减小区92设置于半导体基板10的正面21侧。正面侧寿命减小区92选择性地形成于半导体基板10的深度方向上的中央与半导体基板10的正面21之间的预先设定的深度位置。
正面侧寿命减小区92是通过向半导体基板10的内部注入杂质等而有意地导入了寿命控制体的区域。有意地导入了寿命控制体的区域的电子或空穴的载流子的寿命的值比有意地不导入寿命控制体的区域的载流子的寿命短。寿命控制体是载流子的复合中心，可以是晶体缺陷，可以是空位、双空位、由空位等形成的悬空键、以及空位、双空位、由空位等形成的悬空键与构成半导体基板10的元素之间的复合缺陷、位错、氦、氖等稀有气体元素、铂等金属元素等。作为一例，正面侧寿命减小区92通过向该深度位置照射氦等离子而形成。
边界部90中设置有正面侧寿命减小区92的区域与二极管部80邻接。另一方面，在晶体管部70未设置正面侧寿命减小区92。
通过在二极管部80设置正面侧寿命减小区92，从而能够调整二极管部80中的载流子寿命，减小反向恢复时的损耗。此外，由于设置边界部90，并在边界部90也设置正面侧寿命减小区92，所以即使在晶体管部70不设置正面侧寿命减小区92，也能够控制从晶体管部70流入到二极管部80的空穴的寿命。
由于在晶体管部70不设置正面侧寿命减小区92，所以即使从半导体基板10的正面21侧照射氦等离子，也不会对晶体管部70中的栅极绝缘膜等造成损伤。因此，能够抑制晶体管部70中的阈值电压等的变动。此外，由于能够从半导体基板10的正面21侧照射氦等离子，所以能够使离子的照射位置变浅，并能够高精度地控制正面侧寿命减小区92的深度位置。
此外，与从半导体基板10的背面23侧照射氦等离子的情况相比，由于能够减小照射氦等离子的加速能量，所以能够降低掩模等的成本。照射氦等离子的加速能量可以是照射的离子不透过(不穿透)半导体基板10的值。
阴极区82在延伸方向上形成于台面部94-2的一部分区域。例如，阴极区82形成于比最外侧(栅极流道部51侧)的接触区15靠内侧的位置。
图3B是示出图3A所示的半导体装置100的c-c'截面的一例的图。c-c'截面是与Y-Z面平行且通过边界部90的接触孔54的截面。本例的半导体装置100与图2C的例子的不同之处在于，具备正面侧寿命减小区92。
正面侧寿命减小区92形成于比基区14靠下侧的位置。正面侧寿命减小区92可以形成于比阱区17的下端靠下侧的位置，也可以形成于比阱区17的下端靠上侧的位置。本例的正面侧寿命减小区92以深度方向上的峰位置成为比阱区17的下端更靠下侧的位置的方式形成。
端部E2是正面侧寿命减小区92的延伸方向上的端部。端部E2的深度方向上的位置可以是正面侧寿命减小区92在半导体基板10的深度方向上的峰位置。端部E2位于比接触孔54的延伸方向上的端部E1靠阴极区82侧的位置。此外，端部E2设置于比阱区17的延伸方向上的端部位置Yd靠二极管部80的内侧的位置。端部E2位于阴极区82的外侧，正面侧寿命减小区92被设置为延伸到比阴极区82靠二极管部80的外侧(即，Y轴方向的负侧)的位置。
端部E2在延伸方向上可以设置于比第一直线S1靠二极管部80的内侧的位置。本例的端部E2在延伸方向上设置于位置M1与端部E1之间。即，正面侧寿命减小区92延伸到比位置M1靠二极管部80的外侧(即，Y轴方向的负侧)的位置。在角度θ1为45°的情况下，端部E1与端部E2之间的在延伸方向上的距离比半导体基板10的Z轴方向上的厚度小。
但是，端部E2在延伸方向上也可以设置于位置M1与阴极区82之间。在该情况下，正面侧寿命减小区92不延伸到位置M1，而是在比位置M1靠二极管部80的内侧(即，Y轴方向的正侧)的位置终止。在端部E2到半导体装置100的芯片的外侧没有设置正面侧寿命减小区92。应予说明，端部E1、第一垂线P1、第一直线S1以及位置M1之间的关系与图2C的情况相同。
第二直线S2是与从端部E2朝向半导体基板10的背面23的第二垂线P2呈预先设定的角度θ2且通过端部E2的直线。角度θ2可以为20°以上，也可以为30°以上。此外，角度θ2可以为80°以下，也可以为60°以下。角度θ2可以是45°。角度θ2可以与角度θ1相同，也可以与角度θ1不同。第二垂线P2是通过端部E2并沿Z轴方向延伸的直线。
位置N2是在延伸方向(即，Y轴方向)上第二直线S2与半导体基板10的背面23相交的位置。位置N2在延伸方向上位于阴极区82的外侧。如此，本例的阴极区82位于比正面侧寿命减小区92的端部E2更靠二极管部80的内侧的位置。由此，能够抑制二极管部80的反向恢复时的峰电流，从而提高半导体装置100的耐量。此外，本例的正面侧寿命减小区92在延伸方向上设置于比阴极区82宽的范围。由此，能够适当地控制从阴极区82的外侧注入的空穴的寿命。
图4A是示出图1所示的半导体装置100的区域130的一例的俯视图。在本例中，边界部90的配置与图2A的情况不同。本例的半导体装置100不具备正面侧寿命减小区92。
台面部94-4是晶体管部70中具备发射区12且最靠近边界部90的台面部94。在台面部94-4中，以与晶体管部70相同的配置设置有发射区12和接触区15。台面部94-4被虚设沟槽部30所夹。因此，在台面部94-4中，在晶体管部70的导通动作时不形成沟道。
在二极管部80为导通状态时，从阴极区82注入的电子按照静电势分布，不仅向二极管部80的基区14流通，而且还向边界部90和晶体管部70的基区14流通。此时，如果栅极为导通状态，则电子通过沟道流出到发射区12，难以从二极管部80的基区14注入空穴。通过利用虚设沟槽部30夹着台面部94-4，从而能够防止电子通过沟道向发射区12流通。
图4B是示出图4A所示的半导体装置100的d-d'截面的一例的图。d-d'截面是与X-Z面平行且通过晶体管部70的发射区12的截面。
端部E3是用于将发射电极52与发射区12电连接的接触孔54的排列方向上的端部。此外，端部E3也可以是覆盖设置于晶体管部70与边界部90之间的虚设沟槽部30的层间绝缘膜26的排列方向上的端部。端部E3的深度方向上的位置对应于正面21。
第三直线S3是在排列方向上与从端部E3朝向半导体基板10的背面23的第三垂线P3呈预先设定的角度θ3且通过端部E3的直线。角度θ3可以为30°以上。此外，角度θ3可以为60°以下。角度θ3可以是45°。第三垂线P3是通过端部E3并沿Z轴方向延伸的直线。
位置M3是第三直线S3与半导体基板10的背面23相交的位置。位置M3在排列方向上位于阴极区82的外侧。例如，在角度θ3为45°的情况下，阴极区82在与正面21平行的面上，以与半导体基板10的Z轴方向上的厚度相比更远离端部E3的方式设置。在晶体管部70的正面21设置有掺杂浓度比基区14的掺杂浓度高的接触区15。此外，在边界部90中的配置于最靠晶体管部70侧的边界台面部94-3中，有时在整个正面21设置有接触区15。在二极管部80为导通状态时，空穴不仅从基区14注入到漂移区18，而且还从接触区15注入到漂移区18，并朝向阴极区82流通。因此，存在反向恢复电流增加的情况。通过使阴极区82比位置M3更远离晶体管部70，从而使来自配置于阴极区82的正面21侧的基区14的空穴注入成为主导。由此，能够减小接触区15的影响，并减小反向恢复电流。
图5A是示出图1所示的半导体装置100的区域130的一例的俯视图。在本例中，与图4A的不同之处在于，具备正面侧寿命减小区92。
正面侧寿命减小区92以在与半导体基板10的正面21平行的面上覆盖比二极管部80的阴极区82宽的区域的方式设置。正面侧寿命减小区92可以在X轴方向和Y轴方向这两个方向上设置于比阴极区82宽的范围。由此，能够适当地控制从阴极区82的外侧注入的载流子的寿命。
本例的台面部94-4被虚设沟槽部30所夹，并且在晶体管部70的导通动作中不形成沟道。因此，即使在氦离子等的照射位置因制造偏差等而偏离的情况下，也能够抑制晶体管部70中的阈值电压等的变动。晶体管部70可以具有多个台面部94-4。
图5B是示出图5A所示的半导体装置100的e-e'截面的一例的图。e-e'截面是与X-Z面平行且通过晶体管部70的发射区12的截面。
端部E4是正面侧寿命减小区92的排列方向上的端部。端部E4的深度方向上的位置可以是正面侧寿命减小区92的在半导体基板10的深度方向上的峰位置。端部E4位于比接触孔54的排列方向上的端部E3靠阴极区82侧的位置。端部E4设置于边界部90内。端部E4位于阴极区82的外侧。即，正面侧寿命减小区92以在排列方向上延伸到阴极区82的外侧的方式设置。
端部E4在排列方向上可以设置于比第三直线S3靠二极管部80的内侧的位置。本例的端部E3在排列方向上设置于位置M3与端部E3之间。即，正面侧寿命减小区92延伸到比位置M3靠二极管部80的外侧(即，X轴方向的负侧)的位置。在角度θ3为45°的情况下，端部E3与端部E4之间的在排列方向上的距离比半导体基板10的Z轴方向上的厚度W0小。
但是，端部E4在排列方向上也可以设置于位置M3与阴极区82之间。在该情况下，正面侧寿命减小区92不延伸到位置M3，而是在比位置M3靠二极管部80的内侧(即，X轴方向的正侧)的位置终止。在端部E4到晶体管部70侧没有设置正面侧寿命减小区92。应予说明，端部E3、第三垂线P3、第三直线S3以及位置M3之间的关系与图4B的情况相同。
第四直线S4是与从端部E4朝向半导体基板10的背面23的第四垂线P4呈预先设定的角度θ4且通过端部E4的直线。例如，角度θ4可以为30°以上。此外，角度θ4可以为60°以下。角度θ4可以是45°。角度θ4可以与角度θ3相同，也可以与角度θ3不同。第四垂线P4是通过端部E4并沿Z轴方向延伸的直线。
位置N4是在排列方向(X轴方向)上第四直线S4与半导体基板10的背面23相交的位置。位置N4在排列方向上位于阴极区82的外侧。端部E4位于比接触孔54的排列方向上的端部E3靠阴极区82侧的位置。如此，本例的阴极区82被配置为比正面侧寿命减小区92的端部E4更远离晶体管部70。由此，能够抑制二极管部80的反向恢复时的峰电流，从而提高半导体装置100的耐量。
本例的位置M3在排列方向上与端部E4的位置相同。但是，正面侧寿命减小区92也可以以在排列方向上位置M3设置于比端部E4靠晶体管部70侧的位置的方式设置。由此，能够进一步增大晶体管部70与正面侧寿命减小区92之间的距离，因此，即使在氦离子等的照射位置由于制造偏差等而偏离的情况下，也能够抑制晶体管部70中的阈值电压等的变动。
正面侧寿命减小区92在e-e'截面中设置于整个二极管部80以及边界部90中与二极管部80邻接的一部分区域。边界部90可以在与二极管部80邻接的至少一个台面部94中具有正面侧寿命减小区92，并在与晶体管部70邻接的至少一个台面部94中不具有正面侧寿命减小区92。正面侧寿命减小区92可以在任意一个沟槽部的下方终止，也可以在任意一个台面部94的下方终止。
通过设置边界部90，从而能够增大N+型的阴极区82与晶体管部70之间的距离。而且，通过在边界部90的一部分形成正面侧寿命减小区92，从而能够适当地控制从晶体管部70注入到二极管部80的空穴的寿命，并能够减小反向恢复时的损耗。
正面侧寿命减小区92形成于整个二极管部80以及边界部90的一部分，因此，以在排列方向上遍及比阴极区82宽的区域的方式形成。正面侧寿命减小区92可以以在排列方向上遍及边界部90的一半以上的区域的方式形成。
或者，在边界部90形成有正面侧寿命减小区92的区域的排列方向上的长度也可以比在边界部90未形成正面侧寿命减小区92的区域的排列方向上的长度长。例如，正面侧寿命减小区92可以形成于边界部90中的除与晶体管部70邻接的一个台面部94以外的区域。由此，能够容易地控制从晶体管部70注入到二极管部80的空穴的寿命。
掩模200在形成正面侧寿命减小区92的工序中使用。在本例中，通过使用掩模200从半导体基板10的正面21侧照射氦离子，从而形成正面侧寿命减小区92。掩模200可以以涂敷抗蚀剂等而图案化为预定形状的方式形成。在被掩模200覆盖的区域不形成正面侧寿命减小区92。
涂敷抗蚀剂等而形成的掩模200可以以与形成于半导体基板10的正面21上的结构物接触的方式形成。在本例中，形成于半导体基板10的正面21上的结构物是发射电极52。由金属和/或硅这样的原材料形成的硬掩模需要以不对形成于半导体基板10的正面21的电极、保护膜、层间绝缘膜这样的结构物造成损伤和/或缺损等的方式，与发射电极52向比正面21靠外侧(+Z轴方向)离开预定距离而形成。因此，与设置于半导体基板10的正面21侧内部或正面21的外侧的表面结构之间的细微的位置对齐变得困难。像本例那样，通过以与形成于半导体基板10的正面21上的结构物接触的方式形成掩模200，从而与极其微细的表面结构之间的位置对齐变得容易。
正面侧寿命减小区92可以在发射电极52之前形成。本例的正面侧寿命减小区92在形成各沟槽部、基区14、蓄积区16以及发射区12之后形成。
在本例中，由于从半导体基板10的正面21侧照射氦离子，因此与从背面侧照射氦离子的情况相比，能够高精度地控制正面侧寿命减小区92的深度位置。此外，由于晶体管部70被掩模200覆盖，所以能够防止因氦离子的照射对栅极沟槽部40造成的损伤。此外，由于向浅的位置照射氦离子，所以也可以不使用硬掩模。因此，能够降低成本。应予说明，正面侧寿命减小区92也可以以从半导体基板10的背面23照射氦离子的方式形成。
图6A是用于说明具有正面侧寿命减小区92的半导体基板10的浓度分布的图。本例的正面侧寿命减小区92从半导体基板10的正面21侧照射氦离子而形成。也可以代替氦离子而注入氢离子。m-m截面是设置有正面侧寿命减小区92的二极管部80的任意的截面。在本例中，示出了m-m截面的正面侧寿命减小区92中的复合中心的Z轴方向上的浓度分布、净掺杂浓度分布以及载流子寿命分布。
正面侧寿命减小区92中的寿命控制体(复合中心)的浓度在预定的深度位置成为峰浓度Np。该深度位置配置于比半导体基板10的深度方向上的中央靠正面21侧的漂移区18。可以将具有浓度比峰浓度Np的半值0.5Np高的寿命控制体的区域设为正面侧寿命减小区92的区域。
在从正面21侧照射氦离子等的情况下，比峰浓度Np低的浓度的寿命控制体以从峰位置起到半导体基板10的正面21为止引出拖尾的方式进行分布。另一方面，相比于与峰位置相比靠半导体基板10的正面21侧的寿命控制体的浓度，与峰位置相比靠半导体基板10的背面23侧的寿命控制体的浓度急剧地降低。正面侧寿命减小区92的浓度分布可以不到达背面23。
此外，如果是从正面21起到峰浓度Np的位置为止连续地引出拖尾的分布，则峰浓度Np的深度位置可以比半导体基板10的深度方向上的中间位置更靠背面23侧。
应予说明，图6A所示的复合中心的浓度分布可以如上述那样是氦浓度，也可以是氢离子，还可以是通过氦照射或氢离子注入而形成的晶体缺陷密度。晶体缺陷可以是晶格间氦、晶格间氢、空位、双空位等由空位等形成的悬空键。通过这些晶体缺陷，形成载流子的复合中心。介由所形成的复合中心的能量能级(陷阱能级)，载流子的复合得到促进。复合中心浓度对应于陷阱能级密度。
在缓冲区20中，利用斜线表示的多个区域(在本例中为4个区域)是缓冲区20的包含成为掺杂浓度分布的峰浓度的位置的区域。作为一例，利用斜线表示的多个区域各自的深度方向上的宽度可以以峰位置为中心而与峰掺杂浓度的半峰全宽相当。
正面侧寿命减小区92的复合中心浓度的峰位置xl可以从缓冲区20的多个峰位置中的位于最靠正面21侧的峰位置xm向正面21侧远离。在缓冲区20包含氢施主的情况下，有时在示出氢施主浓度的极大值的峰位置，氢将空位和/或悬空键封端，而使复合中心浓度降低。因此，可以使正面侧寿命减小区92的复合中心浓度的峰位置远离缓冲区20的峰位置，从而降低由氢实现的封端的影响。进一步地，正面侧寿命减小区92的复合中心浓度的峰位置也可以形成于缓冲区20的多个峰位置之间。由此，也具有降低由氢实现的封端的影响的效果。
图6A所示的载流子寿命分布在与复合中心浓度的峰浓度位置大致对应的位置成为最小值τmin。在接近正面21的基区14中，载流子寿命分布可以具有比τmin大的值τ1。在未导入寿命控制体的其他深度方向上的区域中，载流子寿命分布可以在比复合中心浓度的峰浓度位置深的区域以大致均匀的值(设为τ0)进行分布。在缓冲区20中，由于由氢实现的空位和/或悬空键的封端效应，载流子寿命可以以τ0左右的值分布。载流子寿命从τ0开始减小的位置xn可以位于比缓冲区20的多个峰浓度中的位于最靠正面21侧的峰位置xm更靠正面21侧的位置。应予说明，由于掺杂浓度高，所以正面21和背面23附近的载流子寿命可以小于τ0。
图6B是用于说明具有正面侧寿命减小区92的半导体基板10的浓度分布的图。本例的正面侧寿命减小区92从半导体基板10的背面23侧照射氦离子而形成。也可以代替氦离子而注入氢离子。n-n截面是设置有正面侧寿命减小区92的二极管部80的任意的截面。在本例中，示出了n-n截面的正面侧寿命减小区92中的复合中心的Z轴方向上的浓度分布、净掺杂浓度分布以及载流子寿命分布。
与从正面21侧照射氦离子等的情况同样地，在比半导体基板10的深度方向上的中央靠正面21侧的漂移区18中，峰浓度成为Np。
在从背面23侧照射氦离子等的情况下，比峰浓度Np低的浓度的寿命控制体以从峰位置起到半导体基板10的背面23为止引出拖尾的方式进行分布。另一方面，相比于与峰位置相比靠半导体基板10的背面23侧的寿命控制体的浓度，与峰位置相比靠半导体基板10的正面21侧的寿命控制体的浓度急剧地降低。正面侧寿命减小区92的浓度分布可以不到达正面21。
图6B所示的载流子寿命分布在与复合中心浓度的峰浓度位置大致对应的位置成为最小值τmin。在接近背面23的区域中，载流子寿命分布可以具有比τmin大的值τ1。在未导入寿命控制体的其他深度方向上的区域中，载流子寿命分布可以在比复合中心浓度的峰浓度位置深的区域以大致均匀的值(设为τ0)进行分布。
以上，使用实施方式对本发明进行了说明，但是本发明的技术范围并不限于上述实施方式所记载的范围。对本领域技术人员来说可以对上述实施方式进行各种变更或改进是显而易见的。根据权利要求书的记载，进行了那样的变更或改进的方式显然也可以包括在本发明的技术范围内。
在权利要求书、说明书以及附图中所示的方法中的动作、顺序、步骤以及阶段等各处理的执行顺序即使为方便起见，使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。
权利要求书(按照条约第19条的修改)
1.一种半导体装置，其特征在于，具备：
晶体管部，其设置于半导体基板，并在所述半导体基板的正面侧具有第一导电型的发射区，在所述半导体基板的背面侧具有第二导电型的集电区；
二极管部，其设置于所述半导体基板，并在所述半导体基板的背面侧具有第一导电型的阴极区；
多个沟槽部，其在与所述半导体基板的正面平行的面上，以沿预先设定的延伸方向延伸的方式设置；以及
发射电极，其设置于所述半导体基板的上方，并与所述半导体基板的正面电连接，
将从接触孔的所述延伸方向上的端部E1朝向所述半导体基板的背面的直线设为第一垂线，所述接触孔用于将所述发射电极与所述半导体基板的正面电连接，
将相对于所述第一垂线呈预先设定的角度θ1并且通过所述接触孔的所述延伸方向上的所述端部E1的直线设为第一直线，
将所述第一直线与所述半导体基板的背面相交的位置设为位置M1，
所述位置M1在所述延伸方向上位于所述阴极区的外侧，
所述角度θ1为20°以上且80°以下。
2.根据权利要求1所述的半导体装置，其特征在于，
所述角度θ1为30°以上且60°以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述半导体基板的正面侧设置有正面侧寿命减小区，
所述正面侧寿命减小区的所述延伸方向上的端部E2位于比所述接触孔的所述延伸方向上的所述端部E1更靠所述阴极区侧的位置。
4.根据权利要求3所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2位于所述阴极区的外侧。
5.根据权利要求3或4所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2位于比所述第一直线更靠所述阴极区侧的位置。
6.根据权利要求3至5中任一项所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2在所述延伸方向上设置于所述位置M1与所述接触孔的所述延伸方向上的所述端部E1之间。
7.根据权利要求3至6中任一项所述的半导体装置，其特征在于，
将从所述正面侧寿命减小区的所述延伸方向上的所述端部E2朝向所述半导体基板的背面的直线设为第二垂线，
将相对于所述第二垂线呈预先设定的角度θ2并且通过所述正面侧寿命减小区的所述延伸方向上的所述端部E2的直线设为第二直线，
将所述第二直线与所述半导体基板的背面相交的位置设为位置N2，
所述位置N2在所述延伸方向上位于所述阴极区的外侧，
所述角度θ2为20°以上且80°以下。
8.一种半导体装置，其特征在于，具备：
晶体管部，其设置于半导体基板，并在所述半导体基板的正面侧具有第一导电型的发射区，在所述半导体基板的背面侧具有第二导电型的集电区；
二极管部，其设置于所述半导体基板，并在所述半导体基板的背面侧具有第一导电型的阴极区；
多个沟槽部，其在与所述半导体基板的正面平行的面上，以沿预先设定的排列方向排列的方式设置；以及
发射电极，其设置于所述半导体基板的上方，并与所述半导体基板的正面电连接，
将从接触孔的所述排列方向上的端部E3朝向所述半导体基板的背面的直线设为第三垂线，所述接触孔用于将所述发射电极与所述发射区电连接，
将相对于所述第三垂线呈预先设定的角度θ3并且通过所述接触孔的所述排列方向上的所述端部E3的直线设为第三直线，
将所述第三直线与所述半导体基板的背面相交的位置设为位置M3，
所述位置M3在所述排列方向上位于所述阴极区的外侧，
所述角度θ3为20°以上且80°以下。
9.根据权利要求8所述的半导体装置，其特征在于，
所述角度θ3为30°以上且60°以下。
10.根据权利要求8或9所述的半导体装置，其特征在于，
在所述半导体基板的正面侧设置有正面侧寿命减小区，
所述正面侧寿命减小区的所述排列方向上的端部E4位于比所述接触孔的所述排列方向上的所述端部E3更靠所述阴极区侧的位置。
11.根据权利要求10所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述排列方向上的所述端部E4位于所述阴极区的外侧。
12.根据权利要求10所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述排列方向上的所述端部E4位于比所述第三直线更靠所述阴极区侧的位置。
13.根据权利要求10至12中任一项所述的半导体装置，其特征在于，
将从所述正面侧寿命减小区的所述排列方向上的所述端部E4朝向所述半导体基板的背面的直线设为第四垂线，
将相对于所述第四垂线呈预先设定的角度θ4并且通过所述正面侧寿命减小区的所述排列方向上的所述端部E4的直线设为第四直线，
将所述第四直线与所述半导体基板的背面相交的位置设为位置N4，
所述位置N4在所述排列方向上位于所述阴极区的外侧，
所述角度θ4为20°以上且80°以下。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述晶体管部具有一个以上的栅极沟槽部，所述栅极沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加栅极电位。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述晶体管部具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加与栅极电位不同的电位。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
所述二极管部具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加与栅极电位不同的电位。
17.根据权利要求1至16中任一项所述的半导体装置，其特征在于，
所述半导体装置具备边界部，所述边界部在所述半导体基板中设置于所述晶体管部与所述二极管部之间，并在所述半导体基板的正面侧不具有所述发射区，在所述半导体基板的背面侧具有所述集电区。
18.根据权利要求17所述的半导体装置，其特征在于，
所述边界部具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加与栅极电位不同的电位。
19.根据权利要求17或18所述的半导体装置，其特征在于，
所述晶体管部的具备所述发射区并且最接近所述边界部的台面部被虚设沟槽部所夹。
20.根据权利要求1至19中任一项所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的正面与所述发射电极之间的层间绝缘膜，
在所述层间绝缘膜设置有为了将所述半导体基板的正面与所述发射电极电连接而开设的接触孔。
21.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述角度θ1为45°以下。
22.根据权利要求1至21中任一项所述的半导体装置，其特征在于，
在所述半导体基板的正面，所述晶体管部中的所述多个沟槽部的延伸方向与所述二极管部中的所述多个沟槽部的延伸方向相同。
23.根据权利要求3至7中任一项所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2设置于所述位置M1与所述阴极区之间。
24.根据权利要求10至13中任一项所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述排列方向上的所述端部E4设置于所述位置M3与所述阴极区之间。
25.根据权利要求10至13中任一项所述的半导体装置，其特征在于，
在所述排列方向上，所述位置M3设置于比所述正面侧寿命减小区的所述端部E4更靠所述晶体管部侧的位置。

Claims (20)

1.一种半导体装置，其特征在于，具备：
晶体管部，其设置于半导体基板，并在所述半导体基板的正面侧具有第一导电型的发射区，在所述半导体基板的背面侧具有第二导电型的集电区；
二极管部，其设置于所述半导体基板，并在所述半导体基板的背面侧具有第一导电型的阴极区；
多个沟槽部，其在与所述半导体基板的正面平行的面上，以沿预先设定的延伸方向延伸的方式设置；以及
发射电极，其设置于所述半导体基板的上方，并与所述半导体基板的正面电连接，
将从接触孔的所述延伸方向上的端部E1朝向所述半导体基板的背面的直线设为第一垂线，所述接触孔用于将所述发射电极与所述半导体基板的正面电连接，
将相对于所述第一垂线呈预先设定的角度θ1并且通过所述接触孔的所述延伸方向上的所述端部E1的直线设为第一直线，
将所述第一直线与所述半导体基板的背面相交的位置设为位置M1，
所述位置M1在所述延伸方向上位于所述阴极区的外侧，
所述角度θ1为20°以上且80°以下。
2.根据权利要求1所述的半导体装置，其特征在于，
所述角度θ1为30°以上且60°以下。
3.根据权利要求1或2所述的半导体装置，其特征在于，
在所述半导体基板的正面侧设置有正面侧寿命减小区，
所述正面侧寿命减小区的所述延伸方向上的端部E2位于比所述接触孔的所述延伸方向上的所述端部E1更靠所述阴极区侧的位置。
4.根据权利要求3所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2位于所述阴极区的外侧。
5.根据权利要求3或4所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2位于比所述第一直线更靠所述阴极区侧的位置。
6.根据权利要求3至5中任一项所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述延伸方向上的所述端部E2在所述延伸方向上设置于所述位置M1与所述接触孔的所述延伸方向上的所述端部E1之间。
7.根据权利要求3至6中任一项所述的半导体装置，其特征在于，
将从所述正面侧寿命减小区的所述延伸方向上的所述端部E2朝向所述半导体基板的背面的直线设为第二垂线，
将相对于所述第二垂线呈预先设定的角度θ2并且通过所述正面侧寿命减小区的所述延伸方向上的所述端部E2的直线设为第二直线，
将所述第二直线与所述半导体基板的背面相交的位置设为位置N2，
所述位置N2在所述延伸方向上位于所述阴极区的外侧，
所述角度θ2为20°以上且80°以下。
8.一种半导体装置，其特征在于，具备：
晶体管部，其设置于半导体基板，并在所述半导体基板的正面侧具有第一导电型的发射区，在所述半导体基板的背面侧具有第二导电型的集电区；
二极管部，其设置于所述半导体基板，并在所述半导体基板的背面侧具有第一导电型的阴极区；
多个沟槽部，其在与所述半导体基板的正面平行的面上，以沿预先设定的排列方向排列的方式设置；以及
发射电极，其设置于所述半导体基板的上方，并与所述半导体基板的正面电连接，
将从接触孔的所述排列方向上的端部E3朝向所述半导体基板的背面的直线设为第三垂线，所述接触孔用于将所述发射电极与所述发射区电连接，
将相对于所述第三垂线呈预先设定的角度θ3并且通过所述接触孔的所述排列方向上的所述端部E3的直线设为第三直线，
将所述第三直线与所述半导体基板的背面相交的位置设为位置M3，
所述位置M3在所述排列方向上位于所述阴极区的外侧，
所述角度θ3为20°以上且80°以下。
9.根据权利要求8所述的半导体装置，其特征在于，
所述角度θ3为30°以上且60°以下。
10.根据权利要求8或9所述的半导体装置，其特征在于，
在所述半导体基板的正面侧设置有正面侧寿命减小区，
所述正面侧寿命减小区的所述排列方向上的端部E4位于比所述接触孔的所述排列方向上的所述端部E3更靠所述阴极区侧的位置。
11.根据权利要求10所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述排列方向上的所述端部E4位于所述阴极区的外侧。
12.根据权利要求10所述的半导体装置，其特征在于，
所述正面侧寿命减小区的所述排列方向上的所述端部E4位于比所述第三直线更靠所述阴极区侧的位置。
13.根据权利要求10至12中任一项所述的半导体装置，其特征在于，
将从所述正面侧寿命减小区的所述排列方向上的所述端部E4朝向所述半导体基板的背面的直线设为第四垂线，
将相对于所述第四垂线呈预先设定的角度θ4并且通过所述正面侧寿命减小区的所述排列方向上的所述端部E4的直线设为第四直线，
将所述第四直线与所述半导体基板的背面相交的位置设为位置N4，
所述位置N4在所述排列方向上位于所述阴极区的外侧，
所述角度θ4为20°以上且80°以下。
14.根据权利要求1至13中任一项所述的半导体装置，其特征在于，
所述晶体管部具有一个以上的栅极沟槽部，所述栅极沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加栅极电位。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述晶体管部具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加与栅极电位不同的电位。
16.根据权利要求1至15中任一项所述的半导体装置，其特征在于，
所述二极管部具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加与栅极电位不同的电位。
17.根据权利要求1至16中任一项所述的半导体装置，其特征在于，
所述半导体装置具备边界部，所述边界部在所述半导体基板中设置于所述晶体管部与所述二极管部之间，并在所述半导体基板的正面侧不具有所述发射区，在所述半导体基板的背面侧具有所述集电区。
18.根据权利要求17所述的半导体装置，其特征在于，
所述边界部具有一个以上的虚设沟槽部，所述虚设沟槽部从所述半导体基板的正面起设置到比所述发射区深的位置，并被施加与栅极电位不同的电位。
19.根据权利要求17或18所述的半导体装置，其特征在于，
所述晶体管部的具备所述发射区并且最接近所述边界部的台面部被虚设沟槽部所夹。
20.根据权利要求1至19中任一项所述的半导体装置，其特征在于，
所述半导体装置具备设置于所述半导体基板的正面与所述发射电极之间的层间绝缘膜，
在所述层间绝缘膜设置有为了将所述半导体基板的正面与所述发射电极电连接而开设的接触孔。
CN202180006221.8A 2020-05-01 2021-04-28 半导体装置 Pending CN114730804A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-081020 2020-05-01
JP2020081020 2020-05-01
PCT/JP2021/016926 WO2021221092A1 (ja) 2020-05-01 2021-04-28 半導体装置

Publications (1)

Publication Number Publication Date
CN114730804A true CN114730804A (zh) 2022-07-08

Family

ID=78331995

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180006221.8A Pending CN114730804A (zh) 2020-05-01 2021-04-28 半导体装置

Country Status (5)

Country Link
US (1) US20220254775A1 (zh)
JP (1) JP7447995B2 (zh)
CN (1) CN114730804A (zh)
DE (1) DE112021000122T5 (zh)
WO (1) WO2021221092A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7479315B2 (ja) * 2021-03-08 2024-05-08 三菱電機株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6277814B2 (ja) 2014-03-25 2018-02-14 株式会社デンソー 半導体装置
JP6641983B2 (ja) * 2015-01-16 2020-02-05 株式会社デンソー 半導体装置
JP6384425B2 (ja) * 2015-08-21 2018-09-05 株式会社デンソー 半導体装置
WO2018110703A1 (ja) * 2016-12-16 2018-06-21 富士電機株式会社 半導体装置および製造方法
JP7091693B2 (ja) * 2018-02-19 2022-06-28 富士電機株式会社 半導体装置
JP7187787B2 (ja) * 2018-03-15 2022-12-13 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
JPWO2021221092A1 (zh) 2021-11-04
JP7447995B2 (ja) 2024-03-12
DE112021000122T5 (de) 2022-07-21
US20220254775A1 (en) 2022-08-11
WO2021221092A1 (ja) 2021-11-04

Similar Documents

Publication Publication Date Title
US11094810B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN109314134B (zh) 半导体装置及制造方法
US11335795B2 (en) Reverse-conducting IGBT and manufacturing method thereof
US11901443B2 (en) Semiconductor device and manufacturing method
CN110574146A (zh) 半导体装置
US20220278094A1 (en) Semiconductor device
US20230036039A1 (en) Semiconductor device
US20220254775A1 (en) Semiconductor device
US20220375933A1 (en) Semiconductor device
US20220123108A1 (en) Semiconductor device
US20220149150A1 (en) Semiconductor device and manufacturing method of the same
US20230299077A1 (en) Semiconductor device
US20230402533A1 (en) Semiconductor device
US20240304668A1 (en) Semiconductor device
US20240234554A1 (en) Semiconductor device
US20240234493A1 (en) Semiconductor device
US20240014207A1 (en) Semiconductor device
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20230299078A1 (en) Semiconductor device
JP2024084070A (ja) 半導体装置
CN115398645A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination