JP7091693B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7091693B2
JP7091693B2 JP2018027161A JP2018027161A JP7091693B2 JP 7091693 B2 JP7091693 B2 JP 7091693B2 JP 2018027161 A JP2018027161 A JP 2018027161A JP 2018027161 A JP2018027161 A JP 2018027161A JP 7091693 B2 JP7091693 B2 JP 7091693B2
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
axis direction
diode
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018027161A
Other languages
English (en)
Other versions
JP2019145613A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2018027161A priority Critical patent/JP7091693B2/ja
Priority to US16/260,117 priority patent/US10643992B2/en
Publication of JP2019145613A publication Critical patent/JP2019145613A/ja
Application granted granted Critical
Publication of JP7091693B2 publication Critical patent/JP7091693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0711—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors
    • H01L27/0716—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with bipolar transistors and diodes, or capacitors, or resistors in combination with vertical bipolar transistors and diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１６－０８２０９７号公報
特許文献２ 特開２０１６－０９６２２２号公報
半導体装置においては、リーク電流を抑制することが好ましい。
本発明の第１の態様においては、第１導電型のドリフト領域を有する半導体基板と、半導体基板に設けられた１つ以上のトランジスタ部と、半導体基板に設けられた１つ以上のダイオード部と、を備える半導体装置が提供される。トランジスタ部および前記ダイオード部の双方は、半導体基板の上面からドリフト領域まで設けられ、内部に導電部が設けられたトレンチ部を有する。半導体基板の上面視において、トランジスタ部におけるトレンチ部の主方向と、ダイオード部におけるトレンチ部の主方向とが異なる。
半導体基板の上面視において、トランジスタ部におけるトレンチ部の主方向と、ダイオード部におけるトレンチ部の主方向とは直交してよい。
半導体基板の上面視において、半導体基板に、トランジスタ部における複数のトレンチ部の端部と重なって設けられ、トランジスタ部におけるトレンチ部の主方向と異なる第１方向が長手方向である、第２導電型の第１ウェル領域をさらに備えてよい。半導体基板の上面視において、半導体基板に、ダイオード部における複数のトレンチ部の端部と重なって設けられ、ダイオード部におけるトレンチ部の主方向と異なる第２方向が長手方向である、第２導電型の第２ウェル領域をさらに備えてよい。第１ウェル領域と第２ウェル領域とはつながっていてよい。
半導体基板の上面視において、第１ウェル領域は、ダイオード部と対向する位置まで延伸していてよい。ダイオード部は、第１ウェル領域および第２ウェル領域に囲まれていてよい。
半導体基板の上面側に設けられた、ライフタイムキラーを含むライフタイム制御領域をさらに有してよい。トランジスタ部は、半導体基板の上面からドリフト領域まで設けられ、内部に導電部が設けられたゲートトレンチ部を有してよい。ライフタイム制御領域は、ダイオード部に設けられ、トランジスタ部におけるゲートトレンチ部の下方には設けられなくてよい。
半導体基板の上方に、トランジスタ部に重なって設けられたコンタクトホールと、半導体基板の上方に、ダイオード部に重なって設けられたコンタクトホールと、をさらに備えてよい。半導体基板の上面視において、トランジスタ部に重なって設けられたコンタクトホールの主方向と、ダイオード部に重なって設けられたコンタクトホールの主方向とは、直交してよい。
半導体基板の上面視において、ダイオード部と対向する位置まで延伸した第１ウェル領域の上方に設けられたコンタクトホールをさらに備えてよい。半導体基板の上面視において、ライフタイム制御領域は、第１ウェル領域の上方に設けられたコンタクトホールと重なっていてよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る半導体装置１００の上面の一例を示す図である。 図１における領域Ａの拡大図である。 図２ａにおけるａ－ａ'断面の一例を示す図である。 図２ａにおけるｂ－ｂ'断面の一例を示す図である。 比較例の半導体装置１５０の上面の一例を示す図である。 図３ａにおける領域Ｂの拡大図である。 図３ｂにおけるｚ－ｚ'断面を示す図である。 図２ａにおけるａ－ａ'断面の他の一例を示す図である。 図２ａにおけるａ－ａ'断面の他の一例を示す図である。 図２ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図２ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図２ａにおけるｂ－ｂ'断面の他の一例を示す図である。 図１における領域Ａの他の拡大図である。 図６ａにおけるｃ－ｃ'断面の一例を示す図である。 図１における領域Ａの他の拡大図である。 図７ａにおけるｄ－ｄ'断面の一例を示す図である。 図１における領域Ａの他の拡大図である。 図８ａにおけるｅ－ｅ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の他の一例を示す図である。 図９における領域Ｃの拡大図である。 図９におけるｆ－ｆ'断面の一例を示す図である。 図１０ａにおけるｇ－ｇ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の他の一例を示す図である。 図１１における領域Ｄ１の拡大図である。 図１１における領域Ｄ２の拡大図である。 図１２ａにおけるｈ－ｈ'断面の一例を示す図である。 図１２ｂにおけるｊ－ｊ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の他の一例を示す図である。 図１３における領域Ｅの拡大図である。 図１４ａにおけるｋ－ｋ'断面の一例を示す図である。 図１４ａにおけるｍ－ｍ'断面の一例を示す図である。 本実施形態に係る半導体装置１００の上面の他の一例を示す図である。 図１５における領域Ｆの拡大図である。 図１６ａにおけるｎ－ｎ'断面の一例を示す図である。 図１６ａにおけるｑ－ｑ'断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をＸＹ面とし、半導体基板の深さ方向をＺ軸とする。
各実施例においては、第１導電型をＮ型、第２導電型をＰ型とした例を示しているが、第１導電型をＰ型、第２導電型をＮ型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピングされた領域におけるドーピング濃度分布がピークを有する場合、当該ピーク値を当該ドーピング領域におけるドーピング濃度としてよい。ドーピングされた領域におけるドーピング濃度がほぼ均一な場合等においては、当該ドーピング領域におけるドーピング濃度の平均値をドーピング濃度としてよい。
図１は、本実施形態に係る半導体装置１００の上面の一例を示す図である。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。トランジスタ部７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部８０は、半導体基板１０の上面においてトランジスタ部７０と隣接して設けられたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。
半導体基板１０には、活性部６０が設けられる。活性部６０は、半導体装置１００をオン状態に制御した場合に、半導体基板１０の上面と下面との間で主電流が流れる領域である。即ち、半導体基板１０の上面から下面、または下面から上面に、半導体基板１０の内部を深さ方向に電流が流れる領域である。本明細書では、トランジスタ部７０およびダイオード部８０をそれぞれ素子部または素子領域と称する。素子部が設けられた領域を活性部６０としてよい。
なお、半導体基板１０の上面視において、２つの素子部に挟まれた領域も活性部６０とする。図１の例では、素子部に挟まれてゲート金属層５０が設けられている領域も活性部６０に含めている。活性部６０は、半導体基板１０の上面視においてエミッタ電極が設けられた領域、および、エミッタ電極に挟まれた領域とすることもできる。図１の例では、トランジスタ部７０およびダイオード部８０の上方にエミッタ電極が設けられる。
半導体基板１０の上面視において、活性部６０と半導体基板１０の外周端６２との間の領域を、外周領域６１とする。外周領域６１は、半導体基板１０の上面視において、活性部６０を囲んで設けられる。外周領域６１には、半導体装置１００と外部の装置とをワイヤ等で接続するための１つ以上の金属のパッドが配置されてよい。半導体装置１００は、活性部６０を囲んでエッジ終端構造部を外周領域６１に有してよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有してよい。
活性部６０には、トランジスタ部７０およびダイオード部８０が複数設けられてよい。それぞれのダイオード部８０には、半導体基板１０の下面に第１導電型のカソード領域８２が設けられている。本例のカソード領域８２は、一例としてＮ＋型である。カソード領域８２は、図１の一点鎖線の枠で示されるように、外周領域６１と接しない範囲に設けられてよい。
トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面視で、Ｙ軸方向に並んで設けられてよい。本明細書では、トランジスタ部７０およびダイオード部８０が配列される方向を配列方向（Ｙ軸方向）と称する。ダイオード部８０は、Ｙ軸方向においてトランジスタ部７０に挟まれて設けられてよい。
トランジスタ部７０は、Ｘ軸方向およびＹ軸方向に複数設けられてよい。ダイオード部８０は、Ｘ軸方向およびＹ軸方向に１つ設けられてよいが、複数設けられてもよい。図１は、トランジスタ部７０がＸ軸方向に２つおよびＹ軸方向に２つ、並びにダイオード部８０が１つ設けられる一例を示している。Ｘ軸方向において、２つのトランジスタ部７０の間には、ゲート金属層５０が設けられてよい。
ゲート金属層５０はアルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層５０は、トランジスタ部７０に電気的に接続され、トランジスタ部７０にゲート電圧を供給する。
ゲート金属層５０は、半導体基板１０の上面視で、活性部６０を囲うように設けられてよい。ゲート金属層５０は、外周領域６１に設けられるゲートパッド５５と電気的に接続される。ゲート金属層５０は、半導体基板１０の外周端６２に沿って設けられてよい。ゲートパッド５５は、Ｘ軸方向の最も負側でＹ軸方向に延伸するゲート金属層５０と、活性部６０との間に配置されてよい。
温度センス配線９２のＹ軸方向両側に設けられるゲート金属層５０は、ゲートランナー５１で接続されてよい。ゲートランナー５１は、ポリシリコン等の導電材料で形成される。ゲートランナー５１の抵抗率は、ゲート金属層５０の抵抗率よりも高い。
半導体基板１０の上面視において、Ｘ軸方向におけるトランジスタ部７０とゲート金属層５０との間には、第１ウェル領域１１が設けられる。Ｘ軸方向において、トランジスタ部７０と対向する第１ウェル領域１１は、ダイオード部８０に対向する領域まで、Ｙ軸方向に延伸していてよい。半導体基板１０の上面視において、Ｙ軸方向におけるトランジスタ部７０とゲート金属層５０との間には、第１ウェル領域１１が設けられる。Ｘ軸方向正側の２つのトランジスタ部７０および１つのダイオード部８０は、半導体基板１０の上面視で、第１ウェル領域１１により囲まれていてよい。なお、第１ウェル領域１１は、トランジスタ部７０に隣接する領域からゲート金属層５０の下方まで、延伸して設けられてよい。
半導体基板１０の上面視において、Ｘ軸方向正側に設けられるトランジスタ部７０とＸ軸方向負側に設けられるトランジスタ部７０とに挟まれるゲート金属層５０の下方には、第１ウェル領域１１が設けられてよい。第１ウェル領域１１は、当該ゲート金属層５０のＸ軸方向正側から負側にわたって、連続的に設けられてよい。
半導体基板１０の上面視において、トランジスタ部７０とダイオード部８０とのＹ軸方向における間には、第２ウェル領域１３が設けられる。第２ウェル領域１３は、Ｘ軸方向正側および負側の端において、第１ウェル領域１１とつながっていてよい。ダイオード部８０は、半導体基板１０の上面視で、第１ウェル領域１１および第２ウェル領域１３により囲まれていてよい。なお、第１ウェル領域１１および第２ウェル領域１３は、後の図２ａの説明において詳細に説明する。
温度センス部９０は、活性部６０の上方に設けられる。温度センス部９０は、半導体基板１０の上面視で、活性部６０の中央に設けられてよい。温度センス部９０は、活性部６０の温度を検知する。温度センス部９０は、単結晶または多結晶のシリコンで形成されるｐｎ型温度センスダイオードであってよい。
温度センス配線９２は、半導体基板１０の上面視で、活性部６０の上方に設けられる。温度センス配線９２は、温度センス部９０と接続される。温度センス配線９２は、外周領域６１まで、予め定められた方向（本例においてはＸ軸方向）に延伸し、外周領域６１に設けられた温度測定用パッド９４と接続される。温度測定用パッド９４から流れる電流は、温度センス配線９２を流れ、温度センス部９０に流れる。検知部９６は、温度センス部９０の予備として設けられる。
外周領域６１には、電流センス部５９および電流センスパッド５８、並びにケルビンパッド５３が設けられる。電流センス部５９は、ゲートパッド５５に流れる電流を検知する。電流センスパッド５８は、電流センス部５９に流れる電流を測定するためのパッドである。ケルビンパッド５３は、半導体基板１０の上面視で、活性部６０の上方に設けられるエミッタ電極と接続される。
図２ａは、図１における領域Ａの拡大図である。図２ａは、トランジスタ部７０とダイオード部８０とが隣り合う領域、並びにトランジスタ部７０とゲート金属層５０とが隣り合う領域およびダイオード部８０とゲート金属層５０とが隣り合う領域を、拡大して示している。
本例の半導体装置１００は、図２ａに示す通り、トランジスタ部７０およびダイオード部８０の双方が、半導体基板１０の上面に露出するトレンチ部を備える。トランジスタ部７０においては、トレンチ部はゲートトレンチ部４０およびダミートレンチ部３０を含む。ダイオード部８０においては、トレンチ部はダミートレンチ部３０である。
トランジスタ部７０においては、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。ゲートトレンチ部４０は、半導体基板１０の上面視において、主方向（本例ではＸ軸方向）に沿って延伸している。ゲートトレンチ部４０は、主方向に延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。
接続部分４１の少なくとも一部は、曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９の端部を接続することで、延伸部分３９の端部における電界集中を緩和することができる。本明細書では、ゲートトレンチ部４０のそれぞれの延伸部分３９を、一つのゲートトレンチ部４０として扱う場合がある。
トランジスタ部７０において、少なくとも一つのダミートレンチ部３０が、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。ダミートレンチ部３０は、Ｘ軸方向に延伸する直線形状であってよい。
端部Ｓは、図２ａにおいて、トランジスタ部７０におけるゲートトレンチ部４０のＸ軸方向負側の端である。また、トランジスタ部７０におけるダミートレンチ部３０のＸ軸方向負側の端である。領域Ａの外側であるが、トランジスタ部７０におけるゲートトレンチ部４０およびダミートレンチ部３０は、それぞれＸ軸方向正側の端においても、端部Ｓを有してよい。
ダイオード部８０においては、１つ以上のダミートレンチ部３０が設けられる。半導体基板１０の上面視で、ダイオード部８０におけるダミートレンチ部３０の主方向は、トランジスタ部７０におけるゲートトレンチ部４０の主方向と異なる。ここで、主方向とは、半導体基板１０の上面視で、トレンチ部が延伸する方向を指す。
トランジスタ部７０におけるゲートトレンチ部４０の主方向と、ダイオード部８０におけるダミートレンチ部３０の主方向は、半導体基板１０の上面視において直交してよい。図２ａは、トランジスタ部７０におけるゲートトレンチ部４０の主方向と、ダイオード部８０におけるダミートレンチ部３０の主方向が、半導体基板１０の上面視において直交する一例を示している。即ち、本例の半導体装置１００は、ダイオード部８０におけるダミートレンチ部３０が、Ｙ軸方向に延伸する一例を示している。
ダイオード部８０において、ダミートレンチ部３０は、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。ダミートレンチ部３０は、半導体基板１０の上面視で第１ウェル領域１１と重なって設けられない。
ダイオード部８０において、ダミートレンチ部３０は、主方向（本例ではＹ軸方向）に沿って延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。接続部分３１の少なくとも一部は、接続部分４１と同様に、曲線上に設けられることが好ましい。
端部Ｓ'は、図２ａにおいて、ダイオード部８０におけるダミートレンチ部３０のＹ軸方向正側の端である。領域Ａの外側であるが、ダイオード部８０におけるダミートレンチ部３０は、それぞれＹ軸方向負側の端においても、端部Ｓ'を有してよい。
本例の半導体装置１００は、トランジスタ部７０において、半導体基板１０の上面に露出したエミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、ダイオード部８０において、半導体基板１０の上面に露出したベース領域１４を備える。トランジスタ部７０およびダイオード部８０のＸ軸方向負側には、半導体基板１０の上面に露出した第１ウェル領域１１が設けられる。第１ウェル領域１１は、トランジスタ部７０にＸ軸方向負側に対向する領域からダイオード部８０にＸ軸方向負側に対向する領域まで、延伸していてよい。トランジスタ部７０とダイオード部８０のＹ軸方向における間には、第２ウェル領域１３が設けられる。
第１ウェル領域１１および第２ウェル領域１３は、共に第２導電型である。本例の第１ウェル領域１１および第２ウェル領域１３は、一例として、共にＰ＋型である。第１ウェル領域１１および第２ウェル領域１３の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。
第１ウェル領域１１は、半導体基板１０の上面視において、半導体基板１０に、複数の端部Ｓと重なって設けられてよい。第１ウェル領域１１は、Ｘ軸方向において、ゲート金属層５０が設けられる側の活性部６０から端部Ｓと重なる領域まで設けられてよい。第１ウェル領域１１は、トランジスタ部７０におけるトレンチ部の延伸方向（Ｘ軸方向）である主方向と異なる第１方向が長手方向であってよい。第１方向は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と直交してよい。即ち、第１方向はＹ軸方向であってよい。
第２ウェル領域１３は、半導体基板１０の上面視において、半導体基板１０に、複数端部Ｓ'と重なって設けられてよい。第２ウェル領域１３は、Ｙ軸方向において、トランジスタ部７０におけるＹ軸方向の最も負側のダミートレンチ部３０と重なる領域から端部Ｓ'まで設けられてよい。第２ウェル領域１３のＹ軸方向正側の境界は、当該ダミートレンチ部３０のＹ軸方向における中心であってよい。第２ウェル領域１３は、ダイオード部８０におけるトレンチ部の延伸方向（Ｙ軸方向）である主方向と異なる第２方向が長手方向であってよい。第２方向は、半導体基板１０の上面視でダイオード部８０におけるトレンチ部の主方向と直交してよい。即ち、第２方向はＸ軸方向であってよい。
第１ウェル領域１１のドーピング濃度は、第２ウェル領域１３のドーピング濃度と等しくてよい。第１ウェル領域１１は、トランジスタ部７０からダイオード部８０に対向する位置まで、第１方向に延伸していてよい。第１ウェル領域１１および第２ウェル領域１３は、図２ａに示す通り、半導体基板１０の上面視でつながっていてよい。第１ウェル領域１１および第２ウェル領域１３は、導電型およびドーピング濃度が共に等しい、一体のウェル領域であってもよい。
本例の半導体装置１００は、半導体基板１０の上面の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。エミッタ電極５２およびゲート金属層５０は、トランジスタ部７０およびダイオード部８０の双方に設けられる。エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、第１ウェル領域１１、第２ウェル領域１３、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。
エミッタ電極５２およびゲート金属層５０と、半導体基板１０の上面との間には層間絶縁膜が設けられるが、図２ａでは省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５と半導体基板１０の上面との間には、酸化膜等の絶縁膜が設けられる。
ゲート金属層５０は、コンタクトホール４９を通って、ゲートランナー４８と接触する。ゲートランナー４８は、不純物がドープされたポリシリコン等で形成される。ゲートランナー４８は、半導体基板１０の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲートランナー４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部まで設けられる。ゲートランナー４８と半導体基板１０の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板１０の上面に露出しており、ゲートランナー４８と接触する。
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
トランジスタ部７０において、コンタクトホール５４は、半導体基板１０の上方にトランジスタ部７０に重なって設けられる。コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。トランジスタ部７０においては、いずれのコンタクトホール５４も、Ｘ軸方向負側に配置されたベース領域１４および第１ウェル領域１１の上方には配置されない。また、領域Ａの外側であるが、Ｘ軸方向正側に配置されるベース領域１４および第１ウェル領域１１の上方にも配置されない。
ダイオード部８０において、コンタクトホール５４は、半導体基板１０の上方にダイオード部８０に重なって設けられる。コンタクトホール５４は、ベース領域１４の上方に設けられる。ダイオード部８０においては、いずれのコンタクトホール５４も、第２ウェル領域１３の上方には配置されない。また、本例の半導体装置１００は、ダイオード部８０において、いずれのコンタクトホール５４も第１ウェル領域１１の上方には配置されなくてよい。
半導体基板１０の上面視で、トランジスタ部７０に重なって設けられたコンタクトホール５４は、トランジスタ部７０におけるトレンチ部の主方向と同じ方向に延伸してよい。ダイオード部８０に重なって設けられたコンタクトホール５４は、ダイオード部８０におけるトレンチ部の主方向と同じ方向に延伸してよい。トランジスタ部７０に重なって設けられたコンタクトホール５４の主方向と、ダイオード部８０に重なって設けられたコンタクトホール５４の主方向とは、図２ａに示す通り、直交してよい。
ダイオード部８０において、コンタクトホール５６は、ベース領域１４の上方に設けられる。本例の半導体装置１００は、ダイオード部８０において、いずれのコンタクトホール５６も第２ウェル領域１３の上方には配置されてよい。
半導体基板１０の上面と平行な方向において、各トレンチ部に隣接してメサ部が設けられる。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。本例の半導体装置１００において、トランジスタ部７０においては、ゲートトレンチ部４０とダミートレンチ部３０とに挟まれる領域をメサ部としてよい。ダイオード部８０においては、ダミートレンチ部３０に挟まれる領域をメサ部としてよい。
トランジスタ部７０においては、Ｙ軸方向の最も負側に第２メサ部６５が設けられる。領域Ａの外側であるが、トランジスタ部７０におけるＹ軸方向の最も正側にも、第２メサ部６５が設けられる。トランジスタ部７０において、第２メサ部６５を除く、各トレンチ部に挟まれる領域には、第１メサ部６４が設けられる。ダイオード部８０においては、各トレンチ部に挟まれる領域には第３メサ部６６が設けられる。
第１メサ部６４の上面には、ゲートトレンチ部４０と接して第１導電型のエミッタ領域１２が設けられる。本例のエミッタ領域１２は、一例としてＮ＋型である。また、第１メサ部６４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５は、一例としてＰ＋型である。第１メサ部６４において、エミッタ領域１２およびコンタクト領域１５は、ゲートトレンチ部４０の延伸方向（Ｘ軸方向）に交互に隣接して設けられてよい。
第１メサ部６４の上面において、エミッタ領域１２は、ダミートレンチ部３０と接して設けられてよく、離れて設けられてもよい。図２ａの例におけるエミッタ領域１２は、ダミートレンチ部３０と接して設けられている。
第１メサ部６４の上面において、エミッタ領域１２およびコンタクト領域１５は、コンタクトホール５４の下方にも設けられている。即ち、本例においては、エミッタ領域１２およびコンタクト領域１５は、第１メサ部６４の上面において、第１メサ部６４を挟むゲートトレンチ部４０およびダミートレンチ部３０の双方に接し、当該ゲートトレンチ部４０から当該ダミートレンチ部３０にわたり、Ｙ軸方向に連続して設けられている。半導体基板１０の上面において、第１メサ部６４のＹ軸方向の幅と、第１メサ部６４に設けられたエミッタ領域１２およびコンタクト領域１５のＹ軸方向の幅は等しい。
第２メサ部６５の上面には、コンタクト領域１５が設けられる。当該コンタクト領域１５は、第２メサ部６５のＸ軸方向における両端部に設けられるベース領域１４に挟まれる領域全体に設けられてよい。
第２メサ部６５の上面において、コンタクト領域１５は、コンタクトホール５４の下方にも設けられている。即ち、本例においては、コンタクト領域１５は、第２メサ部６５の上面において、第２メサ部６５を挟むゲートトレンチ部４０およびダミートレンチ部３０の双方に接し、ゲートトレンチ部４０からダミートレンチ部３０にわたり、Ｙ軸方向に連続して設けられている。半導体基板１０の上面において、第２メサ部６５のＹ軸方向の幅と、第２メサ部６５に設けられたコンタクト領域１５のＹ軸方向の幅は等しい。
第３メサ部６６の上面には、ベース領域１４が設けられる。本例のベース領域１４は、一例としてＰ－型である。第３メサ部６６の上面において、ベース領域１４は、コンタクトホール５４の下方にも設けられている。即ち、本例においては、ベース領域１４は、第３メサ部６６の上面において、第３メサ部６６を挟む２本のダミートレンチ部３０の双方に接し、一方のダミートレンチ部３０から他方のダミートレンチ部３０にわたり、Ｘ軸方向に連続して設けられている。半導体基板１０の上面において、第３メサ部６６のＸ軸方向の幅と、第３メサ部６６に設けられたベース領域１４のＸ軸方向の幅は等しい。なお、第３メサ部６６には、エミッタ領域１２が設けられなくてよく、設けられてもよい。本例では、エミッタ領域１２が設けられない。
ダイオード部８０は、半導体基板１０の下面側において、第１導電型のカソード領域８２を有する。本例のカソード領域８２は、一例としてＮ＋型である。図２ａに、半導体基板１０の上面視でカソード領域８２が設けられる領域を一点鎖線で示している。カソード領域８２を半導体基板１０の上面に投影した領域は、第２ウェル領域１３からＹ軸方向負側に離れていてよい。半導体基板１０の下面に隣接する領域においてカソード領域８２が設けられていない領域には、第２導電型のコレクタ領域が設けられてよい。
トランジスタ部７０は、半導体基板１０の下面側において、第２導電型のコレクタ領域を有する。本例のコレクタ領域は、一例としてＰ＋型である。トランジスタ部７０におけるコレクタ領域は、ダイオード部８０におけるコレクタ領域とつながっていてよい。
トランジスタ部７０においては、ベース領域１４の下方に、ゲートトレンチ部４０に接して、第１導電型の蓄積領域１６を有してよい。本例の蓄積領域１６は、一例としてＰ＋型である。蓄積領域１６は、それぞれのトレンチ部の下端よりも上方に配置されてよい。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。図２ａにおいて、蓄積領域１６が設けられる範囲を一点鎖線で示している。
トランジスタ部７０における蓄積領域１６は、トランジスタ部７０におけるＹ軸方向最も負側のダミートレンチ部３０のＹ軸方向負側、即ち、半導体基板１０の上面視において、第２ウェル領域１３と重なる領域まで設けられてよい。なお、図２ａにおいては、各トレンチ部の領域も当該鎖線が横切っているが、蓄積領域１６は、各トレンチ部と重なる領域には形成されなくてよい。
ダイオード部８０においては、ベース領域１４の下方に、ダミートレンチ部３０に接して蓄積領域１６を有してよい。蓄積領域１６は、それぞれのトレンチ部の下端よりも上方に配置されてよい。図２ａにおいて、蓄積領域１６が設けられる範囲を一点鎖線で示している。
ダイオード部８０における蓄積領域１６は、半導体基板１０の上面視において、第２ウェル領域１３と重なる領域まで設けられてよい。即ち、蓄積領域１６は、半導体基板１０の上面視において、第２ウェル領域１３のＹ軸方向負側の端よりもＹ軸方向正側に設けられてよい。なお、図２ａにおいては、各トレンチ部の領域も当該鎖線が横切っているが、蓄積領域１６は、各トレンチ部と重なる領域には形成されなくてよい。
位置Ａ１は、半導体基板１０の上面視で、カソード領域８２のＹ軸方向正側の端におけるＸ軸方向の位置である。位置Ａ２は、半導体基板１０の上面視で、ダイオード部８０におけるコンタクトホール５４の、Ｙ軸方向正側の端におけるＸ軸方向の位置である。位置Ａ３は、トランジスタ部７０におけるＹ軸方向の最も負側のダミートレンチ部３０の、Ｙ軸方向の中心におけるＸ軸方向の位置である。位置Ａ４は、半導体基板１０の上面視で、トランジスタ部７０におけるＹ軸方向の最も負側のゲートトレンチ部４０の、Ｙ軸方向の中心におけるＸ軸方向の位置である。
位置Ｂ１は、半導体基板１０の上面視で、カソード領域８２のＸ軸方向負側の端におけるＹ軸方向の位置である。位置Ｂ２は、半導体基板１０の上面視で、第１ウェル領域１１のＸ軸方向正側の端におけるＹ軸方向の位置である。位置Ｂ３は、半導体基板１０の上面視で、ゲートランナー４８のＸ軸方向正側の端におけるＹ軸方向の位置である。位置Ｂ４は、半導体基板１０の上面視で、ゲートランナー４８のＸ軸方向負側の端におけるＹ軸方向の位置である。
図２ｂは、図２ａにおけるａ－ａ'断面の一例を示す図である。ａ－ａ'断面は、第２ウェル領域１３、並びにトランジスタ部７０におけるエミッタ領域１２およびコンタクト領域１５、およびダイオード部８０におけるベース領域１４を通過するＹＺ面である。本例の半導体装置１００は、ａ－ａ'断面において、半導体基板１０、層間絶縁膜３８、ゲートランナー４８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０の上面２１および層間絶縁膜３８の上面に設けられる。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向（Ｚ軸方向）と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板または酸化ガリウム基板等であってもよい。本例の半導体基板１０はシリコン基板である。
半導体基板１０は、第１導電型のドリフト領域１８を備える。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において、他のドーピング領域が設けられずに残存した領域であってよい。
半導体基板１０の上面２１には、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。各トレンチ部は、上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達して設けられている。
ゲートトレンチ部４０は、上面２１に設けられたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に設けられる。即ち、ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチ部４０に接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。
ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えば、ダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、上面２１において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は下方側に凸の曲面状（断面においては曲線状）であってよい。
第１メサ部６４および第２メサ部６５において、ドリフト領域１８の上方には、ゲートトレンチ部４０に接して、一つ以上の蓄積領域１６が設けられてよい。図２ｂに示す半導体装置１００は、蓄積領域１６が、Ｚ軸方向に一つ設けられる一例を示している。蓄積領域１６が複数設けられる場合は、それぞれの蓄積領域１６はＺ軸方向に並んで配置されてよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリアの注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
一つ以上の蓄積領域１６は、第１メサ部６４および第２メサ部６５において、ダミートレンチ部３０に接していてよいが、離れていてもよい。図２ｂは、蓄積領域１６がダミートレンチ部３０と接して設けられる一例を示している。
第１メサ部６４および第２メサ部６５において、蓄積領域１６の上方には、ゲートトレンチ部４０に接してベース領域１４が設けられる。第１メサ部６４において、ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
第１メサ部６４には、ａ－ａ'断面において、上面２１に接して、且つ、ゲートトレンチ部４０と接して、エミッタ領域１２が設けられる。エミッタ領域１２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。第１メサ部６４には、当該ａ－ａ'断面のＸ軸方向正側および負側に、上面２１に接して、且つ、ゲートトレンチ部４０と接して、コンタクト領域１５が設けられる。
第２メサ部６５において、上面２１には、ダミートレンチ部３０と隣接してコンタクト領域１５が設けられる。コンタクト領域１５は、ダミートレンチ部３０と接していてよいが、離れていてもよい。図２ｂは、コンタクト領域１５がダミートレンチ部３０と接して設けられる一例を示している。
ダイオード部８０とトランジスタ部７０のＹ軸方向における間には、第２ウェル領域１３が設けられる。第２ウェル領域１３は、Ｙ軸方向において、ダイオード部８０とトランジスタ部７０に挟まれて設けられてよい。第２ウェル領域１３は、上面２１に露出するように設けられる。第２ウェル領域１３の拡散深さは、トランジスタ部７０におけるダミートレンチ部３０およびゲートトレンチ部４０の深さよりも深くてよい。第２ウェル領域１３のＹ軸方向正側の端は、トランジスタ部７０におけるＹ軸方向最も負側のダミートレンチ部３０のＹ軸方向における中心、即ち位置Ａ３であってよい。
第２ウェル領域１３には、ダミートレンチ部３０が設けられてよい。当該ダミートレンチ部３０の上面には、ゲートランナー４８が設けられる。ゲートランナー４８の上面には、層間絶縁膜３８が設けられる。当該ダミートレンチ部３０の上方には、コンタクトホール５６が設けられる。
ダイオード部８０において、ドリフト領域１８の上方には一つ以上の蓄積領域１６が設けられてよい。蓄積領域１６は、第２ウェル領域１３に接して設けられてよい。ダイオード部８０における蓄積領域１６は、トランジスタ部７０における蓄積領域１６と略同じ深さに設けられてよい。なお、ダイオード部８０において、蓄積領域１６は設けられなくてもよい。蓄積領域１６の上方には、第２ウェル領域１３に接して、且つ、上面２１に接して、ベース領域１４が設けられる。
ドリフト領域１８の下方には、第１導電型のバッファ領域２０が設けられてよい。バッファ領域２０は、一例としてＮ＋型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
ダイオード部８０において、バッファ領域２０の下方には、下面２３に露出してカソード領域８２が設けられる。カソード領域８２は、Ｙ軸方向において、第２ウェル領域１３から所定の距離、離間して配置されてよい。
トランジスタ部７０において、バッファ領域２０の下方には、下面２３に露出してコレクタ領域２２が設けられる。コレクタ領域２２は、カソード領域８２と同じ深さに設けられてよい。コレクタ領域２２は、トランジスタ部７０からダイオード部８０におけるカソード領域８２まで、Ｙ軸方向に延伸して設けられてよい。
半導体装置１００は、上面２１側に設けられた、ライフタイムキラーを含むライフタイム制御領域７２をさらに有してよい。ライフタイム制御領域７２は、半導体基板１０の厚さＴの１／２よりも、半導体基板１０の深さ方向に浅い位置に設けられてよい。ライフタイム制御領域７２は、第２ウェル領域１３よりも深い位置に設けられてよい。
ライフタイム制御領域７２は、ダイオード部８０に設けられてよい。ライフタイム制御領域７２のＹ軸方向の端部Ｋは、図２ｂに示す通り、Ｙ軸方向において位置Ａ１と位置Ａ２との間に配置されてよい。ライフタイム制御領域７２は、トランジスタ部７０におけるゲートトレンチ部４０の下方には設けられなくてよい。
ライフタイム制御領域７２は、半導体基板１０の深さ方向において局所的に形成されている。即ち、ライフタイム制御領域７２は、半導体基板１０の他の領域に比べ、欠陥密度が高くなっている。ライフタイムキラーの一例は、所定の深さ位置に注入されたヘリウムである。ヘリウムを注入することで、半導体基板１０の内部に結晶欠陥を形成することができる。
ライフタイム制御領域７２は、一例としてヘリウムイオンを上面２１側から注入することにより形成してよい。ライフタイム制御領域７２を、ヘリウムイオンを上面２１側から注入することにより形成する場合、図２ｂに示すライフタイム制御領域７２のＺ軸方向の位置をピーク濃度として、当該位置よりも上面２１側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布してよい。上面２１側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布することで、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
本例の半導体装置１００は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが異なる。図２ａおよび図２ｂに示す通り、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが直交する場合、ダイオード部８０のダミートレンチ部３０の側壁はＹＺ面であるのに対し、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０の側壁はＸＺ面となる。即ち、ダイオード部８０のダミートレンチ部３０には、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０の側壁に相当するＸＺ面が存在しない。このため、トランジスタ部７０において、ダイオード部８０に隣接する領域に配置されるダミートレンチ部３０およびゲートトレンチ部４０の下部に集中するキャリアは、ダイオード部８０のダミートレンチ部３０のＸ軸方向における間を、Ｙ軸方向負側に抜け易い。このため、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０における電界集中を緩和することができる。
また、本例の半導体装置１００は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが異なるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列されない。さらに、ダイオード部８０のうち、トランジスタ部７０に隣接する領域には第２ウェル領域１３が設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、カソード領域８２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部７０のエミッタ領域１２から、ダイオード部８０のカソード領域８２への正孔の注入を抑制することができる。このため、ダイオード部８０の逆回復特性を改善することができる。
また、本例の半導体装置１００は、ライフタイム制御領域７２の端部ＫがＹ軸方向において位置Ａ１と位置Ａ２との間に設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域７２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のリーク電流を抑制することができる。また、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善することができる。
図２ｃは、図２ａにおけるｂ－ｂ'断面の一例を示す図である。ｂ－ｂ'断面は、第１ウェル領域１１およびダイオード部８０におけるベース領域１４を通過するＸＺ面である。本例の半導体装置１００は、ｂ－ｂ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２、ゲートランナー４８、ゲート金属層５０およびコレクタ電極２４を有する。エミッタ電極５２は、上面２１および層間絶縁膜３８の上面に設けられる。ゲート金属層５０は、上面２１および層間絶縁膜３８の上面に設けられる。
半導体基板１０は、第１導電型のドリフト領域１８を備える。ダミートレンチ部３０は、図２ｂのａ－ａ'断面におけるトランジスタ部７０のダミートレンチ部３０と同一の構造を有してよい。
第３メサ部６６において、ドリフト領域１８の上方には、ダミートレンチ部３０に接して一つ以上の蓄積領域１６が設けられてよい。図２ｃに示す半導体装置１００は、蓄積領域１６が、Ｚ軸方向に一つ設けられる一例を示している。蓄積領域１６が複数設けられる場合は、それぞれの蓄積領域１６はＺ軸方向に並んで配置されてよい。蓄積領域１６のドーピング濃度は、トランジスタ部７０における蓄積領域１６のドーピング濃度と等しくてよい。第３メサ部６６には、蓄積領域１６が設けられなくてもよい。
第３メサ部６６には、蓄積領域１６の上方には、上面２１に接して、且つ、ダミートレンチ部３０に接して、ベース領域１４が設けられる。なお、図２ｃにおけるＸ軸方向最も負側のダミートレンチ部３０と、第１ウェル領域１１とのＸ軸方向における間にも、蓄積領域１６およびベース領域が設けられてよい。
ｂ－ｂ'断面において、ゲートランナー４８およびゲート金属層５０の下方には、第１ウェル領域１１が設けられる。第１ウェル領域１１は、Ｘ軸方向において、Ｘ軸方向の最も負側に設けられるダミートレンチ部３０にＸ軸方向負側で接するベース領域１４および蓄積領域１６に接する位置から、図１におけるＸ軸方向負側のトランジスタ部７０まで、ゲート金属層５０の下方を通って連続的に設けられてよい。
第１ウェル領域１１の上面の一部の上方には、ゲートランナー４８およびゲート金属層５０が設けられる。ゲートランナー４８は、層間絶縁膜３８の内部に設けられてよい。層間絶縁膜の上面には、エミッタ電極およびゲート金属層５０が設けられる。
半導体装置１００は、ｂ－ｂ'断面において、ライフタイム制御領域７２を有してよい。ライフタイム制御領域７２のＸ軸方向の端部Ｋ'は、図２ｃに示す通り、Ｘ軸方向において位置Ｂ１と位置Ｂ２との間、即ちカソード領域８２とコレクタ領域２２との境界と、第１ウェル領域１１のＸ軸方向正側の端との間に配置されてよい。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるカソード領域８２のＸ軸方向正側の端と、カソード領域８２よりもＸ軸方向正側に設けられる第１ウェル領域１１のＸ軸方向負側の端との間に設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
本例の半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
図３ａは、比較例の半導体装置１５０の上面の一例を示す図である。比較例の半導体装置１５０は、トランジスタ部２７０およびダイオード部２８０を備える半導体チップである。トランジスタ部２７０は、ＩＧＢＴ等のトランジスタを含む。ダイオード部２８０は、半導体基板１０の上面においてトランジスタ部２７０と隣接して設けられたＦＷＤ等のダイオードを含む。
比較例の半導体装置１５０において、トランジスタ部２７０のＹ軸方向の幅は、６００μｍ以上である。また、ダイオード部２８０のＹ軸方向の幅は、２００μｍ以上である。比較例の半導体装置１５０は、トランジスタ部２７０のＹ軸方向の幅を６００μｍ以上とし、且つ、ダイオード部２８０のＹ軸方向の幅を２００μｍ以上とすることで、トランジスタ部２７０のスナップバック現象を防ぐことができる。
活性部６０には、トランジスタ部２７０およびダイオード部２８０が、Ｘ軸方向およびＹ軸方向に複数設けられてよい。図３ａにおいては、トランジスタ部２７０がＸ軸方向に２つおよびＹ軸方向に５つ、並びにダイオード部２８０がＸ軸方向に２つおよびＹ軸方向に４つ、設けられる一例を示している。それぞれのダイオード部２８０には、半導体基板１０の下面に第１導電型のカソード領域２８２が設けられている。
図３ｂは、図３ａにおける領域Ｂの拡大図である。図３ｂに示す通り、比較例の半導体装置１５０は、半導体基板１０の上面視で、ダイオード部２８０におけるダミートレンチ部２３０の主方向が、トランジスタ部２７０におけるゲートトレンチ部２４０が主方向と等しい。即ち、ダイオード部２８０におけるトレンチ部と、トランジスタ部２７０におけるトレンチ部は、同じ主方向（本例ではＸ軸方向）に延伸する。
比較例の半導体装置１５０において、トランジスタ部２７０に重なって設けられたコンタクトホール２５４の主方向と、ダイオード部２８０に重なって設けられたコンタクトホール２５４の主方向とは、図３ｂに示す通り、等しい。即ち、半導体基板１０の上面視で、トランジスタ部２７０に重なって設けられたコンタクトホール２５４と、ダイオード部２８０に重なって設けられたコンタクトホール２５４とは、同じ主方向（本例ではＸ軸方向）に延伸する。
図３ｃは、図３ｂにおけるｚ－ｚ'断面を示す図である。ｚ－ｚ'断面は、エミッタ領域１２、コンタクト領域１５およびベース領域１４を通過するＹＺ面である。比較例の半導体装置１５０は、ｚ－ｚ'断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、上面２１および層間絶縁膜３８の上面に設けられる。また、ダイオード部２８０には、上面２１側にライフタイム制御領域７２が設けられる。ライフタイム制御領域７２の端部Ｋは、コレクタ領域２２とカソード領域８２との境界よりもＹ軸方向正側に設けられる。端部Ｋと当該境界とのＹ軸方向における距離は、約１５０μｍである。
比較例の半導体装置１５０において、トランジスタ部２７０におけるトレンチ部の主方向と、ダイオード部２８０におけるトレンチ部の主方向は、図３ｂに示す通り、共にＸ軸方向である。このため、ｚ－ｚ'断面において、ダイオード部２８０のダミートレンチ部２３０の側壁と、トランジスタ部２７０におけるゲートトレンチ部２４０およびダミートレンチ部２３０の側壁は、共にＸＺ面となる。このため、トランジスタ部２７０において、ダイオード部２８０に隣接する領域に配置されるダミートレンチ部２３０およびゲートトレンチ部２４０の下部に集中するキャリアは、ダイオード部２８０のダミートレンチ部２３０が障壁となるので、Ｙ軸方向負側に抜けにくい。このため、比較例の半導体装置１５０は、トランジスタ部２７０のゲートトレンチ部２４０およびダミートレンチ部２３０における電界集中を緩和することができない。
また、比較例の半導体装置１５０は、ライフタイム制御領域７２の端部Ｋがトランジスタ部２７０に設けられる。このため、トランジスタ部２７０のリーク電流特性が悪化する。
図４ａは、図２ａにおけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図４ａに示す通り、図２ｂに示す半導体装置１００において、ライフタイム制御領域７２の端部Ｋが、Ｙ軸方向において位置Ａ２と位置Ａ３との間に配置される点で、図２ｂに示す半導体装置１００と異なる。
本例の半導体装置１００は、ライフタイム制御領域７２の端部Ｋが、Ｙ軸方向において位置Ａ２と位置Ａ３との間に設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域７２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のリーク電流を抑制することができる。また、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善することができる。
図４ｂは、図２ａにおけるａ－ａ'断面の他の一例を示す図である。本例の半導体装置１００は、図４ｂに示す通り、図２ｂに示す半導体装置１００において、ライフタイム制御領域７２の端部Ｋが、Ｙ軸方向において位置Ａ３と位置Ａ４との間に配置される点で、図２ｂに示す半導体装置１００と異なる。即ち、端部Ｋは、トランジスタ部７０に設けられるが、ゲートトレンチ部４０の下方には設けられない。
本例の半導体装置１００は、ライフタイム制御領域７２の端部Ｋが、Ｙ軸方向において位置Ａ３と位置Ａ４との間に設けられるので、図２ｂおよび図４ａに示す半導体装置１００よりも、トランジスタ部７０のエミッタ領域１２から、ダイオード部８０のカソード領域８２への正孔の注入を、より抑制することができる。このため、ダイオード部８０の逆回復特性を、より改善することができる。また、端部Ｋがトランジスタ部７０のゲートトレンチ部４０の下方には配置されないため、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善することができる。
図５ａは、図２ａにおけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図５ａに示す通り、図２ｃに示す半導体装置１００において、ライフタイム制御領域７２の端部Ｋ'が、Ｘ軸方向において位置Ｂ２と位置Ｂ３との間に配置される点で、図２ｂに示す半導体装置１００と異なる。即ち、本例において、端部Ｋ'は第１ウェル領域１１の下方に設けられる。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるカソード領域８２のＸ軸方向正側の端よりも、Ｘ軸方向正側に設けられる第１ウェル領域１１の下方に設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
図５ｂは、図２ａにおけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図５ｂに示す通り、図２ｃに示す半導体装置１００において、ライフタイム制御領域７２の端部Ｋ'が、Ｘ軸方向において位置Ｂ３と位置Ｂ４との間に配置される点で、図２ｂに示す半導体装置１００と異なる。即ち、本例において、端部Ｋ'は第１ウェル領域１１の下方且つゲートランナー４８の下方に設けられる。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるカソード領域８２のＸ軸方向正側の端よりも、Ｘ軸方向正側に設けられる第１ウェル領域１１およびゲートランナー４８の下方に設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
図５ｃは、図２ａにおけるｂ－ｂ'断面の他の一例を示す図である。本例の半導体装置１００は、図５ｃに示す通り、図２ｃに示す半導体装置１００において、ライフタイム制御領域７２が、Ｘ軸方向においてｂ－ｂ'断面の全体に設けられる点で、図２ｂに示す半導体装置１００と異なる。ライフタイム制御領域７２は、位置Ｂ４よりもＸ軸方向負側において、図１においてゲート金属層５０のＸ軸方向負側に設けられるトランジスタ部７０まで、連続して設けられてよい。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるＸ軸方向正側の外周領域６１まで設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
図５ａ、図５ｂおよび図５ｃに示す半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
図６ａは、図１における領域Ａの他の拡大図である。図６ａに示す半導体装置１００は、図２ａに示す半導体装置１００において、ダイオード部８０と対向する位置まで延伸した第１ウェル領域１１の上方に設けられたコンタクトホール５４をさらに備える点で、図２ａに示す半導体装置１００と異なる。
ダイオード部８０とＸ軸方向に対向する位置において、半導体基板１０の上面視で第１ウェル領域１１のＹ軸方向の境界と重なって設けられるダミートレンチ部３０は、トレンチ部におけるＸ軸方向の中心が第１ウェル領域１１のＹ軸方向の境界と一致するように設けられてよい。半導体基板１０の上面視で、第１ウェル領域１１と重なって設けられるコンタクトホール５４は、第１ウェル領域１１と重なって設けられる２本のダミートレンチ部３０のＸ軸方向における中心に設けられてよい。
図６ｂは、図６ａにおけるｃ－ｃ'断面の一例を示す図である。本例の半導体装置１００は、図６ｂに示すように、第１ウェル領域１１のＺ軸方向の境界上に、ダミートレンチ部３０が設けられる。また、Ｘ軸方向の最も負側のダミートレンチ部３０は、第１ウェル領域１１に、トレンチ部の側壁を囲まれるように設けられる。
位置Ｂ５は、ゲートランナー４８の上面に設けられる層間絶縁膜３８の、Ｘ軸方向正側の端におけるＸ軸方向の位置である。ライフタイム制御領域７２は、図６ｂに示すように、Ｚ軸方向において第１ウェル領域１１の上方に設けられたコンタクトホール５４と重なるように設けられてよい。ライフタイム制御領域７２のＸ軸方向の端部Ｋ'は、図６ｂに示す通り、Ｘ軸方向において位置Ｂ２と位置Ｂ５との間、即ち、第１ウェル領域１１のＸ軸方向負側の端と、ゲートランナー４８の上面に設けられる層間絶縁膜３８のＸ軸方向正側の端との間に設けられてよい。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるカソード領域８２のＸ軸方向正側の端よりもＸ軸方向正側まで設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
本例の半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
図７ａは、図１における領域Ａの他の拡大図である。図７ａに示す半導体装置１００は、図６ａに示す半導体装置１００において、ダイオード部８０と対向する位置まで延伸した第１ウェル領域１１の上方に、コンタクトホール５４が複数設けられる点で、図６ａに示す半導体装置１００と異なる。本例の半導体装置１００においては、半導体基板１０の上面視で、ダイオード部８０と対向する位置まで延伸した第１ウェル領域１１の上方に設けられたダミートレンチ部３０と、ゲートランナー４８とのＸ軸方向における間にも、コンタクトホール５４が設けられる。
図７ｂは、図７ａにおけるｄ－ｄ'断面の一例を示す図である。ライフタイム制御領域７２は、図７ｂに示すように、Ｚ軸方向において第１ウェル領域１１の上方に設けられた何れのコンタクトホール５４とも重なるように設けられてよい。ライフタイム制御領域７２のＸ軸方向の端部Ｋ'は、図７ｂに示す通り、Ｘ軸方向において位置Ｂ２と位置Ｂ５との間に設けられてよい。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるカソード領域８２のＸ軸方向正側の端よりもＸ軸方向正側まで設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
本例の半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
図８ａは、図１における領域Ａの他の拡大図である。図８ａに示す半導体装置１００は、図７ａに示す半導体装置１００において、ダイオード部８０およびダイオード部８０に対向する第１ウェル領域１１に設けられ、Ｙ軸方向に延伸するＵ字形状のダミートレンチ部３０が、直線形状に設けられる点で、図７ａに示す半導体装置１００と異なる。
ダミートレンチ部３０は、第１ウェル領域１１に設けられてよいが、設けられなくてもよい。図８ａは、ダミートレンチ部３０が第１ウェル領域１１に設けられる一例を示している。
コンタクトホール５４は、第１ウェル領域１１の上方に設けられてよいが、設けられなくてもよい。図８ａは、コンタクトホール５４が第１ウェル領域１１の上方に設けられる一例を示している。
図８ｂは、図８ａにおけるｅ－ｅ'断面の一例を示す図である。本例の半導体装置１００におけるｅ－ｅ'断面は、図７ｂに示す半導体装置１００のｄ－ｄ'断面と同じである。
本例の半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
図９は、本実施形態に係る半導体装置１００の上面の他の一例を示す図である。本例の半導体装置１００は、図１に示す半導体装置１００において、Ｘ軸方向正側にトランジスタ部７０が一つおよびダイオード部８０が２つ設けられ、当該トランジスタ部７０がＹ軸方向において当該ダイオード部８０に挟まれる点で、図１に示す半導体装置１００と異なる。図９に示す通り、本例の半導体装置１００において、ダイオード部８０は、半導体基板１０の上面視で第１ウェル領域１１および第２ウェル領域１３に囲まれていてよい。
図１０ａは、図９における領域Ｃの拡大図である。図１０ａは、トランジスタ部７０とダイオード部８０とが隣り合う領域、並びにトランジスタ部７０とゲート金属層５０とが隣り合う領域およびダイオード部８０とゲート金属層５０とが隣り合う領域を、拡大して示している。図１０ａに示す通り、本例の半導体装置１００は、図２ａに示す半導体装置１００を、Ｙ軸方向に反転させた構成に等しい。
本例の半導体装置１００においても、第１ウェル領域１１および第２ウェル領域１３は、図１０ａに示す通り、半導体基板１０の上面視でつながっていてよい。第１ウェル領域１１および第２ウェル領域１３は、導電型およびドーピング濃度が共に等しい、一体のウェル領域であってもよい。
図１０ｂは、図１０ａにおけるｆ－ｆ'断面の一例を示す図である。本例の半導体装置１００におけるｆ－ｆ'断面の構成は、図２ｂに示す半導体装置１００におけるａ－ａ'断面の構成を、Ｙ軸方向に反転させた構成に等しい。
本例の半導体装置１００は、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが直交する。このため、ダイオード部８０のダミートレンチ部３０の側壁はＹＺ面であるのに対し、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０の側壁はＸＺ面となる。即ち、ダイオード部８０のダミートレンチ部３０には、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０の側壁に相当するＸＺ面が存在しない。このため、トランジスタ部７０において、ダイオード部８０に隣接する領域に配置されるダミートレンチ部３０およびゲートトレンチ部４０の下部に集中するキャリアは、ダイオード部８０のダミートレンチ部３０のＸ軸方向における間を、Ｙ軸方向負側に抜け易い。このため、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０における電界集中を緩和することができる。
また、本例の半導体装置１００は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが直交するので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列されない。さらに、ダイオード部８０のうち、トランジスタ部７０に隣接する領域には第２ウェル領域１３が設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、カソード領域８２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部７０のエミッタ領域１２から、ダイオード部８０のカソード領域８２への正孔の注入を抑制することができる。このため、ダイオード部８０の逆回復特性を改善することができる。
また、本例の半導体装置１００は、ライフタイム制御領域７２の端部ＫがＹ軸方向において位置Ａ１と位置Ａ２との間に設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域７２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のリーク電流を抑制することができる。また、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善することができる。
図１０ｃは、図１０ａにおけるｇ－ｇ'断面の一例を示す図である。ｇ－ｇ'断面は、第１ウェル領域１１およびダイオード部８０におけるベース領域１４を通過するＸＺ面である。本例の半導体装置１００におけるｇ－ｇ'断面は、図２ｃに示す半導体装置１００におけるｂ－ｂ'断面の構成に等しい。
本例の半導体装置１００は、ｇ－ｇ'断面において、ライフタイム制御領域７２を有してよい。ライフタイム制御領域７２のＸ軸方向の端部Ｋ'は、図１０ｃに示す通り、Ｘ軸方向において位置Ｂ１と位置Ｂ２との間、即ちカソード領域８２とコレクタ領域２２との境界と、第１ウェル領域１１のＸ軸方向正側の端との間に配置されてよい。ライフタイム制御領域７２のＸ軸方向正側の端部は、図９におけるカソード領域８２のＸ軸方向正側の端と、カソード領域８２よりもＸ軸方向正側に設けられる第１ウェル領域１１のＸ軸方向負側の端との間に設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
本例の半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
図１１は、本実施形態に係る半導体装置１００の上面の他の一例を示す図である。本例の半導体装置１００は、Ｘ軸方向正側にトランジスタ部７０のみが一つ設けられ、Ｘ軸方向負側に、温度センス配線９２を挟んでダイオード部８０が２つ設けられる点で、図１に示す半導体装置１００と異なる。図１１に示す通り、本例の半導体装置１００において、ダイオード部８０は、半導体基板１０の上面視で第１ウェル領域１１に囲まれていてよい。
図１２ａは、図１１における領域Ｄ１の拡大図である。図１２ａは、トランジスタ部７０とゲート金属層５０とが隣り合う領域を拡大して示している。図１２ａに示す通り、本例の半導体装置１００は、トランジスタ部７０において、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。ゲートトレンチ部４０は、半導体基板１０の上面視において、主方向（本例ではＸ軸方向）に沿って延伸している。ゲートトレンチ部４０は、主方向に延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。
トランジスタ部７０において、少なくとも一つのダミートレンチ部３０が、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。ダミートレンチ部３０は、主方向（本例においてはＸ軸方向）に延伸する直線形状であってよい。
端部Ｓは、図１２ａにおいて、トランジスタ部７０におけるゲートトレンチ部４０のＸ軸方向負側の端である。また、トランジスタ部７０におけるダミートレンチ部３０のＸ軸方向負側の端である。領域Ａの外側であるが、トランジスタ部７０におけるゲートトレンチ部４０およびダミートレンチ部３０は、それぞれＸ軸方向正側の端においても、端部Ｓを有してよい。
本例の半導体装置１００は、トランジスタ部７０において、上面２１に露出したエミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。トランジスタ部７０のＸ軸方向負側には、上面２１に露出した第１ウェル領域１１が設けられる。第１ウェル領域１１は、半導体基板１０の上面視において、半導体基板１０に、端部Ｓと重なって設けられてよい。
図１２ｂは、図１１における領域Ｄ２の拡大図である。図１２ｂは、ダイオード部８０とゲート金属層５０とが隣り合う領域を拡大して示している。図１２ｂに示す通り、本例の半導体装置１００は、ダイオード部８０において、１つ以上のダミートレンチ部３０が設けられる。
ダミートレンチ部３０は、半導体基板１０の上面視において、主方向（本例ではＹ軸方向）に沿って延伸している。ダイオード部８０におけるトレンチ部が延伸する主方向と、図１２ａに示すトランジスタ部７０におけるトレンチ部が延伸する主方向は、異なっていてよい。ダイオード部８０におけるトレンチ部の延伸方向と、トランジスタ部７０におけるトレンチ部の延伸方向は、半導体基板１０の上面視で直交してよい。
ダミートレンチ部３０は、主方向に延伸する２つの延伸部分２９と、２つの延伸部分２９を接続する接続部分３１を有してよい。１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＸ軸方向）に沿って所定の間隔で配列される。
本例の半導体装置１００は、ダイオード部８０において、上面２１に露出したベース領域１４を備える。ダイオード部８０のＸ軸方向正側には、上面２１に露出した第１ウェル領域１１が設けられる。ダイオード部８０のＹ軸方向負側に隣接する領域にも、上面２１に露出した第１ウェル領域１１が設けられる。なお、ダイオード部８０のＸ軸方向正側に設けられる第１ウェル領域１１は、図１２ａに示すトランジスタ部７０のＸ軸方向負側に設けられる第１ウェル領域１１と、半導体基板１０の内部でＸ軸方向につながっていてよい。
図１２ｃは、図１２ａにおけるｈ－ｈ'断面の一例を示す図である。ｈ－ｈ'断面は、トランジスタ部７０において、エミッタ領域１２を通過するＹＺ面である。本例の半導体装置１００は、ｈ－ｈ'断面において、ゲートトレンチ部４０およびダミートレンチ部３０に接して、上面２１からエミッタ領域１２、ベース領域１４および蓄積領域１６が順に設けられる。蓄積領域の下方にはドリフト領域１８が設けられる。
図１２ｄは、図１２ｂにおけるｊ－ｊ'断面の一例を示す図である。本例の半導体装置１００におけるｊ－ｊ'断面の構成は、図２ｃに示す半導体装置１００におけるｂ－ｂ'断面の構成を、Ｘ軸方向に反転させた構成に等しい。
本例の半導体装置１００は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが直交するので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列されない。このため、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部７０のエミッタ領域１２から、ダイオード部８０のカソード領域８２への正孔の注入を抑制することができる。このため、ダイオード部８０の逆回復特性を改善することができる。
図１３は、本実施形態に係る半導体装置１００の上面の他の一例を示す図である。本例の半導体装置１００は、図１に示す半導体装置１００において、Ｘ軸方向にトランジスタ部７０およびダイオード部８０が２つ設けられ、Ｙ軸方向にトランジスタ部７０が３つおよびダイオード部８０が２つ設けられる点で、図１に示す半導体装置１００と異なる。また、トランジスタ部７０およびダイオード部８０のＸ軸方向における間に、ゲート金属層５０が設けられない点で、図１に示す半導体装置１００と異なる。
図１４ａは、図１３における領域Ｅの拡大図である。図１４ａは、２つのトランジスタ部７０および当該２つのトランジスタ部７０にＹ軸方向に挟まれるダイオード部８０と、ゲート金属層５０とが隣り合う領域を拡大して示している。図１４ａに示す通り、本例の半導体装置１００は、トランジスタ部７０において、１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。また、ダイオード部８０において、１つ以上のダミートレンチ部３０が設けられる。
ゲートトレンチ部４０は、半導体基板１０の上面視において、主方向（本例ではＸ軸方向）に沿って延伸している。ゲートトレンチ部４０は、主方向に延伸する２つの延伸部分３９と、２つの延伸部分３９を接続する接続部分４１を有してよい。１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、所定の配列方向（本例ではＹ軸方向）に沿って所定の間隔で配列される。
トランジスタ部７０において、少なくとも一つのダミートレンチ部３０が、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。ダミートレンチ部３０は、主方向（本例においてはＸ軸方向）に延伸する直線形状であってよい。
ダイオード部８０において、ダミートレンチ部３０は、半導体基板１０の上面視において、主方向（本例ではＹ軸方向）に沿って延伸している。ダイオード部８０におけるトレンチ部が延伸する主方向と、トランジスタ部７０におけるトレンチ部が延伸する主方向は、異なっていてよい。ダイオード部８０におけるトレンチ部の延伸方向と、トランジスタ部７０におけるトレンチ部の延伸方向は、半導体基板１０の上面視で直交してよい。
本例の半導体装置１００は、トランジスタ部７０において、上面２１に露出したエミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、ダイオード部８０において、上面２１に露出したベース領域１４を備える。
トランジスタ部７０およびダイオード部８０のＸ軸方向負側には、上面２１に露出した第１ウェル領域１１が設けられる。第１ウェル領域１１は、半導体基板１０の上面視において、半導体基板１０に、端部Ｓと重なって設けられてよい。また、ダイオード部８０にＹ軸方向正側および負側で隣り合うトランジスタ部７０とのＹ軸方向における間には、それぞれ第２ウェル領域１３が設けられる。
図１４ｂは、図１４ａにおけるｋ－ｋ'断面の一例を示す図である。ｋ－ｋ'断面は、第２ウェル領域１３、並びにトランジスタ部７０におけるコンタクト領域１５およびダイオード部８０におけるベース領域１４を通過するＹＺ面である。
ダイオード部８０には、ライフタイム制御領域７２が設けられる。ライフタイム制御領域７２は、半導体基板１０の厚さＴの１／２よりも、半導体基板１０の深さ方向に浅い位置に設けられてよい。ライフタイム制御領域７２は、第２ウェル領域１３よりも深い位置に設けられてよい。
ライフタイム制御領域７２は、ダイオード部８０に設けられてよい。ライフタイム制御領域７２のＹ軸方向正側の端部Ｋ１は、図１４ｂに示す通り、Ｙ軸方向において位置Ａ１と位置Ａ２との間に配置されてよい。ライフタイム制御領域７２のＹ軸方向負側の端部Ｋ１は、Ｙ軸方向において位置Ａ１'と位置Ａ２'との間に配置されてよい。即ち、ライフタイム制御領域７２は、半導体基板１０の上面視で、カソード領域８２をＹ軸方向に覆うように設けられてよい。
ライフタイム制御領域７２は、図１４ｂに示すライフタイム制御領域７２のＺ軸方向の位置をピーク濃度として、当該位置よりも上面２１側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布してよい。なお、ライフタイム制御領域７２は、トランジスタ部７０におけるゲートトレンチ部４０の下方には設けられなくてよい。
本例の半導体装置１００は、上面２１側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布することで、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
本例の半導体装置１００は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが異なる。図１４ａおよび図１４ｂに示す通り、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが直交する場合、ダイオード部８０のダミートレンチ部３０の側壁はＹＺ面であるのに対し、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０の側壁はＸＺ面となる。即ち、ダイオード部８０のダミートレンチ部３０には、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０の側壁に相当するＸＺ面が存在しない。このため、トランジスタ部７０において、ダイオード部８０に隣接する領域に配置されるダミートレンチ部３０およびゲートトレンチ部４０の下部に集中するキャリアは、ダイオード部８０のダミートレンチ部３０のＸ軸方向における間を、Ｙ軸方向負側に抜け易い。このため、トランジスタ部７０のゲートトレンチ部４０およびダミートレンチ部３０における電界集中を緩和することができる。
また、本例の半導体装置１００は、半導体基板１０の上面視で、トランジスタ部７０におけるトレンチ部の主方向と、ダイオード部８０におけるトレンチ部の主方向とが異なるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列されない。さらに、ダイオード部８０のうち、トランジスタ部７０に隣接する領域には第２ウェル領域１３が設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、カソード領域８２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部７０のエミッタ領域１２から、ダイオード部８０のカソード領域８２への正孔の注入を抑制することができる。このため、ダイオード部８０の逆回復特性を改善することができる。
また、本例の半導体装置１００は、ライフタイム制御領域７２の端部ＫがＹ軸方向において位置Ａ１と位置Ａ２との間に設けられるので、トランジスタ部７０のトレンチ部とダイオード部８０のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域７２をトランジスタ部７０から離して配置することができる。このため、トランジスタ部７０のリーク電流を抑制することができる。また、トランジスタ部７０のオン電圧とターンオフ損失のトレードオフを改善することができる。
図１４ｃは、図１４ａにおけるｍ－ｍ'断面の一例を示す図である。ｍ－ｍ'断面は、ダイオード部８０におけるベース領域１４および第１ウェル領域１１を通過するＸＺ面である。本例の半導体装置１００におけるｍ－ｍ'断面の構成は、図２ｃの半導体装置１００におけるｂ－ｂ'断面の構成と等しい。
図１５は、本実施形態に係る半導体装置１００の上面の他の一例を示す図である。本例の半導体装置１００は、図１３に示す半導体装置１００において、トランジスタ部７０がＸ軸方向に２つおよびＹ軸方向に１つ設けられ、２つのダイオード部８０が、それぞれのトランジスタ部７０に含まれるように設けられる点で、図１３に示す半導体装置１００と異なる。
ダイオード部８０とトランジスタ部７０との境界には、第２ウェル領域１３が設けられる。ダイオード部８０は、第２ウェル領域１３に囲まれるように設けられてよい。
図１６ａは、図１５における領域Ｆの拡大図である。図１６ａは、ダイオード部８０のＸ軸方向負側の端と、当該ダイオード部８０の周囲に設けられるトランジスタ部７０とを、拡大して示している。本例においては、ダイオード部８０にＸ軸方向に隣り合う領域に、トランジスタ部７０が設けられる。
本例の半導体装置１００は、図１６ａに示す通り、トランジスタ部７０において１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０が設けられる。また、ダイオード部８０において、１つ以上のダミートレンチ部３０が設けられる。
ダイオード部８０とトランジスタ部７０との境界には、第２ウェル領域１３が設けられる。第２ウェル領域１３は、半導体基板１０の上面視で、ダイオード部８０を囲うように設けられる。
図１６ｂは、図１６ａにおけるｎ－ｎ'断面の一例を示す図である。ｎ－ｎ'断面は、第２ウェル領域１３、並びにトランジスタ部７０におけるコンタクト領域１５およびダイオード部８０におけるベース領域１４を通過するＹＺ面である。本例の半導体装置１００におけるｎ－ｎ'断面の構成は、図１４ｂに示す半導体装置１００におけるｋ－ｋ'断面の構成に等しい。
図１６ｃは、図１６ａにおけるｑ－ｑ'断面の一例を示す図である。ｑ－ｑ'断面は、トランジスタ部７０およびダイオード部８０において、エミッタ領域１２、コンタクト領域１５およびベース領域１４を通過するＸＺ面である。
本例の半導体装置１００は、ｑ－ｑ'断面において、ライフタイム制御領域７２を有してよい。ライフタイム制御領域７２のＸ軸方向の端部Ｋ'は、図１６ｃに示す通り、Ｘ軸方向において位置Ｂ１と位置Ｂ２との間、即ちカソード領域８２とコレクタ領域２２との境界と、第２ウェル領域１３のＸ軸方向正側の端との間に配置されてよい。ライフタイム制御領域７２のＸ軸方向正側の端部は、図１におけるカソード領域８２のＸ軸方向正側の端と、カソード領域８２よりもＸ軸方向正側に設けられる第２ウェル領域１３のＸ軸方向負側の端との間に設けられてよい。即ち、ライフタイム制御領域７２は、Ｘ軸方向において、半導体基板１０の上面視で、カソード領域８２を含むように設けられてよい。
本例の半導体装置１００は、半導体基板１０の上面視で、ダイオード部８０にライフタイム制御領域７２が、カソード領域８２を含むように設けられるので、ダイオード部８０の上面２１側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部８０のソフトリカバリーを達成することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・第１ウェル領域、１２・・・エミッタ領域、１３・・・第２ウェル領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・接続部分、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・接続部分、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４９・・・コンタクトホール、５０・・・ゲート金属層、５１・・・ゲートランナー、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、５８・・・電流センスパッド、５９・・・電流センス部、６０・・・活性部、６１・・・外周領域、６２・・・外周端、６４・・・第１メサ部、６５・・・第２メサ部、６６・・・第３メサ部、７０・・・トランジスタ部、７２・・・ライフタイム制御領域、８０・・・ダイオード部、８２・・・カソード領域、９０・・・温度センス部、９２・・・温度センス配線、９４・・・温度測定用パッド、９６・・・検知部、１００・・・半導体装置、１５０・・・半導体装置、２３０・・・ダミートレンチ部、２４０・・・ゲートトレンチ部、２５４・・・コンタクトホール、２７０・・・トランジスタ部、２８０・・・ダイオード部、２８２・・・カソード領域

Claims (6)

  1. 第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板に設けられた１つ以上のトランジスタ部と、
    前記半導体基板に設けられた１つ以上のダイオード部と
    を備え、
    前記トランジスタ部および前記ダイオード部の双方が、前記半導体基板の上面から前記ドリフト領域まで設けられ、内部に導電部が設けられたトレンチ部を有し、
    前記半導体基板の上面視において、前記トランジスタ部における前記トレンチ部の主方向と、前記ダイオード部における前記トレンチ部の主方向とが異なり、
    前記半導体基板の上面視において、前記半導体基板に、前記トランジスタ部における複数の前記トレンチ部の端部と重なって設けられ、前記トランジスタ部における前記トレンチ部の主方向と異なる第１方向が長手方向である、第２導電型の第１ウェル領域と、
    前記半導体基板の上面視において、前記半導体基板に、前記ダイオード部における複数の前記トレンチ部の端部と重なって設けられ、前記ダイオード部における前記トレンチ部の主方向と異なる第２方向が長手方向である、第２導電型の第２ウェル領域と、
    をさらに備え、
    前記第１ウェル領域と前記第２ウェル領域とがつながっており、
    前記半導体基板の上面視において、
    前記第１ウェル領域は、前記ダイオード部と対向する位置まで延伸し、
    前記ダイオード部は、前記第１ウェル領域および前記第２ウェル領域に囲まれている、
    半導体装置。
  2. 前記半導体基板の上面視において、前記トランジスタ部における前記トレンチ部の主方向と、前記ダイオード部における前記トレンチ部の主方向とが直交する、請求項１に記載の半導体装置。
  3. 前記半導体基板の上面側に設けられた、ライフタイムキラーを含むライフタイム制御領域をさらに有し、
    前記トランジスタ部に設けられた前記トレンチ部は、前記半導体基板の上面から前記ドリフト領域まで設けられ、内部に導電部が設けられたゲートトレンチ部を有し、
    前記ライフタイム制御領域は、前記ダイオード部に設けられ、前記トランジスタ部における前記ゲートトレンチ部の下方には設けられない、
    請求項１または２に記載の半導体装置。
  4. 前記半導体基板の上方に、前記トランジスタ部に重なって設けられたコンタクトホールと、
    前記半導体基板の上方に、前記ダイオード部に重なって設けられたコンタクトホールと、
    をさらに備え、
    前記半導体基板の上面視において、前記トランジスタ部に重なって設けられた前記コンタクトホールの主方向と、前記ダイオード部に重なって設けられた前記コンタクトホールの主方向とが直交する、請求項３に記載の半導体装置。
  5. 前記半導体基板の上面視において、前記ダイオード部と対向する位置まで延伸した前記第１ウェル領域の上方に設けられたコンタクトホールをさらに備える、請求項３または４に記載の半導体装置。
  6. 前記半導体基板の上面視において、前記ライフタイム制御領域は、前記第１ウェル領域の上方に設けられた前記コンタクトホールと重なる、請求項５に記載の半導体装置。
JP2018027161A 2018-02-19 2018-02-19 半導体装置 Active JP7091693B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018027161A JP7091693B2 (ja) 2018-02-19 2018-02-19 半導体装置
US16/260,117 US10643992B2 (en) 2018-02-19 2019-01-29 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018027161A JP7091693B2 (ja) 2018-02-19 2018-02-19 半導体装置

Publications (2)

Publication Number Publication Date
JP2019145613A JP2019145613A (ja) 2019-08-29
JP7091693B2 true JP7091693B2 (ja) 2022-06-28

Family

ID=67618198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018027161A Active JP7091693B2 (ja) 2018-02-19 2018-02-19 半導体装置

Country Status (2)

Country Link
US (1) US10643992B2 (ja)
JP (1) JP7091693B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112015000206T5 (de) * 2014-10-03 2016-08-25 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
JP7223543B2 (ja) 2018-10-05 2023-02-16 ローム株式会社 半導体装置
US11227844B1 (en) * 2018-10-09 2022-01-18 National Technology & Engineering Solutions Of Sandia, Llc Gallium nitride electromagnetic pulse arrestor
JP7404722B2 (ja) * 2019-09-06 2023-12-26 富士電機株式会社 半導体装置
JP7447995B2 (ja) * 2020-05-01 2024-03-12 富士電機株式会社 半導体装置
JP7488778B2 (ja) 2021-01-29 2024-05-22 株式会社東芝 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205252A (ja) 2007-02-21 2008-09-04 Denso Corp 半導体装置
JP2013235972A (ja) 2012-05-09 2013-11-21 Rohm Co Ltd 半導体装置およびその製造方法
WO2016051953A1 (ja) 2014-09-29 2016-04-07 トヨタ自動車株式会社 半導体装置
JP2016197678A (ja) 2015-04-06 2016-11-24 三菱電機株式会社 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410949B2 (ja) * 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP6135636B2 (ja) 2014-10-17 2017-05-31 トヨタ自動車株式会社 半導体装置
JP6260515B2 (ja) 2014-11-13 2018-01-17 三菱電機株式会社 半導体装置
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
JP6878848B2 (ja) 2016-02-16 2021-06-02 富士電機株式会社 半導体装置
CN107086217B (zh) 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
US10559663B2 (en) 2016-10-14 2020-02-11 Fuji Electric Co., Ltd. Semiconductor device with improved current flow distribution

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205252A (ja) 2007-02-21 2008-09-04 Denso Corp 半導体装置
JP2013235972A (ja) 2012-05-09 2013-11-21 Rohm Co Ltd 半導体装置およびその製造方法
WO2016051953A1 (ja) 2014-09-29 2016-04-07 トヨタ自動車株式会社 半導体装置
JP2016197678A (ja) 2015-04-06 2016-11-24 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20190259748A1 (en) 2019-08-22
US10643992B2 (en) 2020-05-05
JP2019145613A (ja) 2019-08-29

Similar Documents

Publication Publication Date Title
JP7091693B2 (ja) 半導体装置
US11094808B2 (en) Semiconductor device
JP5509908B2 (ja) 半導体装置およびその製造方法
US7385250B2 (en) Semiconductor device
JP7001104B2 (ja) 半導体装置
US10957690B2 (en) Semiconductor device
JP6668804B2 (ja) 半導体装置
JP7268330B2 (ja) 半導体装置および製造方法
JP7024891B2 (ja) 半導体装置
JP6984732B2 (ja) 半導体装置
US12087765B2 (en) Semiconductor device
US20230261095A1 (en) Semiconductor device
JP2018152426A (ja) 半導体装置
US10707301B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10957758B2 (en) Semiconductor device
JP7099017B2 (ja) 半導体装置
JP6992476B2 (ja) 半導体装置
JP2021136241A (ja) 半導体装置および半導体装置の製造方法
WO2022239284A1 (ja) 半導体装置
WO2022080495A1 (ja) 半導体装置
JP7227999B2 (ja) Ｒｃ－ｉｇｂｔ半導体装置
US20240096966A1 (en) Semiconductor device
US20230260991A1 (en) Semiconductor device
JP2023007700A (ja) 炭化ケイ素半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220530

R150 Certificate of patent or registration of utility model

Ref document number: 7091693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150