CN115398645A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115398645A
CN115398645A CN202180024457.4A CN202180024457A CN115398645A CN 115398645 A CN115398645 A CN 115398645A CN 202180024457 A CN202180024457 A CN 202180024457A CN 115398645 A CN115398645 A CN 115398645A
Authority
CN
China
Prior art keywords
region
semiconductor device
well region
corner
plan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180024457.4A
Other languages
English (en)
Inventor
小幡智幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN115398645A publication Critical patent/CN115398645A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置，具备：有源部(102)，其设置在半导体基板(10)；多个沟槽部，其具有栅极导电部(44)，在有源部中，多个沟槽部沿着预先设定的延伸方向延伸而设置，沿着预先设定的排列方向排列，栅极导电部的排列方向上的宽度(Wg)与延伸方向上的沟槽长度(Lt)的导电部形状比为1000以上；第一控制焊盘(110)，其在俯视时，从半导体基板的预先设定的第一外周边(151)向半导体基板的内侧突出而设置；以及第一阱区(115)，其设置在第一控制焊盘的下方，且设置为在俯视时覆盖第一控制焊盘，在俯视时，第一阱区与作为多个沟槽部的延伸方向上的长度的中央的沟槽中央位置(TP)之间的最短距离(R1a)为1000μm以上。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
以往，已知在控制焊盘的下方设置有阱区的半导体装置，该半导体装置具备多个沟槽部。
现有技术文献
专利文献
专利文献1：国际公开第2019/078166号
专利文献2：日本特开2020-077674号公报
专利文献3：日本特开2019-186510号公报
专利文献4：国际公开第2018/154963号
发明内容
技术问题
优选避免半导体装置的破坏。
技术方案
在本发明的第一方式中，提供一种半导体装置，半导体装置具备：有源部，其设置在半导体基板；多个沟槽部，其具有栅极导电部，在有源部中，多个沟槽部沿着预先设定的延伸方向延伸而设置，并在预先设定的排列方向排列，栅极导电部的排列方向上的宽度与延伸方向上的沟槽长度的导电部形状比为1000以上；第一控制焊盘，其在俯视时，从半导体基板的预先设定的第一外周边向半导体基板的内侧突出而设置；以及第一阱区，其设置在第一控制焊盘的下方，并设置为在俯视时覆盖第一控制焊盘，在俯视时，第一阱区与作为多个沟槽部的延伸方向上的长度的中央的沟槽中央位置之间的最短距离为1000μm以上。
最短距离可以为1500μm以上。
最短距离可以为2000μm以上。
多个沟槽部的导电部形状比可以为3000以上且1×106以下。
多个沟槽部可以包含设定为栅极电位的栅极沟槽部。栅极沟槽部的导电部形状比可以为5000以上且3×105以下。
第一控制焊盘可以包括阳极焊盘、阴极焊盘以及感测焊盘。
第一阱区在俯视时为矩形，第一阱区的三条边与有源部对置而设置。
第一阱区可以具有从第一外周边突出而设置的角部。最短距离可以是第一阱区的角部与沟槽中央位置之间的距离。
从中央假想线到第一阱区的角部为止的距离L1a为与中央假想线正交的方向上的从中央假想线到半导体基板的外周端为止的长度的40％以上，所述中央假想线与第一外周边正交并通过第一外周边的中央。
第一阱区设置为相对于中央假想线对称，所述中央假想线与第一外周边正交并通过第一外周边的中央。
第一阱区设置为相对于中央假想线非对称，所述中央假想线与第一外周边正交并通过第一外周边的中央。
第一阱区可以具备在俯视时角的一部分被切掉的缺口部。
半导体装置可以具备：第二控制焊盘，其在俯视时，从与第一外周边对置的第二外周边向半导体基板的内侧突出而设置；以及第二阱区，其设置在第二控制焊盘的下方，并且设置为在俯视时覆盖第二控制焊盘。第二阱区可以具有从第二外周边突出而设置的角部。距离L1a可以长于延伸方向上的从中央假想线到第二阱区的角部为止的距离L2a。
第二控制焊盘可以包括用于将多个沟槽部设定为栅极电位的栅极焊盘。
有源部可以具备晶体管部和二极管部。第一阱区的角部在俯视时可以位于晶体管部。
多个沟槽部可以具备设定为发射极电位的虚设沟槽区。第一阱区的角部在俯视时可以位于虚设沟槽区。
有源部可以具备晶体管部和二极管部。第一阱区的角部在俯视时，可以位于二极管部。
半导体装置可以具备设置在半导体基板的上方的保护膜。二极管部可以在半导体基板的正面侧具有寿命控制区。保护膜在俯视时，可以避开二极管部而设置。
延伸方向在俯视时，可以与第一外周边平行。
延伸方向在俯视时，可以与第一外周边正交。
应予说明，上述发明内容并未列举本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1A表示实施例的半导体装置100的俯视图的一例。
图1B表示半导体装置100的上表面的放大图。
图1C是表示图1B的a-a’截面的一例的图。
图1D是用于说明半导体装置100的上表面的布局的图。
图2A表示半导体装置100的上表面的放大图。
图2B表示半导体装置100的上表面的放大图。
图2C表示半导体装置100的上表面的放大图。
图2D表示具备缺口部118的半导体装置100的构成的一例。
图2E表示具备缺口部118的半导体装置100的构成的一例。
图3是设置有保护膜180的半导体装置100的俯视图的一例。
图4A是实施例的半导体装置100的俯视图的一例。
图4B是实施例的半导体装置100的俯视图的一例。
图5是在关断状态下，在角部111附近产生雪崩击穿时的电场强度E(R)的示意图。
图6A是表示角部111附近的电场强度的最短距离R依赖性的图。
图6B是表示最短距离R1a与截止耐量的不良率(％)之间的关系的图表。
图6C是表示额定电压Vrate与额定电流密度Jrate之间的关系的图表。
符号说明
10…半导体基板、12…发射区、14…基区、15…接触区、16…蓄积区、18…漂移区、20…缓冲区、21…正面、22…集电区、23…背面、24…集电极、25…连接部、30…虚设沟槽部、31…延伸部分、32…虚设绝缘膜、33…连接部分、34…虚设导电部、38…层间绝缘膜、40…栅极沟槽部、41…延伸部分、42…栅极绝缘膜、43…连接部分、44…栅极导电部、50…栅极金属层、52…发射极、54…接触孔、55…接触孔、56…接触孔、70…晶体管部、71…台面部、80…二极管部、81…台面部、82…阴极区、90…边界部、91…台面部、92…边界部、100…半导体装置、102…有源部、104…外周部、110…第一控制焊盘、111…角部、112…阳极焊盘、114…阴极焊盘、115…阱区、116…感测焊盘、118…缺口部、120…第二控制焊盘、121…角部、122…栅极焊盘、125…阱区、130…寿命控制区、135…阱区、140…温度感测部、142…温度感测布线、145…阱区、150…外周端、151…第一外周边、152…第二外周边、170…无效区、172…虚设沟槽区、180…保护膜、185…非保护区
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的组合的全部并不一定是发明的解决方案所必须的。
在本说明书中，将与半导体基板的深度方向平行的方向上的一侧称为“上”，将另一侧称为“下”。将基板、层或其他部件的两个主面中的一个面称为上表面，将另一个面称为下表面。“上”、“下”的方向并不限于重力方向或安装半导体装置时的方向。
在本说明书中，有时使用X轴、Y轴以及Z轴的正交坐标轴来说明技术事项。正交坐标轴只不过是确定构成要素的相对位置，并不限定特定的方向。例如，Z轴并不限定地表示相对于地面的高度方向。应予说明，+Z轴方向和-Z轴方向是相互反向的方向。在不记载正负而记载为Z轴方向的情况下，是指与+Z轴和-Z轴平行的方向。
在本说明书中，将与半导体基板的上表面和下表面平行的正交轴设为X轴和Y轴。另外，将与半导体基板的上表面和下表面垂直的轴设为Z轴。在本说明书中，有时将Z轴的方向称为深度方向。另外，在本说明书中，包括X轴和Y轴在内，有时将与半导体基板的上表面和下表面平行的方向称为水平方向。
在本说明书中，在称为“相同”或“相等”的情况下，也可以包括具有由制造偏差等引起的误差的情况。该误差例如为10％以内。
在本说明书中，将掺杂有杂质的掺杂区的导电型说明为P型或N型。在本说明书中，杂质有时特别是指N型的施主或P型的受主中的任一个，有时记载为掺杂剂。在本说明书中，掺杂是指向半导体基板导入施主或受主，制成显示N型的导电型的半导体或显示P型的导电型的半导体。
在本说明书中，掺杂浓度是指热平衡状态下的施主的浓度或受主的浓度。在本说明书中，净掺杂浓度是指，将施主浓度设为正离子的浓度，将受主浓度设为负离子的浓度，包括电荷的极性在内相加而得到的净浓度。作为一例，如果将施主浓度设为ND，将受主浓度设为NA，则任意位置处的净的净掺杂浓度为ND-NA。在本说明书中，有时将净掺杂浓度简称为掺杂浓度。
施主具有向半导体供给电子的功能。受主具有从半导体接收电子的功能。施主和受主不限于杂质本身。例如，存在于半导体中的空位(V)、氧(O)及氢(H)键合而成的VOH缺陷作为供给电子的施主发挥功能。在本说明书中，有时将VOH缺陷称为氢施主。
在本说明书中，在记载为P+型或N+型的情况下，意味着掺杂浓度比P型或N型高，在记载为P-型或N-型的情况下，意味着掺杂浓度比P型或N型低。另外，在本说明书中，在记载为P++型或N++型的情况下，是指掺杂浓度比P+型或N+型高。除非另有说明，否则本文中的单位制是SI单位制。有时用cm或μm表示长度的单位，但各计算可以换算为米(m)后进行。
图1A表示实施例的半导体装置100的俯视图的一例。半导体装置100是具备晶体管部70以及二极管部80的半导体芯片。半导体装置100可以搭载于IPM(Intelligent PowerModule：智能功率模块)等模块。
晶体管部70是在半导体装置100中进行晶体管动作的区域。晶体管部70包括IGBT(Insulated Gate bipolar Transistor：绝缘栅双极型晶体管)等晶体管。二极管部80在半导体装置100中是进行使电路的电流回流等二极管动作的区域。二极管部80包括续流二极管(FWD：Free Wheel Diode)等二极管。本例的半导体装置100是在同一芯片具有晶体管部70和二极管部80的反向导通IGBT(RC-IGBT：Reverse Conducting IGBT)。应予说明，在各附图中，有时用符号I表示晶体管部70的区域，用符号F表示二极管部80的区域。
半导体基板10可以是硅基板，也可以是碳化硅基板，还可以是氮化镓等氮化物半导体基板等。本例的半导体基板10是硅基板。半导体基板10具有有源部102和外周部104。在本说明书中，将俯视时的半导体基板10的外周的端部设为外周端150。俯视是指从半导体基板10的正面侧向与该正面垂直的方向(Z轴方向)观察的情况。
晶体管部70和二极管部80可以在XY平面内交替且周期性地排列。在晶体管部70与二极管部80之间的区域中，在半导体基板10的上方可以设置有栅极金属层50。应予说明，本例的晶体管部70和二极管部80具有沿Y轴方向延伸并沿X轴方向排列的沟槽部。但是，晶体管部70和二极管部80也可以具有沿X轴方向延伸并沿Y轴方向排列的沟槽部。应予说明，在与晶体管部70或二极管部80相邻的区域可以设置有后述的边界部90和边界部92。边界部92可以是有源部102中的在俯视时处于二极管部80与栅极金属层50之间的区域。本例的边界部92在Y轴方向上设置在二极管部80与栅极金属层50之间的区域，在X轴方向上设置在晶体管部70之间。在边界部92，可以在半导体基板10的背面设置有后述的集电区22。
有源部102具有晶体管部70和二极管部80。有源部102是在将半导体装置100控制为导通状态的情况下，在半导体基板10的正面与背面之间流通主电流的区域。也就是说，是电流从半导体基板10的正面向背面在半导体基板10的内部沿深度方向流通的区域或从背面向正面在半导体基板10的内部沿深度方向流通的区域。在本说明书中，将晶体管部70和二极管部80分别称为元件部或元件区。
应予说明，在俯视时，将被两个元件部所夹的区域也设为有源部102。在本例中，被元件部所夹而设置有栅极金属层50的区域也包含于有源部102。
栅极金属层50由包含金属的材料形成。例如，栅极金属层50由铝、铝-硅合金或铝-硅-铜合金形成。栅极金属层50与晶体管部70的栅极导电部电连接，并向晶体管部70供给栅极电压。栅极金属层50以在俯视时包围有源部102的外周的方式设置。栅极金属层50与设置在外周部104的栅极焊盘122电连接。栅极金属层50可以沿着半导体基板10的外周端150设置。另外，栅极金属层50在俯视时可以设置在温度感测部140的周围、晶体管部70与二极管部80之间。本例的栅极金属层50用粗线表示。
外周部104是在俯视时，有源部102与半导体基板10的外周端150之间的区域。外周部104在俯视时，可以设置为包围有源部102。在外周部104，可以配置有用于通过导线等将半导体装置100与外部装置连接的一个以上的金属焊盘。应予说明，外周部104可以具有边缘终端结构部。边缘终端结构部缓和半导体基板10的正面侧的电场集中。例如，边缘终端结构部具有保护环、场板、降低表面电场区以及将它们组合而成的结构。
正面电极设置在半导体基板10的上方。正面电极包括后述的发射极52。正面电极可以包括第一控制焊盘110以及第二控制焊盘120。正面电极可以通过引线键合等与半导体装置100的外部的电极连接。应予说明，正面电极的个数和位置并不限定于本例。
第一控制焊盘110在俯视时，从半导体基板10的预先设定的第一外周边151向半导体基板10的内侧突出而设置。第一控制焊盘110从第一外周边151向半导体基板10的内侧突出是指外周部104向有源部102的内侧延伸而设置。也就是说，在第一控制焊盘110的Y轴方向的正侧或负侧设置有有源部102。本例的第一控制焊盘110具备阳极焊盘112、阴极焊盘114、以及感测焊盘116。
第二控制焊盘120在俯视时，从第二外周边152向半导体基板10的内侧突出而设置。第二外周边152是外周端150的与第一外周边151对置的边。应予说明，本例的第一外周边151和第二外周边152在俯视时，与沟槽部的延伸方向(在本例中为Y轴方向)平行。本例的第二控制焊盘120具备栅极焊盘122。
阱区115设置在第一控制焊盘110的下方，在俯视时覆盖第一控制焊盘110而设置。本例的阱区115在俯视时为矩形，阱区115的三条边与有源部102对置而设置。阱区115具有从第一外周边151突出而设置的角部111。
阱区125设置在第二控制焊盘120的下方，在俯视时覆盖第二控制焊盘120而设置。本例的阱区125在俯视时为矩形，阱区125的三条边与有源部102对置而设置。阱区125具有从第二外周边152突出而设置的角部121。
阱区135在俯视时，以覆盖栅极金属层50的方式设置。本例的阱区135沿着外周部104覆盖栅极金属层50而设置。阱区135可以与阱区115连接。
阱区145在俯视时，以覆盖栅极金属层50的方式设置。本例的阱区145可以进一步覆盖温度感测部140以及温度感测布线142而设置。阱区145可以与阱区115以及阱区125连接。
阱区115、阱区125、阱区135以及阱区145是设置在半导体基板10的正面侧的第二导电型的区域。作为一例，阱区115、阱区125、阱区135以及阱区145的导电型为P+型。通过设置阱区115、阱区125、阱区135以及阱区145，从而容易抽出半导体基板10内的空穴，闩锁变得难发生。由此，能够提高半导体装置100的耐量。
栅极焊盘122与栅极金属层50电连接。栅极焊盘122经由栅极金属层50与晶体管部70的栅极导电部电连接。栅极焊盘122被设定为栅极电位。本例的栅极焊盘122在俯视时为矩形。在一例中，栅极焊盘122可以具有1000μm以上且1500μm以下的一条边，但并不限于此。
阳极焊盘112与温度感测部140的阳极区域电连接。阳极焊盘112通过温度感测布线142与温度感测部140的阳极区域电连接。本例的阳极焊盘112在俯视时为矩形。在一例中，阳极焊盘112可以具有500μm以上且900μm以下的短边和1000μm以上且1500μm以下的长边，但并不限于此。
阴极焊盘114与温度感测部140的阴极区电连接。阴极焊盘114通过温度感测布线142与温度感测部140的阴极区电连接。本例的阴极焊盘114在俯视时为矩形。阴极焊盘114在俯视时可以为与阳极焊盘112相同的形状。
温度感测部140配置在有源部102的上方，检测半导体基板10的温度。本例的温度感测部140检测有源部102的温度。温度感测部140可以具有由多晶硅等半导体材料形成的二极管。温度感测部140用于检测半导体装置100的温度，保护半导体芯片免于过热。温度感测部140在X轴方向上具有长边，在Y轴方向上具有短边，但不限于此。
本例的温度感测部140在俯视时设置在有源部102的中央附近。温度感测部140可以设置在晶体管部70和二极管部80中的任一区域。也就是说，在设置有温度感测部140的半导体基板10的背面侧，可以设置第二导电型的集电区，也可以设置第一导电型的阴极区。
温度感测布线142将阳极焊盘112和阴极焊盘114与温度感测部140电连接。温度感测布线142在有源部102的上方从温度感测部140延伸到外周部104而设置。温度感测布线142可以由与正面电极相同的材料构成。在俯视时与温度感测部140和温度感测布线142重叠的半导体基板10的区域，可以配置有P+型的阱区。
图1B表示半导体装置100的上表面的放大图。在本例中，图1B表示图1A的区域A的放大图。
晶体管部70可以是将设置在半导体基板10的背面侧的集电区22投影到半导体基板10的正面而得到的区域。集电区22具有第二导电型。作为一例，本例的集电区22为P+型。晶体管部70包括位于晶体管部70与二极管部80的边界的边界部90。
二极管部80可以是将设置在半导体基板10的背面侧的阴极区82投影到半导体基板10的正面而得到的区域。阴极区82具有第一导电型。作为一例，本例的阴极区82为N+型。
本例的半导体装置100在半导体基板10的正面具备栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15以及阱区145。另外，本例的半导体装置100具备设置在半导体基板10的正面的上方的发射极52和栅极金属层50。
发射极52设置在栅极沟槽部40、虚设沟槽部30、发射区12、基区14、接触区15以及阱区145的上方。另外，栅极金属层50设置在栅极沟槽部40以及阱区145的上方。
发射极52以及栅极金属层50由包含金属的材料形成。例如，发射极52的至少一部分区域可以由铝、铝-硅合金或铝-硅-铜合金形成。发射极52可以在由铝等形成的区域的下层具有由钛、钛化合物等形成的阻挡金属。发射极52和栅极金属层50相互分离地设置。
发射极52以及栅极金属层50隔着层间绝缘膜38设置在半导体基板10的上方。在图1A中省略了层间绝缘膜38。在层间绝缘膜38贯穿地设置有接触孔54、接触孔55以及接触孔56。
接触孔55将栅极金属层50与晶体管部70内的栅极导电部连接。在接触孔55的内部也可以形成有由钨等形成的插塞。接触孔56将发射极52与虚设沟槽部30内的虚设导电部连接。在接触孔56的内部也可以形成有由钨等形成的插塞。
连接部25将发射极52或者栅极金属层50等正面电极与形成于沟槽部的内部的导电部电连接。在一例中，连接部25设置在栅极金属层50与栅极导电部之间。连接部25也设置在发射极52与虚设导电部之间。连接部25包含掺杂有杂质的多晶硅等导电性材料。本例的连接部25是掺杂有N型杂质的多晶硅(N+)。连接部25隔着氧化膜等绝缘膜等设置在半导体基板10的正面的上方。
栅极沟槽部40沿着预定的排列方向(在本例中为X轴方向)以预定的间隔排列。本例的栅极沟槽部40可以具有沿着与半导体基板10的正面平行且与排列方向垂直的延伸方向(在本例中为Y轴方向)延伸的两个延伸部分41、以及将两个延伸部分41连接的连接部分43。栅极沟槽部40被设定为栅极电位。
连接部分43优选至少一部分形成为曲线状。通过将栅极沟槽部40的两个延伸部分41的端部连接，能够缓和延伸部分41的端部处的电场集中。在栅极沟槽部40的连接部分43中，栅极金属层50可以与栅极导电部连接。
虚设沟槽部30是与发射极52电连接的沟槽部。虚设沟槽部30与栅极沟槽部40同样地沿着预定的排列方向(在本例中为X轴方向)以预定的间隔排列。本例的虚设沟槽部30可以与栅极沟槽部40同样地在半导体基板10的正面为U字形状。也就是说，虚设沟槽部30可以具有沿着延伸方向延伸的两个延伸部分31和将两个延伸部分31连接的连接部分33。
本例的晶体管部70具有使两个栅极沟槽部40和三个虚设沟槽部30反复排列而成的结构。也就是说，本例的晶体管部70以2：3的比率具有栅极沟槽部40和虚设沟槽部30。例如，晶体管部70在两个延伸部分41之间具有一个延伸部分31。另外，晶体管部70具有与栅极沟槽部40相邻的两条延伸部分31。
但是，栅极沟槽部40与虚设沟槽部30的比率不限于本例。栅极沟槽部40与虚设沟槽部30的比率可以为1：1，也可以为2：4。另外，也可以采用在晶体管部70中不设置虚设沟槽部30而全部设为栅极沟槽部40的所谓的全栅沟槽结构(Full Gate Trench Structure)。
阱区145是设置在比后述的漂移区18更靠半导体基板10的正面侧的位置的第二导电型的区域。阱区145是设置在半导体装置100的边缘侧的阱区的一例。作为一例，阱区145为P+型。阱区145从设置栅极金属层50的一侧的有源区的端部起形成在预先设定的范围内。阱区145的扩散深度可以比栅极沟槽部40和虚设沟槽部30的深度深。栅极沟槽部40和虚设沟槽部30的栅极金属层50侧的一部分区域形成于阱区145。栅极沟槽部40和虚设沟槽部30的延伸方向的端部的底部可以被阱区145覆盖。阱区145可以与阱区115和阱区125同时形成。阱区115、阱区125、阱区135以及阱区145的扩散深度可以相同或实质上相同。阱区145可以设置为在俯视时覆盖栅极金属层50。阱区145可以在比晶体管部70或二极管部80靠外周侧的距外周部104近的位置与发射极52电连接。
接触孔54是使层间绝缘膜38开口而露出半导体基板10的正面21的部分。接触孔54在晶体管部70中形成于发射区12和接触区15的各区域的上方。发射区12或接触区15经由接触孔54与发射极52接触而电连接。
在二极管部80中，接触孔54设置在基区14的上方。二极管部80中的基区14可以经由接触孔54与发射极52接触。在形成有接触孔54的正面21，基区14与发射极52之间，为了降低接触电阻可以具备与基区14相同导电型的高浓度层。
在边界部90，接触孔54设置在接触区15的上方。接触孔54可以不设置在阱区145的上方，所述阱区145设置于Y轴方向两端。这样，在层间绝缘膜38形成有一个或多个接触孔54。一个或多个接触孔54可以沿着延伸方向延伸而设置。
边界部90是设置在晶体管部70且与二极管部80邻接的区域。边界部90可以具有接触区15。本例的边界部90不具有发射区12。在一例中，边界部90的沟槽部为虚设沟槽部30。本例的边界部90以X轴方向的两端成为虚设沟槽部30的方式配置。
台面部71、台面部91和台面部81是在与半导体基板10的正面平行的面内与沟槽部相邻而设置的台面部。台面部是指被相邻的两个沟槽部所夹持的半导体基板10的部分，可以是从半导体基板10的正面到各沟槽部的最深的底部的深度为止的部分。可以将各沟槽部的延伸部分设为一个沟槽部。也就是说，可以将被两个延伸部分夹持的区域作为台面部。
台面部71在晶体管部70中与虚设沟槽部30或栅极沟槽部40中的至少一个相邻而设置。台面部71在半导体基板10的正面可以具有发射区12、基区14、接触区15以及阱区145。在台面部71，发射区12和接触区15可以在延伸方向上交替地设置。
台面部91设置在边界部90。台面部91在半导体基板10的正面可以具有接触区15或阱区145。
台面部81在二极管部80中设置在被相邻的虚设沟槽部30夹持的区域。台面部81在半导体基板10的正面可以具有基区14、接触区15或阱区145。
基区14是在晶体管部70和二极管部80中设置在半导体基板10的正面侧的第二导电型的区域。作为一例，基区14为P-型。基区14在半导体基板10的正面可以设置在台面部71和台面部91的Y轴方向上的两端部。应予说明，图1A仅表示该基区14的Y轴方向的一方的端部。基区14的掺杂浓度可以低于阱区145的掺杂浓度。
发射区12是掺杂浓度高于漂移区18的掺杂浓度的第一导电型的区域。作为一例，本例的发射区12为N+型。发射区12的掺杂剂的一例为砷(As)。发射区12在台面部71的正面以与栅极沟槽部40接触的方式设置。发射区12可以在X轴方向上从夹持有台面部71的两个沟槽部的一方延伸到另一方为止而设置。发射区12也设置在接触孔54的下方。
另外，发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。本例的发射区12与虚设沟槽部30接触。发射区12可以不设置在边界部90的台面部91。
接触区15是掺杂浓度高于基区14的掺杂浓度的第二导电型的区域。作为一例，本例的接触区15为P+型。接触区15的深度方向的厚度小于基区14的深度方向的厚度。本例的接触区15设置在台面部71以及台面部91的正面。接触区15可以在X轴方向上从夹持台面部71或台面部91的两个沟槽部中的一方设置到另一方。接触区15可以与栅极沟槽部40接触，也可以不与栅极沟槽部40接触。另外，接触区15可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。在本例中，接触区15与虚设沟槽部30和栅极沟槽部40接触。接触区15也设置在接触孔54的下方。应予说明，接触区15也可以设置在台面部81。
沟槽长度Lt是多个沟槽部的延伸方向上的长度。本例的沟槽长度Lt对应于设置在沟槽部的Y轴方向的正侧的栅极金属层50与设置在沟槽部的Y轴方向的负侧的栅极金属层50之间的距离。沟槽长度Lt可以为2000μm以上，可以为3000μm以上，也可以为4000μm以上，也可以为4600μm以上，还可以为6000μm以上。另外，沟槽长度Lt可以为50000μm以下，也可以为30000μm以下，还可以为20000μm以下。
图1C是表示图1B的a-a’截面的一例的图。a-a’截面是在晶体管部70中穿过发射区12的XZ面。本例的半导体装置100在a-a’截面中具有半导体基板10、层间绝缘膜38、发射极52以及集电极24。发射极52形成在半导体基板10和层间绝缘膜38的上方。
漂移区18是设置在半导体基板10的第一导电型的区域。作为一例，本例的漂移区18为N-型。漂移区18可以是在半导体基板10中未形成其他掺杂区而残留的区域。也就是说，漂移区18的掺杂浓度可以是半导体基板10的掺杂浓度。
缓冲区20是设置在漂移区18的下方的第一导电型的区域。作为一例，本例的缓冲区20为N型。缓冲区20的掺杂浓度高于漂移区18的掺杂浓度。缓冲区20可以作为防止从基区14的背面侧扩展的耗尽层到达第二导电型的集电区22和第一导电型的阴极区82的场截止层发挥功能。
集电区22在晶体管部70中设置在缓冲区20的下方。阴极区82在二极管部80中设置在缓冲区20的下方。集电区22与阴极区82的边界可以作为晶体管部70与二极管部80的边界。
集电极24形成于半导体基板10的背面23。集电极24由金属等导电材料形成。
基区14是在台面部71、台面部91和台面部81中设置在漂移区18的上方的第二导电型的区域。基区14可以与栅极沟槽部40接触地设置。基区14也可以与虚设沟槽部30接触而设置。
发射区12在台面部71中设置在基区14与正面21之间。发射区12可以与栅极沟槽部40接触而设置。发射区12可以与虚设沟槽部30接触，也可以不与虚设沟槽部30接触。应予说明，发射区12可以不设置在台面部91。
接触区15在台面部91中设置在基区14的上方。接触区15在台面部91中与栅极沟槽部40接触而设置。在其他的截面中，接触区15可以设置在台面部71的正面21。
蓄积区16是设置在比漂移区18更靠半导体基板10的正面21侧的位置的第一导电型的区域。作为一例，本例的蓄积区16为N+型。蓄积区16的施主浓度大于漂移区18的施主浓度。蓄积区16设置在晶体管部70和二极管部80。本例的蓄积区16也设置在边界部90。由此，半导体装置100能够避免蓄积区16的掩模偏离。
另外，蓄积区16与栅极沟槽部40接触地设置。蓄积区16可以与虚设沟槽部30接触地设置，也可以不与虚设沟槽部30接触地设置。蓄积区16的掺杂浓度高于漂移区18的掺杂浓度。通过设置蓄积区16，能够提高载流子注入促进效果(IE效果)，降低晶体管部70的导通电压。
一个以上的栅极沟槽部40和一个以上的虚设沟槽部30设置在正面21。各沟槽部从正面21设置到漂移区18为止。在设置发射区12、基区14、接触区15以及蓄积区16的至少任一个的区域中，各沟槽部也贯穿这些区域而到达漂移区18。沟槽部贯穿掺杂区并不限定于以形成掺杂区后形成沟槽部的顺序进行制造。形成沟槽部之后在沟槽部之间形成掺杂区的情况也包括在沟槽部贯穿掺杂区的情况中。
栅极沟槽部40具有形成于正面21的栅极沟槽、栅极绝缘膜42以及栅极导电部44。栅极绝缘膜42覆盖栅极沟槽的内壁而形成。栅极绝缘膜42可以通过将栅极沟槽的内壁的半导体氧化或氮化而形成。栅极导电部44在栅极沟槽的内部形成于比栅极绝缘膜42靠内侧的位置。栅极绝缘膜42将栅极导电部44与半导体基板10绝缘。栅极导电部44由多晶硅等导电材料形成。栅极沟槽部40在正面21被层间绝缘膜38覆盖。
栅极导电部44包括在半导体基板10的深度方向上隔着栅极绝缘膜42与在台面部71侧相邻的基区14对置的区域。如果对栅极导电部44施加预定的电压，则在基区14中的与栅极沟槽接触的界面的表层形成由电子的反转层形成的沟道。
栅极沟槽部40的宽度可以大于0.5μm，也可以小于2.0μm。本例的栅极沟槽部40的宽度为1.0μm。栅极绝缘膜42的厚度可以比0.05μm厚，也可以比0.2μm薄。本例的栅极绝缘膜42的厚度为0.1μm。
栅极导电部44的宽度Wg只要是从栅极沟槽部40的宽度减去栅极绝缘膜42的厚度(也就是说，栅极绝缘膜42的两层厚度的量)即可。栅极沟槽部40的宽度在深度方向上可以恒定，可以增加，也可以减小。栅极导电部44的宽度Wg可以设为在基区14中与掺杂浓度成为峰值的深度相同的深度位置处的栅极导电部44的宽度。或者，栅极导电部44的宽度Wg可以设为基区14与发射区12接触的深度、即pn结深度处的栅极导电部44的宽度。
虚设沟槽部30可以具有与栅极沟槽部40相同的结构。虚设沟槽部30具有形成于正面21侧的虚设沟槽、虚设绝缘膜32以及虚设导电部34。虚设绝缘膜32覆盖虚设沟槽的内壁而形成。虚设导电部34形成于虚设沟槽的内部，并且形成于比虚设绝缘膜32靠内侧的位置。虚设绝缘膜32将虚设导电部34与半导体基板10绝缘。虚设沟槽部30在正面21被层间绝缘膜38覆盖。
层间绝缘膜38设置在正面21。在层间绝缘膜38的上方设置有发射极52。在层间绝缘膜38设置有用于将发射极52与半导体基板10电连接的一个或多个接触孔54。接触孔55和接触孔56也同样地可以以贯穿层间绝缘膜38的方式设置。
寿命控制区130在二极管部80中可以设置在半导体基板10的正面21侧。半导体基板10的正面21侧可以指比半导体基板10的深度方向上的中央更靠正面21侧的区域。另外，在半导体基板10的不同的深度位置设置有寿命控制区的情况下，可以将最靠正面21侧的寿命控制区设为寿命控制区130。
寿命控制区130可以是通过向半导体基板10的内部注入杂质等而有意地导入寿命抑制剂而成的区域。有意地导入了寿命抑制剂的区域的电子或者空穴的载流子的寿命的值小于未有意地导入寿命抑制剂的区域的载流子的寿命。寿命抑制剂是载流子的复合中心，可以是晶格缺陷，也可以是空位、多空位、由空位等形成的悬空键、它们与构成半导体基板10的元素的复合缺陷或位错。另外，寿命抑制剂可以是氦、氖等稀有气体元素或氢元素等，也可以是铂或金等过渡金属。
通过在二极管部80设置寿命控制区130，能够调整二极管部80中的载流子寿命，降低反向恢复时的损耗。应予说明，寿命控制区130也可以通过电子束照射来形成。在电子束照射的情况下，因为透过力强，所以在从半导体基板10的正面21照射的情况下和从背面23照射的情况下，寿命抑制剂从正面21到背面23都成为大致均匀的分布。但是，如果将正面21侧的任意的位置当做寿命控制区130，则与其他寿命抑制剂同样的讨论成立。
本例的寿命控制区130也设置在边界部90。由此，在二极管部80的反向恢复时，能够抑制空穴从晶体管部70的基区14向二极管部80的阴极区82流动，能够降低反向恢复损耗。应予说明，寿命控制区130也可以在边界部90的中途终止，而不设置在整个边界部90。
图1D是用于说明半导体装置100的上表面的布局的图。在图1D中，为了说明半导体装置100的构造，省略了一部分的结构。
中央假想线VL与第一外周边151正交，并通过第一外周边151的中央。本例的中央假想线VL是通过半导体基板10的Y轴方向的中央，并在X轴方向延伸的假想线。距离Ha是半导体基板10的与中央假想线VL正交的方向上的长度，其对应于第一外周边151和第二外周边152的长度。距离Hb是半导体基板10的与中央假想线VL平行的方向上的长度。本例的距离Hb比距离Ha长，但可以与距离Ha相同，也可以比距离Ha短。距离Hc是与中央假想线VL正交的方向上的从中央假想线VL到半导体基板10的外周端150的距离。也就是说，距离Hc是距离Ha的一半的长度。
阱区115包括角部111a和角部111b这两个角部。角部111a和角部111b设置在隔着中央假想线VL彼此相反的区域。将距中央假想线VL远的一方的角部设为角部111a，将距中央假想线VL近的一方的角部设为角部111b。
距离L1a是从中央假想线VL到角部111a为止的延伸方向上的距离。本例的距离L1a是在非对称地设置的阱区115中，到远离中央假想线VL的一方的角部111a为止的距离。距离L1b是从中央假想线VL到角部111b为止的延伸方向上的距离。距离L1a可以与距离L1b相同，也可以与距离L1b不同。本例的距离L1a大于距离L1b。也就是说，本例的阱区115相对于中央假想线VL设置为非对称。距离L1a可以是距离Hc的30％以上，也可以是40％以上。距离L1a可以是距离Hc的90％以下，也可以是80％以下。
阱区125包括角部121a和角部121b这两个角部。在延伸方向上，将设置有角部111a的一侧的角部设为角部121a，将设置有角部111b的一侧的角部设为角部121b。也就是说，角部121b隔着中央假想线VL设置在与角部121a相反的一侧。应予说明，在图1D中虽然将角部111a、角部111b、角部121a和角部121b记载为直角，但是角部的前端可以为曲线状。或者，也可以将角部的前端的角去掉而设成为多边形。由此，能够抑制角部处的电场强度的增加。关于阱区125的其他角部也可以是同样的。本例以后的角部111也同样。
距离L2a是从中央假想线VL到角部121a为止的延伸方向上的距离。距离L2b是从中央假想线VL到角部121b为止的延伸方向上的距离。本例的距离L2a与距离L2b相等。也就是说，阱区125设置为相对于中央假想线VL对称。距离L1a可以长于距离L2a，也可以短于距离L2a。
最短距离R1a是俯视时阱区115与沟槽中央位置TP之间的最短距离。沟槽中央位置TP是多个沟槽部的沟槽长度Lt的中央位置。最短距离R1a可以是角部111a与沟槽中央位置TP之间的最短距离。如果距离L1a变大，则最短距离R1a变短，角部111a距离沟槽中央位置TP变近。最短距离R1a可以为1000μm以上，也可以为1500μm以上，还可以为2000μm以上。
通过增大沟槽长度Lt，容易因栅极的延迟而在沟槽中央位置TP附近产生灯丝电流。另一方面，沟槽长度Lt越长，则动作面积能够变得越大，越能够控制大电流。于是，通过将最短距离R1a设定在合适的范围内，即使沟槽长度Lt较长也能够避免元件破坏。
还考虑栅极导电部的宽度Wg，将沟槽长度Lt除以宽度Wg而得的比设为导电部形状比α。导电部形状比α越大，动作面积越大，越能够抑制大电流。导电部形状比α可以为1000以上，可以为3000以上，也可以为5000以上，还可以为6000以上。导电部形状比α可以为1×106以下，可以为3×105以下，也可以为1×105以下，还可以为50000以下。如果是这些范围的导电部形状比α，则沟槽长度Lt可以在上述范围内，也可以在上述范围外。排列方向上的台面宽度可以小于栅极沟槽部40的排列方向上的宽度。应予说明，导电部形状比α除了电流特性以外，也可以综合地考虑栅极的充放电所产生的延迟时间来决定。在本例的半导体装置100中，通过适当地设定最短距离R1a，即使是长的沟槽长度Lt也能够避免元件破坏，所以能够采用更广范围的导电部形状比α。应予说明，导电部形状比α的值也可以与本例中公开的最短距离R1a、最短距离R1b、最短距离R2a以及最短距离R2b中的任意值组合而使用。
最短距离R1b是阱区115和在延伸方向上与阱区115相邻的有源部102的沟槽中央位置TP之间的最短距离。本例的最短距离R1b长于最短距离R1a。最短距离R1b可以为1000μm以上，也可以为1500μm以上，还可以为2000μm以上。
最短距离R2a是俯视时阱区125与在延伸方向上和阱区125相邻的有源部102的沟槽中央位置TP之间的最短距离。最短距离R2a可以是角部121a与沟槽中央位置TP之间的最短距离。最短距离R2a可以是1000μm以上，也可以是1500μm以上，还可以是2000μm以上。
最短距离R2b是阱区125与在延伸方向上和阱区125相邻的有源部102的沟槽中央位置TP之间的最短距离。本例的最短距离R2b长于最短距离R2a。最短距离R2b可以为1000μm以上，也可以为1500μm以上，还可以为2000μm以上。
如果在P型的阱区的附近发生电流集中，则有时电流流入阱区从而元件被破坏。如果在关断动作时产生栅极信号的不平衡，则电流集中于沟槽的中央部而产生灯丝电流。如果灯丝电流流入电场强的P型的阱区，则有时电场施加于氧化膜，产生绝缘击穿，集电极与发射极之间短路而元件被破坏。
本例的半导体装置100通过将最短距离R1a和最短距离R2a设为1500μm以上，能够抑制灯丝电流向P型的阱区流入。由此，能够避免P型的阱区的附近的元件破坏，因此能够提高截止耐量。
图2A表示半导体装置100的上表面的放大图。在本例中，表示图1A的区域B的放大图。本例的角部111在俯视时位于晶体管部70。位于晶体管部70可以是指角部111设置在被栅极沟槽部40夹持的台面部71。在阱区115的上方可以设置有栅极沟槽部40。本例的角部111与晶体管部70的基区14相邻。栅极沟槽部40延伸设置到栅极金属层50为止。栅极金属层50沿着阱区115的外周而设置，但不限于此。
图2B表示半导体装置100的上表面的放大图。本例的半导体装置100表示角部111设置在虚设沟槽区172的情况的一例。
虚设沟槽区172是多个沟槽部被设定为发射极电位的区域。本例的虚设沟槽区172具备被设定为发射极电位的虚设沟槽部30。本例的虚设沟槽区172具备交替地排列有发射区12和接触区15的台面部71。在虚设沟槽区172可以设置发射区12，也可以不设置发射区12。虚设沟槽区172不通过栅极沟槽部40使电流导通截止，因此不流通主电流。因此，在虚设沟槽区172中，正面21处的主电流的集中少。
角部111在俯视时位于虚设沟槽区172。角部111位于虚设沟槽区172可以是指最靠近角部111的沟槽部为虚设沟槽部30。另外，角部111位于虚设沟槽区172可以是指在角部111与栅极沟槽部40之间设置有至少一个虚设沟槽部30。本例的角部111在相邻的两条虚设沟槽部30之间与基区14相邻地设置。
本例的半导体装置100通过用虚设沟槽区172覆盖角部111的附近而能够抑制角部111的附近的电流集中。
图2C表示半导体装置100的上表面的放大图。本例的半导体装置100是角部111设置在二极管部80的情况的一例。虚设沟槽部30延伸设置至阱区115的内侧为止。也就是说，虚设沟槽部30的Y轴方向的负侧的端部位于阱区115内。
角部111在俯视时位于二极管部80。本例的角部111在相邻的两条虚设沟槽部30之间与基区14相邻地设置。本例的半导体装置100通过用二极管部80覆盖角部111的附近，能够抑制角部111的附近的电流集中。
图2D表示具备缺口部118的半导体装置100的构成的一例。本例的缺口部118设置在阱区115。本例的角部111在俯视时位于晶体管部70。
缺口部118是在俯视时阱区115的角的一部分被切掉而成的区域。虽然本例的缺口部118为阱区115的角被切成圆弧状的形状，但缺口部118的形状不限于本例。在阱区115具有缺口部118的情况下，可以将缺口部118的圆弧上的最向外侧突出的位置设为角部111。通过设置缺口部118，能够增大阱区115与沟槽中央位置TP之间的距离。由此，更容易避免半导体装置100的破坏。
切口长度N1是将阱区115中形成有缺口部118的区域的端部连结起来的距离。切口长度N1可以为10μm以上，可以为30μm以上，也可以为50μm以上，还可以为100μm以上。切口长度N1可以是1000μm以下，也可以为500μm，还可以为200μm以下。在一例中，切口长度N1为100μm。通过增大切口长度N1，能够抑制角部111附近的电场强度的增加。由此，能够抑制由灯丝电流引起的雪崩击穿的增强。缺口部118的曲率半径可以为10μm以上，可以为20μm以上，也可以为50μm以上，还可以为100μm以上。缺口部118的曲率半径可以为1000μm以下，也可以为500μm以下，还可以为200μm以下。
图2E表示具备缺口部118的半导体装置100的构成的一例。本例的缺口部118设置在阱区115。本例的角部111在俯视时位于二极管部80。缺口部118的形状可以与图2D的实施例相同。因为本例的缺口部118位于二极管部80，所以易于进一步增大阱区115与沟槽中央位置TP之间的距离，容易避免半导体装置100的破坏。
应予说明，在图2A～图2E中，对阱区115的角部111的附近的结构进行了说明，但对于阱区125的角部121也可以设置相同的构造。也就是说，角部121可以位于晶体管部70，也可以位于虚设沟槽区172，还可以位于二极管部80。另外，图2A～图2E的角部111可以是角部111a和角部111b中的任一个。
图3是设置有保护膜180的半导体装置100的俯视图的一例。本例的半导体装置100具备无效区170。
无效区170是不作为晶体管部70发挥功能的区域。无效区170可以是虚设沟槽区172或二极管部80。通过将无效区170设置在角部111的周围，能够抑制灯丝电流流向阱区115。本例的无效区170也设置在角部121的周围，从而能够抑制灯丝电流流向阱区125。
保护膜180设置在半导体基板10的上方。例如，保护膜180是聚酰亚胺等绝缘性的保护膜。保护膜180防止焊盘上的焊料流到其他焊盘等。保护膜180在俯视时设置在形成有晶体管部70的区域。换言之，保护膜180可以避开无效区170而设置。例如，保护膜180在俯视时避开二极管部80而设置。在本例中，用阴影线表示设置有保护膜180的区域。
非保护区185是在俯视时未设置有保护膜180的区域。在非保护区185中，可以露出发射极52等正面电极。在非保护区185可以形成有晶体管部70、二极管部80或虚设沟槽区172中的至少一个。应予说明，在非保护区185未标注阴影线。
在此，有时在形成保护膜180之后形成二极管部80的寿命控制区130。然而，如果在二极管部80的上方设置有保护膜180，则有时难以通过保护膜180来控制寿命控制区130的深度方向上的位置。本例的保护膜180通过避开二极管部80而设置，能够准确地控制寿命控制区130的深度方向上的位置。
图4A是实施例的半导体装置100的俯视图的一例。本例的半导体装置100与图1A的半导体装置100的不同之处在于，本例的半导体装置100具备相对于中央假想线VL对称而设置的阱区115。阱区115在延伸方向上相对于中央假想线VL对称而设置。由此，能够增大阱区115与沟槽中央位置TP之间的最短距离R1。
图4B是实施例的半导体装置100的俯视图的一例。本例的半导体装置100与图1A的实施例的不同之处在于设置控制焊盘的位置与沟槽部的延伸方向之间的位置关系。
第一控制焊盘110从沿着X轴方向延伸的第一外周边151向半导体基板10的内侧突出而设置。第二控制焊盘120从沿着X轴方向延伸的第二外周边152向半导体基板10的内侧突出而设置。
多个沟槽部在俯视时，沿着延伸方向(Y轴方向)延伸。也就是说，本例的延伸方向在俯视时，与第一外周边151正交。因此，多个沟槽部在与第一控制焊盘110和第二控制焊盘120的突出方向(Y轴方向)相同的方向上具有延伸方向。在这种情况下，通过使角部111与沟槽中央位置TP之间的最短距离R1a满足与其他实施例相同的条件，也能够避免角部111处的电流集中。同样地，通过角部121与沟槽中央位置TP之间的最短距离R2a满足与其他实施例同样的条件，能够避免角部121处的电流集中。
图5是表示在关断状态下，在角部111附近产生雪崩击穿时的电场强度E(R)的示意图。E(R)表示与角部111相距距离R的位置处的电场强度。R不限于图5所记载的方向，而可以是俯视的平面(图的x-y平面)中的任意的方位。本例的R表示沟槽延伸方向上的距角部111的距离。在足够远离角部111的位置，无论受到阱区的角部111的影响与否，电场强度E(R)都收敛于通过平面接合近似算出的最大电场强度Em。如果距离R接近角部111，则由于阱区115的角部111的影响，按照式(1)所示的泊松公式，电场强度增强。
divE＝(q/(ε0εr))(p+ND)…(1)
在此，q为元电荷量，ε0为真空的介电常数，εr为相对介电常数，p为空穴浓度，ND为施主浓度。
E是电场(矢量)，
|E|＝E。
在关断的情况下，漂移区18的耗尽层内部的电子浓度和受主浓度足够小，因此忽略。也就是说，在角部111的附近，由于上表面的x-y平面的电场的弯曲，电场强度E的斜率(divE)增加。因此，电场强度E本身也增加。因此，E(R)越接近角部111则越大于Em。
根据以上内容，认为电场强度E(R)符合R的指数函数。如果在角部111达到峰电场强度Ep，则电场强度E(R)由下式表示。
E(R)＝Ep×exp(-R/ΔR)+Em…式(2)
Ep是角部111处的峰电场强度，ΔR是电场强度衰减的特征长度。作为一例，Ep可以是临界电场强度。在本例中，将Ep设为6E5(V/cm)。作为一例，ΔR为200μm～400μm左右。本例的ΔR为300μm。但是，ΔR不限于该范围。
在没有x-y平面的电场的畸变的情况下，E(R)成为平面接合近似的值Em。Em将漂移层的平均施主浓度设为ND0，将施加电压设为V，根据泊松公式，Em由下式表示。
Em＝{2V(q/(ε0εr)(P+ND0)}0.5…式(3)
关于空穴浓度p，例如设想晶体管部70关断的情况，在此设想流通额定电流Jrate左右的电流的情况。由于在关断时施加电压，因此耗尽层(即空间电荷区域)内的空穴的速度可以在vsat下饱和，空穴浓度p满足下式(4)。
p＝Jrate/(qvsat)…式(4)
Vsat例如在硅中的空穴中为8×106(cm/s)。在本例中，设定为ND0＝5E13/cm3、施加电压V＝600V、额定电流密度Jrate＝500A/cm2，Em为2.83E5(V/cm)。
图6A是表示与角部111相距距离R的位置处的电解强度E(R)的距离R依赖性的图。纵轴表示以电场强度E(R)(V/cm)和最大电场强度Em进行了标准化的比E(R)/Em，横轴表示距角部111的距离R(μm)。
电解强度E(R)在距离R为1500μm以上的范围内呈现最大电场强度Em左右的电场强度。另一方面，随着距离R变得比1500μm短，电解强度E(R)急剧地上升。如果距离R比1500μm短，则电场强度之比E(R)/Em为1.1以上。雪崩击穿是一种临界的现象，碰撞电离系数强烈依赖于电场强度。因此，如果电场强度比E(R)/Em为1.1倍以上，则碰撞电离系数为2倍以上，碰撞电离率上升，雪崩击穿强烈地发生。在距离R小于1000μm的情况下，电场强度比E(R)/Em为1.1以上。也就是说，可以认为，在距离R短于1000μm的区域中，与1000μm以上的区域相比更容易发生雪崩击穿。进而，在距离R为1500μm以上的情况下，电场强度比E(R)/Em为1.01以下。也就是说，在距离R为1500μm以上的区域中，由电场的空间畸变(弯曲)引起的电场强度的增加足够小。根据以上，在距离R比1000μm短的区域中，雪崩击穿的碰撞电离率变高。在本例中，在角部111(R＝0)处最高。
在此，可以将距离R置换为从角部111到沟槽中央位置TP为止的最短距离R1a。也就是说，从角部111到沟槽中央位置TP为止的最短距离R1a可以为1000μm以上，也可以为1500μm以上。应予说明，在本例中，虽然对将距离R置换为最短距离R1a进行了说明，但也能够将距离R置换为最短距离R1b、最短距离R2a或者最短距离R2b来进行说明。
如果在关断时栅极电压从+截止为-，则电位从栅极金属层50传递到栅极导电部44。在栅极导电部44为多晶硅的情况下，电阻率比栅极导电部44为铝合金等的情况下高。另一方面，为了使MOS栅极的反型层消失(或生成)，需要MOS电容器的充放电。在MOS电容器的充放电中，根据由栅极绝缘膜42的厚度决定的静电电容和栅极导电部44的电阻而产生延迟时间。从栅极金属层50的位置到沟槽中央位置TP的长度越长，则栅极导电部44的电阻越大。因此，沟槽中央位置TP的MOS电容器的充电所需的延迟时间变长。由于该延迟时间的增加，使沟槽中央位置TP附近的栅极截止变慢，载流子集中于沟槽中央位置TP，产生灯丝电流。另一方面，在关断时，耗尽层扩展到漂移区18，且灯丝电流存在于耗尽层中。由于在灯丝电流中残留有大量载流子(空穴)，因此耗尽层的电场强度的斜率增加，电场强度增加。进而，由于电流密度(特别是空穴电流)大，因此碰撞电离率也增加，雪崩击穿增强。
如果沟槽中央位置TP位于距角部111短于1000μm的区域，则最短距离R1a短于1000μm。在这种情况下，在关断期间，沟槽中央位置TP处的电场强度E(R1a)高于Em的1.1倍。因此，在沟槽中央位置TP，不仅由于灯丝电流，而且也由于电场的空间畸变，电场强度增加。于是，碰撞电离率不仅在角部111的附近上升，而且在沟槽中央位置TP处也上升，容易产生雪崩击穿。其结果是，在包括角部111以及沟槽中央位置Tp的区域中电流发生正反馈，从而导致破坏的可能性增加。因此，通过将最短距离R1a设为长于1000μm，从而将沟槽中央位置TP处的距角部111的距离R设为1000μm以上。由此，使电场强度E(R1a)小于Em的1.1倍，能够抑制角部111和沟槽中央位置TP处的雪崩击穿的增强，能够防止关断时的破坏。进而，也可以将最短距离R1a设为1500μm以上。
另外，导电部形状比α越大，栅极导电部44的宽度Wg越小，沟槽长度Lt变长，所以从栅极金属层50的位置到沟槽中央位置TP为止的栅极导电部44的电阻变大。也就是说，沟槽中央位置TP附近的栅极导电部44的充放电产生延迟时间，容易产生灯丝电流。因此，在上述的导电部形状比α的范围内，将最短距离R1a设为1000μm以上。由此，能够抑制角部111和沟槽中央位置TP处的雪崩击穿的增强，能够防止关断时的破坏。最短距离R1a可以为1500μm以上，可以为2000μm以上，也可以为3000μm以上，还可以为5000μm以上。最短距离R1a可以为20000μm以下，也可以为15000μm以下，还可以为10000μm以上。
图6B是表示最短距离R1a与截止耐量的不良率(％)之间的关系的图表。截止耐量的不良率是指因关断而导致半导体装置被破坏的比例。截止的电流密度和施加电压可以是各式各样的，作为一例，可以是上述条件。在本例中，表示在导电部形状比α为6250的情况和导电部形状比α为8750的情况下的截止耐量的不良率。
在导电部形状比α为6250的情况下，沟槽长度Lt为5000μm，栅极导电部44的宽度Wg为0.8μm。在最短距离R1a为500μm的情况下，截止耐量的不良率为50％。最短距离R1a为1000μm时，不良率减少至14％，最短距离R1a为1500μm时，不良率为5％，最短距离R1a为2000μm时，不良率为2％。
在导电部形状比α为8750的情况下，沟槽长度Lt为7000μm，栅极导电部44的宽度Wg为0.8μm。在最短距离R1a为500μm的情况下，截止耐量的不良率为62％，在最短距离R1a为1000μm时，截止耐量的不良率减少至21％。进而，在最短距离R1a为1500μm以上时，不良率大幅降低至8％以下。由于截止耐量的不良率能够低于30％，所以最短距离R1a可以为1000μm以上，可以为1500μm以上，可以为2000μm以上，可以为3000μm以上，也可以为5000μm以上。应予说明，在本例中，虽然关于最短距离R1a进行了说明，但对于最短距离R1b、最短距离R2a或最短距离R2b也能够同样进行说明。
图6C是表示额定电压Vrate与额定电流密度Jrate之间的关系的曲线图。纵轴表示额定电流密度Jrate(A/cm2)，横轴表示额定电压(V)。在一例中，半导体装置100可以设计为满足图6C的夹持在上限P1和下限P2之间的范围的额定电压Vrate和额定电流密度Jrate。
例如，半导体装置100可以设计为在额定电压600(V)时满足400(A/cm2)以上且800(A/cm2)以下的额定电流密度。另外，半导体装置100可以设计为在额定电压1200(V)时满足300(A/cm2)以上且600(A/cm2)以下的额定电流密度。半导体装置100可以设计为在额定电压1700(V)时满足200(A/cm2)以上且400(A/cm2)以下的额定电流密度。
本例的半导体装置100即使在为了实现这样的特性而将沟槽长度Lt设为2000μm以上的情况下，通过适当地设定P型的阱区与沟槽中央位置TP之间的距离，也能够避免由灯丝电流流入P型的阱区引起的元件破坏。
以上，使用实施方式对本发明进行了说明，但本发明的技术范围并不限定于上述实施方式所记载的范围。对于本领域技术人员而言，能够对上述实施方式施加各种变更或改良是显而易见的。根据权利要求书的记载可知，施加了这样的变更或改良的方式也能够包含在本发明的技术范围内。
应留意的是，权利要求书、说明书及附图中所示的装置及方法中的动作、过程、步骤及阶段等各处理的执行顺序只要没有特别明示“先于”、“早于”等，另外，只要在后面的处理中不使用前面的处理的输出，则能够以任意的顺序实现。关于权利要求书、说明书及附图中的动作流程，即使为了方便而使用“首先”、“接下来”等进行了说明，也并不意味着必须按照该顺序实施。

Claims (20)

1.一种半导体装置，其特征在于，具备：
有源部，其设置在半导体基板；
多个沟槽部，其具有栅极导电部，在所述有源部中，所述多个沟槽部沿着预先设定的延伸方向延伸而设置，并在预先设定的排列方向排列，所述栅极导电部的所述排列方向上的宽度与所述延伸方向上的沟槽长度的导电部形状比为1000以上；
第一控制焊盘，其在俯视时，从所述半导体基板的预先设定的第一外周边向所述半导体基板的内侧突出而设置；以及
第一阱区，其设置在所述第一控制焊盘的下方，并设置为在俯视时覆盖所述第一控制焊盘，
在俯视时，所述第一阱区与沟槽中央位置之间的最短距离为1000μm以上，所述沟槽中央位置是所述多个沟槽部的所述延伸方向上的长度的中央。
2.根据权利要求1所述的半导体装置，其特征在于，
所述最短距离为1500μm以上。
3.根据权利要求1或2所述的半导体装置，其特征在于，
所述最短距离为2000μm以上。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述多个沟槽部的所述导电部形状比为3000以上且1×106以下。
5.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述多个沟槽部包括设定为栅极电位的栅极沟槽部，
所述栅极沟槽部的所述导电部形状比为5000以上且3×105以下。
6.根据权利要求1至4中任一项所述的半导体装置，其特征在于，
所述第一控制焊盘包括阳极焊盘、阴极焊盘以及感测焊盘。
7.根据权利要求1至6中任一项所述的半导体装置，其特征在于，
所述第一阱区在俯视时为矩形，所述第一阱区的三条边与所述有源部对置而设置。
8.根据权利要求1至7中任一项所述的半导体装置，其特征在于，
所述第一阱区具有从所述第一外周边突出而设置的角部，
所述最短距离是所述第一阱区的所述角部与所述沟槽中央位置之间的距离。
9.根据权利要求8所述的半导体装置，其特征在于，
从中央假想线到所述第一阱区的所述角部为止的距离L1a为与所述中央假想线正交的方向上的从所述中央假想线到所述半导体基板的外周端为止的长度的40％以上，所述中央假想线与所述第一外周边正交并通过所述第一外周边的中央。
10.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述第一阱区设置为相对于中央假想线对称，所述中央假想线与所述第一外周边正交并通过所述第一外周边的中央。
11.根据权利要求1至9中任一项所述的半导体装置，其特征在于，
所述第一阱区设置为相对于中央假想线非对称，所述中央假想线与所述第一外周边正交并通过所述第一外周边的中央。
12.根据权利要求1至11中任一项所述的半导体装置，其特征在于，
所述第一阱区具备在俯视时角的一部分被切掉的缺口部。
13.根据权利要求9所述的半导体装置，其特征在于，具备：
第二控制焊盘，其在俯视时，从与所述第一外周边对置的第二外周边向所述半导体基板的内侧突出而设置；以及
第二阱区，其设置在所述第二控制焊盘的下方，并且设置为在俯视时覆盖所述第二控制焊盘，
所述第二阱区具有从所述第二外周边突出而设置的角部，
所述距离L1a长于所述延伸方向上的从所述中央假想线到所述第二阱区的角部为止的距离L2a。
14.根据权利要求13所述的半导体装置，其特征在于，
所述第二控制焊盘包括用于将所述多个沟槽部设定为栅极电位的栅极焊盘。
15.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述有源部具备晶体管部和二极管部，
所述第一阱区的角部在俯视时，位于所述晶体管部。
16.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述多个沟槽部具备设定为发射极电位的虚设沟槽区，
所述第一阱区的角部在俯视时，位于所述虚设沟槽区。
17.根据权利要求1至14中任一项所述的半导体装置，其特征在于，
所述有源部具备晶体管部和二极管部，
所述第一阱区的角部在俯视时，位于所述二极管部。
18.根据权利要求17所述的半导体装置，其特征在于，
所述半导体装置具备设置在所述半导体基板的上方的保护膜，
所述二极管部在所述半导体基板的正面侧具有寿命控制区，
在俯视时，所述保护膜避开所述二极管部而设置。
19.根据权利要求1至18中任一项所述的半导体装置，其特征在于，
在俯视时，所述延伸方向与所述第一外周边平行。
20.根据权利要求1至18中任一项所述的半导体装置，其特征在于，
在俯视时，所述延伸方向与所述第一外周边正交。
CN202180024457.4A 2020-10-16 2021-10-15 半导体装置 Pending CN115398645A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-174399 2020-10-16
JP2020174399 2020-10-16
PCT/JP2021/038317 WO2022080495A1 (ja) 2020-10-16 2021-10-15 半導体装置

Publications (1)

Publication Number Publication Date
CN115398645A true CN115398645A (zh) 2022-11-25

Family

ID=81208148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180024457.4A Pending CN115398645A (zh) 2020-10-16 2021-10-15 半导体装置

Country Status (5)

Country Link
US (1) US20230019632A1 (zh)
JP (1) JP7396513B2 (zh)
CN (1) CN115398645A (zh)
DE (1) DE112021000878T5 (zh)
WO (1) WO2022080495A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7201336B2 (ja) * 2017-05-17 2023-01-10 ローム株式会社 半導体装置
JP7206652B2 (ja) 2018-03-30 2023-01-18 富士電機株式会社 半導体装置、半導体パッケージ、半導体モジュール、および半導体回路装置
JP7099017B2 (ja) * 2018-04-04 2022-07-12 富士電機株式会社 半導体装置
JP7268330B2 (ja) 2018-11-05 2023-05-08 富士電機株式会社 半導体装置および製造方法
CN112543993A (zh) * 2019-02-07 2021-03-23 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
WO2022080495A1 (ja) 2022-04-21
JPWO2022080495A1 (zh) 2022-04-21
US20230019632A1 (en) 2023-01-19
DE112021000878T5 (de) 2022-11-24
JP7396513B2 (ja) 2023-12-12

Similar Documents

Publication Publication Date Title
US10593789B2 (en) Semiconductor apparatus and method of manufacturing the same
US20220271152A1 (en) Semiconductor device and manufacturing method thereof
CN111146197A (zh) 半导体装置及制造方法
JP7456520B2 (ja) 半導体装置
US20200335497A1 (en) Semiconductor device
US20220278094A1 (en) Semiconductor device
US11183601B2 (en) Semiconductor device with carrier lifetime control
US20240079406A1 (en) Semiconductor device and method for fabricating semiconductor device
US11094787B2 (en) Method of manufacturing semiconductor device and semiconductor device
CN114846622A (zh) 半导体装置
US10886389B2 (en) Semiconductor device
CN111247639A (zh) 半导体装置
US11257910B2 (en) Semiconductor device including transistor portion and diode portion
CN115398645A (zh) 半导体装置
JP7231064B2 (ja) 半導体装置
US20230402533A1 (en) Semiconductor device
JP7231065B2 (ja) 半導体装置
CN111682059B (zh) 半导体装置
US20240162223A1 (en) Semiconductor device
US20240072110A1 (en) Semiconductor device and manufacturing method of semiconductor device
US20220328668A1 (en) Semiconductor device
WO2022264697A1 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination