JP6127421B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6127421B2 JP6127421B2 JP2012209604A JP2012209604A JP6127421B2 JP 6127421 B2 JP6127421 B2 JP 6127421B2 JP 2012209604 A JP2012209604 A JP 2012209604A JP 2012209604 A JP2012209604 A JP 2012209604A JP 6127421 B2 JP6127421 B2 JP 6127421B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- layer
- trench
- thinning
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 85
- 239000010410 layer Substances 0.000 claims description 197
- 239000000758 substrate Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 28
- 210000000746 body region Anatomy 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 12
- 239000002344 surface layer Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 45
- 230000015556 catabolic process Effects 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 7
- 230000005684 electric field Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
また、キャリアストレージ層がトレンチと接していないため、トレンチの底部に電界が集中することを抑制でき、コレクタ耐圧を向上させることができる。
本発明の第1実施形態について説明する。なお、本実施形態の半導体装置は、例えば、インバータ、DC/DCコンバータ等の電源回路に使用されるパワースイッチング素子として利用されると好適である。
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対して、CS層21の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対して、CS層21の構成を変更したものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して、セルエリア2にIGBT素子と共にダイオード素子が形成されたいわゆるRC−IGBT素子が形成されたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
本発明の第5実施形態について説明する。本実施形態は、第1実施形態に対して、セルエリア2にプレーナ型のIGBT素子が形成されたものであり、その他に関しては第1実施形態と同様であるため、ここでは説明を省略する。
上記各実施形態で示された構造は一例であり、上記で示した構造に限定されることなく、本発明の特徴を含んだ他の構造とすることもできる。
10 ドリフト層
11 半導体基板
11a 一面
11b 他面
12 ベース層
13 トレンチ
14 チャネル領域
15 エミッタ領域
17 ゲート絶縁膜
18 ゲート電極
19 間引き領域
19a 第1領域
19b 第2領域
20 HS層
21 CS層
23 エミッタ電極
25 コレクタ層
26 コレクタ電極
Claims (3)
- 一面(11a)を有し、第1導電型のドリフト層(10)を構成する半導体基板(11)と、
前記一面側に形成された第2導電型の複数のチャネル領域(14)と、
前記チャネル領域の表層部に形成された第1導電型のエミッタ領域(15)と、
前記一面側に前記チャネル領域と分離して形成された第2導電型の複数の間引き領域(19)と、
前記間引き領域に形成され、前記間引き領域を前記一面側の第1領域(19a)と前記間引き領域の底部側の第2領域(19b)とに電位的に分離する第1導電型のホールストッパー層(20)と、
前記エミッタ領域および前記第1領域と電気的に接続されるエミッタ電極(23)と、
前記半導体基板のうち前記チャネル領域および前記間引き領域と離間した位置に形成された第2導電型のコレクタ層(25)と、
前記コレクタ層と電気的に接続されるコレクタ電極(26)と、を備え、
前記チャネル領域の間に前記エミッタ領域が形成されていない前記間引き領域が配置された間引き型の半導体装置であって、
前記半導体基板には、前記一面側に第2導電型のベース層(12)が形成されていると共に当該ベース層を貫通して前記ドリフト層に達する複数のトレンチ(13)が所定方向に延設されており、
前記ベース層は、前記トレンチによって複数に分離され、分離された前記ベース層によって前記チャネル領域と前記間引き領域とを構成し、
前記トレンチは、壁面にゲート絶縁膜(17)が形成されていると共に前記ゲート絶縁膜上にゲート電極(18)が配置されており、
前記チャネル領域と前記ドリフト層との間には、前記ドリフト層より不純物濃度が高くされた第1導電型の単層のキャリアストレージ層(21)が形成されており、
前記キャリアストレージ層は、前記トレンチの側面から離間して形成され、
前記チャネル領域は、前記トレンチと接する部分のうちの少なくとも一部が前記ドリフト層と繋がっており、
前記チャネル領域の表層部には、前記エミッタ領域と共に、当該チャネル領域よりも高不純物濃度で構成された第2導電型のボディ領域(16)が形成されており、
前記ホールストッパー層は、前記ボディ領域の底部より浅い位置に形成されていることを特徴とする半導体装置。 - 前記キャリアストレージ層は、前記トレンチの延設方向において複数に分離されていることを特徴とする請求項1に記載の半導体装置。
- 前記コレクタ層の一部が第1導電型のカソード層(27)とされていることを特徴とする請求項1または2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012209604A JP6127421B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012209604A JP6127421B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014063961A JP2014063961A (ja) | 2014-04-10 |
JP6127421B2 true JP6127421B2 (ja) | 2017-05-17 |
Family
ID=50618896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012209604A Expired - Fee Related JP6127421B2 (ja) | 2012-09-24 | 2012-09-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6127421B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6421570B2 (ja) | 2013-12-20 | 2018-11-14 | 株式会社デンソー | 半導体装置 |
JP6606819B2 (ja) * | 2014-11-10 | 2019-11-20 | 富士電機株式会社 | 半導体装置 |
JP6531589B2 (ja) * | 2015-09-17 | 2019-06-19 | 株式会社デンソー | 半導体装置 |
WO2018092738A1 (ja) * | 2016-11-17 | 2018-05-24 | 富士電機株式会社 | 半導体装置 |
CN108417549B (zh) | 2017-02-09 | 2021-09-24 | 株式会社东芝 | 半导体装置及电气设备 |
US10439038B2 (en) | 2017-02-09 | 2019-10-08 | Kabushiki Kaisha Toshiba | Semiconductor device and electrical apparatus |
JP6869791B2 (ja) | 2017-04-21 | 2021-05-12 | 三菱電機株式会社 | 半導体スイッチング素子及びその製造方法 |
WO2020149354A1 (ja) | 2019-01-18 | 2020-07-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP7442932B2 (ja) * | 2020-03-09 | 2024-03-05 | 三菱電機株式会社 | 半導体装置 |
JP2021197525A (ja) * | 2020-06-18 | 2021-12-27 | ミツミ電機株式会社 | 半導体装置及びその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3914120B2 (ja) * | 2002-09-04 | 2007-05-16 | 株式会社日立製作所 | 半導体装置およびそれを用いる電力変換装置 |
JP4723816B2 (ja) * | 2003-12-24 | 2011-07-13 | 株式会社豊田中央研究所 | 半導体装置 |
JP2007266134A (ja) * | 2006-03-27 | 2007-10-11 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP4957840B2 (ja) * | 2010-02-05 | 2012-06-20 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
JP5594276B2 (ja) * | 2010-12-08 | 2014-09-24 | 株式会社デンソー | 絶縁ゲート型半導体装置 |
-
2012
- 2012-09-24 JP JP2012209604A patent/JP6127421B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014063961A (ja) | 2014-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6127421B2 (ja) | 半導体装置 | |
JP5348276B2 (ja) | 半導体装置 | |
JP6418340B2 (ja) | 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ | |
JP5636808B2 (ja) | 半導体装置 | |
JP5605073B2 (ja) | 半導体装置 | |
JP6277814B2 (ja) | 半導体装置 | |
JP5434961B2 (ja) | 横型ダイオードを有する半導体装置 | |
JP6421570B2 (ja) | 半導体装置 | |
JP5136674B2 (ja) | 半導体装置およびその製造方法 | |
JP4957840B2 (ja) | 絶縁ゲート型半導体装置 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
JP5103830B2 (ja) | 絶縁ゲート型半導体装置 | |
JP6531589B2 (ja) | 半導体装置 | |
JP6561611B2 (ja) | 半導体装置 | |
JP6099749B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP6668798B2 (ja) | 半導体装置 | |
JP2013062344A (ja) | 半導体装置およびその製造方法 | |
JP7268330B2 (ja) | 半導体装置および製造方法 | |
JP2013058575A (ja) | 半導体装置及びその製造方法 | |
JP6866792B2 (ja) | 半導体装置およびその製造方法 | |
JP2018503268A (ja) | 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法 | |
JP2011204711A (ja) | 半導体装置およびその製造方法 | |
JP2011243919A (ja) | 半導体装置およびその製造方法 | |
JP5664029B2 (ja) | 半導体装置 | |
JP5672821B2 (ja) | 絶縁ゲート型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160330 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160809 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170314 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170327 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6127421 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |