JP5434961B2 - 横型ダイオードを有する半導体装置 - Google Patents

横型ダイオードを有する半導体装置 Download PDF

Info

Publication number
JP5434961B2
JP5434961B2 JP2011118863A JP2011118863A JP5434961B2 JP 5434961 B2 JP5434961 B2 JP 5434961B2 JP 2011118863 A JP2011118863 A JP 2011118863A JP 2011118863 A JP2011118863 A JP 2011118863A JP 5434961 B2 JP5434961 B2 JP 5434961B2
Authority
JP
Japan
Prior art keywords
region
impurity concentration
type
semiconductor
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011118863A
Other languages
English (en)
Other versions
JP2012054532A (ja
Inventor
貴生 山本
規仁 戸倉
久登 加藤
明夫 中川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2011118863A priority Critical patent/JP5434961B2/ja
Priority to DE102011080351A priority patent/DE102011080351A1/de
Priority to US13/197,719 priority patent/US8742534B2/en
Priority to CN201110226614.8A priority patent/CN102376773B/zh
Publication of JP2012054532A publication Critical patent/JP2012054532A/ja
Application granted granted Critical
Publication of JP5434961B2 publication Critical patent/JP5434961B2/ja
Priority to US14/258,082 priority patent/US20140225234A1/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、ＳＯＩ（Silicon on insulator）基板に形成されるダイオード（以下、ＳＯＩ型ダイオードという）を有する半導体装置に関するものである。
従来、特許文献１において、ＩＧＢＴなどの半導体スイッチング素子に並列的に備えられる還流ダイオード（ＦＷＤ）として、横型ダイオードが提案されている。この横型ダイオードでは、アノード部にオーミックコンタクトとショットキーコンタクトの双方を備えることによってホールの蓄積を軽減し、逆回復電荷Ｑｒｒが低減されるようにすることで、逆回復耐量の向上を図っている。このように、ショットキーコンタクトを備えることにより、電子注入が少なくなることで、同じ量の電流を流してもホール注入を少なくでき、逆回復電荷Ｑｒｒを低減して逆回復耐量を向上することができる。
特開平１１−２３３７９５号公報
しかしながら、上記のようにアノード部にオーミックコンタクトとショットキーコンタクトを備える構造とすると、逆回復電荷Ｑｒｒの低減と逆回復耐量の向上には効果があるものの、アバランシェ耐量に関しては効果が得られない。また、低速スイッチング動作の際にはアバランシェブレークダウンは発生しにくく、アバランシェ耐量が不十分であるという問題は生じなかったが、高速スイッチング動作の際には、アバランシェブレークダウンが生じ易く、アバランシェ耐量が問題になる。
本発明は上記点に鑑みて、ホール注入を抑制して逆回復耐量の向上を図りつつ、アバランシェ耐量の向上を図ることができる横型ダイオードを有する半導体装置を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、第１導電型の半導体層（１ｃ、１ｆ、１ｇ）を含む半導体基板（１）と、半導体層（１ｃ、１ｆ、１ｇ）に形成された第１導電型の第１半導体領域（２）と、第１半導体領域（２）よりも高不純物濃度とされた第１導電型のコンタクト領域（４）と、半導体層（１ｃ、１ｆ、１ｇ）のうちコンタクト領域（４）から離間した位置に形成された第２半導体領域（６）と、コンタクト領域（４）に電気的に接続されることにより第１半導体領域（２）に電気的に接続された第１電極（１０）と、第２半導体領域（６）に電気的に接続された第２電極（１１）とを備え、第１半導体領域（２）と第２半導体領域（６）のいずれか一方をカソード領域、他方をアノード領域とし、第１電極と第２電極のうちカソード領域に接続されるものをカソード電極、アノード領域に接続されるものをアノード電極として構成される横型ダイオードを有する半導体装置であって、第２半導体領域（６）は、高不純物濃度領域（８）と該高不純物濃度領域（８）よりも低不純物濃度とされた低不純物濃度領域（７）とを備え、かつ、低不純物濃度領域（７）と高不純物濃度領域（８）とは接するように形成され、第２電極のうち少なくとも高不純物濃度領域（８）と接する部分がオーミック接触させられていると共に低不純物濃度領域（７）と接触させられる部分がショットキー接触させられ、さらに、半導体基板（１）の深さ方向に延びると共に低不純物濃度領域（７）よりも高不純物濃度とされた拡張領域（９）を備えており、拡張領域（９）が、高不純物濃度領域（８）および低不純物濃度領域（７）よりもコンタクト領域（４）から離れる方向において配置された横型ダイオードを有することを特徴としている。
このように、第２半導体領域（６）に低不純物濃度領域（７）を備えることで、キャリア（ホール）注入を抑制して逆回復耐量の向上を図ることができる。また、高不純物濃度領域（８）および低不純物濃度領域（７）よりもコンタクト領域（４）から離れる方向において拡張領域（９）を形成することにより、拡張領域（９）から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このため、低不純物濃度領域（７）および高不純物濃度領域（８）だけでなく拡張領域（９）を囲むように等電位線が形成され、初めから等電位線が横方向に広がるようにできる。したがって、局所的に発生する電界集中箇所での電界強度のピークを低減することが可能となり、アバランシェブレークダウンが発生し難くなって、アバランシェ耐量を向上させることが可能になる。これにより、キャリア（ホール）注入を抑制して逆回復耐量の向上を図りつつ、アバランシェ耐量の向上を図ることができる。
また、請求項１に記載の発明では、拡張領域（９）は、半導体層（１ｃ）の表面から該半導体層（１ｃ）の厚みの途中まで、または、半導体層（１ｃ）における該半導体層（１ｃ）の厚みの途中位置から該半導体層（１ｃ）の表面と反対側に向けて形成されていることを特徴としている。
このように、拡張領域（９）は、半導体層（１ｃ）の表面から該半導体層（１ｃ）の厚みの途中まで、または、半導体層（１ｃ）における該半導体層（１ｃ）の厚みの途中位置から該半導体層（１ｃ）の表面と反対側に向けて形成されたものとすることで、上記効果が得られるようにしている。
請求項２に記載の発明は、基板（１ａ）上に、絶縁膜（１ｂ）を介して第１導電型の半導体層（１ｃ）を配置することにより構成された半導体基板（１）を用いて、半導体層（１ｃ）を分離構造（１ｄ）によって素子分離した構成において、請求項１と同様の特徴を有したものである。このような構造の半導体基板（１）が用いられる場合においても、請求項１と同様の構成とすることにより、請求項１と同様の効果を得ることができる。
請求項３に記載の発明では、拡張領域（９）は、半導体層（１ｃ）の厚み方向に延設された第１領域（９ａ）と、半導体層（１ｃ）の表層部に形成され、第１領域（９ａ）と高不純物濃度領域（８）とを接続する第２領域（９ｂ）とを有して構成されていることを特徴としている。
このように、拡張領域（９）として、高不純物濃度領域（８）を介して第１領域（９ａ）を第２電極（１１）に接続する第２領域（９ａ）を備えている。このため、第１領域（９ａ）から第２領域（９ｂ）および高不純物濃度領域（８）を介して第２電極（１１）側にキャリア（ホール）を引き抜くことも可能となる。これにより、キャリア（ホール）引き抜き効率を向上させられ、より高速スイッチングが可能となって、リカバリ損失を低減することが可能となる。
このような構造の横型ダイオードについては、様々なレイアウトを採用することができるが、例えば、請求項４に記載したように、コンタクト領域（４）については直線形状、高不純物濃度領域（８）についてはコンタクト領域（４）の両側に配置した直線形状、低不純物濃度領域（７）については少なくともコンタクト領域（４）の両側に配置された直線形状部分を有した形状にできる。また、拡張領域（９）については、コンタクト領域（４）を中心として、高不純物濃度領域（８）および低不純物濃度領域（７）の外側に配置した形状とすることができる。
また、高不純物濃度領域（８）の形成位置についても様々なレイアウトとすることができ、例えば、請求項５に記載したように、コンタクト領域（４）を中心として、低不純物濃度領域（７）のうち最も外側に該高不純物濃度領域（８）の直線形状の部分が配置されていても良いし、請求項６に記載したように、基板水平方向においてコンタクト領域（４）の長手方向に対する法線方向を低不純物濃度領域（７）の幅方向として、当該幅方向の中間位置に該高不純物濃度領域（８）の直線形状の部分が配置されていても良い。
また、請求項６に記載したように、低不純物濃度領域（７）の幅方向の中間位置に高不純物濃度領域（８）の直線形状の部分を配置する場合には、請求項７に記載したように、高不純物濃度領域（８）に対して直線形状の部分から垂直方向に部分的に伸ばされる部分を備え、この部分により、該高不純物濃度領域（８）の直線形状の部分が拡張領域（９）に接続されるようにすることができる。
このような構成とすれば、高不純物濃度領域（８）を介して第２電極（１１）側にキャリア（ホール）を引き抜くことも可能となり、キャリア（ホール）引き抜き効率を向上させられ、より高速スイッチングが可能となって、リカバリ損失を低減することが可能となる。
請求項８に記載の発明では、第１半導体領域（２）のうち第１電極（１０）が形成される位置にはトレンチ（１０ａ）が形成されており、コンタクト領域（４）は、トレンチ（１０ａ）の内壁面に形成され、第１電極（１０）がトレンチ（１０ａ）内に形成されることで、該トレンチ（１０ａ）内において第１電極（１０）とコンタクト領域（４）とが電気的に接続されていることを特徴としている。
このように、トレンチ構造の第１電極（１０）としても、上記請求項１に記載の効果を得ることができる。
請求項９に記載の発明では、第１電極（１０）のうち、コンタクト領域（４）と接触する部分がバリアメタル（１０ｂ）で構成されていると共に、第２電極（１１）のうち、第２半導体領域（６）と接触する部分がバリアメタル（１１ｃ）で構成されていることを特徴としている。
第１電極（１０）や第２電極（１１）を例えばＡｌ−ＳｉやＡｌ−Ｓｉ−ＣｕのようなＡｌを主成分とする電極材料などを用いる場合、半導体材料と電極材料を直接接触させると、半導体材料と電極材料との相互拡散や反応によって第１電極（１０）や第２電極（１１）に断線不良などが発生する可能性がある。このため、バリアメタル（１０ｂ、１１ｃ）を配置し、その上に電極材料を積層して第１電極（１０）や第２電極（１１）を構成することで、各電極の信頼性を向上させることができる。
請求項１０に記載の発明では、第２半導体領域（６）のうち低不純物濃度領域（７）は、第２導電型不純物濃度が１．０×１０16ｃｍ-3以下とされることで第２電極（１１）がショットキー接触されており、高不純物濃度領域（８）は、第２導電型不純物濃度が１．０×１０19ｃｍ-3以上とされることで第２電極（１１）がオーミック接触されていることを特徴としている。
このように、例えば、第２電極（１１）を低不純物濃度領域（７）に対してはショットキー接触させ、高不純物濃度領域（８）に対してはオーミック接触させることができるが、低不純物濃度領域（７）に対しては、第２電極（１１）をオーミック接触させても良い。
請求項１１に記載の発明では、コンタクト領域（４）は、第１電極（１０）の下面の一部にのみ接触するように形成されていることを特徴としている。
コンタクト領域（４）については、第１電極（１０）の下面全面に形成されていても良いが、第１電極（１０）の下面の一部にのみ接触するように形成されていても良い。
その場合、請求項１２に記載の発明のように、第１電極（１０）の下方に、コンタクト領域（４）に加えて第２導電型層（５０）を形成し、第１電極（１０）がコンタクト領域（４）と第２導電型層（５０）とに電気的に接続された構造となるようにしても良い。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第１実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 （ａ）は、図１に示す横型ダイオードの１セル分の上面レイアウト図、（ｂ）は、（ａ）の領域Ｒの部分拡大図である。 第１実施形態にかかる横型ダイオードと従来の横型ダイオードに対して、スイッチング時のアノード電流Ｉａおよびアノード−カソード間電圧Ｖａｋの変化を調べた結果を示した特性図である。 図３に示す特性中のタイミング（１）〜（６）においてアノード側の電界強度分布を調べた結果を示す図である。 図４に示す特性中のタイミング（１）〜（６）におけるｐ-型低不純物濃度領域７のうちのカソード側の終端位置（図４中のポイントＡ）での電界強度変化を示した図である。 図１および図２に示す横型ダイオードを有する半導体装置の製造工程を示す断面図である。 図６に続く横型ダイオードを有する半導体装置の製造工程を示す断面図である。 図７に続く横型ダイオードを有する半導体装置の製造工程を示す断面図である。 本発明の第２実施形態にかかる横型ダイオードの断面構成を示した図である。 本発明の第３実施形態にかかる横型ダイオードの断面構成を示した図である。 本発明の第４実施形態にかかる横型ダイオードの断面構成を示した図である。 本発明の第５実施形態にかかる横型ダイオードの断面構成を示した図である。 第２〜第５実施形態にかかる横型ダイオードについて、スイッチング時のアノード電流Ｉａおよびアノード−カソード間電圧Ｖａｋの変化を調べた結果を示す特性図である。 本発明の第６実施形態にかかる横型ダイオードの断面構成を示した図である。 図１４に示す横型ダイオードの上面部分拡大図である。 本発明の第７実施形態にかかる横型ダイオードの断面構成を示した図である。 図１６に示す横型ダイオードの上面部分拡大図である。 第６、第７実施形態にかかる横型ダイオードについて、スイッチング時のアノード電流Ｉａおよびアノード−カソード間電圧Ｖａｋの変化を調べた結果を示す特性図である。 本発明の第８実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第９実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第１０実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第１１実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第１２実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第１３実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第１４実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 本発明の第１５実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。 ｐ+型アノード拡張領域９の形成位置を変えた様々なパターンとした場合の断面図である。 図２７に示す（１）〜（６）のパターンでのｐ+型アノード拡張領域９の形成位置と逆回復電荷Ｑｒｒとの関係を調べた結果を示すグラフである。 他の実施形態で説明する横型ダイオードの断面構成を示した図である。 他の実施形態で説明する横型ダイオードの断面構成を示した図である。 他の実施形態で説明する横型ダイオードの断面構成を示した図である。 他の実施形態で説明する横型ダイオードの上面部分拡大図である。 （ａ）は図３２のＢ−Ｂ’断面図、（ｂ）は図３２のＣ−Ｃ’断面図である。 他の実施形態で説明する横型ダイオードの上面部分拡大図である。 他の実施形態で説明する横型ダイオードの上面部分拡大図である。 他の実施形態で説明する横型ダイオードの上面部分拡大図である。 他の実施形態で説明する半導体装置に含まれるＣＭＯＳエリアおよびＬＤＭＯＳエリアを示した断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
（第１実施形態）
本発明の第１実施形態について説明する。図１は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。また、図２（ａ）は、図１に示す横型ダイオードの１セル分の上面レイアウト図、図２（ｂ）は、図２（ａ）の領域Ｒの部分拡大図である。図１は、図２（ｂ）におけるＡ−Ａ’線上の断面構成を示した図に相当している。以下、これらの図を参照して、本実施形態にかかる横型ダイオードの構造について説明する。
図１に示すように、本実施形態では、ＳＯＩ基板にて構成された半導体基板１を用いて横型ダイオードを形成している。半導体基板１を構成するＳＯＩ基板は、シリコンなどによって構成された支持基板１ａ上に、埋込絶縁膜に相当する埋込酸化膜（ボックス）１ｂを介して半導体層を構成するシリコンからなる活性層１ｃを形成することにより構成されている。本実施形態では、活性層１ｃがｎ-型カソード層２として機能しており、このｎ-型カソード層２内に横型ダイオードを構成する各部が形成されている。
ＳＯＩ基板における埋込酸化膜１ｂの厚みや活性層１ｃ（ｎ-型カソード層２）の厚みおよび不純物濃度に関しては任意であるが、所望の耐圧が得られる設計としてある。例えば、高い耐圧が得られるようにするためには埋込酸化膜１ｂの厚みは４μｍ以上であることが望ましい。また、活性層１ｃについては、ｎ型不純物濃度が例えば７．０×１０14ｃｍ-3とされている。このように構成されるＳＯＩ基板にて構成された半導体基板１に対して、各素子を囲むことで絶縁分離を行うトレンチ分離構造１ｄが形成されており、このトレンチ分離構造１ｄによって他の素子と素子分離された状態で横型ダイオードが形成されている。なお、トレンチ分離構造１ｄは、従来より有る周知の素子分離構造であり、例えば活性層１ｃの表面から埋込酸化膜１ｂに達するように形成されたトレンチ内を絶縁膜やＰｏｌｙ−Ｓｉなどによって埋め込んだ構造とされている。
また、ｎ-型カソード層２の表面には、ＬＯＣＯＳ酸化膜３が形成されており、ＬＯＣＯＳ酸化膜３によって横型ダイオードを構成する各部が分離されている。そして、ｎ-型カソード層２の表層部のうち、ＬＯＣＯＳ酸化膜３が形成されていない部分に、一方向を長手方向とするｎ+型カソードコンタクト領域４が形成されている。このｎ+型カソードコンタクト領域４の周囲はｎ-型カソード層２よりも高不純物濃度とされたｎ型バッファ層５にて囲まれている。ｎ+型カソードコンタクト領域４は、例えば、ｎ型不純物濃度が１．０×１０20ｃｍ-3、深さが０．２μｍとされ、ｎ型バッファ層５は、例えば、ｎ型不純物濃度が３．０×１０16ｃｍ-3、深さが５μｍとされている。
ｎ-型カソード層２の表層部のうち、ＬＯＣＯＳ酸化膜３が形成されていない部分に、ｎ+型カソードコンタクト領域４を中心としてｐ型アノード領域６が形成されている。ｐ型アノード領域６は、ｐ-型低不純物濃度領域７とｐ+型高不純物濃度領域８を有した構成とされている。
ｐ-型低不純物濃度領域７は、ｐ+型高不純物濃度領域８よりもｎ+型カソードコンタクト領域４側まで備えられ、かつ、ｐ+型高不純物濃度領域８よりも深い位置まで形成されている。本実施形態では、ｐ-型低不純物濃度領域７の上面レイアウトは、図２（ａ）に示すように、ｎ+型カソードコンタクト領域４と対応する二本の直線状部分と、その直線状部分の先端同士を結ぶ円弧状部分とを有した長円形状とされている。このｐ-型低不純物濃度領域７は、ｐ型不純物濃度が１．０×１０16ｃｍ-3以下、例えば３．０×１０16ｃｍ-3とされ、厚さが３．１μｍとされている。
ｐ+型高不純物濃度領域８は、ｐ-型低不純物濃度領域７の表層部において、ｐ-型低不純物濃度領域７に接するように、本実施形態ではｐ-型低不純物濃度領域７にて周囲が覆われるようにして形成されている。ｐ+型高不純物濃度領域８の上面レイアウトは、図２（ａ）に示すように直線状とされ、ｎ+型カソードコンタクト領域４の両側それぞれに一本ずつ、合計二本形成されている。本実施形態では、ｐ+型高不純物濃度領域８は、ｐ-型低不純物濃度領域７のうち最もｎ+型カソードコンタクト領域４から離れた位置の表層部に形成されている。このｐ+型高不純物濃度領域８は、ｐ型不純物濃度が１×１０19ｃｍ-3以上例えば１．０×１０20ｃｍ-3とされ、厚みは０．５５μｍとされている。
さらに、ｐ型アノード領域６よりもｎ+型カソードコンタクト領域４から離れた位置に、少なくとも活性層１ｃの深さ方向に伸びるｐ+型アノード拡張領域９が形成されている。具体的には、ｐ+型アノード拡張領域９は、ｎ+型カソードコンタクト領域４を中心として、ｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８よりも外側に配置されている。より詳しくは、ｐ+型アノード拡張領域９は、ｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８とトレンチ分離構造１ｄとの間に配置され、本実施形態では、トレンチ分離構造１ｄの側面に接するように形成された第１領域９ａと、ｐ+型高不純物濃度領域８と第１領域９ａとを繋ぐように形成された第２領域９ｂとを有した構成とされている。ｐ+型アノード拡張領域９の上面レイアウトも、図２（ａ）に示すように直線状とされ、ｎ+型カソードコンタクト領域４の両側それぞれに一本ずつ、合計二本形成されている。このｐ+型アノード拡張領域９は、例えばｐ型不純物濃度が例えば１．０×１０20ｃｍ-3とされている。また、第１領域９ａの厚さは活性層１ｃの厚み分とされ、第１領域９ａの幅は１μｍとされている。
また、ｎ+型カソードコンタクト領域４の表面には、ｎ+型カソードコンタクト領域４に対して電気的に接続されたカソード電極１０が形成されていると共に、ｐ型アノード領域６の表面には、ｐ型アノード領域６に対して電気的に接続されたアノード電極１１が形成されている。カソード電極１０は、ｎ+型カソードコンタクト領域４に対してオーミック接触させられており、ｎ+型カソードコンタクト領域４と対応する直線形状とされ、ｎ+型カソードコンタクト領域４の表面のほぼ全域に形成されている。アノード電極１１は、直線形状とされ、カソード電極１０を中心とした両側に形成されており、ｐ型アノード領域６のうちｐ-型低不純物濃度領域７の直線状部分に対してショットキー接触もしくはオーミック接触させられていると共にｐ+型高不純物濃度領域８にオーミック接触させられている。アノード電極１１は、少なくともｐ-型低不純物濃度領域７とｐ+型高不純物濃度領域８の両方に接続されていれば良いが、本実施形態では、アノード電極１１がｐ型アノード領域６のうちの直線状部分のほぼ全域に接続されるようにしてある。
さらに、カソード−アノード間に形成されたＬＯＣＯＳ酸化膜３の表面には、ドープトＰｏｌｙ−Ｓｉが延設されて構成された抵抗層１２が形成されており、カソード−アノード間の電位勾配の偏りがなくなるようにされている。具体的には、抵抗層１２は、図２（ａ）に示すように、カソード電極１０を中心として渦巻状に巻回された構造とされ、その一端がカソード電極１０に電気的に接続されていると共に、他端がアノード電極１１に接続されている。このため、抵抗層１２は、カソード電極１０に接続された部位がカソード電位とされ、そこから内部抵抗によって徐々に電圧降下しながらアノード電極１１側に進んでいく。このため、抵抗層１２の電位がカソード電極１０からの距離に応じた電位勾配となり、ＬＯＣＯＳ酸化膜３を介して抵抗層１２の下方に位置しているｎ-型カソード層２中の電位勾配も一定に保たれるようにできる。これにより、電位勾配に偏りがある場合に発生し得る電界集中を抑制することができ、耐圧を向上させられると共に、インパクトイオン化を抑制でき、スイッチング時（ターンオフ時）のスイッチング時間増加を抑制することが可能となる。
なお、半導体基板１には、横型ダイオードの他に横型ＩＧＢＴなどのような半導体スイッチング素子が形成されている。そして、本実施形態の横型ダイオードが半導体スイッチング素子に対して並列接続されることで還流ダイオードとして用いられる。
以上のような構造により、本実施形態の横型ダイオードが構成されている。このように構成された横型ダイオードでは、アノード電極１１がｐ-型低不純物濃度領域７に対してショットキー接触もしくはオーミック接触させられていると共にｐ+型高不純物濃度領域８にオーミック接触させられるようにしている。このように、アノード電極１１がｐ-型低不純物濃度領域７に対して電気的に接続されるようにしていることから、電子注入が少なくなることで、同じ量の電流を流してもホール注入を少なくでき、逆回復電荷Ｑｒｒを低減して逆回復耐量を向上することが可能となる。そして、このようにホール注入を少なくできることから、ライフタイム制御を行わなくても横型ダイオードを高速動作させることが可能となる。
また、ｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８よりもカソード電極１０から離れる側にｐ+型アノード拡張領域９を備えるようにしている。このため、アバランシェ耐量を向上させることも可能となる。すなわち、ｐ+型アノード拡張領域９として、半導体基板１の縦方向（基板厚さ方向）に延設した第１領域９ａを備えた構成としている。このため、第１領域９ａから横方向（基板水平方向）に空乏層が延びることで電界集中が緩和され、アバランシェブレークダウンが発生し難くなるようにでき、アバランシェ耐量を向上させることができる。さらに、ｐ+型アノード拡張領域９として、ｐ+型高不純物濃度領域８を介して第１領域９ａをアノード電極１１に接続する第２領域９ａを備えている。このため、第１領域９ａから第２領域９ｂおよびｐ+型高不純物濃度領域８を介してアノード電極１１側にホールを引き抜くことも可能となる。これにより、ホール引き抜き効率を向上させられ、より高速スイッチングが可能となって、リカバリ損失を低減することが可能となる。
図３〜図５は、上記効果が実際に得られていることを示すシミュレーション結果である。具体的には、図３は、本実施形態にかかる横型ダイオードと従来の横型ダイオード（ｐ+型アノード拡張領域９を備えていない構造）に対して、スイッチング時のアノード電流Ｉａおよびアノード−カソード間電圧Ｖａｋの変化を調べた結果を示している。図４は、図３に示す特性中のタイミング（１）〜（６）においてアノード側の電界強度分布を調べた結果を示す図である。なお、図４中の上側の各図が従来構造、下側の各図が本実施形態の構造の各タイミング（１）〜（６）での電界強度分布を示しており、各等電位線は１０Ｖ毎に示してある。図５は、図４に示す特性中のタイミング（１）〜（６）におけるｐ-型低不純物濃度領域７のうちのカソード側の終端位置（図４中のポイントＡ）での電界強度変化を示した図である。
リカバリ損失は、スイッチング時にアノード電流Ｉａが負になってから電流値＝０になるまでの電流量の総和、つまりアノード電流Ｉａが電流値＝０以下となっている領域の面積によって決まる。この面積が大きいほどリカバリ損失が大きいことを表している。アノード電流Ｉａの変化を確認してみると、図３に示されるように、本実施形態の構造の場合、従来構造と比較してアノード電流Ｉａの低下量が小さくなっていることが判る。そして、アノード電流Ｉａが電流値＝０以下となっている領域の面積も従来構造と比較して本実施形態の構造の方が小さくなっている。このように、リカバリ損失が低減できていることが判る。
また、従来構造の場合、ｐ+型アノード拡張領域９が形成されていない。このため、図４に示されるように、ｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８を囲むように等電位線が形成され（タイミング（１）、（２）参照）、時間経過に伴って等電位線が下方に広がっていき（タイミング（１）〜（３）参照）、その後、等電位線の広がりが埋込酸化膜１ｂまで達してから横方向に等電位線が広がっていく（タイミング（３）〜（６）参照）。
これに対して、本実施形態の構造の場合、ｐ+型アノード拡張領域９を形成してあるため、ｐ+型アノード拡張領域９から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このため、ｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８だけでなくｐ+型アノード拡張領域９を囲むように等電位線が形成され（タイミング（１）参照）、初めから等電位線が横方向に広がるようにできる（タイミング（１）〜（６）参照）。
このため、局所的に発生する電界集中箇所での電界強度のピークを低減することが可能となり、アバランシェブレークダウンが発生し難くなって、アバランシェ耐量を向上させることが可能になるのである。
このことは、図５からも明らかであり、図５に示されるように従来構造でのｐ-型低不純物濃度領域７の終端位置（カソード側の端部）の電界強度に比べて、本実施形態の構造での同場所での電界強度の方が低減されている。また、このことは、図３からも判る。具体的には、図３のアノード電流Ｉａを確認すると、逆回復時には、アノード電流Ｉａは２回極小値をとる。２回目の極小値はアバランシェ耐量によって決まる値である。この２回目の極小値が小さいほどアバランシェ耐量が低いことを意味している。そして、図３中にポイントＢ、Ｂ’で示したように、従来構造と本実施形態の構造それぞれにおける２回目の極小値は、従来構造の極小値であるポイントＢの方が、本実施形態の構造の極小値であるポイントＢ’よりも小さくなっている。したがって、本実施形態の構造とすることにより、アバランシェ耐量を向上させることが可能となる。
このように、本実施形態の構造、つまりアノード電極１１をｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８に電気的に接続すると共に、ｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８よりもカソード電極１０から離れる側にｐ+型アノード拡張領域９を備えた構造とすることで、ホール注入を抑制して逆回復耐量の向上を図りつつ、アバランシェ耐量の向上を図ることができる。
なお、従来は、ｐ+型高不純物濃度領域８からのホール注入を抑制するために、ｐ+型高不純物濃度領域８をｐ-型低不純物濃度領域７によって囲んだ構造としている。このため、ホール注入の可能性を高めるようなｐ+型アノード拡張領域９を備える構造とすることは好ましく無いと考えられる。
しかしながら、本発明者らがシミュレーションにより物理現象を詳細に解析した結果次の事が分かった。拡散でキャリア伝導が支配される順バイアス条件下では、アノード領域においてはｐ-／ｐ+アノード構造が注入現象を支配しており、ｐ-型低不純物濃度領域７より奥に位置するｐ+型アノード拡張領域９は、キャリア伝導に寄与しない。
一方、ドリフトでキャリア伝導が支配されるリカバリ動作条件下では、右端面の全面がｐ+型である一次元ダイオードのアノードｐ+層としてｐ+型アノード拡張領域９が働く。そして、リカバリの初期段階において、トレンチ近傍〜アノード下部に蓄積したホールはｐ+型アノード拡張領域９に速やかに掃き出されて空乏化し、その後のｎ-ドリフト層（ｎ-型カソード層２）の空乏化が早く開始すると共に蓄積ホールはｐ-型低不純物濃度領域７に掃き出される。この結果、電界の上昇が緩和されてダイナミックアバランシェが抑制される。
そこで、ｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８よりもカソード電極１０から離れる側にｐ+型アノード拡張領域９を備えた構造としたところ、ｐ+型アノード拡張領域９からのホール注入の影響は受けていないことが確認された。このような知見に基づき、従来ではホール注入の観点から想定できなかったｐ+型アノード拡張領域９を備えるという構造を見出したものである。このように、ｐ+型アノード拡張領域９を備えてもホール注入による影響を受けることはないため、ｐ+型アノード拡張領域９を備えることによる逆回復電荷Ｑｒｒの増大および逆回復耐量の低下が生じることはない。
続いて、本実施形態にかかる横型ダイオードを有する半導体装置の製造方法について説明する。図６〜図８は、本実施形態の横型ダイオードを有する半導体装置の製造工程を示す断面図である。これらの図を参照して説明する。なお、図６〜図８では、隣り合うＩＧＢＴと共に横型ダイオードを形成している様子を示してあり、図中ダイオードエリアに横型ダイオードが形成され、ＩＧＢＴエリアにＩＧＢＴを形成している。
〔図６（ａ）に示す工程〕
まず、ＳＯＩ基板にて構成された半導体基板１を用意する。ＳＯＩ基板の製造方法には従来より知られている手法を用いることができる。例えばシリコンなどによって構成された支持基板１ａ上に、埋込酸化膜１ｂを介して活性層１ｃを形成するためのシリコン基板を貼り合せる。そして、そのシリコン基板を所定厚さに削ることによって活性層１ｃを構成し、ＳＯＩ基板にて構成された半導体基板１を形成することができる。
〔図６（ｂ）に示す工程〕
活性層１ｃの表面にイオン注入用のキャップ層２０を成膜したのち、その上に第２領域９ｂの形成予定位置が開口するマスク（図示せず）を配置し、そのマスクの上からｐ型不純物をイオン注入して第２領域９ｂを形成する。
〔図６（ｃ）に示す工程〕
マスクおよびキャップ層２０を除去した後、改めてトレンチ分離構造１ｄの形成予定位置が開口するマスク（図示せず）を配置し、そのマスクをエッチングマスクとして用いてトレンチエッチングを行う。そして、マスクを除去してから熱酸化等によってトレンチ内を含めてキャップ層２１を形成する
〔図７（ａ）に示す工程〕
トレンチ分離構造１ｄの形成予定位置以外を覆うマスク（図示せず）を配置した後、キャップ層２１をマスクとしてｐ型不純物を斜めイオン注入することにより、第１領域９ａを形成する。
〔図７（ｂ）に示す工程〕
キャップ層２１を除去したのち、熱酸化して熱酸化膜２２を形成すると共に、トレンチ内を埋め込むようにＰｏｌｙ−Ｓｉ層２３を成膜する。そして、Ｐｏｌｙ−Ｓｉ層２３のエッチバック等によってトレンチ内にのみＰｏｌｙ−Ｓｉ層２３を残し、トレンチ分離構造１ｄが構成される。
〔図７（ｃ）に示す工程〕
活性層１ｃの所望位置にｎ型拡散層を形成する。ここでは、ｎ型拡散層として、横型ダイオードが形成されるダイオードエリアでは、ｎ型バッファ層５を形成し、ＩＧＢＴエリアでは、ｎ型バッファ層３１を形成すると共に、ｎ型バリア層３２を形成する。そして、周知のＬＯＣＯＳ酸化工程を行うことで、ＬＯＣＯＳ酸化膜３を形成する。
〔図８（ａ）に示す工程〕
ゲート酸化などを行ったのち、基板表面にドープトＰｏｌｙ−Ｓｉを成膜し、これをパターニングして、ダイオードエリアに抵抗層１２を形成すると共に、ＩＧＢＴエリアにも抵抗層３３およびゲート電極３４を形成する。
〔図８（ｂ）に示す工程〕
マスク形成およびイオン注入工程を繰り返すことにより、拡散層形成工程を行う。これにより、ダイオードエリアでは、ｎ+型カソードコンタクト領域４やｐ-型低不純物濃度領域７およびｐ+型高不純物濃度領域８を形成し、ＩＧＢＴエリアでは、ｐ型コンタクト層３５、ｐ型ボディ層３６、ｐ+型コレクタ領域３７およびｎ+型エミッタ領域３８を形成する。
〔図８（ｃ）に示す工程〕
図示しない層間絶縁膜等を成膜してから層間絶縁膜に対してコンタクトホールを形成したのち、層間絶縁膜上に電極材料を成膜する。そして、電極材料をパターニングして、ダイオードエリアでは、カソード電極１０およびアノード電極１１を形成し、ＩＧＢＴエリアでは、エミッタ電極３９およびコレクタ電極４０を形成する。
このようにして、横型ダイオードを形成することができると共に、横型ダイオードと横型ＩＧＢＴとが共に同じ半導体基板１に形成された半導体装置を製造することができる。なお、半導体スイッチング素子として、ＩＧＢＴ以外にもＭＯＳＦＥＴを適用することもでき、ＭＯＳＦＥＴに対して横型ダイオードを並列接続することにより還流ダイオードを構成することができる。しかしながら、ＭＯＳＦＥＴの場合、逆回復時にアノード電流Ｉａが３回極小値をとることになり、ＩＧＢＴよりもリカバリ損失が大きくなる。このため、横型ダイオードをＭＯＳＦＥＴと組み合わせるよりもＩＧＢＴと組み合わせる方が、よりリカバリ損失を低減することが可能となる。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対してｐ+型アノード拡張領域９の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図９は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態では、ｐ+型アノード拡張領域９のうちの第１領域９ａを活性層１ｃの厚み分すべてに形成するのではなく、活性層１ｃの厚みの途中まで形成した構造としている。つまり、トレンチ分離構造１ｄの側壁の上半分程度は第１領域９ａによって覆い、残りの下半分程度は第１領域９ａが形成されずにトレンチ分離構造１ｄがｎ-型カソード層２に接した状態となっている。
このような構造とされていても、第１領域９ａおよび第２領域９ｂにて構成されたｐ+型アノード拡張領域９から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このとき、本実施形態では、第１領域９ａを活性層１ｃの厚み分すべて、つまり埋込酸化膜１ｂに達するような構造としていない分、活性層１ｃの下方において空乏層が小さくなり、第１実施形態と比較すれば、横方向への空乏化促進の効果が低下するが、ほぼ第１実施形態と同様の効果を得ることができる。
なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、基本的には第１実施形態と同様である。ただし、第１領域９ａを第１実施形態と比較して浅く形成する必要がある。これについては、第１領域９ａを形成するためのｐ型不純物のイオン注入の角度を調整すれば良い。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態も、第１実施形態に対してｐ+型アノード拡張領域９の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１０は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態でも、ｐ+型アノード拡張領域９のうちの第１領域９ａを活性層１ｃ（トレンチ分離構造１ｄの側壁）の上半分程度のみに形成し、かつ、第２領域９ｂを無くした構造としている。
このような構造とされていても、第１領域９ａにて構成されたｐ+型アノード拡張領域９から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができることから、第２実施形態と同様の効果を得ることができる。ただし、本実施形態の場合、第２領域９ｂを備えていないため、ホール引抜きを第１領域９ａから第２領域９ｂやｐ+型高不純物濃度領域８およびアノード電極１１を通る経路で行うことができなくなる。このため、ホール引き抜き効率を考慮すると、第１、第２実施形態のように第２領域９ｂを備えた構造とする方が有利である。
なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、第２領域９ｂを形成しないことから、第２実施形態に対して第２領域９ｂを形成するための工程を無くすことになるが、それ以外は基本的に第２実施形態と同様である。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第１実施形態に対してｐ+型アノード拡張領域９の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１１は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態も、ｐ+型アノード拡張領域９のうちの第１領域９ａを活性層１ｃの厚み分すべてに形成するのではなく、活性層１ｃの厚みの下方のみに形成した構造としている。つまり、トレンチ分離構造１ｄの側壁の下半分程度は第１領域９ａによって覆い、残りの上半分程度は第１領域９ａが形成されずにトレンチ分離構造１ｄがｎ-型カソード層２に接した状態となっている。
このような構造とされていても、第１領域９ａおよび第２領域９ｂにて構成されたｐ+型アノード拡張領域９から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができる。このとき、本実施形態では、第１領域９ａを活性層１ｃの厚み分すべて、つまり基板表面から埋込酸化膜１ｂに達するような構造としていない分、活性層１ｃの上方において空乏層が小さくなり、第１実施形態と比較すれば、横方向への空乏化促進の効果が低下するが、ほぼ第１実施形態と同様の効果を得ることができる。
なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、基本的には第１実施形態と同様である。ただし、第１領域９ａを第１実施形態と比較して深い位置にのみ形成することになるため、例えば、第１領域９ａを斜めイオン注入によって形成するのではなく、ＳＯＩ基板にて構成された半導体基板１を形成する際に、活性層１ｃを構成するシリコン基板を支持基板１ａと貼り合せる前に、予めシリコン基板のうち第１領域９ａの形成予定位置にｐ型不純物を注入している。また、半導体基板１に対して、トレンチ分離構造１ｄを形成する前に、大きなイオン注入エネルギーにより第１領域９ａの形成予定位置にｐ型不純物を注入するようにしても良い。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態も、第１実施形態に対してｐ+型アノード拡張領域９の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１２は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示されるように、本実施形態でも、ｐ+型アノード拡張領域９のうちの第１領域９ａを活性層１ｃ（トレンチ分離構造１ｄの側壁）の下半分程度のみに形成し、かつ、第２領域９ｂを無くした構造としている。
このような構造とされていても、第１領域９ａにて構成されたｐ+型アノード拡張領域９から空乏層が伸びるようにでき、横方向への空乏化を積極的に促進することができることから、第４実施形態と同様の効果を得ることができる。ただし、本実施形態の場合、第２領域９ｂを備えていないため、ホール引抜きを第１領域９ａから第２領域９ｂやｐ+型高不純物濃度領域８およびアノード電極１１を通る経路で行うことができなくなる。このため、ホール引き抜き効率を考慮すると、第１、第２実施形態のように第２領域９ｂを備えた構造とする方が有利である。
なお、このような構造の横型ダイオードを備えた半導体装置の製造方法は、第２領域９ｂを形成しないことから、第４実施形態に対して第２領域９ｂを形成するための工程を無くすことになるが、それ以外は基本的に第４実施形態と同様である。
（第２〜第５実施形態の比較）
上記第２〜第５実施形態では、それぞれ、ｐ+型アノード拡張領域９のうちの第１領域９ａを上半分程度のみ形成する場合、第１領域９ａを上半分程度のみとしつつ第２領域９ｂを無くす場合、第１領域９ａを下半分程度のみ形成する場合、第１領域９ａを上半分程度のみとしつつ第２領域９ｂを無くす場合について説明した。これら各実施形態にかかる横型ダイオードと従来の横型ダイオード（ｐ+型アノード拡張領域９を備えていない構造）に対して、スイッチング時のアノード電流Ｉａおよびアノード−カソード間電圧Ｖａｋの変化を調べた。その結果を図１３に示す。
この図に示されるように、いずれの場合にも、従来構造よりもリカバリ損失が低減されていることが判る。このように、上記各実施形態の構造としても、第１実施形態とほぼ同様の効果を得ることが可能になると言える。
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１実施形態に対してｐ+型高不純物濃度領域８の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１４は、本実施形態にかかる横型ダイオードの断面構成を示した図である。また、図１５は、図１４に示す横型ダイオードの上面部分拡大図である。この図は、図２の領域Ｒに相当する拡大図である。
図１４に示されるように、本実施形態では、ｐ+型高不純物濃度領域８が第１実施形態のようなｐ-型低不純物濃度領域７におけるカソードから最も離れた側ではなく、ｐ-型低不純物濃度領域７の中間位置に配置してある。すなわち、基板水平方向においてカソードの長手方向に対する法線方向をｐ-型低不純物濃度領域７の幅方向とすると、その幅方向の中間位置にｐ+型高不純物濃度領域８を配置している。
ｐ+型高不純物濃度領域８は、基本的にはｎ+型カソードコンタクト領域４と同様の直線状とされているが、図１５に示すように、部分的に第２領域９ｂ側に延長されており、第２領域９ｂに接続されている。ｐ+型高不純物濃度領域８のうち第２領域９ｂ側に延長された領域は、複数本等間隔に備えられ、ｐ+型高不純物濃度領域８のうちの直線部分に対して垂直方向に延設されている。
このように、ｐ+型高不純物濃度領域８の直線部分がｐ-型低不純物濃度領域７の中間位置に配置されていても、第１実施形態と同様の効果を得ることができる。
（第７実施形態）
本発明の第７実施形態について説明する。本実施形態も、第１実施形態に対してｐ+型高不純物濃度領域８の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図１６は、本実施形態にかかる横型ダイオードの断面構成を示した図である。また、図１７は、図１６に示す横型ダイオードの上面部分拡大図である。この図は、図２の領域Ｒに相当する拡大図である。
図１６に示されるように、本実施形態でも、ｐ+型高不純物濃度領域８を第１実施形態と同様にｐ-型低不純物濃度領域７におけるカソードから最も離れた側に配置している。ただし、図１７に示されるように、ｐ+型高不純物濃度領域８を直線形状ではなく、複数に分割して等間隔に並べたレイアウトとしている。分割された各ｐ+型高不純物濃度領域８は、第２領域９ｂに接続されており、また、アノード電極１１とも電気的に接続されている。
このように、ｐ+型高不純物濃度領域８を直線形状ではなく、複数に分割したレイアウトとしても、第１実施形態と同様の効果を得ることができる。
（第６、第７実施形態の比較）
上記第６、第７実施形態では、それぞれ、ｐ+型高不純物濃度領域８をｐ-型低不純物濃度領域７の中間位置に配置したり、ｐ+型高不純物濃度領域８を複数に分断した構造とした場合について説明した。これら各実施形態にかかる横型ダイオードについて、スイッチング時のアノード電流Ｉａおよびアノード−カソード間電圧Ｖａｋの変化を調べた。その結果を図１８に示す。
この図に示されるように、いずれの場合にも、図３に示した従来構造の場合よりもリカバリ損失が低減されていることが判る。また、第６実施形態の構造の場合には、第７実施形態のようにｐ+型高不純物濃度領域８を複数に分割しただけの構造よりも、よりリカバリ損失を低減することが可能となる。より具体的に測定したところ、第６実施形態の場合には、逆回復電荷Ｑｒｒが９６．８ｎＣ、逆回復電流Ｉｒｒが０．５６Ａとなり、第７実施形態の場合には、逆回復電荷Ｑｒｒが１１４．８ｎＣ、逆回復電流Ｉｒｒが０．７５Ａとなった。
このように、上記各実施形態の構造としても、第１実施形態とほぼ同様の効果を得ることが可能になると言える。
（第８実施形態）
本発明の第８実施形態について説明する。本実施形態は、第１実施形態に対して半導体基板１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
上記第１実施形態では、半導体基板１をＳＯＩ基板にて構成した場合について説明したが、ＳＯＩ基板以外のものであっても良い。図１９は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、本実施形態では、半導体基板１をシリコン基板１ｅの表面に半導体層を構成するエピタキシャル層１ｆを成長させたエピウェハによって構成している。シリコン基板１ｅは、低濃度のｎ型またはｐ型にて構成され、不純物濃度が例えば１．０×１０13ｃｍ-3とされている。また、エピ層１ｆは、ｎ-型不純物層とされており、ｎ型不純物濃度が例えば７．０×１０14ｃｍ-3とされている。なお、エピウェハを用いているが、各素子を囲むことで絶縁分離を行うトレンチ分離構造１ｄについては形成してある。具体的には、エピタキシャル層１ｆの表面からシリコン基板１ｅに達するトレンチ内を絶縁膜で覆うことでトレンチ分離構造１ｄを構成しており、ＳＯＩ基板にて半導体基板１を構成する場合と同様の素子分離が行えるようにしてある。
このように、エピウェハを用いる場合、シリコン基板１ｅ側にも空乏層が広がることになるが、エピタキシャル層１ｆ内においては、ほぼ半導体基板１の横方向に均等に空乏層が広がる状態となる。このため、第１実施形態のようにＳＯＩ基板にて半導体基板１を構成する場合と同様、アバランシェ耐量を向上させることが可能となる。したがって、エピウェハを用いても、第１実施形態と同様の効果を得ることができる。
（第９実施形態）
本発明の第９実施形態について説明する。本実施形態も、第８実施形態と同様に、半導体基板１としてエピウェハを用いる場合において、トレンチ分離構造１ｄを無くし、ｐ+型アノード拡散領域９の構成を変更したものであり、その他に関しては第８実施形態と同様であるため、第８実施形態と異なる部分についてのみ説明する。
図２０は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、第８実施形態で形成していたようなトレンチ分離構造１ｄは備えられておらず、ｐ+型アノード拡散領域９のみがエピタキシャル層１ｆの表面からシリコン基板１ｅに達するように形成されている。このように、トレンチ分離構造１ｄが備えられていない構造であっても、第８実施形態と同様、エピタキシャル層１ｆ内においてほぼ半導体基板１の横方向に均等に空乏層が広がるようにできる。したがって、このような構造においても、第１実施形態と同様の効果を得ることができる。
なお、本実施形態のような構造のｐ+型アノード拡散領域９については、エピタキシャル層１ｆの表面からのｐ型不純物のイオン注入によって形成可能である。また、エピタキシャル層１ｆにおけるｐ+型アノード拡散領域９の形成予定領域にトレンチを形成しておき、そのトレンチ内にｐ+型層をエピタキシャル成長などで埋め込むことによってｐ+型アノード拡散領域９を形成することもできる。
（第１０実施形態）
本発明の第１０実施形態について説明する。本実施形態は、第１実施形態に対して半導体基板１の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、第１実施形態と異なる部分についてのみ説明する。
図２１は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、本実施形態では、半導体基板１をシリコン基板１ｇのみからなるバルクウェハによって構成しており、シリコン基板１ｇそのものによって第１導電型の半導体層を構成している。シリコン基板１ｇは、ｎ-型シリコン基板にて構成されており、ｎ型不純物濃度が例えば７．０×１０14ｃｍ-3とされている。また、バルクウェハを用いているが、各素子を囲むことで絶縁分離を行うトレンチ分離構造１ｄについては形成してある。具体的には、シリコン基板１ｇの表面からｐ+型アノード拡散領域９の深さ以上となるトレンチ分離構造１ｄを構成しており、ＳＯＩ基板にて半導体基板１を構成する場合と同様の素子分離が行えるようにしてある。
このように、バルクウェハを用いる場合、ｐ+型アノード拡散領域９の下側にも空乏層が広がることになるが、ｐ+型アノード拡散領域９が形成されている深さにおいては、ほぼ半導体基板１の横方向に均等に空乏層が広がる状態となる。このため、第１実施形態のようにＳＯＩ基板にて半導体基板１を構成する場合と同様、アバランシェ耐量を向上させることが可能となる。したがって、バルクウェハを用いても、第１実施形態と同様の効果を得ることができる。
なお、本実施形態のような構造とされる場合において、シリコン基板１ｇを裏面側から研削することで薄膜化し、ｐ+型アノード拡散領域９がシリコン基板１ｇの表面から裏面まで達するような構造となるようにしても良い。このようにすれば、ｐ+型アノード拡散領域９の下側に空乏層が伸びることがなくなるため、よりアバランシェ耐量を向上させることが可能となる。
（第１１実施形態）
本発明の第１１実施形態について説明する。本実施形態は、第１０実施形態に対してｐ+型アノード拡散領域９の構成を変更したものであり、その他に関しては第１０実施形態と同様であるため、第１０実施形態と異なる部分についてのみ説明する。
図２２は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、本実施形態でも、半導体基板１をシリコン基板１ｇのみからなるバルクウェハによって構成しつつ、ｐ+型アノード拡散領域９をトレンチ分離構造１ｄの下部まで形成した構造としている。このように、ｐ+型アノード拡散領域９をトレンチ分離構造１ｄの下部まで形成しても、第１０実施形態と同様の効果を得ることができる。
（第１２実施形態）
本発明の第１２実施形態について説明する。本実施形態も、第１０実施形態と同様に、半導体基板１としてバルクウェハを用いる場合において、トレンチ分離構造１ｄを無くし、ｐ+型アノード拡散領域９の構成を変更したものであり、その他に関しては第１０実施形態と同様であるため、第１０実施形態と異なる部分についてのみ説明する。
図２３は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図に示すように、第１０実施形態で形成していたようなトレンチ分離構造１ｄは備えられておらず、ｐ+型アノード拡散領域９のみがシリコン基板１ｇの表面から所定深さまで形成されている。このように、トレンチ分離構造１ｄが備えられていない構造であっても、第１０実施形態と同様、ｐ+型アノード拡散領域９が形成されている深さにおいてほぼ半導体基板１の横方向に均等に空乏層が広がるようにできる。したがって、このような構造においても、第１実施形態と同様の効果を得ることができる。
なお、本実施形態のような構造のｐ+型アノード拡散領域９については、シリコン基板１ｇの表面からのｐ型不純物のイオン注入によって形成可能である。また、シリコン基板１ｇにおけるｐ+型アノード拡散領域９の形成予定領域にトレンチを形成しておき、そのトレンチ内にｐ+型層をエピタキシャル成長などで埋め込むことによってｐ+型アノード拡散領域９を形成することもできる。
（第１３実施形態）
本発明の第１３実施形態について説明する。本実施形態は、上記各実施形態に対して、カソード電極１０の構成を変更したものであり、その他に関しては上記各実施形態と同様であるため、上記各実施形態と異なる部分についてのみ説明する。
図２４は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図は、第８実施形態に対してカソード電極１０の構造を変更した場合を示しているが、第８実施形態以外の上記各実施形態に対しても後述するカソード電極１０の構成を適用できる。
図２４に示すように、本実施形態では、エピタキシャル層１ｆのうちのｎ型バッファ層５が形成された位置にトレンチ１０ａを形成し、このトレンチ１０ａの内壁面にｎ+型カソードコンタクト領域４を形成すると共に、トレンチ１０ａ内を埋め込むようにカソード電極１０を形成している。このように、トレンチ１０ａ内にカソード電極１０を埋め込んだ構造としている。このようなトレンチ構造のカソード電極１０としても、上記各実施形態と同様の効果を得ることができる。
（第１４実施形態）
本発明の第１４実施形態について説明する。本実施形態は、上記各実施形態に対して、アノード電極１１の構成を変更したものであり、その他に関しては上記各実施形態と同様であるため、上記各実施形態と異なる部分についてのみ説明する。
図２５は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図は、第８実施形態に対してアノード電極１１の構造を変更した場合を示しているが、第８実施形態以外の上記各実施形態に対しても後述するアノード電極１１の構成を適用できる。
図２５に示すように、本実施形態では、アノード電極１１を２つに分離しており、一方がｐ-型低不純物濃度領域７と電気的に接続されたショットキー電極１１ａとされ、他方がｐ+型高不純物濃度領域８と電気的に接続されたオーミック電極１１ｂとされている。これらショットキー電極１１ａとオーミック電極１１ｂは、図示しない層間絶縁膜などの上層において配線パターンなどを介して電気的に接続されている。このように、アノード電極１１をショットキー電極１１ａとオーミック電極１１ｂに分離された構造としてあっても良い。このような構成としても、上記各実施形態と同様の効果を得ることができる。
（第１５実施形態）
本発明の第１５実施形態について説明する。本実施形態は、上記各実施形態に対して、カソード電極１０およびアノード電極１１の構成を変更したものである。その他に関しては上記各実施形態と同様であるため、上記各実施形態と異なる部分についてのみ説明する。
図２６は、本実施形態にかかる横型ダイオードを有する半導体装置の横型ダイオード部分の断面構成を示した図である。この図は、第１実施形態に対してカソード電極１０およびアノード電極１１の構造を変更した場合を示しているが、第１実施形態以外の上記各実施形態に対しても後述するカソード電極１０およびカソード電極１１の構成を適用できる。
図２６に示すように、本実施形態では、カソード電極１０およびアノード電極１１に、バリアメタル１０ｂ、１１ｃを備えた構造としている。カソード電極１０やアノード電極１１の他の部分について、例えばＡｌ−ＳｉやＡｌ−Ｓｉ−ＣｕのようなＡｌを主成分とする電極材料などを用いる場合、活性層１ｃを構成する半導体材料（Ｓｉ）と電極材料とを直接接触させると、半導体材料と電極材料との相互拡散や反応によってカソード電極１０やアノード電極１１に断線不良などが発生する可能性がある。このため、ＴｉＮ、Ｔｉ、ＴａＮなどによって構成されるバリアメタル１０ｂ、１１ｃをｎ+型カソードコンタクト領域４の表面に配置し、その上にＡｌ材料を積層することでカソード電極１０やアノード電極１１を構成するようにしている。
このように、カソード電極１０やアノード電極１１にバリアメタル１０ｂ、１１ｃを備えることにより、ＳｉとＡｌとの相互拡散や反応を抑制することができ、各電極の信頼性を向上させることができる。また、バリアメタル１１ｃを備えると、ｐ-型低不純物濃度領域７の表面に直接Ａｌ材料を配置する場合と比較してショットキー障壁を低下することができ、ホール注入の抑制が可能になる。これにより、より逆回復電荷Ｑｒｒの低減を図ることが可能となる。
なお、このようなバリアメタル１０ｂ、１１ｃについては、第１実施形態で説明した図８（ｃ）に示す工程において、層間絶縁膜上に電極材料を形成する前に、バリアメタル１０ｂ、１１ｃを形成するためのバリアメタル材料を形成しておき、その上に電極材料を形成してから、電極材料と共にバリアメタル材料をパターニングすることで形成できる。
（他の実施形態）
（１）上記各実施形態では、ｐ+型アノード拡張領域９をｎ+型カソードコンタクト領域４を中心として、ｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８よりも外側に配置し、かつ、トレンチ分離構造１ｄの側面に接するように形成している。しかしながら、これは単なる一例を示したものであり、ｎ+型カソードコンタクト領域４を中心として、ｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８よりも外側にｐ+型アノード拡張領域９を配置していれば良い。これについて、図２７および図２８を参照して説明する。
図２７は、ｐ+型アノード拡張領域９の形成位置を変えた様々なパターン、具体的にはトレンチ分離構造１ｄからの距離を０μｍ、１．５μｍ、３．５μｍ、５，７５μｍ、９．５μｍ、１４．５μｍとした場合の断面図であり、図２８は、図２７に示す（１）〜（６）のパターンでのｐ+型アノード拡張領域９の形成位置と逆回復電荷Ｑｒｒとの関係を調べた結果を示すグラフである。
図２７に示すように、ｐ+型アノード拡張領域９の形成位置をトレンチ分離構造１ｄから徐々にカソード側に移動させていき、ｐ-型低不純物濃度領域７内に形成したり、ｐ-型低不純物濃度領域７の中でも最もカソード側に形成したりしている。この場合、図２８に示されるように、ｐ-型低不純物濃度領域７をカソード側に移動させるに連れて逆回復電荷Ｑｒｒが増加していることが判る。リカバリ損失を考慮すると、逆回復電荷Ｑｒｒが１２０ｎＣ以下になっていることが好ましいため、それを考慮すると、図２７の（１）〜（３）のパターンであれば逆回復電荷Ｑｒｒが１２０ｎＣ以下となるため、ｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８よりも外側にｐ+型アノード拡張領域９を配置していれば良いことになる。
よって、ｐ+型アノード拡張領域９が必ずしもトレンチ分離構造１ｄに接するように形成されている必要はなく、ｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８よりも外側に配置されていれば良い。
また、アノード電極１１をｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８のうちＬＯＣＯＳ酸化膜３から露出させられている部分のほぼ全域に形成しているが、必ずしもそのような構成にする必要はない。つまり、アノード電極１１をｐ-型低不純物濃度領域７やｐ+型高不純物濃度領域８に対して共に接触させている構造であれば、接触面積の比率についてはあまり問題となることなく、リカバリ損失の低減を図ることができる。
（２）さらに、上記実施形態に対して、活性層１ｃの裏面、つまり埋込酸化膜１ｂと接触させられる部位に、図２９に示すように、ｎ-型カソード層２よりも高不純物濃度となるｎ型不純物領域３０を備えることでより高耐圧化を行う構造とすることも可能である。このような構造とする場合、各部の不純物濃度を第１実施形態で説明した濃度から若干変更するのが好ましい。例えば、ｎ型不純物領域３０を厚さ４μｍ、ｎ型不純物濃度が１．２５×１０16ｃｍ-3とする場合、ｎ-型カソード層２のｎ型不純物濃度を１．０×１０14ｃｍ-3程度、ｐ-型低不純物濃度領域７のｐ型不純物濃度を３．０×１０16ｃｍ-3程度にすると好ましい。また、ｎ+型カソードコンタクト領域４のｎ型不純物濃度を６．０×１０20ｃｍ-3程度、ｎ型バッファ層５のｎ型不純物濃度を３．４４×１０17ｃｍ-3程度にすると好ましい。
なお、このようなｎ型不純物領域３０については、活性層１ｃを構成するためのシリコン基板を支持基板１ａに貼り合せる前に、予め活性層１ｃのうち支持基板１ａ側に向けられる面に対してｎ型不純物を注入しておく等により、形成することができる。
（３）また、第６実施形態では、ｐ+型高不純物濃度領域８の直線形状の部分をｐ-型低不純物濃度領域７の幅方向の中間位置に形成しつつ、ｐ+型高不純物濃度領域８を直線形状部分からｐ+型アノード拡張領域９側に伸ばすことで、ｐ+型高不純物濃度領域８がｐ+型アノード拡張領域９に接続されるようにしている。しかしながら、ｐ+型高不純物濃度領域８を直線形状部分のみとし、ｐ+型アノード拡張領域９に繋がらない構造としても良い。ただし、ｐ+型アノード拡張領域９からｐ+型高不純物濃度領域８を通じてのキャリア引抜の効果を考慮すると、ｐ+型高不純物濃度領域８がｐ+型アノード拡張領域９に接続されるようにした方が好ましい。
（４）また、上記各実施形態では、カソード電極１０の下面全面にｎ+型カソードコンタクト領域４が配置された構造としたが、必ずしもこのような構造にする必要はない。図３０および図３１は、第１実施形態の構造についてカソード電極１０との接触箇所の構造を変更した場合の横型ダイオード部分の断面構成を示した図である。図３０に示すように、カソード電極１０の下面全面ではなく、下面の一部にｎ+型カソードコンタクト領域４を備え、他の部分ではカソード電極１０がｎ型バッファ層５に接触させられる構造であっても良い。また、図３１に示すように、カソード電極１０の下面に例えばｐ型不純物濃度が１．０×１０20ｃｍ-3、深さが０．５５μｍとされたｐ+型層５０も形成し、ｎ+型カソードコンタクト領域４とｐ+型層５０とを例えば交互に並べてストライプ状に配置した構造としても良い。
（５）また、ｐ+型高不純物濃度領域８を複数に分割しても良い。図３２および図３３に、ｐ+型高不純物濃度領域８を複数に分割した場合の一例を示す。図３２は、横型ダイオードの上面部分拡大図であって、図２の領域Ｒに相当する拡大図であり、図３３（ａ）、（ｂ）は、それぞれ、図３２のＢ−Ｂ’断面図およびＣ−Ｃ’断面図である。これらの図に示されるように、ｐ+型高不純物濃度領域８が第１実施形態のようなｐ-型低不純物濃度領域７におけるカソードから最も離れた側に配置された部分と、第６実施形態のようなｐ-型低不純物濃度領域７の中間位置に配置される部分とを組み合わせても良い。
（６）また、上記各実施形態では、ｐ+型高不純物濃度領域８がｐ-型低不純物濃度領域７に囲まれる構造とされる場合について説明したが、必ずしもｐ+型高不純物濃度領域８がｐ-型低不純物濃度領域７に完全に囲まれている必要はない。図３４は、ｐ+型高不純物濃度領域８がｐ-型低不純物濃度領域７に囲まれていない場合の一例を示した横型ダイオードの断面図である。この図に示すように、ｐ-型低不純物濃度領域７がカソード側に配置され、それよりも外周側、つまりカソードから離れる側にｐ+型高不純物濃度領域８が配置されるような構造であっても良い。
（７）さらに、上記各実施形態では、ｐ型アノード拡張領域を高濃度のｐ+型層で構成してｐ型アノード領域６とは別構成とした場合について説明したが、ｐ型アノード拡張領域をｐ型アノード領域６に組み合わせても良い。図３５は、アノード拡張領域をｐ型アノード領域６に組み合わせた構造とする場合の一例を示した横型ダイオードの断面図である。この図に示されるように、ｐ-型低不純物濃度領域７を例えばｐ型不純物濃度を３．００×１０16ｃｍ-3程度、深さ１５μｍとし、ｐ-型低不純物濃度領域７が埋込酸化膜１ｂに達する構造としても良い。このような構造にしても、第１実施形態などと同様の効果を得ることができる。
（８）また、ｐ型アノード拡張領域をｐ型アノード領域６の下方にまで張り出すように形成しても良い。図３６は、ｐ-型のアノード拡張領域９をｐ型アノード領域６の下方にまで形成した横型ダイオードの断面図である。この図に示されるように、ｐ-型のアノード拡張領域９を例えば３．００×１０16ｃｍ-3程度、深さ１５μｍとし、ｐ-型低不純物濃度領域７の下方まで配置されるようにしている。具体的には、ｐ-型低不純物濃度領域７の下方かつｐ+型高不純物濃度領域８よりもカソード側までｐ-型のアノード拡張領域９が配置されるようにしている。このような構造にしても、第１実施形態などと同様の効果を得ることができる。
（９）また、上記実施形態では、トレンチ分離構造１ｄの側面にｐ+型アノード拡張領域９を形成する際に、図７（ａ）に示すようにｐ型不純物の斜めイオン注入を行う場合について説明したが、この他の形成工程によってｐ+型アノード拡張領域９を形成しても良い。例えば、図７（ａ）の工程に代えて、トレンチ分離構造１ｄを構成するためのトレンチを形成したのち、そのトレンチ内にｐ型不純物がドープされたドープトＰｏｌｙ−ＳｉもしくはドープトＯｘ（酸化膜）を成膜し、熱処理による固相拡散によってｐ型不純物を拡散させることでｐ+型アノード拡張領域９を形成するようにしても良い。また、固相拡散ではなく、気相拡散によってトレンチの側面においてｐ型不純物を拡散させることでｐ+型アノード拡張領域９を形成するようにしても良い。
（１０）上記各実施形態では、横型ダイオードを含む半導体装置について説明し、横型ダイオードの他にＩＧＢＴが形成されているものについて説明した。しかしながら、ＩＧＢＴ以外にも、ＣＭＯＳやＬＤＭＯＳなどの素子を含む半導体装置とすることができる。この場合、ＣＭＯＳやＬＤＭＯＳの形成工程についても、横型ダイオードの形成工程と兼ねることになるため、図７や図８に示したように、ＩＧＢＴエリアと同様、ＣＭＯＳが形成されるＣＭＯＳエリアやＬＤＭＯＳが形成されるＬＤＭＯＳエリアにも、ｐ+型アノード拡張領域９が形成されることになる。
図３７は、半導体装置に含まれるＣＭＯＳエリアおよびＬＤＭＯＳエリアを示した断面図である。なお、半導体基板１には、ＬＤＭＯＳやＣＭＯＳ以外に、横型ダイオードやＩＧＢＴも形成されているが、ここでは図示を省略してある。
図３７に示すように、ＳＯＩ基板にて構成された半導体基板１に対してＬＤＭＯＳとＣＭＯＳが形成されている。ＬＤＭＯＳエリアやＣＭＯＳエリアは、トレンチ分離構造１ｄによって素子分離されており、各エリア内にＬＤＭＯＳとＣＭＯＳとが別々に形成されている。
ＣＭＯＳエリアでは、活性層１ｃの表面にＬＯＣＯＳ酸化膜３が形成されることで、ＰｃｈＭＯＳＦＥＴ６０とＮｃｈＭＯＳＦＥＴ６１とが素子分離されている。素子分離された分離された各領域はｎウェル層６２ａもしくはｐウェル層６２ｂとされている。ｎウェル層６２ａ内にはｐ+型ソース領域６３ａおよびｐ+型ドレイン領域６４ａが構成され、ｐウェル層６２ｂ内にはｎ+型ソース領域６３ｂおよびｎ+型ドレイン領域６４ｂが構成されている。また、ｐ+型ソース領域６３ａとｐ+型ドレイン領域６４ａの間に位置するｎウェル層６２ａの表面、および、ｎ+型ソース領域６３ｂおよびｎ+型ドレイン領域６４ｂの間に位置するｐウェル層６２ｂの表面に、ゲート絶縁膜６５ａ、６５ｂを介してゲート電極６６ａ、６６ｂが形成されている。そして、各ソース領域６３ａ、６３ｂや各ドレイン領域６４ａ、６４ｂの表面上には、各ソース領域６３ａ、６３ｂに電気的に接続されたソース電極６７ａ、６７ｂおよび各ドレイン領域６４ａ、６４ｂと電気的に接続されたドレイン電極６８ａ、６８ｂが形成されている。これにより、ＰｃｈＭＯＳＦＥＴ６０とＮｃｈＭＯＳＦＥＴ６１にて構成されたＣＭＯＳが構成されている。
また、ＬＤＭＯＳエリアでは、ＬＤＭＯＳ７０が形成されており、活性層１ｃの表面にＬＯＣＯＳ酸化膜３が形成されることでＬＤＭＯＳ７０を構成する各領域が分離されている。ＬＤＭＯＳ７０は、活性層１ｃの表層に位置するｎ型ドレイン領域７１、ｐ型チャネル領域７２、ｎ+型ソース領域７３を有している。ｎ型ドレイン領域７１の表層にはｎ+型コンタクト層７４が形成されており、ｐ型チャネル領域７２の表層にはｐ+型コンタクト層７５が形成されている。これらｎ型ドレイン領域７１とｐ型チャネル領域７２は、ＬＯＣＯＳ酸化膜３により分離されている。また、ｐ型チャネル領域７２上には、ゲート絶縁膜７７を介して、ゲート電極７８が配置されている。そして、ｎ+型ソース領域７３やｎ型ドレイン領域７１におけるｎ+型コンタクト層７５の表面上には、ｎ+型ソース領域７３に電気的に接続されたソース電極７９およびｎ+型コンタクト層７５を介してｎ型ドレイン領域７１と電気的に接続されたドレイン電極８０が形成されている。なお、ソース側において、ｐ型チャネル領域７２と重なり、かつ、ｐ型チャネル領域７２よりも深い位置までｐ型ボディ層８１が形成されていると共に、ｐ型ボディ層８１よりもＬＤＭＯＳエリアの外周においてディープｐ層８２が形成されている。これらｐ型ボディ層８１やディープｐ層８２により、アバランシェ耐量の向上を図っている。これにより、ＬＤＭＯＳ７０が構成されている。
このように構成されたＰｃｈＭＯＳＦＥＴ６０やＮｃｈＭＯＳＦＥＴ６１を有するＣＭＯＳとＬＤＭＯＳ７０を備えた構造の半導体装置とすることもできる。このような構成とされる場合において、ｐ+型アノード拡張領域９をトレンチ分離構造１ｄの側面に形成する場合には、ＣＭＯＳエリアやＬＤＭＯＳエリアの周囲を囲んでいるトレンチ分離構造１ｄの側面にも、図３７に示したようにｐ+型アノード拡張領域９が形成されることになる。
（１１）なお、上記各実施形態では、横型ダイオードとして、カソードを中心として、その両側にアノードを配置する構造について説明したが、アノードを中心として、その両側にカソードを配置する構造としても構わない。つまり、上記各実施形態において、第１導電型をｎ型、第２導電型をｐ型とした構造について説明したが、各領域の導電型を逆にした構造としても良い。
具体的には、上記各実施形態では、ｎー型カソード層２を第１半導体領域、ｐ型アノード領域６を第２半導体領域として、第１半導体領域に電気的に接続された第１電極がカソード電極１０、第２半導体領域に電気的に接続された第２電極がアノード電極１１となるようにしている。また、第２半導体領域となるｐ型アノード領域６に対して、低不純物濃度領域となるｐ-型低不純物濃度領域７と高不純物濃度領域となるｐ+型高不純物濃度領域８を備えた構造とし、第２電極となるアノード電極１１が低不純物濃度領域と高不純物濃度領域に対して電気的に接続され、少なくとも高不純物濃度領域に対してオーミック接触させられるようにしている。そして、第２半導体領域に対して半導体基板１の深さ方向に延び、かつ、低不純物濃度領域よりも高不純物濃度とされた拡張領域に相当するｐ+型アノード拡張領域９が備えられた構成とされている。
このような構成について、第１半導体領域をｐ型、第２半導体領域をｎ型とした構造にしても、上記各実施形態と同様の効果を得ることができる。なお、いずれの場合であっても、ＩＧＢＴに対して通電を行っているときには、カソード側がアノード側よりも電位が高くなり、ＩＧＢＴをオフしているときには、カソード側よりもアノード側の方が電位が高くなる関係となればよい。
１ ＳＯＩ基板
１ａ 支持基板
１ｂ 埋込酸化膜
１ｃ 活性層
１ｄ トレンチ分離構造
２ ｎ-型カソード層
３ ＬＯＣＯＳ酸化膜
４ ｎ+型カソードコンタクト領域
５ ｎ型バッファ層
６ ｐ型アノード領域
７ ｐ-型低不純物濃度領域
８ ｐ+型高不純物濃度領域
９ ｐ+型アノード拡張領域
９ａ 第１領域
９ｂ 第２領域
１０ カソード電極
１０ｂ バリアメタル
１１ アノード電極
１１ｃ バリアメタル
１２ 抵抗層
３０ ｎ型不純物領域
６０ ＰｃｈＭＯＳＦＥＴ
６１ ＮｃｈＭＯＳＦＥＴ
７０ ＬＤＭＯＳ

Claims (12)

  1. 第１導電型の半導体層（１ｃ、１ｆ、１ｇ）を含む半導体基板（１）と、
    前記半導体層（１ｃ、１ｆ、１ｇ）に形成された第１導電型の第１半導体領域（２）と、
    前記第１半導体領域（２）よりも高不純物濃度とされた第１導電型のコンタクト領域（４）と、
    前記半導体層（１ｃ、１ｆ、１ｇ）のうち前記コンタクト領域（４）から離間した位置に形成された第２半導体領域（６）と、
    前記コンタクト領域（４）に電気的に接続されることにより前記第１半導体領域（２）に電気的に接続された第１電極（１０）と、
    前記第２半導体領域（６）に電気的に接続された第２電極（１１）とを備え、
    前記第１半導体領域（２）と前記第２半導体領域（６）のいずれか一方をカソード領域、他方をアノード領域とし、前記第１電極と前記第２電極のうち前記カソード領域に接続されるものをカソード電極、前記アノード領域に接続されるものをアノード電極として構成される横型ダイオードを有する半導体装置であって、
    前記第２半導体領域（６）は、高不純物濃度領域（８）と該高不純物濃度領域（８）よりも低不純物濃度とされた低不純物濃度領域（７）とを備え、かつ、前記低不純物濃度領域（７）と前記高不純物濃度領域（８）とは接するように形成され、前記第２電極のうち少なくとも前記高不純物濃度領域（８）と接する部分がオーミック接触させられていると共に前記低不純物濃度領域（７）と接触させられる部分がショットキー接触させられ、さらに、前記半導体基板（１）の深さ方向に延びると共に前記低不純物濃度領域（７）よりも高不純物濃度とされた拡張領域（９）を備えており、
    前記拡張領域（９）は、前記高不純物濃度領域（８）および前記低不純物濃度領域（７）よりも前記コンタクト領域（４）から離れる方向において配置され、かつ、前記半導体層（１ｃ）の表面から該半導体層（１ｃ）の厚みの途中まで、または、前記半導体層（１ｃ）における該半導体層（１ｃ）の厚みの途中位置から該半導体層（１ｃ）の表面と反対側に向けて形成されていることを特徴とする横型ダイオードを有する半導体装置。
  2. 基板（１ａ）上に、絶縁膜（１ｂ）を介して第１導電型の半導体層（１ｃ）を配置することにより構成された半導体基板（１）と、
    前記半導体基板（１）における前記半導体層（１ｃ）の表面から前記絶縁膜（１ｂ）に達するように形成され、素子分離を行う分離構造（１ｄ）と、
    前記分離構造（１ｄ）によって素子分離された前記半導体層（１ｃ）により構成された第１導電型の第１半導体領域（２）と、
    前記第１半導体領域（２）よりも高不純物濃度とされた第１導電型のコンタクト領域（４）と、
    前記コンタクト領域（４）に対して電気的に接続された第１電極（１０）と、
    前記第１半導体領域（２）のうち前記コンタクト領域（４）から離れた位置に形成され、濃度が異なる２つの領域であって、高不純物濃度とされた第２導電型の高不純物濃度領域（８）と、該高不純物濃度領域（８）よりも低不純物濃度とされ、かつ、前記高不純物濃度領域（８）に接するように形成された低不純物濃度領域（７）とを有してなる第２半導体領域（６）と、
    前記第２半導体領域（６）における前記高不純物濃度領域（８）および前記低不純物濃度領域（７）に対して電気的に接続され、かつ、少なくとも前記高不純物濃度領域（８）に対してオーミック接触させられていると共に前記低不純物濃度領域（７）に対してショットキー接触させられた第２電極（１１）と、
    前記高不純物濃度領域（８）および前記低不純物濃度領域（７）よりも前記コンタクト領域（４）から離れる方向において、少なくとも前記半導体層（１ｃ）の深さ方向に伸び、かつ、前記低不純物濃度領域（７）よりも高不純物濃度とされた第２導電型の拡張領域（９）と、を備えており、
    前記拡張領域（９）は、前記半導体層（１ｃ）の表面から該半導体層（１ｃ）の厚みの途中まで、または、前記半導体層（１ｃ）における該半導体層（１ｃ）の厚みの途中位置から該半導体層（１ｃ）の表面と反対側に向けて形成されていることを特徴とする横型ダイオードを有する半導体装置。
  3. 前記拡張領域（９）は、前記半導体層（１ｃ）の厚み方向に延設された第１領域（９ａ）と、前記半導体層（１ｃ）の表層部に形成され、前記第１領域（９ａ）と前記高不純物濃度領域（８）とを接続する第２領域（９ｂ）とを有して構成されていることを特徴とする請求項１または２に記載の横型ダイオードを有する半導体装置。
  4. 前記コンタクト領域（４）は、直線形状の部分を有し、
    前記高不純物濃度領域（８）は、前記コンタクト領域（４）の両側に配置された直線形状の部分を有し、
    前記低不純物濃度領域（７）は、少なくとも前記コンタクト領域（４）の両側に配置された直線形状の部分を有し、
    前記拡張領域（９）は、前記コンタクト領域（４）を中心として、前記高不純物濃度領域（８）および前記低不純物濃度領域（７）の外側に配置されていることを特徴とする請求項１ないし３のいずれか１つに記載の横型ダイオードを有する半導体装置。
  5. 前記高不純物濃度領域（８）は、前記コンタクト領域（４）を中心として、前記低不純物濃度領域（７）のうち最も外側に該高不純物濃度領域（８）の前記直線形状の部分が配置されていることを特徴とする請求項４に記載の横型ダイオードを有する半導体装置。
  6. 前記高不純物濃度領域（８）は、基板水平方向において前記コンタクト領域（４）の長手方向に対する法線方向を前記低不純物濃度領域（７）の幅方向とすると、当該幅方向の中間位置に該高不純物濃度領域（８）のうち前記直線形状の部分が配置されていることを特徴とする請求項４に記載の横型ダイオードを有する半導体装置。
  7. 前記高不純物濃度領域（８）は、該直線形状の部分から垂直方向に部分的に伸ばされる部分を有し、この部分により、該高不純物濃度領域（８）の前記直線形状の部分が前記拡張領域（９）に接続されていることを特徴とする請求項６に記載の横型ダイオードを有する半導体装置。
  8. 前記第１半導体領域（２）のうち前記第１電極（１０）が形成される位置にはトレンチ（１０ａ）が形成されており、
    前記コンタクト領域（４）は、前記トレンチ（１０ａ）の内壁面に形成され、
    前記第１電極（１０）が前記トレンチ（１０ａ）内に形成されることで、該トレンチ（１０ａ）内において前記第１電極（１０）と前記コンタクト領域（４）とが電気的に接続されていることを特徴とする請求項１ないし７のいずれか１つに記載の横型ダイオードを有する半導体装置。
  9. 前記第１電極（１０）のうち、前記コンタクト領域（４）と接触する部分がバリアメタル（１０ｂ）で構成されていると共に、
    前記第２電極（１１）のうち、前記第２半導体領域（６）と接触する部分がバリアメタル（１１ｃ）で構成されていることを特徴とする請求項１ないし８のいずれか１つに記載の横型ダイオードを有する半導体装置。
  10. 前記第２半導体領域（６）のうち前記低不純物濃度領域（７）は、第２導電型不純物濃度が１．０×１０16ｃｍ-3以下とされることで前記第２電極（１１）がショットキー接触されており、前記高不純物濃度領域（８）は、第２導電型不純物濃度が１．０×１０19ｃｍ-3以上とされることで前記第２電極（１１）がオーミック接触されていることを特徴とする請求項１ないし９のいずれか１つに記載の横型ダイオードを有する半導体装置。
  11. 前記コンタクト領域（４）は、前記第１電極（１０）の下面の一部にのみ接触するように形成されていることを特徴とする請求項１ないし１０のいずれか１つに記載の横型ダイオードを有する半導体装置。
  12. 前記第１電極（１０）の下方には、前記コンタクト領域（４）に加えて第２導電型層（５０）が形成されており、前記第１電極（１０）は、前記コンタクト領域（４）と前記第２導電型層（５０）とに電気的に接続されていることを特徴とする請求項１１に記載の横型ダイオードを有する半導体装置。
JP2011118863A 2010-08-04 2011-05-27 横型ダイオードを有する半導体装置 Expired - Fee Related JP5434961B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011118863A JP5434961B2 (ja) 2010-08-04 2011-05-27 横型ダイオードを有する半導体装置
DE102011080351A DE102011080351A1 (de) 2010-08-04 2011-08-03 Halbleitereinrichtung mit einer lateralen Diode
US13/197,719 US8742534B2 (en) 2010-08-04 2011-08-03 Semiconductor device having lateral diode
CN201110226614.8A CN102376773B (zh) 2010-08-04 2011-08-04 具有横向二极管的半导体装置
US14/258,082 US20140225234A1 (en) 2010-08-04 2014-04-22 Semiconductor device having lateral diode

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010175464 2010-08-04
JP2010175464 2010-08-04
JP2011118863A JP5434961B2 (ja) 2010-08-04 2011-05-27 横型ダイオードを有する半導体装置

Publications (2)

Publication Number Publication Date
JP2012054532A JP2012054532A (ja) 2012-03-15
JP5434961B2 true JP5434961B2 (ja) 2014-03-05

Family

ID=45555528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011118863A Expired - Fee Related JP5434961B2 (ja) 2010-08-04 2011-05-27 横型ダイオードを有する半導体装置

Country Status (4)

Country Link
US (2) US8742534B2 (ja)
JP (1) JP5434961B2 (ja)
CN (1) CN102376773B (ja)
DE (1) DE102011080351A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190873A (ja) * 2011-03-09 2012-10-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP5739767B2 (ja) * 2011-08-23 2015-06-24 株式会社東芝 誘電体分離基板および半導体装置
US8709833B2 (en) * 2011-12-22 2014-04-29 International Business Machines Corporation Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations
US20140191319A1 (en) * 2013-01-04 2014-07-10 GlobalFoundries, Inc. Finfet compatible diode for esd protection
EP2757580A1 (en) * 2013-01-22 2014-07-23 Nxp B.V. Bipolar cmos dmos (bcd) processes
KR102016986B1 (ko) * 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
JP5865860B2 (ja) 2013-03-25 2016-02-17 株式会社東芝 半導体装置
US9006054B2 (en) 2013-06-13 2015-04-14 International Business Machines Corporation Lateral diode compatible with FinFET and method to fabricate same
JP6154292B2 (ja) 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
US9646964B2 (en) * 2015-07-23 2017-05-09 Vanguard International Semiconductor Corporation Semiconductor device
JP6789177B2 (ja) * 2017-06-02 2020-11-25 株式会社東芝 半導体装置
CN108511420B (zh) * 2018-05-09 2024-05-14 厦门元顺微电子技术有限公司 半导体结构和芯片
US10971632B2 (en) * 2019-06-24 2021-04-06 Semiconductor Components Industries, Llc High voltage diode on SOI substrate with trench-modified current path
TW202137333A (zh) * 2020-03-24 2021-10-01 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
US11876093B2 (en) * 2020-03-24 2024-01-16 Richtek Technology Corporation Power device including lateral insulated gate bipolar transistor (LIGBT) and manufacturing method thereof
TWI769790B (zh) * 2020-04-29 2022-07-01 台灣積體電路製造股份有限公司 半導體裝置及其形成方法
US12100754B2 (en) * 2020-04-29 2024-09-24 Taiwan Semiconductor Manufacturing Company Limited Semiconductor arrangement and method of making
CN115274862A (zh) * 2021-04-30 2022-11-01 无锡华润上华科技有限公司 二极管及其制造方法及半导体器件

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2878689B2 (ja) * 1988-07-04 1999-04-05 株式会社東芝 高耐圧半導体素子
US5438220A (en) 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5241210A (en) 1987-02-26 1993-08-31 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5294825A (en) 1987-02-26 1994-03-15 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5343067A (en) 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5592014A (en) 1987-02-26 1997-01-07 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP2788269B2 (ja) 1988-02-08 1998-08-20 株式会社東芝 半導体装置およびその製造方法
JP2940708B2 (ja) * 1990-10-25 1999-08-25 三洋電機株式会社 複合ダイオード
US5187113A (en) * 1991-05-17 1993-02-16 United Technologies Corporation Field oxide termination and gate oxide formation
US5418185A (en) * 1993-01-21 1995-05-23 Texas Instruments Incorporated Method of making schottky diode with guard ring
DE4405815A1 (de) * 1993-02-24 1994-08-25 Samsung Electronics Co Ltd Halbleitervorrichtung mit einer Anodenschicht, die durch selektive Diffusion ausgebildete Bereiche geringerer Konzentration aufweist
JPH0745841A (ja) * 1993-07-28 1995-02-14 Toyota Autom Loom Works Ltd 半導体装置の製造方法
JP4167313B2 (ja) 1997-03-18 2008-10-15 株式会社東芝 高耐圧電力用半導体装置
JP4157184B2 (ja) * 1998-02-18 2008-09-24 株式会社東芝 高耐圧半導体素子
JP3905981B2 (ja) * 1998-06-30 2007-04-18 株式会社東芝 高耐圧半導体装置
JP2002009303A (ja) * 2000-06-19 2002-01-11 Nippon Inter Electronics Corp 半導体装置
US7166904B2 (en) * 2004-02-03 2007-01-23 International Business Machines Corporation Structure and method for local resistor element in integrated circuit technology
JP2005347367A (ja) 2004-06-01 2005-12-15 Toyota Motor Corp 半導体装置とその製造方法
JP2006164997A (ja) 2004-12-02 2006-06-22 Toyota Motor Corp 半導体装置の製造方法
JP2006310790A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 半導体装置
JP5172654B2 (ja) * 2008-12-27 2013-03-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
CN102376773B (zh) 2014-06-18
CN102376773A (zh) 2012-03-14
US8742534B2 (en) 2014-06-03
JP2012054532A (ja) 2012-03-15
DE102011080351A1 (de) 2012-06-28
US20120032313A1 (en) 2012-02-09
US20140225234A1 (en) 2014-08-14

Similar Documents

Publication Publication Date Title
JP5434961B2 (ja) 横型ダイオードを有する半導体装置
JP6418340B2 (ja) 逆導通型絶縁ゲートバイポーラトランジスタの製造方法および逆導通型絶縁ゲートバイポーラトランジスタ
JP4456013B2 (ja) 半導体装置
JP5605073B2 (ja) 半導体装置
JP5636808B2 (ja) 半導体装置
JP5787853B2 (ja) 電力用半導体装置
JP5103830B2 (ja) 絶縁ゲート型半導体装置
TWI427792B (zh) Semiconductor device
JP5768395B2 (ja) 半導体装置およびその制御方法
JP5348276B2 (ja) 半導体装置
JP4683075B2 (ja) 炭化珪素半導体装置およびその製造方法
JP6127421B2 (ja) 半導体装置
US9825164B2 (en) Silicon carbide semiconductor device and manufacturing method for same
JP2019165206A (ja) 絶縁ゲート型半導体装置及びその製造方法
JP5687582B2 (ja) 半導体素子およびその製造方法
JP2011044508A (ja) 電力用半導体装置
JP2010147381A (ja) 半導体装置の製造方法
JP2011243919A (ja) 半導体装置およびその製造方法
JP7068994B2 (ja) 半導体装置
JP5741069B2 (ja) 半導体装置
JP6052413B2 (ja) 半導体装置
WO2006112291A1 (ja) 半導体装置
JP2004221370A (ja) 半導体装置
JP2009038214A (ja) 半導体装置
JP6368105B2 (ja) トレンチ型ｍｏｓｆｅｔ半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120531

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131125

R151 Written notification of patent or utility model registration

Ref document number: 5434961

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees