JP2006164997A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006164997A JP2006164997A JP2004349296A JP2004349296A JP2006164997A JP 2006164997 A JP2006164997 A JP 2006164997A JP 2004349296 A JP2004349296 A JP 2004349296A JP 2004349296 A JP2004349296 A JP 2004349296A JP 2006164997 A JP2006164997 A JP 2006164997A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- photoresist film
- region
- semiconductor substrate
- ion implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Thyristors (AREA)
- Element Separation (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を、一種類の遮光部材を用いて製造する。
【解決手段】 先の露光工程と後の露光工程において、オーバー露光及び／又はアンダー露光等の現象を生じさせることによって、一種類の遮光部材で複数の露光パターンを実現する。この現象を利用することによって、先の露光工程のときに形成されたトレンチを画定する側壁に対して、イオン注入領域を選択的に形成することができる。
【選択図】 なし
【解決手段】 先の露光工程と後の露光工程において、オーバー露光及び／又はアンダー露光等の現象を生じさせることによって、一種類の遮光部材で複数の露光パターンを実現する。この現象を利用することによって、先の露光工程のときに形成されたトレンチを画定する側壁に対して、イオン注入領域を選択的に形成することができる。
【選択図】 なし
Description
本発明は、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置の製造方法に関する。
高電圧電力をスイッチングする半導体スイッチング素子が形成されている高電位回路領域と、その半導体スイッチング素子のオン／オフを切換えるために低電位で作動する制御回路が形成されている低電位回路領域と、両者間を接続する回路（例えばレベルシフト回路）が形成されているインターフェイス回路領域を、一つの半導体基板に形成することがある。この場合、高電位回路領域を一巡するトレンチと、インターフェイス回路領域を一巡するトレンチを形成し、それらのトレンチに絶縁体を充填することによって、高電位回路領域とインターフェイス回路領域を絶縁分離し、インターフェイス回路領域と低電位回路領域を絶縁分離する構造が採用されることがある。
インターフェイス回路の一つにレベルシフト回路が知られており、横型の半導体スイッチング素子等によってレベルシフト回路を構成することが多い。すなわち、インターフェイス回路領域を一巡するトレンチによって周囲から絶縁分離されている島状の領域内に横型の半導体スイッチング素子を形成することがある。
この種の半導体装置の一例が特許文献１に記載されている。
特開平７−７８８３３号公報
インターフェイス回路の一つにレベルシフト回路が知られており、横型の半導体スイッチング素子等によってレベルシフト回路を構成することが多い。すなわち、インターフェイス回路領域を一巡するトレンチによって周囲から絶縁分離されている島状の領域内に横型の半導体スイッチング素子を形成することがある。
この種の半導体装置の一例が特許文献１に記載されている。
図３２に、特許文献１に記載されているインターフェイス回路の要部断面図を模式的に示す。
ｎ−型のドリフト領域５２６を貫通してｐ＋型半導体層５２２に達するとともに、インターフェイス回路領域５７３を一巡する絶縁分離用トレンチ５３２、５３４が形成されている。右側の絶縁分離用トレンチ５３４は、低電位回路領域５２７とインターフェイス回路領域５７３を絶縁分離する。左側の絶縁分離用トレンチ５３２は、高電位回路領域５２８とインターフェイス回路領域５７３を絶縁分離する。左側の絶縁分離用トレンチ５３２は、高電位回路領域５２８を一巡するトレンチの一部でもある。
島状のドリフト領域５２６とｐ＋型半導体層５２２の間に、ｎ＋型の埋込み半導体領域５２３が形成されている。ドリフト領域５２６の表面側には、ｎ＋型のコレクタ領域５７２と、ｐ型のベース領域５７４が形成されている。ベース領域５７４内には、ｐ＋型のベースコンタクト領域５７６と、ｎ＋型のエミッタ領域５７８が形成されている。コレクタ領域５７２はコレクタ電極Cと電気的に接触しており、ベースコンタクト領域５７６はベース電極Bと電気的に接触しており、エミッタ領域５７８はエミッタ電極Eと電気的に接触している。以上によって、横型のバイポーラトランジスタが構成されている。コレクタ電極Cは、図示しない導体を介して高電位回路領域５２８の半導体スイッチング素子群に接続され、エミッタ電極Eは、図示しない導体を介して低電位回路領域５２７の制御回路に接続されている。
ｎ−型のドリフト領域５２６を貫通してｐ＋型半導体層５２２に達するとともに、インターフェイス回路領域５７３を一巡する絶縁分離用トレンチ５３２、５３４が形成されている。右側の絶縁分離用トレンチ５３４は、低電位回路領域５２７とインターフェイス回路領域５７３を絶縁分離する。左側の絶縁分離用トレンチ５３２は、高電位回路領域５２８とインターフェイス回路領域５７３を絶縁分離する。左側の絶縁分離用トレンチ５３２は、高電位回路領域５２８を一巡するトレンチの一部でもある。
島状のドリフト領域５２６とｐ＋型半導体層５２２の間に、ｎ＋型の埋込み半導体領域５２３が形成されている。ドリフト領域５２６の表面側には、ｎ＋型のコレクタ領域５７２と、ｐ型のベース領域５７４が形成されている。ベース領域５７４内には、ｐ＋型のベースコンタクト領域５７６と、ｎ＋型のエミッタ領域５７８が形成されている。コレクタ領域５７２はコレクタ電極Cと電気的に接触しており、ベースコンタクト領域５７６はベース電極Bと電気的に接触しており、エミッタ領域５７８はエミッタ電極Eと電気的に接触している。以上によって、横型のバイポーラトランジスタが構成されている。コレクタ電極Cは、図示しない導体を介して高電位回路領域５２８の半導体スイッチング素子群に接続され、エミッタ電極Eは、図示しない導体を介して低電位回路領域５２７の制御回路に接続されている。
左側の絶縁分離用トレンチ５３２を画定する側壁、即ち、絶縁分離用トレンチ５３２に露出するドリフト領域５２６には、コレクタ領域５７２から埋込み半導体領域５２３に至るｎ＋型のコレクタ拡散領域５５２（イオン注入領域の一例）が形成されている。コレクタ拡散領域５５２は、コレクタ領域５７２と埋込み半導体領域５２３を同電位に維持するためのものである。これにより、半導体装置がオンしたときに、埋込み半導体領域５２３を利用してドリフト領域５２６内の広い範囲に電流を流すことができ、バイポーラトランジスタの飽和電圧を低減することができる。
右側の絶縁分離用トレンチ５３４を画定する側壁にはイオン注入領域が形成されていない。この部分にまでイオン注入領域が形成されていると、バイポーラトランジスタの耐圧が低下する等の悪影響が生じる。
図３２に示す半導体装置は、インターフェイス回路領域５７３を一巡する絶縁分離用トレンチ５３２、５３４のうち、左側の絶縁分離用トレンチ５３２を画定する側壁にのみイオン注入領域が形成されており、右側の絶縁分離用トレンチ５３４を画定する側壁にはイオン注入領域が形成されていない半導体装置であることがわかる。
右側の絶縁分離用トレンチ５３４を画定する側壁にはイオン注入領域が形成されていない。この部分にまでイオン注入領域が形成されていると、バイポーラトランジスタの耐圧が低下する等の悪影響が生じる。
図３２に示す半導体装置は、インターフェイス回路領域５７３を一巡する絶縁分離用トレンチ５３２、５３４のうち、左側の絶縁分離用トレンチ５３２を画定する側壁にのみイオン注入領域が形成されており、右側の絶縁分離用トレンチ５３４を画定する側壁にはイオン注入領域が形成されていない半導体装置であることがわかる。
トレンチを画定する側壁の一部にのみイオン注入領域を必要とし、残部の側壁にはイオン注入領域を必要としない（あるいはあってはいけない）半導体装置の例は、図３２の場合に限られない。
例えば、半導体層(上記の例ではインターフェイス回路領域５７３)の表面側の半導体領域(上記の例ではコレクタ領域５７２)と、裏面側の半導体領域(上記の例では埋込み半導体領域５２３)を同電位に維持する技術は、バイポーラトランジスタに限らず、例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、ダイオード、サイリスタ等の各種の半導体装置でも利用される。また、埋込み半導体領域５２３に代えてSOI（Silicon On Insulator）基板が利用される場合でも、表面側半導体領域とSOI基板の埋込み絶縁層を接触させることによって、半導体装置がオフしたときに、埋込み絶縁層と半導体層の界面から半導体層内の広範囲に空乏層を伸ばすことができ、半導体装置の高耐圧化を図ることができる。半導体装置によっては、トレンチを画定する側壁の一部にのみイオンを注入して格子欠陥を形成することが必要とされることがある。あるいは、トレンチを画定する側壁の一部にのみイオンを注入してキャリアキラー領域を形成することが必要とされることもある。即ち、様々な半導体装置において、トレンチを画定する側壁の一部にのみイオン注入領域が形成する技術が必要とされている。
例えば、半導体層(上記の例ではインターフェイス回路領域５７３)の表面側の半導体領域(上記の例ではコレクタ領域５７２)と、裏面側の半導体領域(上記の例では埋込み半導体領域５２３)を同電位に維持する技術は、バイポーラトランジスタに限らず、例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、ダイオード、サイリスタ等の各種の半導体装置でも利用される。また、埋込み半導体領域５２３に代えてSOI（Silicon On Insulator）基板が利用される場合でも、表面側半導体領域とSOI基板の埋込み絶縁層を接触させることによって、半導体装置がオフしたときに、埋込み絶縁層と半導体層の界面から半導体層内の広範囲に空乏層を伸ばすことができ、半導体装置の高耐圧化を図ることができる。半導体装置によっては、トレンチを画定する側壁の一部にのみイオンを注入して格子欠陥を形成することが必要とされることがある。あるいは、トレンチを画定する側壁の一部にのみイオンを注入してキャリアキラー領域を形成することが必要とされることもある。即ち、様々な半導体装置において、トレンチを画定する側壁の一部にのみイオン注入領域が形成する技術が必要とされている。
図３２に例示した半導体装置、即ち、トレンチを画定する側壁の一部にのみイオン注入領域を形成する必要がある半導体装置を製造するために、種々の手法が開発されている。特許文献１では、左側のトレンチ５３２を画定する側壁にコレクタ拡散領域５５２を形成するのに先立って、右側のトレンチ５３４を画定する側壁に、例えばシリコン酸化膜等のコーティング材を予め形成しておくことによって、右側のトレンチ５３４を画定する側壁にイオンが注入されることを禁止する処理を実施する。具体的には、左右のトレンチ５３２、５３４を画定する側壁をコーティング材で被覆した後に、レチクルガラスマスクを用いて、左側のトレンチ５３２内のコーティング材を選択的に除去する工程を実施する。
しかしながら、この製造方法を採用すると、半導体基板にトレンチ５３２、５３４を形成する際に使用する第１のレチクルガラスマスクと、トレンチ５３２からはコーティング材を除去する一方トレンチ５３４からはコーティング材を除去しないように選択するための第２のレチクルガラスマスクを作成する必要がある。レチクルガラスマスクは高価であることから、特許文献１の製造技術では、製造コストが増大するという問題がある。
本発明では、トレンチ形成用の一種類の遮光部材だけで、トレンチを画定する側壁の一部にのみイオン注入領域が形成されており、残部にはイオン注入領域が形成されていない半導体装置を製造することができる方法を提供する。
しかしながら、この製造方法を採用すると、半導体基板にトレンチ５３２、５３４を形成する際に使用する第１のレチクルガラスマスクと、トレンチ５３２からはコーティング材を除去する一方トレンチ５３４からはコーティング材を除去しないように選択するための第２のレチクルガラスマスクを作成する必要がある。レチクルガラスマスクは高価であることから、特許文献１の製造技術では、製造コストが増大するという問題がある。
本発明では、トレンチ形成用の一種類の遮光部材だけで、トレンチを画定する側壁の一部にのみイオン注入領域が形成されており、残部にはイオン注入領域が形成されていない半導体装置を製造することができる方法を提供する。
本発明は、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法に関するものであり、主要部を同じくする複数の製造方法を提案する。いずれの製造方法でも、トレンチ形成用の一種類の遮光部材さえ用意すればよく、イオン注入領域を形成する部分とイオン注入領域を形成しない部分を作り分けるための遮光部材を必要としない。なおここでいう遮光部材の枚数は、遮光パターンの数をいう。遮光パターンを異にする新たな遮光部材を用意するのには費用がかかるのに対し、同一遮光パターンの遮光部材を複数枚用意するのは安価で済み、実質的には一枚の遮光部材を用意するのと大差ないからである。
本発明の一つの製造方法は、半導体基板の表面に第１フォトレジスト膜を形成する工程と、イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されているのに対しイオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている遮光部材を通して第１フォトレジスト膜を過少または過剰に露光することによって幅広のパターンに沿って第１フォトレジスト膜を除去する工程と、その除去工程で第１フォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、トレンチを画定する側壁が露出する角度からイオンを注入する工程と、半導体基板の表面に第２フォトレジスト膜を形成する工程と、前記した露光工程で利用した遮光部材と同一のパターンの遮光部材を通して第２フォトレジスト膜を露光することによって幅広と幅狭のパターンに沿って第２フォトレジスト膜を除去する工程と、その除去工程で第２フォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程を備えている。ここでいう半導体基板の表面には絶縁層や保護層が形成されていることがある。
フォトレジスト膜は、ポジ型あるいはネガ型のいずれであってもよい。フォトレジスト膜がポジ型であれば、遮光部材にトレンチに対応する透光パターンを用意し、最初の露光工程では過少に露光する。フォトレジスト膜がネガ型であれば、遮光部材にトレンチに対応する遮光パターンを用意し、最初の露光工程では過大に露光する。
ポジ型のフォトレジスト膜を過少に露光すると、光量が不足するために、遮光部材の透光パターンの幅よりも幅が狭い範囲でしかフォトレジスト膜は化学反応しない。ポジ型のフォトレジスト膜では、化学反応したフォトレジスト膜が除去されるので、過少に露光すると、透光パターンの幅が広い部分ではフォトレジスト膜が除去されるのに対し、透光パターンの幅が狭い部分ではフォトレジスト膜が除去されない。この現象を活用することによって、幅広の透光パターンではフォトレジスト膜を除去する一方、幅狭の透光パターンではフォトレジスト膜が除去されない結果を得ることができる。
ネガ型のフォトレジスト膜を過大に露光すると、光量が過剰なために、遮光部材の遮光パターンの幅よりも幅が狭い範囲しか未露光の状態に維持できない。ネガ型のフォトレジスト膜では、未露光に維持されたフォトレジスト膜が除去されるので、過大に露光すると、遮光パターンの幅が広い部分ではフォトレジスト膜が除去されるのに対し、透光パターンの幅が狭い部分ではフォトレジスト膜が除去されない。この現象を活用することによって、幅広の遮光パターンではフォトレジスト膜を除去する一方、幅狭の遮光パターンではフォトレジスト膜が除去されない結果を得ることができる。
ポジ型であれネガ型であれ、フォトレジスト膜に予定されている光量で露光すれば、遮光部材のパターンがフォトレジスト膜に転写される。適正光量で露光することによって、幅広パターンと幅狭パターンの双方においてフォトレジスト膜を除去することもできる。
なお、下記の明細書ではポジ型のフォトレジスト膜を利用する場合の作用効果を説明するが、ネガ型であっても同様の作用効果を得られることは同業者であれば容易に理解することができるであろう。
フォトレジスト膜は、ポジ型あるいはネガ型のいずれであってもよい。フォトレジスト膜がポジ型であれば、遮光部材にトレンチに対応する透光パターンを用意し、最初の露光工程では過少に露光する。フォトレジスト膜がネガ型であれば、遮光部材にトレンチに対応する遮光パターンを用意し、最初の露光工程では過大に露光する。
ポジ型のフォトレジスト膜を過少に露光すると、光量が不足するために、遮光部材の透光パターンの幅よりも幅が狭い範囲でしかフォトレジスト膜は化学反応しない。ポジ型のフォトレジスト膜では、化学反応したフォトレジスト膜が除去されるので、過少に露光すると、透光パターンの幅が広い部分ではフォトレジスト膜が除去されるのに対し、透光パターンの幅が狭い部分ではフォトレジスト膜が除去されない。この現象を活用することによって、幅広の透光パターンではフォトレジスト膜を除去する一方、幅狭の透光パターンではフォトレジスト膜が除去されない結果を得ることができる。
ネガ型のフォトレジスト膜を過大に露光すると、光量が過剰なために、遮光部材の遮光パターンの幅よりも幅が狭い範囲しか未露光の状態に維持できない。ネガ型のフォトレジスト膜では、未露光に維持されたフォトレジスト膜が除去されるので、過大に露光すると、遮光パターンの幅が広い部分ではフォトレジスト膜が除去されるのに対し、透光パターンの幅が狭い部分ではフォトレジスト膜が除去されない。この現象を活用することによって、幅広の遮光パターンではフォトレジスト膜を除去する一方、幅狭の遮光パターンではフォトレジスト膜が除去されない結果を得ることができる。
ポジ型であれネガ型であれ、フォトレジスト膜に予定されている光量で露光すれば、遮光部材のパターンがフォトレジスト膜に転写される。適正光量で露光することによって、幅広パターンと幅狭パターンの双方においてフォトレジスト膜を除去することもできる。
なお、下記の明細書ではポジ型のフォトレジスト膜を利用する場合の作用効果を説明するが、ネガ型であっても同様の作用効果を得られることは同業者であれば容易に理解することができるであろう。
上記の製造方法では、最初の露光工程において、ポジ型の場合には過少に露光し、ネガ型の場合には過大に露光する。この結果、幅広のパターンが形成されている部分ではフォトレジスト膜が除去される一方、幅狭のパターンが形成されている部分ではフォトレジスト膜が除去されない結果を得ることができる。
この結果、幅広パターン部でのみ半導体基板の表面を露出させることができる。この状態で異方性エッチングすることから、幅広パターン部でのみトレンチを形成することができる。
上記の製造方法では、この段階で形成されたトレンチ、即ち、幅広パターン部にのみ形成されたトレンチを画定する側壁にイオンを注入してイオン注入領域を形成する。
次に実施する後の露光工程では、最初の露光工程で利用した遮光部材と同一のパターンの遮光部材を利用する。別パターンの遮光部材を必要としない。２度目の露光工程では、ポジ型の場合には最初の露光工程より多い光量、例えば適正光量または過剰光量で露光する。ネガ型の場合には最初の露光工程より少ない光量、例えば適正光量または過少光量で露光する。これによって、最初の露光工程では転写されなかった幅狭なパターンまでもが第２フォトレジスト膜に転写され、幅狭パターン部でも第２フォトレジスト膜が除去され、半導体基板表面が露出する。この状態で異方性エッチングしてトレンチを形成する。幅狭なパターンに対応するトレンチが形成される。幅狭なパターンに対応して後で形成されるトレンチを画定する側壁にはイオンが注入されていない。幅狭なパターンに対応するトレンチを後で形成する際に、幅広なパターンに対応して先で形成しておいたトレンチを画定する側壁に形成されているイオン注入領域の一部が削除されることになるが、イオン注入領域の少なくとも一部は残存する。イオン注入領域が残存するように、後の露光工程の光量を調整しておけばよい。
以上の工程を経ることによって、最初の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されている一方において、後の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を製造することができる。１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる。
この結果、幅広パターン部でのみ半導体基板の表面を露出させることができる。この状態で異方性エッチングすることから、幅広パターン部でのみトレンチを形成することができる。
上記の製造方法では、この段階で形成されたトレンチ、即ち、幅広パターン部にのみ形成されたトレンチを画定する側壁にイオンを注入してイオン注入領域を形成する。
次に実施する後の露光工程では、最初の露光工程で利用した遮光部材と同一のパターンの遮光部材を利用する。別パターンの遮光部材を必要としない。２度目の露光工程では、ポジ型の場合には最初の露光工程より多い光量、例えば適正光量または過剰光量で露光する。ネガ型の場合には最初の露光工程より少ない光量、例えば適正光量または過少光量で露光する。これによって、最初の露光工程では転写されなかった幅狭なパターンまでもが第２フォトレジスト膜に転写され、幅狭パターン部でも第２フォトレジスト膜が除去され、半導体基板表面が露出する。この状態で異方性エッチングしてトレンチを形成する。幅狭なパターンに対応するトレンチが形成される。幅狭なパターンに対応して後で形成されるトレンチを画定する側壁にはイオンが注入されていない。幅狭なパターンに対応するトレンチを後で形成する際に、幅広なパターンに対応して先で形成しておいたトレンチを画定する側壁に形成されているイオン注入領域の一部が削除されることになるが、イオン注入領域の少なくとも一部は残存する。イオン注入領域が残存するように、後の露光工程の光量を調整しておけばよい。
以上の工程を経ることによって、最初の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されている一方において、後の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を製造することができる。１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる。
本発明の他の製造方法は、半導体基板の表面に第１フォトレジスト膜を形成する工程と、イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されているのに対しイオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている遮光部材を通して第１フォトレジスト膜を露光することによって幅広と幅狭のパターンに沿って第１フォトレジスト膜を除去する工程と、第１フォトレジスト膜の表面に第１フォトレジスト膜と反応して硬化する硬化前の物質を塗布する工程と、未硬化物質を除去することによって幅広に第１フォトレジスト膜が除去された部分において半導体基板の表面を露出させる工程と、露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、トレンチを画定する側壁が露出する角度からイオンを注入する工程と、半導体基板の表面に第２フォトレジスト膜を形成する工程と、前記した露光工程で利用した遮光部材と同一のパターンの遮光部材を通して第２フォトレジスト膜を露光することによって幅広と幅狭のパターンに沿って第２フォトレジスト膜を除去する工程と、その除去工程で第２フォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程を備えている。フォトレジスト膜は、ポジ型あるいはネガ型のいずれであってもよい。
上記の半導体装置の製造方法では、最初の露光工程の結果、第１フォトレジスト膜が幅広に除去される部分と幅狭に除去される部分が作り分けられる。この状態で第１フォトレジスト膜と反応して硬化する物質が塗布される。第１フォトレジスト膜が幅狭に除去された部分では、塗布された物質の全部が第１フォトレジスト膜と反応して硬化する。一方、第１フォトレジスト膜が幅広に除去された部分では、除去領域の中心側に塗布された物質が第１フォトレジスト膜から遠く隔たっており、第１フォトレジスト膜と反応しないで未硬化の状態に残される。未反応で未硬化の物質を除去すると、幅広パターン部では半導体基板の表面が露出し、幅狭パターン部では半導体基板の表面が露出しない状態を得ることができる。幅狭パターン部では、幅狭に第１フォトレジスト膜が除去された部分が硬化物質で充填されているために半導体基板の表面が露出しない状態を得ることができる。
本製造方法では、この状態で異方性エッチングすることから、幅広パターン部でのみトレンチを形成することができる。その状態でイオン注入することから、幅広パターン部でのみ形成されたトレンチを画定する側壁にイオンを注入することができる。
次に実施する後の露光工程では、最初の露光工程で利用した遮光部材と同一のパターンの遮光部材を利用する。別パターンの遮光部材を必要としない。２度目の露光工程を実施すると、幅広パターンと幅狭パターンの双方において第２フォトレジスト膜が除去される。この状態で異方性エッチングすることから、幅狭パターン部にもトレンチが形成される。イオン注入工程を実施した後に、幅狭パターンに沿ったトレンチを形成することができる。
なお、幅狭パターンに沿ったトレンチの形成段階では、幅広パターンに沿ったトレンチがすでに形成されている。異方性エッチングすると、先に形成しておいたイオン注入領域がエッチングされることはない。なおイオン注入領域が残存する限り、イオン注入領域の一部がエッチングされてもかまわない。
以上の工程を経ることによって、最初の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されている一方において、後の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を製造することができる。１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる
本製造方法では、この状態で異方性エッチングすることから、幅広パターン部でのみトレンチを形成することができる。その状態でイオン注入することから、幅広パターン部でのみ形成されたトレンチを画定する側壁にイオンを注入することができる。
次に実施する後の露光工程では、最初の露光工程で利用した遮光部材と同一のパターンの遮光部材を利用する。別パターンの遮光部材を必要としない。２度目の露光工程を実施すると、幅広パターンと幅狭パターンの双方において第２フォトレジスト膜が除去される。この状態で異方性エッチングすることから、幅狭パターン部にもトレンチが形成される。イオン注入工程を実施した後に、幅狭パターンに沿ったトレンチを形成することができる。
なお、幅狭パターンに沿ったトレンチの形成段階では、幅広パターンに沿ったトレンチがすでに形成されている。異方性エッチングすると、先に形成しておいたイオン注入領域がエッチングされることはない。なおイオン注入領域が残存する限り、イオン注入領域の一部がエッチングされてもかまわない。
以上の工程を経ることによって、最初の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されている一方において、後の露光工程によって形成されたトレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を製造することができる。１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる
本発明のさらに別の製造方法は、半導体基板の表面にフォトレジスト膜を形成する工程と、イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されているのに対しイオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている遮光部材を通してフォトレジスト膜を露光することによって幅広と幅狭のパターンに沿ってフォトレジスト膜を除去する工程と、その除去工程でフォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、その後に熱酸化することによって幅狭トレンチ内を酸化領域で充填するとともに幅広トレンチ内には空隙を残す工程と、エッチバックすることによって幅狭トレンチ内では酸化領域を残存させるとともに幅広トレンチ内の酸化領域を除去する工程と、トレンチを画定する側壁が露出する角度からイオンを注入する工程を備えている。フォトレジスト膜は、ポジ型あるいはネガ型のいずれであってもよい。
この半導体装置の製造方法は、熱酸化することによって幅狭トレンチ内を酸化領域で充填することと、エッチバックすることによって幅広トレンチから酸化領域を除去することを特徴とする。エッチバックのために、例えばウェットエッチングの処理方法を好適に採用することができる。
熱酸化して得られる酸化領域は厚みが膨張する。幅狭トレンチと幅広トレンチが存在する状態で熱酸化すると、膨張した酸化領域によって幅狭トレンチが塞がれ、幅広トレンチ内には空隙が残った状態を得ることができる。この状態でエッチバックすると、空隙が残っている幅広トレンチでは酸化領域が除去されてトレンチを画定する側壁にイオン注入可能な状態が得られる一方、酸化領域によって塞がれている幅狭トレンチでは酸化領域が除去されず、トレンチを画定する側壁にイオンを注入することができない状態が得られる。本方法ではこの状態でイオン注入することから、幅広トレンチを画定する側壁にはイオン注入領域が形成される一方、幅狭トレンチを画定する側壁にはイオン注入領域が形成されていない状態を得ることができる。
本方法によると、幅広トレンチを画定する側壁にはイオン注入領域が形成されている一方において、幅狭トレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を製造することができる。１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる
熱酸化して得られる酸化領域は厚みが膨張する。幅狭トレンチと幅広トレンチが存在する状態で熱酸化すると、膨張した酸化領域によって幅狭トレンチが塞がれ、幅広トレンチ内には空隙が残った状態を得ることができる。この状態でエッチバックすると、空隙が残っている幅広トレンチでは酸化領域が除去されてトレンチを画定する側壁にイオン注入可能な状態が得られる一方、酸化領域によって塞がれている幅狭トレンチでは酸化領域が除去されず、トレンチを画定する側壁にイオンを注入することができない状態が得られる。本方法ではこの状態でイオン注入することから、幅広トレンチを画定する側壁にはイオン注入領域が形成される一方、幅狭トレンチを画定する側壁にはイオン注入領域が形成されていない状態を得ることができる。
本方法によると、幅広トレンチを画定する側壁にはイオン注入領域が形成されている一方において、幅狭トレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を製造することができる。１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる
本発明のさらに別の製造方法は、半導体基板の表面に遮蔽層を形成する工程と、遮蔽層の表面にフォトレジスト膜を形成する工程と、イオン注入領域を形成するトレンチに対応して連続して伸びるパターンが形成されているのに対しイオン注入領域を形成しないトレンチに対応して微細なパターンが分散配置されている遮光部材を通してフォトレジスト膜を露光することによって連続して伸びるパターンと分散配置されているパターンに従ってフォトレジスト膜を除去する工程と、その除去工程でフォトレジスト膜が除去されることによって露出した遮蔽層の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、連続して伸びるトレンチでは半導体基板の側壁が露出するとともに分散配置されているトレンチでは半導体基板の側壁が遮蔽される角度からイオンを注入する工程を備えている。上記の遮蔽層は、注入されるイオンを遮蔽するものであり、例えば酸化シリコン層等を利用することができる。
上記の製造方法の一つの特徴は、イオン注入領域を形成するトレンチに対応して連続して伸びるパターン（ポジ型の場合には透光パターンであり、ネガ型の場合には遮光パターン）が形成されているのに対し、イオン注入領域を形成しないトレンチに対応して微細なパターンが分散配置されている遮光部材を利用することである。
上記の遮光部材を利用することによって、側壁にイオン注入領域を形成するトレンチは連続して伸びる形状に形成され、側壁にイオン注入領域を形成しないトレンチはその断面が微細なものとなる。側壁にイオン注入領域を形成しないトレンチでは、細い井戸状のトレンチが分散して形成されたトレンチ群となる。
半導体基板の表面に一定の厚みを持つ遮蔽層が形成されており、トレンチの開口幅が異なっていると、イオンを斜め方向から注入するときに、幅広トレンチではイオン注入方向に対して側壁が露出されるのに対し、微細なトレンチではイオン注入方向に対して側壁が遮蔽される角度範囲が存在する。この角度範囲を利用すると、連続して伸びるトレンチを画定する側壁にはイオン注入領域が形成され、分散配置されているトレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を得ることができる。
イオンを斜めに注入する工程では、半導体基板を回転させながら注入してもよく、あるいは、平面視したときのトレンチの長手方向とイオン注入方向の関係を固定しておいてもよい。半導体層を回転させながらイオンを注入する場合でも、微細トレンチが分散して形成されているので、イオン注入方向に対して微細トレンチの見かけ上の幅が所定以上に大きくなることもない。微細トレンチを画定する側壁にイオン注入領域が形成されてしまう事態を確実に防止することができる。
上記の製造方法を採用すると、１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して連続して伸びるパターンが形成されており、イオン注入領域を形成しないトレンチに対応して微細なパターンが分散配置されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる。
熱処理をすると、分散して形成される微細トレンチの側壁に熱酸化膜が形成され、隣接する微細トレンチの側壁に形成される熱酸化膜同士が連続することになる。熱酸化膜によって取囲んで周囲から絶縁分離することができる。
上記の遮光部材を利用することによって、側壁にイオン注入領域を形成するトレンチは連続して伸びる形状に形成され、側壁にイオン注入領域を形成しないトレンチはその断面が微細なものとなる。側壁にイオン注入領域を形成しないトレンチでは、細い井戸状のトレンチが分散して形成されたトレンチ群となる。
半導体基板の表面に一定の厚みを持つ遮蔽層が形成されており、トレンチの開口幅が異なっていると、イオンを斜め方向から注入するときに、幅広トレンチではイオン注入方向に対して側壁が露出されるのに対し、微細なトレンチではイオン注入方向に対して側壁が遮蔽される角度範囲が存在する。この角度範囲を利用すると、連続して伸びるトレンチを画定する側壁にはイオン注入領域が形成され、分散配置されているトレンチを画定する側壁にはイオン注入領域が形成されない半導体装置を得ることができる。
イオンを斜めに注入する工程では、半導体基板を回転させながら注入してもよく、あるいは、平面視したときのトレンチの長手方向とイオン注入方向の関係を固定しておいてもよい。半導体層を回転させながらイオンを注入する場合でも、微細トレンチが分散して形成されているので、イオン注入方向に対して微細トレンチの見かけ上の幅が所定以上に大きくなることもない。微細トレンチを画定する側壁にイオン注入領域が形成されてしまう事態を確実に防止することができる。
上記の製造方法を採用すると、１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。イオン注入領域を形成するトレンチに対応して連続して伸びるパターンが形成されており、イオン注入領域を形成しないトレンチに対応して微細なパターンが分散配置されている１種類の遮光部材を用意しておけばよい。
なお、上記工程を実施した後に、必要に応じて熱処理工程を実施してよい。熱処理工程を実施すると、注入されたイオンを拡散させることができるので、不純物が拡散した半導体領域を得ることができる。
熱処理をすると、分散して形成される微細トレンチの側壁に熱酸化膜が形成され、隣接する微細トレンチの側壁に形成される熱酸化膜同士が連続することになる。熱酸化膜によって取囲んで周囲から絶縁分離することができる。
半導体基板の表面に立てた法線とイオン注入方向の成す角をθとし、イオン注入方向を半導体基板の表面に正射影した射影線とトレンチの長手方向の成す角をφとし、トレンチの深さをＤtrenchとし、遮蔽層の厚みをＴmaskとし、連続トレンチの幅をＷwideとし、分散して形成されるトレンチの径をＷnarrowとしたときに、
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることが好ましい。
平面視したときに、イオン注入方向とトレンチの長手方向が直交している場合には、φ＝90°であり、cos(90°-φ)＝１であるので、上記式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow＜Ｔmask/tan(90°−θ)
と単純化される。
なお、上記の各記号は、後述する実施例で用いられる記号と一致している。後述する実施例を参照すると上記式を理解する助けとなるであろう。
前者の式は連続トレンチを画定する側壁の底部まで、イオン注入方向に露出される関係を示している。具体的には、前者の式の左辺は、注入イオンに対する連続トレンチの見かけ上の幅であり、右辺はトレンチの底部にまでイオンが届くために必要な最小のトレンチ幅を示している。したがって、前者の式の関係を満たしていると、連続トレンチの底部にまでイオンを注入することができる。後者の式は、微細トレンチを画定する半導体の側壁が、遮蔽層によってイオン注入方向から遮蔽される関係を示している。具体的には、後者の式の左辺は、注入イオンに対する微細トレンチの見かけ上の径であり、右辺は注入イオンが遮蔽層よりも深くまでは到達しない微細トレンチの径を示している。したがって、後者の式の関係を満たしていると、注入イオンは遮蔽層によって遮蔽され、微細トレンチを画定する半導体層の側壁まで届くことができない。上記式の両者を満たす角度範囲で斜めイオン注入を実施すると、イオン注入領域の作り分けを正確に実施することができる。
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることが好ましい。
平面視したときに、イオン注入方向とトレンチの長手方向が直交している場合には、φ＝90°であり、cos(90°-φ)＝１であるので、上記式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow＜Ｔmask/tan(90°−θ)
と単純化される。
なお、上記の各記号は、後述する実施例で用いられる記号と一致している。後述する実施例を参照すると上記式を理解する助けとなるであろう。
前者の式は連続トレンチを画定する側壁の底部まで、イオン注入方向に露出される関係を示している。具体的には、前者の式の左辺は、注入イオンに対する連続トレンチの見かけ上の幅であり、右辺はトレンチの底部にまでイオンが届くために必要な最小のトレンチ幅を示している。したがって、前者の式の関係を満たしていると、連続トレンチの底部にまでイオンを注入することができる。後者の式は、微細トレンチを画定する半導体の側壁が、遮蔽層によってイオン注入方向から遮蔽される関係を示している。具体的には、後者の式の左辺は、注入イオンに対する微細トレンチの見かけ上の径であり、右辺は注入イオンが遮蔽層よりも深くまでは到達しない微細トレンチの径を示している。したがって、後者の式の関係を満たしていると、注入イオンは遮蔽層によって遮蔽され、微細トレンチを画定する半導体層の側壁まで届くことができない。上記式の両者を満たす角度範囲で斜めイオン注入を実施すると、イオン注入領域の作り分けを正確に実施することができる。
本発明によると、１種類の遮光部材を利用して、トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造することができる。パターンを異にする２種類以上の遮光部材を用意する必要がなく、半導体装置の製造コストを低減することができる。
最初に実施例の主要な特徴を列記する。
（形態１） 第１製造方法において、ポジ型の第１フォトレジスト膜とポジ型の第２フォトレジスト膜を用いる。
（形態２） 形態１において、最初の露光工程ではアンダー露光に調整し、後の露光工程では適正またはオーバー露光に調整する。
（形態３） 形態２において、後の露光工程ではオーバー露光に調整する。
（形態４） 形態１において、後の露光工程後に実施するトレンチ形成工程によっては、イオン注入領域が除去されない。
（形態５） 第２製造方法において、反応物質は水溶性である。
（形態６） 第３製造方法において、エッチバックにはウェットエッチング等が好適である。
（形態７） 第４製造方法において、微細トレンチを角柱状あるいは円柱状に形成する。円柱の場合、あらゆるイオン注入角度に対して見かけ上の開口幅が変化しないので、より好ましい。
（形態８） 形態７において、連続トレンチと微細トレンチの分散配置パターンを平面視したときに、多角形の各辺を形成するように形成されているのが好ましい。この場合、その多角形の内側が島状領域となる。
（形態１） 第１製造方法において、ポジ型の第１フォトレジスト膜とポジ型の第２フォトレジスト膜を用いる。
（形態２） 形態１において、最初の露光工程ではアンダー露光に調整し、後の露光工程では適正またはオーバー露光に調整する。
（形態３） 形態２において、後の露光工程ではオーバー露光に調整する。
（形態４） 形態１において、後の露光工程後に実施するトレンチ形成工程によっては、イオン注入領域が除去されない。
（形態５） 第２製造方法において、反応物質は水溶性である。
（形態６） 第３製造方法において、エッチバックにはウェットエッチング等が好適である。
（形態７） 第４製造方法において、微細トレンチを角柱状あるいは円柱状に形成する。円柱の場合、あらゆるイオン注入角度に対して見かけ上の開口幅が変化しないので、より好ましい。
（形態８） 形態７において、連続トレンチと微細トレンチの分散配置パターンを平面視したときに、多角形の各辺を形成するように形成されているのが好ましい。この場合、その多角形の内側が島状領域となる。
図１に、ｎチャネル型のＬＤＭＯＳ（Lateral Diffused MOS）の要部断面図を模式的に示す。このＬＤＭＯＳはＳＯＩ基板を利用して形成されている。このＬＤＭＯＳは、高電位回路領域２７と低電位回路領域２８の両者間をインターフェイスするレベルシフト回路の一例である。このＬＤＭＯＳは、絶縁分離用トレンチ３２、３４で挟まれた島状領域内に形成されている。図示左側の幅広な絶縁分離用トレンチ３２の外側の領域には、低電圧で作動する低電位回路領域２８(図示省略されている)が形成されている。図示右側の幅狭な絶縁分離用トレンチ３４の外側の領域には、高電圧で作動する高電位回路領域２７(図示省略されている)が形成されている。なお、以下に示す実施例では、シリコンを主成分とする半導体が用いられている例を示しているが、他の半導体材料を用いても同様の作用効果を得られることに留意されたい。
図示２２は、ｐ＋型の半導体層であり、このｐ＋型半導体層２２上に酸化シリコンからなる埋込み絶縁層２４が形成されている。なお、ｐ＋型半導体層２２は、ｎ型であってもよい。
埋込み絶縁層２４上にｎ−型の半導体層が形成されており、このｎ−型半導体層のうち絶縁分離用トレンチ３２、３４で挟まれた島状領域内にドリフト領域２６が形成されている。このドリフト領域２６の表面側にｐ−型のボディ領域４２が形成されている。ボディ領域４２内に、ｐ＋型のボディコンタクト領域４６とｎ＋型のソース領域４４が形成されている。ｎ＋型のソース領域４４はボディ領域４２によってドリフト領域２６から隔てられている。ボディコンタクト領域４６とソース領域４４は、いずれもソース電極Ｓに接続されている。ソース領域４４とドリフト領域２６を隔てているボディ領域４２に、ゲート絶縁膜６２を介してゲート電極Ｇが対向している。
ドリフト領域２６の表面側であってドリフト領域２６によってボディ領域４２から隔てられた位置にｎ＋型のドレイン領域４８が形成されている。このドレイン領域４８はドレイン電極Ｄに接続されている。ゲート電極Ｇとドレイン電極Ｄの間のドリフト領域２６の表面にＬＯＣＯＳ酸化膜６４が形成されており、表面部の電界を緩和している。
図示２２は、ｐ＋型の半導体層であり、このｐ＋型半導体層２２上に酸化シリコンからなる埋込み絶縁層２４が形成されている。なお、ｐ＋型半導体層２２は、ｎ型であってもよい。
埋込み絶縁層２４上にｎ−型の半導体層が形成されており、このｎ−型半導体層のうち絶縁分離用トレンチ３２、３４で挟まれた島状領域内にドリフト領域２６が形成されている。このドリフト領域２６の表面側にｐ−型のボディ領域４２が形成されている。ボディ領域４２内に、ｐ＋型のボディコンタクト領域４６とｎ＋型のソース領域４４が形成されている。ｎ＋型のソース領域４４はボディ領域４２によってドリフト領域２６から隔てられている。ボディコンタクト領域４６とソース領域４４は、いずれもソース電極Ｓに接続されている。ソース領域４４とドリフト領域２６を隔てているボディ領域４２に、ゲート絶縁膜６２を介してゲート電極Ｇが対向している。
ドリフト領域２６の表面側であってドリフト領域２６によってボディ領域４２から隔てられた位置にｎ＋型のドレイン領域４８が形成されている。このドレイン領域４８はドレイン電極Ｄに接続されている。ゲート電極Ｇとドレイン電極Ｄの間のドリフト領域２６の表面にＬＯＣＯＳ酸化膜６４が形成されており、表面部の電界を緩和している。
絶縁分離用トレンチ３２、３４には、例えば酸化シリコンからなる絶縁体が充填されている。この絶縁分離用トレンチ３２、３４はトレンチ幅が異なっており、紙面左側のトレンチ幅は広く、紙面右側は狭く形成されている。左側の絶縁分離用トレンチ３２は、ＬＤＭＯＳと低電位回路領域２８を絶縁分離しており、右側の絶縁分離用トレンチ３４は、ＬＤＭＯＳと高電位回路領域２７を絶縁分離している。ＬＤＭＯＳのソース電極Ｓは、図示しない導体によって低電位回路領域２８に接続されており、ＬＤＭＯＳのドレイン電極Ｄは、図示しない導体によって高電位回路領域２７に接続されている。
図２(ａ)に、この絶縁分離用トレンチ３２、３４を平面視したときの平面パターンを模式的に示す。なお、図中のI-I線断面が図１の要部断面図に対応している。図に示すように、絶縁分離用トレンチ３２、３４は、ｎ−型ドリフト領域２６を一巡して連結している。この絶縁分離用トレンチ３２、３４によって、島状領域（ｎ−型ドリフト領域２６）は周辺の低電位回路領域２８と高電位回路領域２７から絶縁分離され区画されている。この島状領域（ｎ−型ドリフト領域２６）は、低電位回路領域２８と高電位回路領域２７の間に位置している。なお、本実施例の平面パターンは、図２(ｂ)に示す変形例であってもよい。この例は、幅広な絶縁分離用トレンチ３２が円柱状であり、この幅広な絶縁分離用トレンチ３２の周囲に島状領域が円環状に形成され、その島状領域を囲って幅狭な絶縁分離トレンチ３４が形成されている。この例は、島状領域が低電位回路領域又は高電位回路領域内に点在する場合である。なお、これらの例の他に、島状領域が他の領域から絶縁分離される形態は、必要に応じて様々な形状で形成することができる。
図２(ａ)に、この絶縁分離用トレンチ３２、３４を平面視したときの平面パターンを模式的に示す。なお、図中のI-I線断面が図１の要部断面図に対応している。図に示すように、絶縁分離用トレンチ３２、３４は、ｎ−型ドリフト領域２６を一巡して連結している。この絶縁分離用トレンチ３２、３４によって、島状領域（ｎ−型ドリフト領域２６）は周辺の低電位回路領域２８と高電位回路領域２７から絶縁分離され区画されている。この島状領域（ｎ−型ドリフト領域２６）は、低電位回路領域２８と高電位回路領域２７の間に位置している。なお、本実施例の平面パターンは、図２(ｂ)に示す変形例であってもよい。この例は、幅広な絶縁分離用トレンチ３２が円柱状であり、この幅広な絶縁分離用トレンチ３２の周囲に島状領域が円環状に形成され、その島状領域を囲って幅狭な絶縁分離トレンチ３４が形成されている。この例は、島状領域が低電位回路領域又は高電位回路領域内に点在する場合である。なお、これらの例の他に、島状領域が他の領域から絶縁分離される形態は、必要に応じて様々な形状で形成することができる。
図１に戻る。幅広な絶縁分離用トレンチ３２とドリフト領域２６が接する部分には、ボディ領域４２からドリフト領域２６を貫通して埋込み絶縁層２４まで達するｐ＋型のボディ拡散領域５２(イオン注入領域の一例)が形成されている。あるいは、ドリフト領域２６の絶縁分離用トレンチ３２を画定する側壁に、ボディ拡散領域５２が形成されているということもできる。このボディ拡散領域５２は、絶縁分離用トレンチ３２を画定する側壁に沿って形成されている。
ボディ拡散領域５２の一つの役割は、ＬＤＭＯＳがオフしたときに、埋込み絶縁層２４とドリフト領域２６の界面において、ｐ型の反転層が形成されるのを抑制することである。即ち、ボディ拡散領域５２は、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進する。これにより、前記界面からドリフト領域２６内に向けて空乏層が伸びる現象を促進することができ、ドリフト領域２６内の広範囲を空乏化することができる。したがって、高耐圧な半導体装置を得ることができる。また、ボディ拡散領域５２は、このボディ拡散領域５２からドリフト領域２６へ向けて横方向へ空乏層を伸ばすことができるので、ボディ領域４２の屈曲部４２ａに集中し易い電界を緩和する働きもある。
なお、ボディ拡散領域５２は、幅広な絶縁分離用トレンチ３２側に形成されていない。耐圧を確保するためには、幅狭な絶縁分離用トレンチ３４を画定する側壁にはボディ拡散領域５２に相当する領域が存在してはならない。
ボディ拡散領域５２の一つの役割は、ＬＤＭＯＳがオフしたときに、埋込み絶縁層２４とドリフト領域２６の界面において、ｐ型の反転層が形成されるのを抑制することである。即ち、ボディ拡散領域５２は、ｐ型の反転層に蓄積する正孔をソース電極Ｓへ排出するのを促進する。これにより、前記界面からドリフト領域２６内に向けて空乏層が伸びる現象を促進することができ、ドリフト領域２６内の広範囲を空乏化することができる。したがって、高耐圧な半導体装置を得ることができる。また、ボディ拡散領域５２は、このボディ拡散領域５２からドリフト領域２６へ向けて横方向へ空乏層を伸ばすことができるので、ボディ領域４２の屈曲部４２ａに集中し易い電界を緩和する働きもある。
なお、ボディ拡散領域５２は、幅広な絶縁分離用トレンチ３２側に形成されていない。耐圧を確保するためには、幅狭な絶縁分離用トレンチ３４を画定する側壁にはボディ拡散領域５２に相当する領域が存在してはならない。
次に、このＬＤＭＯＳの製造方法に関して、以下に４通りの製造方法を説明する。
（第１製造方法）
図３〜１１を参照して、第１製造方法を説明する。
まず、図３に示すように、ＳＯＩ基板２０を準備する。このＳＯＩ基板２０は、ｐ＋型の半導体層２２と酸化シリコンからなる埋込み絶縁層２４とｎ−型の半導体層２６（後にドリフト領域２６が形成されるので、図番号を２６で便宜上統一する）がこの順で積層されている構造からなる。このＳＯＩ基板２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
図３に示すように、このＳＯＩ基板２０の半導体層２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層８２を約3.5μmの厚みで形成する。この場合、ｐ＋型の半導体層２２と埋込み絶縁層２４とｎ−型の半導体層２６と酸化膜８２を半導体基板２１ということもできる。次に、半導体基板２１の表面に第１フォトレジスト膜９２を形成する。この第１フォトレジスト膜９２はポジ型の性質を有する。したがって、光を吸収する部分において化学反応が起き、その部分が除去される。
次に、図４に示すように、幅広な開口９４ａと幅狭な開口９４ｂの異なる幅の開口を有しているレチクルガラスマスク９４（遮光部材の一例）を用意する。幅広な開口９４ａの幅（Ｗａ）が約7.2μmであり、幅狭な開口９４ｂの幅（Ｗｂ）は約0.4μmで構成されている。なお、このレチクルガラスマスク９４を平面視したときの透光パターン（開口９４ａ、９４ｂのことである）は、図２（ａ）の絶縁分離用トレンチ３２、３４の平面パターンに沿って形成されている。この開口９４ａ、９４ｂが形成されているレチクルガラスマスク９４を通して第１フォトレジスト膜９２を露光する。なお、この露光工程を「先の露光工程」と便宜上称する。この「先の露光工程」のときに、露光する光量を調整することによって、いわゆるアンダー露光を実施する。アンダー露光は、例えば露光時間等を本来的な時間量より少なく調整することによって容易に実施することができる。アンダー露光が実施されると、レチクルガラスマスク９４の開口９４ａ、９４ｂのパターンと異なるパターンで第１フォトレジスト膜９２が除去されるという現象が得られる。図４に示すように、レチクルガラスマスク９４の幅狭な開口９４ｂに対応する第１フォトレジスト膜９２は、露光する光量が少なすぎるので除去されない。一方、レチクルガラスマスク９４の幅広の開口９４ａに対応する第１フォトレジスト膜９２は、その開口幅より小さい範囲の第１フォトレジスト膜９２が除去される（図示９２ａ参照。以下、除去領域９２ａという）。この除去領域９２ａの幅は、図４に示すように、（Ｗａ−Ｗｂ）となる。本実施例では6.8μmとなる。なお、露光する光量をより少なく調整すると、除去領域９２ａの幅は（Ｗａ−Ｗｂ）よりさらに小さくすることもできる。換言すると、レチクルガラスマスク９４の幅広な開口９４ａの幅（Ｗａ）が、幅狭な開口９４ｂの幅（Ｗｂ）より大きく構成されている場合、即ち、開口９４ａ、９４ｂの幅が異なっている場合、幅狭な開口９４ｂに対応する第１フォトレジスト膜９２は除去されず、幅広な開口９４ａに対応する第１フォトレジスト膜９２が除去されるという上記現象を実現することができる。図４に示すように、幅狭な開口９４ｂに対応する第１フォトレジスト膜９２がアンダー露光によって除去されない場合、幅広な開口９４ａに対応する第１フォトレジスト膜９２では、左右の開口縁から幅（Ｗｂ／２）で除去されない領域が形成される。したがって、幅広な開口９４ａに対応する第１フォトレジスト膜９２が除去されるには、幅（Ｗａ）が幅（Ｗｂ）より大きい幅が必要となる。この関係を満たしていると、レチクルガラスマスク９４の開口９４ａ、９４ｂのパターンのうち、幅広な開口９４ａに沿うパターンのみが第１フォトレジスト膜９２に転写されるという現象を得ることができる。なお、ここでいう幅広な開口９４ａに沿うパターンとは、レチクルガラスマスク９４の開口９４ａの幅に一致している意味ではないことに留意されたい。
（第１製造方法）
図３〜１１を参照して、第１製造方法を説明する。
まず、図３に示すように、ＳＯＩ基板２０を準備する。このＳＯＩ基板２０は、ｐ＋型の半導体層２２と酸化シリコンからなる埋込み絶縁層２４とｎ−型の半導体層２６（後にドリフト領域２６が形成されるので、図番号を２６で便宜上統一する）がこの順で積層されている構造からなる。このＳＯＩ基板２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
図３に示すように、このＳＯＩ基板２０の半導体層２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層８２を約3.5μmの厚みで形成する。この場合、ｐ＋型の半導体層２２と埋込み絶縁層２４とｎ−型の半導体層２６と酸化膜８２を半導体基板２１ということもできる。次に、半導体基板２１の表面に第１フォトレジスト膜９２を形成する。この第１フォトレジスト膜９２はポジ型の性質を有する。したがって、光を吸収する部分において化学反応が起き、その部分が除去される。
次に、図４に示すように、幅広な開口９４ａと幅狭な開口９４ｂの異なる幅の開口を有しているレチクルガラスマスク９４（遮光部材の一例）を用意する。幅広な開口９４ａの幅（Ｗａ）が約7.2μmであり、幅狭な開口９４ｂの幅（Ｗｂ）は約0.4μmで構成されている。なお、このレチクルガラスマスク９４を平面視したときの透光パターン（開口９４ａ、９４ｂのことである）は、図２（ａ）の絶縁分離用トレンチ３２、３４の平面パターンに沿って形成されている。この開口９４ａ、９４ｂが形成されているレチクルガラスマスク９４を通して第１フォトレジスト膜９２を露光する。なお、この露光工程を「先の露光工程」と便宜上称する。この「先の露光工程」のときに、露光する光量を調整することによって、いわゆるアンダー露光を実施する。アンダー露光は、例えば露光時間等を本来的な時間量より少なく調整することによって容易に実施することができる。アンダー露光が実施されると、レチクルガラスマスク９４の開口９４ａ、９４ｂのパターンと異なるパターンで第１フォトレジスト膜９２が除去されるという現象が得られる。図４に示すように、レチクルガラスマスク９４の幅狭な開口９４ｂに対応する第１フォトレジスト膜９２は、露光する光量が少なすぎるので除去されない。一方、レチクルガラスマスク９４の幅広の開口９４ａに対応する第１フォトレジスト膜９２は、その開口幅より小さい範囲の第１フォトレジスト膜９２が除去される（図示９２ａ参照。以下、除去領域９２ａという）。この除去領域９２ａの幅は、図４に示すように、（Ｗａ−Ｗｂ）となる。本実施例では6.8μmとなる。なお、露光する光量をより少なく調整すると、除去領域９２ａの幅は（Ｗａ−Ｗｂ）よりさらに小さくすることもできる。換言すると、レチクルガラスマスク９４の幅広な開口９４ａの幅（Ｗａ）が、幅狭な開口９４ｂの幅（Ｗｂ）より大きく構成されている場合、即ち、開口９４ａ、９４ｂの幅が異なっている場合、幅狭な開口９４ｂに対応する第１フォトレジスト膜９２は除去されず、幅広な開口９４ａに対応する第１フォトレジスト膜９２が除去されるという上記現象を実現することができる。図４に示すように、幅狭な開口９４ｂに対応する第１フォトレジスト膜９２がアンダー露光によって除去されない場合、幅広な開口９４ａに対応する第１フォトレジスト膜９２では、左右の開口縁から幅（Ｗｂ／２）で除去されない領域が形成される。したがって、幅広な開口９４ａに対応する第１フォトレジスト膜９２が除去されるには、幅（Ｗａ）が幅（Ｗｂ）より大きい幅が必要となる。この関係を満たしていると、レチクルガラスマスク９４の開口９４ａ、９４ｂのパターンのうち、幅広な開口９４ａに沿うパターンのみが第１フォトレジスト膜９２に転写されるという現象を得ることができる。なお、ここでいう幅広な開口９４ａに沿うパターンとは、レチクルガラスマスク９４の開口９４ａの幅に一致している意味ではないことに留意されたい。
次に、図５に示すように、第１フォトレジスト膜９２の除去領域９２ａにおいて第１フォトレジスト膜９２から露出している半導体基板２１の表面から、異方性のドライエッチングをすることによって酸化層８２を貫通して半導体層２６に侵入し、さらに埋込み絶縁層２４まで到達するトレンチ８８を形成する。このトレンチ８８の幅は6.8μmとなる。トレンチ８８を形成した後に、第１フォトレジスト膜９２を除去する。この段階で、酸化層８２の厚みは3.5μmから3.0μmに減少している。
次に、図６に示すように、トレンチ８８を画定する半導体層２６の側壁が、その底部まで露出する角度から斜めイオン注入法を実施してイオン注入領域（図中×で示す）を形成する。半導体層２６の厚みが30μmであり、トレンチ８８の幅が6.8μmであり、酸化層８２の厚みが3.0μmであることから、イオン注入角度θが10°より小さいと、半導体層２６のトレンチ８８を画定する側壁の底部までイオンを注入することができる。ここでいうイオンの注入角度θとは、半導体層２６の表面に立てた法線と、イオン注入方向の成す角である。
なお、この斜めイオン注入法は、ＳＯＩ基板２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施してもよい。また、酸化層８２の存在によって、半導体層２６の表面にイオンが注入されることは防止されている。
次に、図７に示すように、半導体基板２１の表面に第２フォトレジスト膜９６を形成する。この第２フォトレジスト膜９６はポジ型の性質を有している。
次に、図６に示すように、トレンチ８８を画定する半導体層２６の側壁が、その底部まで露出する角度から斜めイオン注入法を実施してイオン注入領域（図中×で示す）を形成する。半導体層２６の厚みが30μmであり、トレンチ８８の幅が6.8μmであり、酸化層８２の厚みが3.0μmであることから、イオン注入角度θが10°より小さいと、半導体層２６のトレンチ８８を画定する側壁の底部までイオンを注入することができる。ここでいうイオンの注入角度θとは、半導体層２６の表面に立てた法線と、イオン注入方向の成す角である。
なお、この斜めイオン注入法は、ＳＯＩ基板２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施してもよい。また、酸化層８２の存在によって、半導体層２６の表面にイオンが注入されることは防止されている。
次に、図７に示すように、半導体基板２１の表面に第２フォトレジスト膜９６を形成する。この第２フォトレジスト膜９６はポジ型の性質を有している。
次に、図８に示すように、「先の露光工程」で利用したレチクルガラスマスク９４を再度用意する。そして、レチクルガラスマスク９４を「先の露光工程」と同一位置に設置するとともに、レチクルガラスマスク９４の開口９４ａ、９４ｂを通して第２フォトレジスト膜９６を露光する。この露光工程を「後の露光工程」と便宜上称する。この「後の露光工程」のときに、露光する光量を「先の露光工程」より多く調整する。この例では、いわゆるオーバー露光となる光量に調整する。オーバー露光は、例えば露光時間等を本来的な時間量より多く調整することによって容易に実施することができる。オーバー露光が実施されると、レチクルガラスマスク９４の開口９４ａ、９４ｂの両者のパターンに沿って第２フォトレジスト膜９６が除去される現象が得られる。図８に示すように、レチクルガラスマスク９４の幅狭な開口９４ｂに対応する第２フォトレジスト膜９６は、その開口９４ｂの幅（Ｗｂ）の範囲より左右にＷｃだけ大きい領域が除去される（図示９６ｂ参照。以下、除去領域９６ｂという）。この除去領域９６ｂの幅は（Ｗｂ＋２Ｗｃ）となる。本実施例では、Ｗｃが約0.05μmとなるようにオーバー露光を調整しているので、除去領域９６ｂの幅は約0.5μmとなる。また、レチクルガラスマスク９４の幅広の開口９４ａに対応する第１フォトレジスト膜９２は、その開口９４ａの幅（Ｗａ）の範囲より大きい領域が除去される（図示９６ａ参照。以下、除去領域９６ａという）。この除去領域９６ａの幅は（Ｗａ＋２Ｗｃ）である。本実施例では、Ｗｃが約0.05μmとなるようにオーバー露光を調整しているので、除去領域９６ａの幅は約7.3μmとなる。したがって、レチクルガラスマスク９４の開口９４ａ、９４ｂのパターンに沿うパターンが第２フォトレジスト膜９６に転写されるという状態が得られる。
次に、図９に示すように、第２フォトレジスト膜９６の除去領域９６ａ、９６ｂにおいて第２フォトレジスト膜９６から露出している酸化層８２の表面から、異方性のドライエッチングをすることによって酸化層８２を貫通して半導体層２６に侵入し、さらに埋込み絶縁層２４まで到達する幅広トレンチ８４と幅狭トレンチ８６を形成する。「先の露光工程」によって作成されるトレンチ８８の幅よりも、「後の露光工程」によって作成される幅広トレンチ８４の幅の方が大きいので、幅広トレンチ８４はイオン注入領域の一部を削除することになる。「先の露光工程」で形成したトレンチ８８の幅が6.8μmであり、「後の露光工程」で形成した幅広トレンチ８４の幅が7.3μmであるので、左右のそれぞれに0.25μmだけ削除することになる。しかしながら、イオン注入領域は、0.25μmよりも広範囲に形成されているので、削除された後であっても少なくとも一部のイオン注入領域が残存することになる。トレンチ８４、８６を形成した後に、第２フォトレジスト膜９６を除去する。
次に、図１０に示すように、約１１００℃、３０minの熱処理を実施する。これにより、幅広トレンチ８４を画定する半導体層２６の側壁に沿って注入されていたイオンが拡散するので、ｐ＋型のボディ拡散領域５２が形成される。この熱処理の工程を適当な酸素雰囲気下で行うと、幅狭トレンチ８６は酸化シリコンからなる熱酸化領域で充填される。これにより、幅狭な絶縁分離用トレンチ３４が形成される。一方、幅広トレンチ８４内には、左右の側壁から約0.40μmの熱酸化領域が形成されるが、幅広トレンチ８４の幅が十分に広いために充填されることはない。幅広トレンチ８４内には空隙が残存することになる。
次に、ウェットエッチングによって酸化膜８２を除去する。このとき、幅狭トレンチ８６には、エッチング材がほとんど侵入できないので絶縁分離トレンチ３４の熱酸化領域は充填されたまま残存する。一方、幅広トレンチ８４の熱酸化領域は、空隙内にエッチング材が侵入することによって、若干の熱酸化領域が除去される。
次に図１１に示すように、例えば減圧ＣＶＤ法を利用することによって、ＳＯＩ基板２０の表面を覆うＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜９２を形成する。これにより、幅広トレンチ８４が絶縁体で充填された状態を得ることができる。この段階で、絶縁体で区画されている島状の半導体層２６を得るとともに、幅広トレンチ８４を画定する半導体層２６の側壁にはボディ拡散領域５２が形成されており、幅狭トレンチ８６を画定する半導体層２６の側壁にはボディ拡散領域５２が形成されていない状態が得られるのである。
次に、ＣＭＰ等を利用して表面を平坦化した後に、エッチバック技術等を用いて所望の構造を得る。この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図１に示すＬＤＭＯＳを得ることができる。
なお、本実施例では、ボディ拡散領域５２が埋込み絶縁層２４に直接的に接する場合を例示しているが、この両者は離間して形成されていても構わない。ボディ拡散領域５２から伸びる空乏層と、埋込み絶縁層２４から伸びる空乏層が接する範囲内に、ボディ拡散領域５２と埋込み絶縁層２４が近接して形成されていればよい。この範囲内であれば、正孔のソース電極Ｓへの排出を促すとともに、ドリフト領域２６の空乏化を促進して高耐圧な半導体装置を得ることができる。
次に、ウェットエッチングによって酸化膜８２を除去する。このとき、幅狭トレンチ８６には、エッチング材がほとんど侵入できないので絶縁分離トレンチ３４の熱酸化領域は充填されたまま残存する。一方、幅広トレンチ８４の熱酸化領域は、空隙内にエッチング材が侵入することによって、若干の熱酸化領域が除去される。
次に図１１に示すように、例えば減圧ＣＶＤ法を利用することによって、ＳＯＩ基板２０の表面を覆うＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜９２を形成する。これにより、幅広トレンチ８４が絶縁体で充填された状態を得ることができる。この段階で、絶縁体で区画されている島状の半導体層２６を得るとともに、幅広トレンチ８４を画定する半導体層２６の側壁にはボディ拡散領域５２が形成されており、幅狭トレンチ８６を画定する半導体層２６の側壁にはボディ拡散領域５２が形成されていない状態が得られるのである。
次に、ＣＭＰ等を利用して表面を平坦化した後に、エッチバック技術等を用いて所望の構造を得る。この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図１に示すＬＤＭＯＳを得ることができる。
なお、本実施例では、ボディ拡散領域５２が埋込み絶縁層２４に直接的に接する場合を例示しているが、この両者は離間して形成されていても構わない。ボディ拡散領域５２から伸びる空乏層と、埋込み絶縁層２４から伸びる空乏層が接する範囲内に、ボディ拡散領域５２と埋込み絶縁層２４が近接して形成されていればよい。この範囲内であれば、正孔のソース電極Ｓへの排出を促すとともに、ドリフト領域２６の空乏化を促進して高耐圧な半導体装置を得ることができる。
（第２製造方法）
図１２〜１６を参照して、第２製造方法を説明する。
まず、図１２に示すように、ＳＯＩ基板１２０を準備する。このＳＯＩ基板１２０は、ｐ＋型の半導体層１２２と酸化シリコンからなる埋込み絶縁層１２４とｎ−型の半導体層１２６（後にドリフト領域１２６が形成されるので、図番号を１２６で便宜上統一する）がこの順で積層されている構造からなる。このＳＯＩ基板１２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層１２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
このＳＯＩ基板１２０の半導体層１２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層１８２を約3.5μmの厚みで形成する。ｐ＋型の半導体層１２２と埋込み絶縁層１２４とｎ−型の半導体層１２６と酸化層１８２を半導体基板１２１ということができる。次に、この酸化層１８２の表面に第１フォトレジスト膜１９２を形成する。この第１フォトレジスト膜１９２はポジ型の性質を有している。したがって、光を吸収した部分において化学反応が起き、その部分が除去される。
図１２〜１６を参照して、第２製造方法を説明する。
まず、図１２に示すように、ＳＯＩ基板１２０を準備する。このＳＯＩ基板１２０は、ｐ＋型の半導体層１２２と酸化シリコンからなる埋込み絶縁層１２４とｎ−型の半導体層１２６（後にドリフト領域１２６が形成されるので、図番号を１２６で便宜上統一する）がこの順で積層されている構造からなる。このＳＯＩ基板１２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層１２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
このＳＯＩ基板１２０の半導体層１２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層１８２を約3.5μmの厚みで形成する。ｐ＋型の半導体層１２２と埋込み絶縁層１２４とｎ−型の半導体層１２６と酸化層１８２を半導体基板１２１ということができる。次に、この酸化層１８２の表面に第１フォトレジスト膜１９２を形成する。この第１フォトレジスト膜１９２はポジ型の性質を有している。したがって、光を吸収した部分において化学反応が起き、その部分が除去される。
図１２に示すように、幅広な開口１９４ａと幅狭な開口１９４ｂの異なる幅を有しているレチクルガラスマスク１９４を用意する。本実施例では、幅広な開口１９４ａの幅（Ｗａ）が約7.2μmであり、幅狭な開口１９４ｂの幅（Ｗｂ）は約0.4μmで構成されている。なお、このレチクルガラスマスク１９４を平面視したときの透光パターン（開口１９４ａ、１９４ｂのことである）は、図２（ａ）の絶縁分離用トレンチ３２、３４の平面パターンに沿って形成されている。開口１９４ａ、１９４ｂが形成されているレチクルガラスマスク１９４を通して第１フォトレジスト膜１９２を露光する。なお、この露光工程を「先の露光工程」と便宜上称する。これにより、レチクルガラスマスク１９４の開口１９４ａ、１９４ｂの両者のパターンが第１フォトレジスト膜１９２に転写される。したがって、レチクルガラスマスク１９４の開口１９４ａ、１９４ｂのパターンに沿って、第１フォトレジスト膜１９２には、幅広に除去される領域１９２ａ（以下、除去領域１９２ａという）と、幅狭に除去される領域１９２ｂ（以下、除去領域１９２ｂという）が形成される。それぞれの除去領域１９２ａ、１９２ｂの幅はレチクルガラスマスク１９４の開口１９４ａ、１９４ｂの幅と一致しており、幅広な除去領域１９２ａの幅（Ｗａ）は約7.2μmであり、幅狭な除去領域１９２ｂの幅（Ｗｂ）は約0.4μmである。
次に、図１３に示すように、第１フォトレジスト膜１９２の除去領域１９２ａ、１９２ｂを囲繞して、硬化性反応物質１９８を塗布する。この硬化性反応物質１９８は、水溶性の性質を有するとともに、熱を加えると第１フォトレジスト膜１９２と反応して硬化する性質を有している。
次に、図１４に示すように、約１２０〜１４０℃で加熱処理した後に水洗処理を実施する。すると、硬化性反応物質１９８は、周辺に存在する第１フォトレジスト膜１９２と反応して硬化した部分は残存し、未反応の硬化性反応物質１９８は除去される。第１フォトレジスト膜１９２の幅狭な除去領域１９２ｂでは、硬化性反応物質１９８が周辺の第１フォトレジスト膜１９２と近接しているので、この除去領域１９２ｂ内の硬化性反応物質１９８は第１フォトレジスト膜１９２と反応して硬化することができる。この結果、水洗処理後においても、この除去領域１９２ｂ内には硬化した硬化性反応物質１９８が残存し、除去領域１９２ｂを閉塞する。一方、第１フォトレジスト膜１９２の幅広な除去領域１９２ａでは、その中心部側に存在している硬化性反応物質１９８は周辺の第１フォトレジスト膜１９２と近接していないので、中心部側の硬化性反応物質１９８は第１フォトレジスト膜１９２と反応することができない。この結果、水洗処理後において、この幅広な除去領域１９２ａ内は、未反応の硬化性反応物質１９８が除かれて、下方の酸化層１８２が露出することになる。
次に、図１４に示すように、約１２０〜１４０℃で加熱処理した後に水洗処理を実施する。すると、硬化性反応物質１９８は、周辺に存在する第１フォトレジスト膜１９２と反応して硬化した部分は残存し、未反応の硬化性反応物質１９８は除去される。第１フォトレジスト膜１９２の幅狭な除去領域１９２ｂでは、硬化性反応物質１９８が周辺の第１フォトレジスト膜１９２と近接しているので、この除去領域１９２ｂ内の硬化性反応物質１９８は第１フォトレジスト膜１９２と反応して硬化することができる。この結果、水洗処理後においても、この除去領域１９２ｂ内には硬化した硬化性反応物質１９８が残存し、除去領域１９２ｂを閉塞する。一方、第１フォトレジスト膜１９２の幅広な除去領域１９２ａでは、その中心部側に存在している硬化性反応物質１９８は周辺の第１フォトレジスト膜１９２と近接していないので、中心部側の硬化性反応物質１９８は第１フォトレジスト膜１９２と反応することができない。この結果、水洗処理後において、この幅広な除去領域１９２ａ内は、未反応の硬化性反応物質１９８が除かれて、下方の酸化層１８２が露出することになる。
次に、図１５に示すように、第１フォトレジスト膜１９２の幅広な除去領域１９２ａにおいて第１フォトレジスト膜１９２から露出している酸化層１８２の表面から、異方性のドライエッチングをすることによって酸化層１８２を貫通して半導体層１２６に侵入し、さらに埋込み絶縁層１２４まで到達するトレンチ１８４を形成する。このトレンチ１８４の幅は、幅広な除去領域１９２ａの幅の約7.2μmから、除去領域１９２ａの側壁に残存する硬化性反応物質１９８の幅（２×Ｗｂ/２＝Ｗｂ）を差し引いた大きさである。この場合は約6.8μmとなる。トレンチ１８４を形成した後に、硬化した硬化性反応物質１９８と第１フォトレジスト膜１９２を除去する。この段階で、酸化層１８２の厚みは約3.5μmから約3.0μmに減少している。
次に、図１６に示すように、トレンチ１８４を画定する半導体層１２６の側壁が、その底部まで露出する角度から斜めイオン注入法を実施してイオン注入領域（図中×で示す）を形成する。半導体層１２６の厚みが30μmであり、トレンチ１８４の幅が6.8μmであり、酸化層１８２の厚みが3.0μmであることから、イオン注入角度θが10°より小さいと、半導体層１２６のトレンチ１８４を画定する側壁の底部までイオンを注入することができる。ここでいうイオンの注入角度θとは、半導体層１２６の表面に立てた法線と、イオン注入方向の成す角である。なお、この斜めイオン注入法は、ＳＯＩ基板１２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施してもよい。また、酸化層１８２の存在によって、半導体層１２６の表面にイオンが注入されることは防止されている。
なお、この後の工程は、第１製造方法の図７〜図１１で説明した工程等を利用することによって、図１に示すＬＤＭＯＳを得ることができる。
次に、図１６に示すように、トレンチ１８４を画定する半導体層１２６の側壁が、その底部まで露出する角度から斜めイオン注入法を実施してイオン注入領域（図中×で示す）を形成する。半導体層１２６の厚みが30μmであり、トレンチ１８４の幅が6.8μmであり、酸化層１８２の厚みが3.0μmであることから、イオン注入角度θが10°より小さいと、半導体層１２６のトレンチ１８４を画定する側壁の底部までイオンを注入することができる。ここでいうイオンの注入角度θとは、半導体層１２６の表面に立てた法線と、イオン注入方向の成す角である。なお、この斜めイオン注入法は、ＳＯＩ基板１２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施してもよい。また、酸化層１８２の存在によって、半導体層１２６の表面にイオンが注入されることは防止されている。
なお、この後の工程は、第１製造方法の図７〜図１１で説明した工程等を利用することによって、図１に示すＬＤＭＯＳを得ることができる。
（第３製造方法） 図１７〜２３を参照して、第３製造方法を説明する。
まず、図１７に示すように、ＳＯＩ基板２２０を準備する。このＳＯＩ基板２２０は、ｐ＋型の半導体層２２２と酸化シリコンからなる埋込み絶縁層２２４とｎ−型の半導体層２２６（後にドリフト領域２２６が形成されるので、図番号を２２６で便宜上統一する）がこの順で積層されている構造からなる。ＳＯＩ基板２２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層２２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
このＳＯＩ基板２２０の半導体層２２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層２８２を約3.5μmの厚みで形成する。ｐ＋型の半導体層２２２と埋込み絶縁層２２４とｎ−型の半導体層２２６と酸化層２８２を半導体基板２２１ということができる。次に、この酸化層２８２の表面に第１フォトレジスト膜２９２を形成する。この第１フォトレジスト膜２９２はポジ型の性質を有している。したがって、光を吸収した部分において化学反応が起き、その部分が除去される。
まず、図１７に示すように、ＳＯＩ基板２２０を準備する。このＳＯＩ基板２２０は、ｐ＋型の半導体層２２２と酸化シリコンからなる埋込み絶縁層２２４とｎ−型の半導体層２２６（後にドリフト領域２２６が形成されるので、図番号を２２６で便宜上統一する）がこの順で積層されている構造からなる。ＳＯＩ基板２２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層２２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
このＳＯＩ基板２２０の半導体層２２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層２８２を約3.5μmの厚みで形成する。ｐ＋型の半導体層２２２と埋込み絶縁層２２４とｎ−型の半導体層２２６と酸化層２８２を半導体基板２２１ということができる。次に、この酸化層２８２の表面に第１フォトレジスト膜２９２を形成する。この第１フォトレジスト膜２９２はポジ型の性質を有している。したがって、光を吸収した部分において化学反応が起き、その部分が除去される。
次に、図１７に示すように、幅広な開口２９４ａと幅狭な開口２９４ｂの異なる幅を有しているレチクルガラスマスク２９４を用意する。本実施例では、幅広な開口２９４ａの幅（Ｗａ）が約3.0μmであり、幅狭な開口２９４ｂの幅（Ｗｂ）は約1.0μmで構成されている。なお、このレチクルガラスマスク２９４を平面視したときの透光パターン（開口２９４ａ、２９４ｂのことである）は、図２（ａ）の絶縁分離用トレンチ３２、３４の平面パターンに沿って形成されている。次に、この開口２９４ａ、２９４ｂが形成されているレチクルガラスマスク２９４を通して第１フォトレジスト膜２９２を露光する。これにより、レチクルガラスマスク２９４の開口２９４ａ、２９４ｂのパターンが第１フォトレジスト膜２９２に転写される。したがって、第１フォトレジスト膜２９２のパターンに沿って、第１フォトレジスト膜２９２は、幅広に除去される領域２９２ａ（以下、除去領域２９２ａという）と、幅狭に除去される領域２９２ｂ（以下、除去領域２９２ｂという）が形成される。それぞれの除去領域２９２ａ、２９２ｂの幅はレチクルガラスマスク２９４の開口２９４ａ、２９４ｂの幅と一致しており、幅広な除去領域２９２ａの幅（Ｗａ）は約3.0μmであり、幅狭な除去領域２９２ｂの幅（Ｗｂ）は約１.0μmである。
次に、図１８に示すように、第１フォトレジスト膜２９２の除去領域２９２ａ、２９２ｂにおいて第１フォトレジスト膜２９２から露出している酸化層２８２の表面から、異方性のドライエッチングをすることによって、酸化層２８２を貫通して半導体層２２６に侵入し、さらに埋込み絶縁層２２４まで到達する幅広トレンチ２８４と幅狭トレンチ２８６を形成する。トレンチ２８４、２８６を形成した後に、第１フォトレジスト膜２９２を除去する。
次に、図１９に示すように、減圧ＣＶＤ法によってトレンチ２８４、２８６内を充填するとともに、酸化層２８２の表面を覆う熱酸化膜２３４を形成する。これにより、幅狭トレンチ２８６内は熱酸化膜２３４によって充填される。一方、幅広トレンチ２８４の幅は十分に大きいために、幅広トレンチ２８４内は熱酸化膜２３４で充填されない状態が得られる。幅広トレンチ２８４内には空隙が残存することになる。
次に、図２０に示すように、例えばウェットエッチングを用いてエッチバックを実施する。このとき、幅広トレンチ２８４内に形成されている熱酸化膜２３４は、エッチング液と接触する面積が広いので完全に除去される。一方、幅狭トレンチ２８６内の熱酸化膜２３４は、エッチング液と接触する面積が小さいので除去されずに残存する。
次に、図２０に示すように、例えばウェットエッチングを用いてエッチバックを実施する。このとき、幅広トレンチ２８４内に形成されている熱酸化膜２３４は、エッチング液と接触する面積が広いので完全に除去される。一方、幅狭トレンチ２８６内の熱酸化膜２３４は、エッチング液と接触する面積が小さいので除去されずに残存する。
次に、図２１に示すように、半導体層２２６の幅広トレンチ２８４を画定する側壁が、その底部まで露出する角度から斜めイオン注入法を実施してイオン注入領域（図中×で示す）を形成する。なお、この斜めイオン注入法は、ＳＯＩ基板２２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施してもよい。また、酸化層２８２の存在によって、半導体層２２６の表面にイオンが注入されることは防止されている。
次に、図２２に示すように、約１１００℃、３０minの熱処理を実施する。これにより、半導体層２２６の幅広トレンチ２８４を画定する側壁に沿って注入されていたイオンが拡散するので、ｐ＋型のボディ拡散領域２５２が形成される。次に、酸化層２８２をウェットエッチングによって除去する。
次に、図２３に示すように、例えば減圧ＣＶＤ法を利用することによって、幅広トレンチ２８４を充填するとともに、半導体層２２６の表面を覆うＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜２９２を形成する。これにより、幅広トレンチ２８４が絶縁体で充填された状態を得ることができる。この段階で、絶縁体で区画されている島状の半導体層２２６を得るとともに、幅広トレンチ２８４を画定する半導体層２２６の側壁にはボディ拡散領域２５２が形成されており、幅狭トレンチ２８６を画定する半導体層２２６の側壁にはボディ拡散領域２５２が形成されていない状態が得られるのである。
なお、この後の工程は、従来既知の製造方法を利用することによって、図１に示すＬＤＭＯＳを得ることができる。
次に、図２２に示すように、約１１００℃、３０minの熱処理を実施する。これにより、半導体層２２６の幅広トレンチ２８４を画定する側壁に沿って注入されていたイオンが拡散するので、ｐ＋型のボディ拡散領域２５２が形成される。次に、酸化層２８２をウェットエッチングによって除去する。
次に、図２３に示すように、例えば減圧ＣＶＤ法を利用することによって、幅広トレンチ２８４を充填するとともに、半導体層２２６の表面を覆うＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜２９２を形成する。これにより、幅広トレンチ２８４が絶縁体で充填された状態を得ることができる。この段階で、絶縁体で区画されている島状の半導体層２２６を得るとともに、幅広トレンチ２８４を画定する半導体層２２６の側壁にはボディ拡散領域２５２が形成されており、幅狭トレンチ２８６を画定する半導体層２２６の側壁にはボディ拡散領域２５２が形成されていない状態が得られるのである。
なお、この後の工程は、従来既知の製造方法を利用することによって、図１に示すＬＤＭＯＳを得ることができる。
（第４製造方法）
図２４〜３０を参照して、第４製造方法を説明する。
まず、図２４に示すように、ＳＯＩ基板３２０を準備する。このＳＯＩ基板３２０は、ｐ＋型の半導体層３２２と酸化シリコンからなる埋込み絶縁層３２４とｎ−型の半導体層３２６（後にドリフト領域３２６が形成されるので、図番号を３２６で便宜上統一する）がこの順で積層されている構造からなる。ＳＯＩ基板３２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層３２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
このＳＯＩ基板３２０の半導体層３２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層３８２（遮蔽層の一例である）を約3.5μmの厚みで形成する。ｐ＋型の半導体層３２２と埋込み絶縁層３２４とｎ−型の半導体層３２６と酸化層３８２を半導体基板３２１ということができる。次に、この酸化層３８２の表面に第１フォトレジスト膜３９２を形成する。この第１フォトレジスト膜３９２はポジ型の性質を有している。したがって、光を吸収した部分において化学反応が起き、その部分が除去される。
図２４〜３０を参照して、第４製造方法を説明する。
まず、図２４に示すように、ＳＯＩ基板３２０を準備する。このＳＯＩ基板３２０は、ｐ＋型の半導体層３２２と酸化シリコンからなる埋込み絶縁層３２４とｎ−型の半導体層３２６（後にドリフト領域３２６が形成されるので、図番号を３２６で便宜上統一する）がこの順で積層されている構造からなる。ＳＯＩ基板３２０は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(埋込み絶縁層３２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成することができる。
このＳＯＩ基板３２０の半導体層３２６の表面にＨＴＯ（High Temperature Oxide）層からなる酸化層３８２（遮蔽層の一例である）を約3.5μmの厚みで形成する。ｐ＋型の半導体層３２２と埋込み絶縁層３２４とｎ−型の半導体層３２６と酸化層３８２を半導体基板３２１ということができる。次に、この酸化層３８２の表面に第１フォトレジスト膜３９２を形成する。この第１フォトレジスト膜３９２はポジ型の性質を有している。したがって、光を吸収した部分において化学反応が起き、その部分が除去される。
次に、図２４に示すように、幅広な開口３９４ａと幅狭な開口３９４ｂの異なる幅を有しているレチクルガラスマスク３９４を用意する。この開口３９４ａ、３９４ｂが形成されているレチクルガラスマスク３９４を通して第１フォトレジスト膜３９２を露光する。これにより、レチクルガラスマスク３９４の開口３９４ａ、３９４ｂのパターンが第１フォトレジスト膜３９２に転写される。したがって、レチクルガラスマスク３９４の開口３９４ａ、３９４ｂのパターンに沿って、第１フォトレジスト膜３９２には、幅広に除去される領域３９２ａ（以下、除去領域３９２ａという）と、幅狭に除去される領域３９２ｂ（以下、除去領域３９２ｂという）が形成される。このとき、側壁にｐ＋型のボディ拡散領域３５２を形成するトレンチ形成部は、幅広な除去領域３９２ａに対応している。側壁にボディ拡散領域３５２を形成しないトレンチ形成部は、幅狭な除去領域３９２ｂに対応している。
この段階の平面図を図２５に示す。なお、図２５のＡ−Ａ線断面が図２４の要部断面図に対応している。
図２５に示すように、第１フォトレジスト膜３９２の幅広な除去領域３９２ａは、紙面上下方向に長手方向を有して伸びて形成されており、その幅はＷwideである。一方、第１フォトレジスト膜３９２の幅狭な除去領域３９２ｂは、その直径がＷnarrowの円状で形成されており、且つその円状の除去領域３９２ｂの各々が分散配置されている。幅広な除去領域３９２ａと幅狭な除去領域３９２ｂは、矩形の各辺を成すように形成されている。幅広な除去領域３９２ａは矩形の一つの辺を形成し、幅狭な除去領域３９２ｂは矩形の他の３つの辺を形成するように分散配置している。また、幅狭な除去領域３９２ｂは、隣り合う間隔が所定幅Ｗｄ以下となるように分散配置されている。ここで、Ｗwideは約6.8μmであり、Ｗnarrowは約0.5μmであり、Ｗｄは0.5μmである。
図２５に示すように、第１フォトレジスト膜３９２の幅広な除去領域３９２ａは、紙面上下方向に長手方向を有して伸びて形成されており、その幅はＷwideである。一方、第１フォトレジスト膜３９２の幅狭な除去領域３９２ｂは、その直径がＷnarrowの円状で形成されており、且つその円状の除去領域３９２ｂの各々が分散配置されている。幅広な除去領域３９２ａと幅狭な除去領域３９２ｂは、矩形の各辺を成すように形成されている。幅広な除去領域３９２ａは矩形の一つの辺を形成し、幅狭な除去領域３９２ｂは矩形の他の３つの辺を形成するように分散配置している。また、幅狭な除去領域３９２ｂは、隣り合う間隔が所定幅Ｗｄ以下となるように分散配置されている。ここで、Ｗwideは約6.8μmであり、Ｗnarrowは約0.5μmであり、Ｗｄは0.5μmである。
次に、図２６に示すように、第１フォトレジスト膜３９２の除去領域３９２ａ、３９２ｂにおいて第１フォトレジスト膜３９２から露出している酸化層３８２の表面から、異方性のドライエッチングをすることによって、酸化層３８２を貫通して半導体層３２６に侵入し、さらに埋込み絶縁層３２４まで到達する幅広トレンチ３８４と幅狭３８６を形成する。トレンチ３８４、３８６を形成した後に、第１フォトレジスト膜３９２を除去する。
次に図２７に示すように、トレンチ３８４、３８６に向けてイオン注入角度θで斜め方向からイオンを注入する。図中の実線矢印が、注入されるイオンの注入方向を表している。本明細書でいう斜めイオンの注入角度θとは、半導体層３２６の表面に立てた法線と、イオン注入方向の成す角である。
なお、本実施例では、図２８の平面図の図示３１２に示すように、平面視したときに、トレンチ３８４の長手方向に対して傾斜した方向からイオンが注入される。図示３１２は、注入されるイオン注入方向を酸化層３８２に正射影したときの射影線であり、この射影線とトレンチ３８４の長手方向との成す角がφである。この場合も、酸化層３８２の表面の法線と斜めイオンの注入方向の成す角はθであることに留意されたい。
ここで、幅広トレンチ３８４のトレンチ幅がＷwideであり、分散している幅狭トレンチ３８６のトレンチ径がＷnarrowであり、酸化層３８２の膜厚がＴmaskであり、トレンチ３８４の深さがＤtrenchであるとすると、イオン注入角度θを次の関係式を満たす角度範囲に設定すると、半導体層３２６の幅広トレンチ３８４を画定する側壁の底部までイオンが注入されるとともに、半導体層３２６の幅狭トレンチ３８６を画定する側壁にはイオンが注入されない現象を得ることができる。
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ) (１)
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ) (２)
なお、本実施例では、図２８の平面図の図示３１２に示すように、平面視したときに、トレンチ３８４の長手方向に対して傾斜した方向からイオンが注入される。図示３１２は、注入されるイオン注入方向を酸化層３８２に正射影したときの射影線であり、この射影線とトレンチ３８４の長手方向との成す角がφである。この場合も、酸化層３８２の表面の法線と斜めイオンの注入方向の成す角はθであることに留意されたい。
ここで、幅広トレンチ３８４のトレンチ幅がＷwideであり、分散している幅狭トレンチ３８６のトレンチ径がＷnarrowであり、酸化層３８２の膜厚がＴmaskであり、トレンチ３８４の深さがＤtrenchであるとすると、イオン注入角度θを次の関係式を満たす角度範囲に設定すると、半導体層３２６の幅広トレンチ３８４を画定する側壁の底部までイオンが注入されるとともに、半導体層３２６の幅狭トレンチ３８６を画定する側壁にはイオンが注入されない現象を得ることができる。
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ) (１)
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ) (２)
上記の関係式(１)を満たすイオン注入角度θを利用すると、半導体層３２６の幅狭トレンチ３８６を画定する側壁にはイオンが注入されない状態を得ることができる。つまり、半導体層３２６の幅狭トレンチ３８６を画定する側壁は、酸化層３８２の膜厚Ｔmaskによってイオン注入方向に遮蔽され、イオンはその側壁に届くことができない。
上記の関係式(２)を満たすイオン注入角度θを利用すると、半導体層３２６の幅広トレンチ３８４を画定する側壁は、その底部までイオンの注入方向に露出され、その側壁の底部に至るまでイオンが注入される状態を得ることができる。
上記の関係式(１)と(２)のいずれも満たす角度範囲でイオン注入角度θを設定すると、半導体層３２６の幅広トレンチ３８４を画定する側壁に沿って選択的にイオンを注入することができる。
上記の関係式(２)を満たすイオン注入角度θを利用すると、半導体層３２６の幅広トレンチ３８４を画定する側壁は、その底部までイオンの注入方向に露出され、その側壁の底部に至るまでイオンが注入される状態を得ることができる。
上記の関係式(１)と(２)のいずれも満たす角度範囲でイオン注入角度θを設定すると、半導体層３２６の幅広トレンチ３８４を画定する側壁に沿って選択的にイオンを注入することができる。
なお、上記の関係式の左辺のcos(90°-φ)は、トレンチの長手方向に対して、傾斜した方向からイオンが注入される場合に、見かけ上のトレンチの幅が広くなることを考慮している。本実施例の場合、幅狭トレンチ３８６は円状であるので、その幅Ｗnarrowは、あらゆるφに対して一定となる。したがって、見かけ上のトレンチ幅が変動しないことから、上記の（１）式は、
Ｗnarrow＜Ｔmask/tan(90°−θ)
と単純化することができる。さらに、トレンチの長手方向とイオン注入方向が直交している場合には、φ＝90°であり、cos(90°-φ)＝１である。したがって、上記の（２）式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
と単純化することができる。また、ＳＯＩ基板３２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施する場合、見かけ上の幅が最も短くなる条件、すなわちcos(90°-φ)＝１の条件を考慮すれば足りることになる。したがって、回転注入の場合も、上記の（２）式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
と単純化することができる。
なお、上記の（２）式は、第１〜第３製造方法において、トレンチにイオンを注入する工程のイオン注入角度を決定する際にも適用することができる。
Ｗnarrow＜Ｔmask/tan(90°−θ)
と単純化することができる。さらに、トレンチの長手方向とイオン注入方向が直交している場合には、φ＝90°であり、cos(90°-φ)＝１である。したがって、上記の（２）式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
と単純化することができる。また、ＳＯＩ基板３２０を面内で回転させながらイオンを注入するいわゆる回転注入によって実施する場合、見かけ上の幅が最も短くなる条件、すなわちcos(90°-φ)＝１の条件を考慮すれば足りることになる。したがって、回転注入の場合も、上記の（２）式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
と単純化することができる。
なお、上記の（２）式は、第１〜第３製造方法において、トレンチにイオンを注入する工程のイオン注入角度を決定する際にも適用することができる。
本実施例では、図２７に示すように、トレンチ３８４、３８６を形成した段階で、酸化層３８２の膜厚Ｔmaskが約3.5μmから約3.0μmに減少していることを考慮して、ボロンイオンの注入角度を10°に設定する。これにより、幅広トレンチ３８４を画定する半導体層３２６の側壁に沿ってイオンが注入される一方、幅狭トレンチ３８６を画定する半導体層３２６の側壁にはイオンが注入されない状態を得ることができる。
次に、図２９に示すように、斜めイオン注入を実施した後に、約１１００℃、３０minの熱処理を実施する。これにより、幅広トレンチ３８４を画定する半導体層３２６の側壁に沿って注入されていたイオンが拡散するので、ｐ＋型のボディ拡散領域３５２が形成される。この熱処理の工程を適当な酸素雰囲気下で行うと、幅狭トレンチ３８６内は酸化シリコンからなる熱酸化領域３３４で充填される。これにより絶縁分離用トレンチ３３４が形成される。一方、幅広トレンチ３８４内には、左右の側壁から約0.50μmの熱酸化領域３３６が形成されるが、幅広トレンチ３８４の幅が十分に広いので充填はされない。幅広トレンチ３８４内に空隙が残存することになる。
さらに、このときの熱処理において形成される熱酸化領域３３４、３３６は、半導体層３２６側にも幅Ｗｅで広がっている。
この段階の平面図を図３０に示す。図３０に示すように、幅狭トレンチ３８６内を充填する熱酸化領域３３４は、隣り合う幅狭トレンチ３８６から半導体層３２６側に広がるので、各々の熱酸化領域３３４が連結する。これにより、矩形の一つの辺を形成する幅広トレンチ３８４の熱酸化領域３３６と、矩形の他の３つの辺を形成する幅狭トレンチ３８６の熱酸化領域３３４は一巡する。したがって、その内側には、他の領域から絶縁分離されている島状領域が形成される。なお、この島状領域が後にドリフト領域３２６となるのである。
この段階の平面図を図３０に示す。図３０に示すように、幅狭トレンチ３８６内を充填する熱酸化領域３３４は、隣り合う幅狭トレンチ３８６から半導体層３２６側に広がるので、各々の熱酸化領域３３４が連結する。これにより、矩形の一つの辺を形成する幅広トレンチ３８４の熱酸化領域３３６と、矩形の他の３つの辺を形成する幅狭トレンチ３８６の熱酸化領域３３４は一巡する。したがって、その内側には、他の領域から絶縁分離されている島状領域が形成される。なお、この島状領域が後にドリフト領域３２６となるのである。
次に、酸化層３８２と幅広トレンチ３８４の側壁に形成された熱酸化領域３３６をウェットエッチングによって除去する。このとき、幅狭トレンチ３３４内には、エッチング材がほとんど侵入できないので、幅狭トレンチ３３４の熱酸化領域３３４は充填されたまま残存する。一方、幅広トレンチ３８４内には、空隙を利用してエッチング材が侵入するので、熱酸化領域３３６は除去される。次に、例えば減圧ＣＶＤ法等を利用することによって、幅広トレンチ３８４を充填するＴＥＯＳ（Tetra Ethyl Ortho Silicate）膜等を形成する。これにより、幅広トレンチ３８４が絶縁体で充填された状態を得ることができる。
なお、この後の工程は、従来既知の製造方法を利用することによって、図１に示すＬＤＭＯＳを得ることができる。
なお、この後の工程は、従来既知の製造方法を利用することによって、図１に示すＬＤＭＯＳを得ることができる。
上記の実施例では、横型のＬＤＭＯＳが形成されている島状領域において、その島状領域を区画する絶縁分離用トレンチを製造する方法を説明してきた。しかしながら、上記の製造方法は、なにも横型のＬＤＭＯＳに限らず、さまざまな種類の半導体装置が形成されている島状領域の絶縁分離用トレンチにおいても有効な製造方法である。
図３１に、上記の実施例の製造方法を好適に利用することができる半導体装置の例を列挙する。
図３１(ａ)は、ｐ型チャネルが形成されるＬＤＭＯＳの一例である。
ドレイン電極Ｄとソース電極Ｓの間に順方向電圧を印加した状態で、ゲート電極Ｇにソース電極Ｓよりも負電圧を印加すると、ゲート電極Ｇに対向するボディ領域４４２にｐ型反転層が形成され、このＬＤＭＯＳはターンオンする。
図３１に、上記の実施例の製造方法を好適に利用することができる半導体装置の例を列挙する。
図３１(ａ)は、ｐ型チャネルが形成されるＬＤＭＯＳの一例である。
ドレイン電極Ｄとソース電極Ｓの間に順方向電圧を印加した状態で、ゲート電極Ｇにソース電極Ｓよりも負電圧を印加すると、ゲート電極Ｇに対向するボディ領域４４２にｐ型反転層が形成され、このＬＤＭＯＳはターンオンする。
図３１(ｂ)は、横型ＩＧＢＴの一例である。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇに正電圧を印加すると、カソード電極Ｋからドリフト領域４２６に向けて電子キャリアが注入されるとともに、アノード電極Ａからドリフト領域４２６に向けて正孔キャリアが注入される。これによりドリフト領域４２６内に伝導度変調が生じ、低いオン電圧が実現される。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇに正電圧を印加すると、カソード電極Ｋからドリフト領域４２６に向けて電子キャリアが注入されるとともに、アノード電極Ａからドリフト領域４２６に向けて正孔キャリアが注入される。これによりドリフト領域４２６内に伝導度変調が生じ、低いオン電圧が実現される。
図３１(ｃ)は、横型ダイオードの一例である。
アノード電極Ａ側にカソード電極Ｋよりも正電圧を印加すると、この間のｐｎ接合が順バイアスされて、このダイオードがターンオンされる。
アノード電極Ａ側にカソード電極Ｋよりも正電圧を印加すると、この間のｐｎ接合が順バイアスされて、このダイオードがターンオンされる。
図３１(ｄ)は、横型サイリスタの一例である。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇからトリガー電流を供給すると、このサイリスタがターンオンされる。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇからトリガー電流を供給すると、このサイリスタがターンオンされる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２２：ｐ＋型の半導体層
２４：埋込み絶縁層２４
２６：ドリフト領域
３２、３４：絶縁分離用トレンチ
４２：ボディ領域
４４：ソース領域
４６：ボディコンタクト領域
４８：ドレイン領域
５２：ボディ拡散領域(イオン注入領域の一例)
６２：ゲート絶縁膜
９２：第１フォトレジスト膜
９４：レチクルガラスマスク
９６：第２フォトレジスト膜
１９８：硬化性反応物質
２４：埋込み絶縁層２４
２６：ドリフト領域
３２、３４：絶縁分離用トレンチ
４２：ボディ領域
４４：ソース領域
４６：ボディコンタクト領域
４８：ドレイン領域
５２：ボディ拡散領域(イオン注入領域の一例)
６２：ゲート絶縁膜
９２：第１フォトレジスト膜
９４：レチクルガラスマスク
９６：第２フォトレジスト膜
１９８：硬化性反応物質
Claims (5)
- トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法であり、
半導体基板の表面に第１フォトレジスト膜を形成する工程と、
イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている遮光部材を通して第１フォトレジスト膜を過少または過剰に露光することによって、幅広のパターンに沿って第１フォトレジスト膜を除去する工程と、
前記除去工程で第１フォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、
トレンチを画定する側壁が露出する角度からイオンを注入する工程と、
半導体基板の表面に第２フォトレジスト膜を形成する工程と、
前記遮光部材を通して第２フォトレジスト膜を露光することによって、幅広と幅狭のパターンに沿って第２フォトレジスト膜を除去する工程と、
前記除去工程で第２フォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法であり、
半導体基板の表面に第１フォトレジスト膜を形成する工程と、
イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている遮光部材を通して第１フォトレジスト膜を露光することによって、幅広と幅狭のパターンに沿って第１フォトレジスト膜を除去する工程と、
第１フォトレジスト膜の表面に第１フォトレジスト膜と反応して硬化する物質を塗布する工程と、
未硬化物質を除去することによって、幅広に第１フォトレジスト膜が除去された部分において半導体基板の表面を露出させる工程と、
露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、
トレンチを画定する側壁が露出する角度からイオンを注入する工程と、
半導体基板の表面に第２フォトレジスト膜を形成する工程と、
前記遮光部材を通して第２フォトレジスト膜を露光することによって、幅広と幅狭のパターンに沿って第２フォトレジスト膜を除去する工程と、
前記除去工程で第２フォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法であり、
半導体基板の表面にフォトレジスト膜を形成する工程と、
イオン注入領域を形成するトレンチに対応して幅広のパターンが形成されており、イオン注入領域を形成しないトレンチに対応して幅狭のパターンが形成されている遮光部材を通してフォトレジスト膜を露光することによって、幅広と幅狭のパターンに沿ってフォトレジスト膜を除去する工程と、
前記除去工程でフォトレジスト膜が除去されることによって露出した半導体基板の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、
熱酸化することによって、幅狭トレンチ内を酸化領域で充填するとともに、幅広トレンチ内には空隙を残す工程と、
エッチバックすることによって、幅狭トレンチ内では酸化領域を残存させるとともに、幅広トレンチ内の酸化領域を除去する工程と、
トレンチを画定する側壁が露出する角度からイオンを注入する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - トレンチを画定する側壁の一部にのみイオン注入領域が形成されている半導体装置を製造する方法であり、
半導体基板の表面に遮蔽層を形成する工程と、
遮蔽層の表面にフォトレジスト膜を形成する工程と、
イオン注入領域を形成するトレンチに対応して連続して伸びるパターンが形成されており、イオン注入領域を形成しないトレンチに対応して微細なパターンが分散配置されている遮光部材を通してフォトレジスト膜を露光することによって、連続して伸びるパターンと分散配置されているパターンに従ってフォトレジスト膜を除去する工程と、
前記除去工程でフォトレジスト膜が除去されることによって露出した遮蔽層の表面から異方性エッチングして半導体基板に侵入するトレンチを形成する工程と、
連続して伸びるトレンチでは半導体基板の側壁が露出し、分散配置されているトレンチでは半導体基板の側壁が遮蔽される角度からイオンを注入する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - 半導体基板の表面に立てた法線とイオン注入方向の成す角をθとし、イオン注入方向を半導体基板の表面に正射影した射影線とトレンチの長手方向の成す角をφとし、トレンチの深さをＤtrenchとし、遮蔽膜の厚みをＴmaskとし、連続トレンチの幅をＷwideとし、分散して形成されるトレンチの径をＷnarrowとしたときに、
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることを特徴とする請求項４の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004349296A JP2006164997A (ja) | 2004-12-02 | 2004-12-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004349296A JP2006164997A (ja) | 2004-12-02 | 2004-12-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006164997A true JP2006164997A (ja) | 2006-06-22 |
Family
ID=36666701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004349296A Withdrawn JP2006164997A (ja) | 2004-12-02 | 2004-12-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2006164997A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008090771A1 (ja) * | 2007-01-22 | 2008-07-31 | Panasonic Corporation | 半導体装置及びその製造方法 |
| JP2010171085A (ja) * | 2009-01-20 | 2010-08-05 | Panasonic Electric Works Co Ltd | 半導体装置及びその製造方法 |
| CN103594492A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| US8742534B2 (en) | 2010-08-04 | 2014-06-03 | Denso Corporation | Semiconductor device having lateral diode |
| WO2015019540A1 (ja) * | 2013-08-08 | 2015-02-12 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
-
2004
- 2004-12-02 JP JP2004349296A patent/JP2006164997A/ja not_active Withdrawn
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008090771A1 (ja) * | 2007-01-22 | 2008-07-31 | Panasonic Corporation | 半導体装置及びその製造方法 |
| JPWO2008090771A1 (ja) * | 2007-01-22 | 2010-05-20 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7800165B2 (en) | 2007-01-22 | 2010-09-21 | Panasonic Corporation | Semiconductor device and method for producing the same |
| US8105926B2 (en) | 2007-01-22 | 2012-01-31 | Panasonic Corporation | Method for producing a semiconductor device by plasma doping a semiconductor region to form an impurity region |
| JP4866918B2 (ja) * | 2007-01-22 | 2012-02-01 | パナソニック株式会社 | 半導体装置 |
| CN101601138B (zh) * | 2007-01-22 | 2012-07-25 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
| JP2010171085A (ja) * | 2009-01-20 | 2010-08-05 | Panasonic Electric Works Co Ltd | 半導体装置及びその製造方法 |
| US8742534B2 (en) | 2010-08-04 | 2014-06-03 | Denso Corporation | Semiconductor device having lateral diode |
| CN103594492A (zh) * | 2012-08-14 | 2014-02-19 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法 |
| WO2015019540A1 (ja) * | 2013-08-08 | 2015-02-12 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
| JPWO2015019540A1 (ja) * | 2013-08-08 | 2017-03-02 | シャープ株式会社 | 半導体素子基板およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553436B2 (en) | Method of manufacturing semiconductor device using photoresist as ion implantation mask | |
| US10629441B2 (en) | Method of manufacturing semiconductor device | |
| JP6365165B2 (ja) | 半導体装置の製造方法 | |
| KR950024326A (ko) | 트렌치 구조를 갖는 반도체 장치 및 그 제조방법 | |
| JP2005026664A (ja) | 半導体装置およびその製造方法 | |
| JP2010021176A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010272741A (ja) | 半導体装置の製造方法 | |
| KR100934797B1 (ko) | 절연게이트 양극성 트랜지스터 및 그 제조방법 | |
| JPH11274484A (ja) | 半導体装置およびその製造方法 | |
| KR20100064556A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2011086648A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2010062477A (ja) | トレンチ型半導体装置及びその製造方法 | |
| US9099435B2 (en) | Method of manufacturing semiconductor device | |
| US20110068390A1 (en) | Semiconductor device and method for manufacturing same | |
| JP2008235399A (ja) | トレンチ型電力用半導体装置及びその製造方法 | |
| JP2008098530A (ja) | 半導体装置の製造方法 | |
| JP2005347367A (ja) | 半導体装置とその製造方法 | |
| JP2006164997A (ja) | 半導体装置の製造方法 | |
| US20150318277A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2006269964A (ja) | 半導体装置とその製造方法 | |
| JP5378925B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005101602A (ja) | 高耐圧電界効果トランジスタ及びこれの形成方法 | |
| JP3642466B2 (ja) | 半導体装置の製造方法 | |
| KR20190090776A (ko) | 고성능 슈퍼-베타 npn(sbnpn) | |
| TWI571939B (zh) | 橫向擴散金屬氧化半導體元件及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081224 |