JP2005347367A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2005347367A JP2005347367A JP2004162830A JP2004162830A JP2005347367A JP 2005347367 A JP2005347367 A JP 2005347367A JP 2004162830 A JP2004162830 A JP 2004162830A JP 2004162830 A JP2004162830 A JP 2004162830A JP 2005347367 A JP2005347367 A JP 2005347367A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- ion implantation
- type
- mask material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
- Thyristors (AREA)
- Element Separation (AREA)
Abstract
【課題】 トレンチ８４、８６の側面に沿ってｐ＋型ボディ拡散領域５２の有無を作り分けるのが面倒であった。
【解決手段】 ｎ−型ドリフト領域２６の表面に所定の厚みでマスク材８２を形成する工程と、側壁にｐ＋型ボディ拡散領域５２を形成するトレンチ形成部では幅広にマスク材８２を除去し、側壁にｐ＋型ボディ拡散領域５２を形成しないトレンチ形成部では幅狭にマスク材８２を除去する工程と、マスク材８２の開口から異方性エッチングしてｎ−型ドリフト領域２６内にトレンチ８４、８６を形成する工程と、マスク材８２の厚みによって、幅狭トレンチ部８６では側壁が遮蔽され、幅広トレンチ部８４では側壁が露出する角度からイオンを注入する工程を備えている。
【選択図】 図４
【解決手段】 ｎ−型ドリフト領域２６の表面に所定の厚みでマスク材８２を形成する工程と、側壁にｐ＋型ボディ拡散領域５２を形成するトレンチ形成部では幅広にマスク材８２を除去し、側壁にｐ＋型ボディ拡散領域５２を形成しないトレンチ形成部では幅狭にマスク材８２を除去する工程と、マスク材８２の開口から異方性エッチングしてｎ−型ドリフト領域２６内にトレンチ８４、８６を形成する工程と、マスク材８２の厚みによって、幅狭トレンチ部８６では側壁が遮蔽され、幅広トレンチ部８４では側壁が露出する角度からイオンを注入する工程を備えている。
【選択図】 図４
Description
本発明は、トレンチを画定する側壁に、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在する半導体装置と、その製造方法に関する。
同一の半導体基板に、例えば半導体スイッチング素子が形成されている領域と、その半導体スイッチング素子のオン・オフを切換える制御回路を形成することがあり、両者を絶縁分離するために両者間にトレンチを形成することがある。
また両者間を接続する回路を形成するために、トレンチ内に島状の領域を残し、その島状領域に両者間を接続する回路を形成することがある。例えばレベルシフト回路を島状領域に形成し、動作電圧が違う２つの回路間を接続することがある。
このような場合において、島状領域側のトレンチ側面のうちの高電位回路側(あるいは低電位回路側)にはイオン注入領域を形成し、低電位回路側(あるいは高電位回路側)にはイオン注入領域を形成したくないことがある。
すなわち、トレンチを形成する側壁の一部にはイオン注入領域が形成されており、トレンチを形成する側壁の残部にはイオン注入領域が形成されていない半導体装置が必要とされることがあり、それを製造する方法が必要とされている。
本発明は、この種の半導体装置とその製造方法に関する。
同一の半導体基板に、例えば半導体スイッチング素子が形成されている領域と、その半導体スイッチング素子のオン・オフを切換える制御回路を形成することがあり、両者を絶縁分離するために両者間にトレンチを形成することがある。
また両者間を接続する回路を形成するために、トレンチ内に島状の領域を残し、その島状領域に両者間を接続する回路を形成することがある。例えばレベルシフト回路を島状領域に形成し、動作電圧が違う２つの回路間を接続することがある。
このような場合において、島状領域側のトレンチ側面のうちの高電位回路側(あるいは低電位回路側)にはイオン注入領域を形成し、低電位回路側(あるいは高電位回路側)にはイオン注入領域を形成したくないことがある。
すなわち、トレンチを形成する側壁の一部にはイオン注入領域が形成されており、トレンチを形成する側壁の残部にはイオン注入領域が形成されていない半導体装置が必要とされることがあり、それを製造する方法が必要とされている。
本発明は、この種の半導体装置とその製造方法に関する。
同一の半導体基板に、動作電圧を異にする２以上の回路と、両者を接続する回路を形成することがある。
例えば、半導体基板の中心部に高電位をスイッチングする半導体スイッチング素子を形成し、その周囲にその半導体スイッチング素子のオン・オフを切換える低電位で作動する制御回路を形成し、両者間に両者を接続するインターフェイス回路(例えばレベルシフト回路)を形成することがある。この場合、半導体スイッチング素子を形成している高電位領域を一巡するトレンチを形成し、そのトレンチによって周囲の低電位領域から絶縁分離する手法がとられることがあり、その場合には、インターフェイス回路を形成するためにトレンチ内に島状の領域を残し、その島状領域にインターフェイス回路を形成する。
インターフェイス回路の典型例にはレベルシフト回路が例示され、そのレベルシフトは横型の半導体スイッチング素子を備えている。すなわち、島状領域に横型の半導体スイッチング素子が形成されることがある。
この種の半導体装置では、インターフェイス回路のための島状領域の面積を小さくすることが望まれている。このための技術の一例が特許文献１に記載されている。
特開平７−７８８３３号公報（その公報の図１参照）
例えば、半導体基板の中心部に高電位をスイッチングする半導体スイッチング素子を形成し、その周囲にその半導体スイッチング素子のオン・オフを切換える低電位で作動する制御回路を形成し、両者間に両者を接続するインターフェイス回路(例えばレベルシフト回路)を形成することがある。この場合、半導体スイッチング素子を形成している高電位領域を一巡するトレンチを形成し、そのトレンチによって周囲の低電位領域から絶縁分離する手法がとられることがあり、その場合には、インターフェイス回路を形成するためにトレンチ内に島状の領域を残し、その島状領域にインターフェイス回路を形成する。
インターフェイス回路の典型例にはレベルシフト回路が例示され、そのレベルシフトは横型の半導体スイッチング素子を備えている。すなわち、島状領域に横型の半導体スイッチング素子が形成されることがある。
この種の半導体装置では、インターフェイス回路のための島状領域の面積を小さくすることが望まれている。このための技術の一例が特許文献１に記載されている。
図１２に、特許文献１に記載されているインターフェイス回路の要部断面図を模式的に示す。そのインターフェイス回路は、横型のバイポーラトランジスタを中心に形成されている。
ｐ＋型半導体層４２２に達するトレンチ４３２、４３４で挟まれている島状領域の下方に、ｎ＋型埋め込み領域４２３が形成されており、そのｎ＋型埋め込み領域４２３上にｎ−型ドリフト領域４２６が形成されている。そのｎ−型ドリフト領域４２６の表面側にｎ＋型コレクタ領域４７２が形成されており、このｎ＋型コレクタ領域４７２はコレクタ電極Cに接続されている。また、ｎ−型ドリフト領域４２６の表面側であってｎ＋型コレクタ領域４７２からｎ−型ドリフト領域４２６によって隔てられた位置にｐ型ベース領域４７４が形成され、そのｐ型ベース領域４７４内にｐ＋型ベースコンタクト領域４７６とｎ＋型エミッタ領域４７８が形成されている。ｐ＋型ベースコンタクト領域４７６はベース電極Bに接続され、ｎ＋型エミッタ領域４７８はエミッタ電極Eに接続されている。トレンチ４３２、４３４で挟まれている島状領域に、横型のバイポーラトランジスタが形成されている。トレンチ４３２、４３４には絶縁体が充填されている。
トレンチ４３２の左側の領域４２８には、高電圧をスイッチングする半導体スイッチング素子群が形成されている(図示省略されている)。トレンチ４３４の右側の領域４２７には、半導体スイッチング素子のオン・オフを切換える低電圧で作動する制御回路が形成されている(図示省略されている)。絶縁体が充填されているトレンチ４３２は、半導体スイッチング素子群とインターフェイス回路を絶縁分離し、絶縁体が充填されているトレンチ４３４は、インターフェイス回路と制御回路を絶縁分離している。インターフェイス回路のコレクタ電極Cは、図示しない導体で半導体スイッチング素子群に接続され、インターフェイス回路のエミッタ電極Eは、図示しない導体で制御回路に接続されている。なお、絶縁体充填トレンチ４３２、４３４のトレンチ幅は等しく形成されている。
ｐ＋型半導体層４２２に達するトレンチ４３２、４３４で挟まれている島状領域の下方に、ｎ＋型埋め込み領域４２３が形成されており、そのｎ＋型埋め込み領域４２３上にｎ−型ドリフト領域４２６が形成されている。そのｎ−型ドリフト領域４２６の表面側にｎ＋型コレクタ領域４７２が形成されており、このｎ＋型コレクタ領域４７２はコレクタ電極Cに接続されている。また、ｎ−型ドリフト領域４２６の表面側であってｎ＋型コレクタ領域４７２からｎ−型ドリフト領域４２６によって隔てられた位置にｐ型ベース領域４７４が形成され、そのｐ型ベース領域４７４内にｐ＋型ベースコンタクト領域４７６とｎ＋型エミッタ領域４７８が形成されている。ｐ＋型ベースコンタクト領域４７６はベース電極Bに接続され、ｎ＋型エミッタ領域４７８はエミッタ電極Eに接続されている。トレンチ４３２、４３４で挟まれている島状領域に、横型のバイポーラトランジスタが形成されている。トレンチ４３２、４３４には絶縁体が充填されている。
トレンチ４３２の左側の領域４２８には、高電圧をスイッチングする半導体スイッチング素子群が形成されている(図示省略されている)。トレンチ４３４の右側の領域４２７には、半導体スイッチング素子のオン・オフを切換える低電圧で作動する制御回路が形成されている(図示省略されている)。絶縁体が充填されているトレンチ４３２は、半導体スイッチング素子群とインターフェイス回路を絶縁分離し、絶縁体が充填されているトレンチ４３４は、インターフェイス回路と制御回路を絶縁分離している。インターフェイス回路のコレクタ電極Cは、図示しない導体で半導体スイッチング素子群に接続され、インターフェイス回路のエミッタ電極Eは、図示しない導体で制御回路に接続されている。なお、絶縁体充填トレンチ４３２、４３４のトレンチ幅は等しく形成されている。
島状領域側の側壁のうち、高電圧をスイッチングする半導体スイッチング素子群が形成されている領域４２８に向い合う側壁には、ｎ＋型コレクタ領域４７２からｎ＋型埋め込み領域４２３まで到達するｎ＋型コレクタ拡散領域４５２が形成されている。このｎ＋型コレクタ拡散領域４５２はトレンチ４３２の側面に沿って形成されている。このｎ＋型コレクタ拡散領域４５２は、ｎ＋型コレクタ領域４７２とｎ＋型埋め込み領域４２３を同電位に固定するものであり、これにより半導体装置がオンしたときにｎ＋型埋め込み領域４２３を利用してｎ−型ドリフト層４２６内の広い範囲を使って電流を流動させることができる。したがってバイポーラトランジスタの飽和電圧が低減される。
上記の半導体装置では、ｎ＋型コレクタ拡散領域４５２がトレンチ４３２の側面に沿って形成されている。このｎ＋型コレクタ拡散領域４５２は、トレンチ４３２に絶縁体が充填されるのに先立って、空間となっているトレンチ４３２の側面から不純物を導入して形成される。したがって、ｎ−型ドリフト層４２６の表面から深い位置まで不純物を導入する場合に比して、その不純物拡散の側方への広がりを抑制することができる。この現象を利用することで、ｎ＋型コレクタ拡散領域４５２の面積が小さくなり、ひいては半導体装置の小型化を実現している。
ｎ＋型コレクタ拡散領域４５２は、制御回路が形成されている領域４２７側のトレンチ４３４の側壁には形成されていない。このトレンチ側壁にはｎ＋型コレクタ拡散領域４５２に相当する領域を形成する必要がないためであり(電位固定する必要がない)、無用な面積の増加を抑制するためである。
活性領域(上記の場合はｎ−型ドリフト領域４２６)の表面側の半導体領域(上記の場合はｎ＋型コレクタ領域４７２)と、裏面側の半導体領域(上記の場合はｎ＋型埋め込み領域４２３)を同電位に固定する技術は、バイポーラトランジスタに限らず、例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、ダイオード、サイリスタ等の各種の半導体装置でも利用される。また、埋め込み半導体領域４２３に代えてSOI（Silicon On Insulator）基板を利用する場合でも、表面側半導体領域とSOI基板の絶縁層を接続することで、半導体装置の高耐圧化を図ることができる。即ち、さまざまな局面で、活性領域の表面から裏面まで到達する不純物注入領域を形成する場合が必要とされる。
上記のように、トレンチを画定する側壁の一部（トレンチ４３２の側壁）にはイオン注入領域が形成されており、トレンチを画定する側壁の残部（トレンチ４３４の側壁）にはイオン注入領域が形成されていない半導体装置、あるいは、トレンチを画定する側壁にイオン注入領域が形成されている範囲（トレンチ４３２の側壁）とイオン注入領域が形成されていない範囲（トレンチ４３４の側壁）が混在する半導体装置が必要とされている。
上記の半導体装置では、ｎ＋型コレクタ拡散領域４５２がトレンチ４３２の側面に沿って形成されている。このｎ＋型コレクタ拡散領域４５２は、トレンチ４３２に絶縁体が充填されるのに先立って、空間となっているトレンチ４３２の側面から不純物を導入して形成される。したがって、ｎ−型ドリフト層４２６の表面から深い位置まで不純物を導入する場合に比して、その不純物拡散の側方への広がりを抑制することができる。この現象を利用することで、ｎ＋型コレクタ拡散領域４５２の面積が小さくなり、ひいては半導体装置の小型化を実現している。
ｎ＋型コレクタ拡散領域４５２は、制御回路が形成されている領域４２７側のトレンチ４３４の側壁には形成されていない。このトレンチ側壁にはｎ＋型コレクタ拡散領域４５２に相当する領域を形成する必要がないためであり(電位固定する必要がない)、無用な面積の増加を抑制するためである。
活性領域(上記の場合はｎ−型ドリフト領域４２６)の表面側の半導体領域(上記の場合はｎ＋型コレクタ領域４７２)と、裏面側の半導体領域(上記の場合はｎ＋型埋め込み領域４２３)を同電位に固定する技術は、バイポーラトランジスタに限らず、例えばMOSFET（Metal Oxide Semiconductor Field Effect Transistor）、ダイオード、サイリスタ等の各種の半導体装置でも利用される。また、埋め込み半導体領域４２３に代えてSOI（Silicon On Insulator）基板を利用する場合でも、表面側半導体領域とSOI基板の絶縁層を接続することで、半導体装置の高耐圧化を図ることができる。即ち、さまざまな局面で、活性領域の表面から裏面まで到達する不純物注入領域を形成する場合が必要とされる。
上記のように、トレンチを画定する側壁の一部（トレンチ４３２の側壁）にはイオン注入領域が形成されており、トレンチを画定する側壁の残部（トレンチ４３４の側壁）にはイオン注入領域が形成されていない半導体装置、あるいは、トレンチを画定する側壁にイオン注入領域が形成されている範囲（トレンチ４３２の側壁）とイオン注入領域が形成されていない範囲（トレンチ４３４の側壁）が混在する半導体装置が必要とされている。
図１２に示すように、この種の半導体装置では、トレンチ４３２の側壁にはｎ＋型コレクタ拡散領域４５２を形成する必要があり、トレンチ４３４の側壁にはｎ＋型コレクタ拡散領域を形成しないようにする必要がある。
特許文献１では、ｎ＋型コレクタ拡散領域４５２を形成するのに先立って、側壁にｎ＋型コレクタ拡散領域を形成しないトレンチ４３４の側壁に、例えばシリコン酸化膜などのコーティング材を予め形成しておくことによって、側壁に不純物が導入されることを禁止する処理を実施する。
しかしながら、この製造方法を採用すると、工程数が増えるとともに製造の難易度も増加して、ひいてはプロセスコストが増大するという問題が生じる。従来の技術では、トレンチを形成する側壁において、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在する半導体装置を製造しようとすると、プロセスコストが増大するという問題がある。
本発明の一つの目的は、トレンチを画定する側壁の一部にはイオン注入領域が形成されており、トレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置、あるいは、トレンチを画定する側壁に、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在する半導体装置を、簡単に製造する方法を提供する。
また、本発明の他の一つの目的は、前記特性を備えていながら、簡単に製造することができる半導体装置を提供する。
イオンを注入する目的は、様々でありえる。注入後に熱処理して拡散させれば、図１２に例示した不純物拡散領域４５２を形成することができる。半導体装置によっては、イオンを注入して格子欠陥を形成することが必要とされることがあり、あるいは、イオンを注入してキャリアキラー領域を形成することが必要とされることもある。
本発明は、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在するトレンチ側壁を形成する場合一般に有用な技術であり、イオン注入の目的は不純物拡散領域の形成用に限られない。
特許文献１では、ｎ＋型コレクタ拡散領域４５２を形成するのに先立って、側壁にｎ＋型コレクタ拡散領域を形成しないトレンチ４３４の側壁に、例えばシリコン酸化膜などのコーティング材を予め形成しておくことによって、側壁に不純物が導入されることを禁止する処理を実施する。
しかしながら、この製造方法を採用すると、工程数が増えるとともに製造の難易度も増加して、ひいてはプロセスコストが増大するという問題が生じる。従来の技術では、トレンチを形成する側壁において、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在する半導体装置を製造しようとすると、プロセスコストが増大するという問題がある。
本発明の一つの目的は、トレンチを画定する側壁の一部にはイオン注入領域が形成されており、トレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置、あるいは、トレンチを画定する側壁に、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在する半導体装置を、簡単に製造する方法を提供する。
また、本発明の他の一つの目的は、前記特性を備えていながら、簡単に製造することができる半導体装置を提供する。
イオンを注入する目的は、様々でありえる。注入後に熱処理して拡散させれば、図１２に例示した不純物拡散領域４５２を形成することができる。半導体装置によっては、イオンを注入して格子欠陥を形成することが必要とされることがあり、あるいは、イオンを注入してキャリアキラー領域を形成することが必要とされることもある。
本発明は、イオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在するトレンチ側壁を形成する場合一般に有用な技術であり、イオン注入の目的は不純物拡散領域の形成用に限られない。
本発明の半導体装置の製造方法は、トレンチを画定する側壁の一部にはイオン注入領域が形成されており、トレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置を製造する方法である。この方法は、半導体基板の表面に所定の厚みでマスク材を形成する工程と、側壁にイオン注入領域を形成するトレンチ形成部では幅広にマスク材を除去し、側壁にイオン注入領域を形成しないトレンチ形成部では幅狭にマスク材を除去する工程と、マスク材の開口から異方性エッチングして半導体基板にトレンチを形成する工程と、マスク材の厚みによって、幅狭トレンチ部では側壁が遮蔽され、幅広トレンチ部では側壁が露出する角度からイオンを注入する工程を備えている。
上記の製造方法の一つの特徴は、半導体基板の表面にマスク材をパターニングするときに、イオン注入領域を形成するかしないかによって、トレンチ形成用の開口幅を変えることにある。側壁にイオン注入領域を形成するトレンチ形成部では幅広の開口を形成し、側壁にイオン注入領域を形成しないトレンチ形成部では幅狭に開口を形成する。
トレンチの幅が異なっており、半導体基板の表面に一定の厚みを持つマスク材で形成されていると、イオンを斜め方向から注入するときに、幅広トレンチ部ではイオン注入方向に対して側壁が露出され、幅狭トレンチ部ではイオン注入方向に対して側壁が遮蔽される角度範囲が存在する。この角度範囲を利用すると、幅広トレンチ部の側壁にはイオン注入領域が形成され、幅狭トレンチ部の側壁にはイオン注入領域が形成されていない半導体装置を製造することができる。
イオンを斜めに注入する工程では、半導体基板を回転させながら注入してもよく、あるいは、平面視したときのトレンチ方向とイオン注入方向の関係を固定しておいてもよい。
上記の製造方法を採用すると、幅の異なるトレンチを作り分けるだけで、イオン注入領域を選択的に作り分けることができる。トレンチ幅は、マスク材のパターニングによって簡単に調整することができ、製造工程が増加することはない。プロセスコストを増大させることなく簡単に製造することができる。
トレンチの幅が異なっており、半導体基板の表面に一定の厚みを持つマスク材で形成されていると、イオンを斜め方向から注入するときに、幅広トレンチ部ではイオン注入方向に対して側壁が露出され、幅狭トレンチ部ではイオン注入方向に対して側壁が遮蔽される角度範囲が存在する。この角度範囲を利用すると、幅広トレンチ部の側壁にはイオン注入領域が形成され、幅狭トレンチ部の側壁にはイオン注入領域が形成されていない半導体装置を製造することができる。
イオンを斜めに注入する工程では、半導体基板を回転させながら注入してもよく、あるいは、平面視したときのトレンチ方向とイオン注入方向の関係を固定しておいてもよい。
上記の製造方法を採用すると、幅の異なるトレンチを作り分けるだけで、イオン注入領域を選択的に作り分けることができる。トレンチ幅は、マスク材のパターニングによって簡単に調整することができ、製造工程が増加することはない。プロセスコストを増大させることなく簡単に製造することができる。
半導体基板の表面に立てた法線とイオン注入方向の成す角をθとし、イオン注入方向を半導体基板表面に正射影した射影線とトレンチの長手方向の成す角をφ（平面視したときのイオン注入方向とトレンチ長手方向の成す角）とし、トレンチの深さをＤtrenchとし、マスク材の厚みをＴmaskとし、幅広トレンチの幅をＷwideとし、幅狭トレンチの幅をＷnarrowとしたときに、
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることが好ましい。
平面視したときに、トレンチの長手方向とイオン注入方向が直交している場合には、φ＝90°であり、cos(90°-φ)＝１であるので、上記式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow＜Ｔmask/tan(90°−θ)
と単純化される。なお、上記の各記号は、後述する第１実施例の図５と図６で用いられる記号と一致している。図５と図６を参照すると上記式の意味が理解しやすい。
前者の式は幅広トレンチの側壁の底部までイオン注入方向に露出される関係を示している。具体的には、前者の式の左辺は、注入イオンに対する幅広トレンチの見かけ上の長さであり、右辺はトレンチの底部までイオンが届くために必要な最小の幅広トレンチの幅を示している。したがって、前者の式の関係を満たしていると、幅広トレンチの底部までイオンを注入することができる。後者の式は、幅狭トレンチの側壁の上部までマスク材によって注入イオンから遮蔽される関係を示している。具体的には、後者の式の左辺は、注入イオンに対する幅狭トレンチの見かけ上の長さであり、右辺は注入イオンがマスク材の高さを越えないための最大の幅狭トレンチの幅を示している。したがって、後者の式の関係を満たしていると、注入イオンはマスク材によって遮蔽されトレンチの側壁まで届くことができない。上記式を満たす角度範囲で斜めイオン注入を実施すると、イオン注入領域の作り分けを正確に実施することができる。
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることが好ましい。
平面視したときに、トレンチの長手方向とイオン注入方向が直交している場合には、φ＝90°であり、cos(90°-φ)＝１であるので、上記式は、
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow＜Ｔmask/tan(90°−θ)
と単純化される。なお、上記の各記号は、後述する第１実施例の図５と図６で用いられる記号と一致している。図５と図６を参照すると上記式の意味が理解しやすい。
前者の式は幅広トレンチの側壁の底部までイオン注入方向に露出される関係を示している。具体的には、前者の式の左辺は、注入イオンに対する幅広トレンチの見かけ上の長さであり、右辺はトレンチの底部までイオンが届くために必要な最小の幅広トレンチの幅を示している。したがって、前者の式の関係を満たしていると、幅広トレンチの底部までイオンを注入することができる。後者の式は、幅狭トレンチの側壁の上部までマスク材によって注入イオンから遮蔽される関係を示している。具体的には、後者の式の左辺は、注入イオンに対する幅狭トレンチの見かけ上の長さであり、右辺は注入イオンがマスク材の高さを越えないための最大の幅狭トレンチの幅を示している。したがって、後者の式の関係を満たしていると、注入イオンはマスク材によって遮蔽されトレンチの側壁まで届くことができない。上記式を満たす角度範囲で斜めイオン注入を実施すると、イオン注入領域の作り分けを正確に実施することができる。
トレンチを画定する側壁の一部にはイオン注入領域が実質的に形成されており、トレンチを画定する側壁の残部にはイオン注入領域が実質的に形成されていない半導体装置を製造する場合には、平面視したときのトレンチ方向とイオン注入方向の関係を固定しておいてイオンを注入してもよいが、半導体基板を面内で回転させながらイオンを注入してもよい。
ここで、実質的に形成されているとは、意図した結果を実現する濃度でイオンが注入されていることをいう。逆に、実質的に形成されていないとは、意図した結果を実現する濃度に至らないことをいう。例えば、ｐ型の半導体基板にｎ型のイオンを注入しても、その濃度が低ければｎ型のイオン注入領域を形成することができない。この場合には、低濃度でイオンが注入されても、イオン注入領域は実質的には形成されていないということができる。
トレンチの側壁の大部分にイオンが注入されているが、注入されたイオンの濃度が場所によって変動し、イオン注入領域が実質的に形成されている範囲と実質的に形成されていない範囲が混在する半導体装置を製造する場合には、平面視したときのトレンチ方向とイオン注入方向の関係を所定の関係に調整して固定しておく必要がなく、半導体基板を面内で回転させながらイオンを注入することができる。
この場合の製造方法は、半導体基板の表面に所定の厚みでマスク材を形成する工程と、側壁にイオン注入領域を実質的に形成するトレンチ形成部では幅広にマスク材を除去し、側壁にイオン注入領域を実質的に形成しないトレンチ形成部では幅狭にマスク材を除去する工程と、マスク材の開口から異方性エッチングして半導体基板にトレンチを形成する工程と、半導体基板を面内で回転させながら半導体基板表面の斜め方向からイオンを注入する工程を備えている。
半導体基板を面内で回転させながら斜め方向からイオンを注入すると、幅広トレンチの側壁には多量のイオンを注入してイオン注入領域を実質的に形成することができ、幅狭トレンチの側壁に注入されるイオンの量を抑制してイオン注入領域を実質的に形成しないことができる。
ここで、実質的に形成されているとは、意図した結果を実現する濃度でイオンが注入されていることをいう。逆に、実質的に形成されていないとは、意図した結果を実現する濃度に至らないことをいう。例えば、ｐ型の半導体基板にｎ型のイオンを注入しても、その濃度が低ければｎ型のイオン注入領域を形成することができない。この場合には、低濃度でイオンが注入されても、イオン注入領域は実質的には形成されていないということができる。
トレンチの側壁の大部分にイオンが注入されているが、注入されたイオンの濃度が場所によって変動し、イオン注入領域が実質的に形成されている範囲と実質的に形成されていない範囲が混在する半導体装置を製造する場合には、平面視したときのトレンチ方向とイオン注入方向の関係を所定の関係に調整して固定しておく必要がなく、半導体基板を面内で回転させながらイオンを注入することができる。
この場合の製造方法は、半導体基板の表面に所定の厚みでマスク材を形成する工程と、側壁にイオン注入領域を実質的に形成するトレンチ形成部では幅広にマスク材を除去し、側壁にイオン注入領域を実質的に形成しないトレンチ形成部では幅狭にマスク材を除去する工程と、マスク材の開口から異方性エッチングして半導体基板にトレンチを形成する工程と、半導体基板を面内で回転させながら半導体基板表面の斜め方向からイオンを注入する工程を備えている。
半導体基板を面内で回転させながら斜め方向からイオンを注入すると、幅広トレンチの側壁には多量のイオンを注入してイオン注入領域を実質的に形成することができ、幅狭トレンチの側壁に注入されるイオンの量を抑制してイオン注入領域を実質的に形成しないことができる。
本発明で得られる半導体装置自体が新規な構造を備えている。即ち、本発明で具現化された半導体装置は、イオン注入領域が実質的に形成されているトレンチ側壁と、イオン注入領域が実質的に形成されていないトレンチ側壁が混在する半導体装置であり、イオン注入領域が実質的に形成されている範囲ではトレンチが幅広であり、イオン注入領域が実質的に形成されていない範囲ではトレンチが幅狭であることを特徴とする。
従来の半導体装置では、一定のトレンチ幅で形成されている。本発明ではイオン注入領域が存在する範囲と存在しない範囲を創り出すために、幅の異なるトレンチを利用する。幅広トレンチ部ではイオン注入領域が実質的に形成されており、幅狭トレンチ部ではイオン注入領域が実質的に形成されていない半導体装置は、本発明で創作されたものである。
従来の半導体装置では、一定のトレンチ幅で形成されている。本発明ではイオン注入領域が存在する範囲と存在しない範囲を創り出すために、幅の異なるトレンチを利用する。幅広トレンチ部ではイオン注入領域が実質的に形成されており、幅狭トレンチ部ではイオン注入領域が実質的に形成されていない半導体装置は、本発明で創作されたものである。
本発明によると、トレンチを画定する側壁の一部にはイオン注入領域が形成されておりトレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置、あるいは、トレンチを画定する側壁内にイオン注入領域が形成されている範囲とイオン注入領域が形成されていない範囲が混在する半導体装置を簡単に製造することができ、プロセスコストを減少させることができる。
最初に実施例の主要な特徴を列記する。
(第１実施形態) 半導体層(２２、１２２、２２２、３２２)と、その半導体層上に形成されている活性領域(２６、１２６、２２６、３２６)と、その活性領域を一巡するとともにその活性領域を周辺から区画して絶縁するトレンチ(３２、３４、１３２、１３４、２３２、２３４、３３２、３３４)と、活性領域の表面側に形成されている表面側半導体領域(４２、１４２、２７２、３５３)と、半導体層と表面側半導体領域とを隔てている活性領域を貫通して形成されている拡散半導体領域(５２、１５２、２５２、３５２)とを備え、拡散半導体領域はトレンチに沿って形成されており、その拡散半導体領域が実質的に形成されているトレンチ(３２、１３２、２３２、３３２)のトレンチ幅は幅広であり、拡散半導体領域が実質的に形成されていないトレンチ(３４、１３４、２３４、３３４)のトレンチ幅は幅狭であることを特徴としている。
(第２実施形態) 上記の各半導体領域の導電型は、その種類(バイポーラトランジスタ、MOSFET、IGBT、ダイオード、サイリスタ)に合わせて適宜決定される。
(第１実施形態) 半導体層(２２、１２２、２２２、３２２)と、その半導体層上に形成されている活性領域(２６、１２６、２２６、３２６)と、その活性領域を一巡するとともにその活性領域を周辺から区画して絶縁するトレンチ(３２、３４、１３２、１３４、２３２、２３４、３３２、３３４)と、活性領域の表面側に形成されている表面側半導体領域(４２、１４２、２７２、３５３)と、半導体層と表面側半導体領域とを隔てている活性領域を貫通して形成されている拡散半導体領域(５２、１５２、２５２、３５２)とを備え、拡散半導体領域はトレンチに沿って形成されており、その拡散半導体領域が実質的に形成されているトレンチ(３２、１３２、２３２、３３２)のトレンチ幅は幅広であり、拡散半導体領域が実質的に形成されていないトレンチ(３４、１３４、２３４、３３４)のトレンチ幅は幅狭であることを特徴としている。
(第２実施形態) 上記の各半導体領域の導電型は、その種類(バイポーラトランジスタ、MOSFET、IGBT、ダイオード、サイリスタ)に合わせて適宜決定される。
図面を参照して以下に各実施例を詳細に説明する。
(第１実施例) 図１に、ｎチャネル型のLDMOS(Lightly Diffused MOS)の要部断面図を模式的に示す。このLDMOSはSOI基板を利用して形成されている。このLDMOSは、高電位回路と低電位回路の両者間を媒介するレベルシフト回路の一例である。このLDMOSは、トレンチ３２、３４で挟まれた島状領域内に形成されている。
図示２２は、ｐ＋型半導体層であり、そのｐ＋型半導体層２２上に絶縁層２４が形成されている。なお、ｐ＋型半導体層２２は、ｎ型であっても構わない。
絶縁層２４上であって、トレンチ３２、３４で挟まれた島状領域内にｎ−型ドリフト領域２６が形成されている。このｎ−型ドリフト領域２６の表面側にｐ−型ボディ領域４２が形成されている。ｐ−型ボディ領域４２内に、ｐ＋型ボディコンタクト領域４６とｎ＋型ソース領域４４が形成され、これらはｐ−型ボディ領域４２によってｎ−型ドリフト領域２６から隔てられている。ｐ＋型ボディコンタクト領域４６とｎ＋型ソース領域４４は、いずれもソース電極Ｓに接続されている。ｎ＋型ソース領域４４とｎ−型ドリフト領域２６を隔てているｐ−型ボディ領域４２に、ゲート絶縁膜６２を介してゲート電極Ｇが対向している。
ｎ−型ドリフト領域２６の表面側であってｐ−型ボディ領域４２とはｎ−型ドリフト領域２６によって隔てられた位置にｎ＋型ドレイン領域４８が形成され、このｎ＋型ドレイン領域４８はドレイン電極Ｄに接続されている。ゲート電極Ｇとドレイン電極Ｄの間のｎ−型ドリフト領域２６の表面にLOCOS酸化膜６４が形成されており、表面部の電界を緩和している。
(第１実施例) 図１に、ｎチャネル型のLDMOS(Lightly Diffused MOS)の要部断面図を模式的に示す。このLDMOSはSOI基板を利用して形成されている。このLDMOSは、高電位回路と低電位回路の両者間を媒介するレベルシフト回路の一例である。このLDMOSは、トレンチ３２、３４で挟まれた島状領域内に形成されている。
図示２２は、ｐ＋型半導体層であり、そのｐ＋型半導体層２２上に絶縁層２４が形成されている。なお、ｐ＋型半導体層２２は、ｎ型であっても構わない。
絶縁層２４上であって、トレンチ３２、３４で挟まれた島状領域内にｎ−型ドリフト領域２６が形成されている。このｎ−型ドリフト領域２６の表面側にｐ−型ボディ領域４２が形成されている。ｐ−型ボディ領域４２内に、ｐ＋型ボディコンタクト領域４６とｎ＋型ソース領域４４が形成され、これらはｐ−型ボディ領域４２によってｎ−型ドリフト領域２６から隔てられている。ｐ＋型ボディコンタクト領域４６とｎ＋型ソース領域４４は、いずれもソース電極Ｓに接続されている。ｎ＋型ソース領域４４とｎ−型ドリフト領域２６を隔てているｐ−型ボディ領域４２に、ゲート絶縁膜６２を介してゲート電極Ｇが対向している。
ｎ−型ドリフト領域２６の表面側であってｐ−型ボディ領域４２とはｎ−型ドリフト領域２６によって隔てられた位置にｎ＋型ドレイン領域４８が形成され、このｎ＋型ドレイン領域４８はドレイン電極Ｄに接続されている。ゲート電極Ｇとドレイン電極Ｄの間のｎ−型ドリフト領域２６の表面にLOCOS酸化膜６４が形成されており、表面部の電界を緩和している。
トレンチ３２、３４には絶縁体が充填されている。このトレンチ３２、３４は、トレンチ幅が異なっており、紙面左側のトレンチ幅は広く、紙面右側は狭く形成されている。幅広トレンチ３２の左側の領域２８には、低電圧で作動する低電位回路が形成されている(図示省略されている)。トレンチ３４の右側の領域２７には、高電圧で作動する高電位回路が形成されている(図示省略されている)。絶縁体が充填されているトレンチ３２は、LDMOSと低電位回路を絶縁分離し、絶縁体が充填されているトレンチ３４は、LDMOSと高電位回路を絶縁分離している。LDMOSのソース電極Ｓは、図示しない導体で低電位回路に接続され、LDMOSのドレイン電極Ｄは、図示しない導体で高電位回路に接続されている。
図２(ａ)に、このトレンチ３２、３４を平面視したときの平面パターンを模式的に示す。なお、図中のI-I線断面が図１の要部断面図と一致する。図に示すように、トレンチ３２、３４は、ｎ−型ドリフト領域２６を一巡して連結している。このトレンチ３２、３４によって、島状領域は周辺の低電位回路(図示２８に相当する領域)と高電位回路(図示２７に相当する領域)から絶縁分離され区画されている。この島状領域は、低電位回路と高電位回路の間に位置している。なお、本実施例の平面パターンは、図２(ｂ)に示す変形例であってもよい。この例は、幅広トレンチ３２が円柱状であり、この幅広トレンチ３２の周囲に島状領域が円環状に形成され、その島状領域を囲って幅狭トレンチ３４が形成されている。この例は、島状領域が低電位回路又は高電位回路内に点在する場合である。
図２(ａ)に、このトレンチ３２、３４を平面視したときの平面パターンを模式的に示す。なお、図中のI-I線断面が図１の要部断面図と一致する。図に示すように、トレンチ３２、３４は、ｎ−型ドリフト領域２６を一巡して連結している。このトレンチ３２、３４によって、島状領域は周辺の低電位回路(図示２８に相当する領域)と高電位回路(図示２７に相当する領域)から絶縁分離され区画されている。この島状領域は、低電位回路と高電位回路の間に位置している。なお、本実施例の平面パターンは、図２(ｂ)に示す変形例であってもよい。この例は、幅広トレンチ３２が円柱状であり、この幅広トレンチ３２の周囲に島状領域が円環状に形成され、その島状領域を囲って幅狭トレンチ３４が形成されている。この例は、島状領域が低電位回路又は高電位回路内に点在する場合である。
図１に戻る。島状領域側の側壁のうち、低電位回路が形成されている領域２８に向かい合う側壁には、ｐ−型ボディ領域４２からｎ−型ドリフト領域２６を貫通して絶縁層２４まで達するｐ＋型ボディ拡散領域５２(イオン注入領域の一例)が形成されている。このｐ＋型ボディ拡散領域５２は、トレンチ３２の側面に沿って形成されている。
ｐ＋型ボディ拡散領域５２の一つの役割は、LDMOSがオフしたときに、絶縁層２４とｎ−型ドリフト領域２６の界面に反転層が形成されるのを抑制する。即ち、反転層に蓄積する正孔キャリアを、ｐ＋型ボディ拡散領域５２を利用してソース電極Ｓへ排出するのを促進する。これにより、ｎ−型ドリフト領域２６の広い範囲を空乏化することができ、高耐圧を得ることができる。また、このｐ＋型ボディ拡散領域５２からｎ−型ドリフト領域２６へ向けて横方向へ空乏層が伸びるために、ｐ−型ボディ領域４２の屈曲部４２ａに集中し易い電界を緩和する働きもある。
また、ｐ＋型ボディ拡散領域５２は、幅広トレンチ３２に沿って形成されているが、幅狭トレンチ３４にはｐ＋型ボディ拡散領域５２が形成されていない。したがって、従来技術と同様に、余計な面積の増加が抑制されている。
ｐ＋型ボディ拡散領域５２の一つの役割は、LDMOSがオフしたときに、絶縁層２４とｎ−型ドリフト領域２６の界面に反転層が形成されるのを抑制する。即ち、反転層に蓄積する正孔キャリアを、ｐ＋型ボディ拡散領域５２を利用してソース電極Ｓへ排出するのを促進する。これにより、ｎ−型ドリフト領域２６の広い範囲を空乏化することができ、高耐圧を得ることができる。また、このｐ＋型ボディ拡散領域５２からｎ−型ドリフト領域２６へ向けて横方向へ空乏層が伸びるために、ｐ−型ボディ領域４２の屈曲部４２ａに集中し易い電界を緩和する働きもある。
また、ｐ＋型ボディ拡散領域５２は、幅広トレンチ３２に沿って形成されているが、幅狭トレンチ３４にはｐ＋型ボディ拡散領域５２が形成されていない。したがって、従来技術と同様に、余計な面積の増加が抑制されている。
次に、このLDMOSの製造方法を図３〜８を参照して説明する。
まず、図３に示すSOI基板(半導体基板の一例)を準備する。このSOI基板は、ｐ＋型半導体層２２と絶縁層２４とｎ−型ドリフト領域２６が積層された構造からなる。このSOI基板は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(絶縁層２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成される。
次に図４に示すように、HTO(High Temperature Oxide)膜からなるマスク材８２を、ｎ−型ドリフト領域２６上に約3.5μmの厚みで形成する。
次に、フォトリソ工程を利用してマスク材８２をパターニングする。このとき、側壁にｐ＋型ボディ拡散領域５２を形成するトレンチ形成部では、マスク材８２の開口部を幅広に除去するとともに、側壁にｐ＋型ボディ拡散領域５２を形成しないトレンチ形成部では、マスク材８２の開口部を幅狭で除去する。マスク材８２の開口部の大きさを適宜調整することで、その下方に形成されるトレンチのトレンチ幅を調整することができる。
次に、そのマスク材８２の開口部から異方性のエッチングによって絶縁層２４まで到達するトレンチ部８４、８６を形成する。本実施例では、幅広トレンチのトレンチ幅が6.8μmであり、幅狭トレンチのトレンチ幅が0.5μmで設定されている。なお、トレンチ部８４、８６は、後に絶縁体が充填されるとトレンチ３２、３４となる。参照番号が違うのは絶縁体の有無を区別するためである。
なお、このパターニングの平面パターンは、図２に示した通りである。
まず、図３に示すSOI基板(半導体基板の一例)を準備する。このSOI基板は、ｐ＋型半導体層２２と絶縁層２４とｎ−型ドリフト領域２６が積層された構造からなる。このSOI基板は、1Ω・cm程度のボロンを含有するシリコンウェハの表面を熱酸化し、約3μmの酸化膜(絶縁層２４となる)を形成した後に、リンを含有する約30μmの厚みのシリコンウェハを貼り合わせることで作成される。
次に図４に示すように、HTO(High Temperature Oxide)膜からなるマスク材８２を、ｎ−型ドリフト領域２６上に約3.5μmの厚みで形成する。
次に、フォトリソ工程を利用してマスク材８２をパターニングする。このとき、側壁にｐ＋型ボディ拡散領域５２を形成するトレンチ形成部では、マスク材８２の開口部を幅広に除去するとともに、側壁にｐ＋型ボディ拡散領域５２を形成しないトレンチ形成部では、マスク材８２の開口部を幅狭で除去する。マスク材８２の開口部の大きさを適宜調整することで、その下方に形成されるトレンチのトレンチ幅を調整することができる。
次に、そのマスク材８２の開口部から異方性のエッチングによって絶縁層２４まで到達するトレンチ部８４、８６を形成する。本実施例では、幅広トレンチのトレンチ幅が6.8μmであり、幅狭トレンチのトレンチ幅が0.5μmで設定されている。なお、トレンチ部８４、８６は、後に絶縁体が充填されるとトレンチ３２、３４となる。参照番号が違うのは絶縁体の有無を区別するためである。
なお、このパターニングの平面パターンは、図２に示した通りである。
次に図５に示すように、トレンチ８４、８６に向けて注入角度θで斜め方向からイオンを注入する。図中の実線矢印が、注入されるイオンの注入方向を表している。本明細書でいう斜めイオンの注入角度とは、半導体基板の表面に立てた法線と、イオン注入方向の成す角である。
なお本実施例では、平面視したときに、図２(ａ)に示すｘ方向からイオンが注入される関係を採用している。平面視すると、幅広トレンチ８４の長手方向とイオン注入方向が直交する関係に固定されている。
幅広トレンチ８４のトレンチ幅をＷwideとし、幅狭トレンチ８６のトレンチ幅をＷnarrowとし、マスク材８２の膜厚をＴmaskとし、トレンチ８４、８６の深さをＤtrenchとすると、斜めイオン注入の注入角度θは次の関係式を満たす角度範囲に設定される。
Ｗnarrow＜Ｔmask/tan(90°−θ) (１)
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ) (２)
なお図６に示すように、平面視したときに、トレンチ８４、８６の長手方向に対して、傾斜した方向から斜めにイオンが注入される場合、上記(１)と(２)の関係式は、見かけ上のトレンチの幅が広くなるので、その左辺をcos(90°-φ)で除した式が適用される。ここで、図６の図示１２は、注入されるイオンの注入方向を半導体基板表面に正射影したときの射影線であり、この射影線とトレンチ８４、８６の長手方向との成す角がφである。なおこの場合も、マスク材８２表面の法線と斜めイオンの注入方向の成す角はθである。
なお本実施例では、平面視したときに、図２(ａ)に示すｘ方向からイオンが注入される関係を採用している。平面視すると、幅広トレンチ８４の長手方向とイオン注入方向が直交する関係に固定されている。
幅広トレンチ８４のトレンチ幅をＷwideとし、幅狭トレンチ８６のトレンチ幅をＷnarrowとし、マスク材８２の膜厚をＴmaskとし、トレンチ８４、８６の深さをＤtrenchとすると、斜めイオン注入の注入角度θは次の関係式を満たす角度範囲に設定される。
Ｗnarrow＜Ｔmask/tan(90°−θ) (１)
Ｗwide＞(Ｄtrench＋Ｔmask)/tan(90°−θ) (２)
なお図６に示すように、平面視したときに、トレンチ８４、８６の長手方向に対して、傾斜した方向から斜めにイオンが注入される場合、上記(１)と(２)の関係式は、見かけ上のトレンチの幅が広くなるので、その左辺をcos(90°-φ)で除した式が適用される。ここで、図６の図示１２は、注入されるイオンの注入方向を半導体基板表面に正射影したときの射影線であり、この射影線とトレンチ８４、８６の長手方向との成す角がφである。なおこの場合も、マスク材８２表面の法線と斜めイオンの注入方向の成す角はθである。
上記の関係式(１)を満たすと、幅狭トレンチ部８６の側壁にはイオンが注入されない。つまり、マスク材８２の膜厚によって幅狭トレンチ部８６の側壁はイオン注入方向に遮蔽され、イオンはその側壁に届くことができない。
上記の関係式(２)を満たすと、幅広トレンチ部８４の側壁は、その底部までイオンの注入方向に露出される。したがって、その側壁は底部に至るまでイオンが注入される。
上記の関係式(１)と(２)のいずれも満たす角度範囲で注入角度θを設定すると、幅広トレンチ部８４の側壁に沿って選択的にイオンを注入することができる。
本実施例では、トレンチ８４、８６を形成した段階で、マスク材８２の膜厚が約3.5μmから約3.0μmに減少していることを考慮して、ボロンイオンの注入角度を10°に設定した。幅広トレンチ８４の側壁に沿ってイオンが注入される一方、幅狭トレンチ８６の側壁ではイオンが注入されないことが確認された。
上記の関係式(２)を満たすと、幅広トレンチ部８４の側壁は、その底部までイオンの注入方向に露出される。したがって、その側壁は底部に至るまでイオンが注入される。
上記の関係式(１)と(２)のいずれも満たす角度範囲で注入角度θを設定すると、幅広トレンチ部８４の側壁に沿って選択的にイオンを注入することができる。
本実施例では、トレンチ８４、８６を形成した段階で、マスク材８２の膜厚が約3.5μmから約3.0μmに減少していることを考慮して、ボロンイオンの注入角度を10°に設定した。幅広トレンチ８４の側壁に沿ってイオンが注入される一方、幅狭トレンチ８６の側壁ではイオンが注入されないことが確認された。
次に図７に示すように、斜めイオン注入を実施した後に、約1100℃、30minで熱処理を実施すると、幅広トレンチ部８４の内壁に沿ってｐ＋型ボディ拡散領域５２が形成された。この熱処理の工程を適当な酸素雰囲気下で行うと、幅狭トレンチ部８６は熱酸化膜で充填される。これにより絶縁体が充填されたトレンチ３４が形成される。一方、幅広トレンチ部８４の側壁には、約0.5μmの熱酸化膜が形成されるが、トレンチ幅が広いために充填はされない。
次に、マスク材８２とトレンチ部８４、８６の側壁に形成された熱酸化膜をウェットエッチングによって除去する。このとき、幅狭トレンチ３４には、エッチング材がほとんど侵入できないために、幅狭トレンチ３４の熱酸化膜は充填されたまま残存する。一方、幅広トレンチ部８４の熱酸化膜は除去される。
次に図８に示すように、例えば減圧CVD法を利用してTEOS(Tetra Ethyl Ortho Silicate)膜をトレンチ８４内からｎ−型ドリフト領域２６の表面を覆って形成する。
次に、CMP等を利用して表面を平坦化した後に、エッチバック技術を用いて所望の構造を得る。この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図１に示すLDMOSを製造することができる。
なお、本実施例では、ｐ＋型ボディ拡散領域５２が絶縁層２４に接する場合を例示しているが、この両者は離間して形成されていても構わない。ｐ＋型ボディ拡散領域５２から伸びる空乏層が、絶縁層２４から伸びる空乏層と接する範囲内にｐ＋型ボディ拡散領域５２が形成されていればよい。この範囲内であれば、正孔キャリアのソース電極Ｓへの排出を促すとともに、ｎ−型ドリフト領域２６の空乏化を促進して高耐圧を得ることができる。
次に、マスク材８２とトレンチ部８４、８６の側壁に形成された熱酸化膜をウェットエッチングによって除去する。このとき、幅狭トレンチ３４には、エッチング材がほとんど侵入できないために、幅狭トレンチ３４の熱酸化膜は充填されたまま残存する。一方、幅広トレンチ部８４の熱酸化膜は除去される。
次に図８に示すように、例えば減圧CVD法を利用してTEOS(Tetra Ethyl Ortho Silicate)膜をトレンチ８４内からｎ−型ドリフト領域２６の表面を覆って形成する。
次に、CMP等を利用して表面を平坦化した後に、エッチバック技術を用いて所望の構造を得る。この後は、イオン注入法、熱酸化法等の既知の製造技術を利用して、各拡散領域や酸化膜、電極配線などを表面側に形成することで、図１に示すLDMOSを製造することができる。
なお、本実施例では、ｐ＋型ボディ拡散領域５２が絶縁層２４に接する場合を例示しているが、この両者は離間して形成されていても構わない。ｐ＋型ボディ拡散領域５２から伸びる空乏層が、絶縁層２４から伸びる空乏層と接する範囲内にｐ＋型ボディ拡散領域５２が形成されていればよい。この範囲内であれば、正孔キャリアのソース電極Ｓへの排出を促すとともに、ｎ−型ドリフト領域２６の空乏化を促進して高耐圧を得ることができる。
上記実施例では、トレンチ部８４、８６の長手方向とイオンの注入角度を固定した場合を例示してきたが、この方法に代えて、SOI基板を面内で回転させながら斜め方向からイオンを注入するいわゆる回転注入を実施してもよい。この場合、上記(１)と(２)の関係式をそのまま採用することができる。この場合、成す角φは360°を回転する間に連続的に変化することになり、ある瞬間には幅狭トレンチ部８６にもイオンが注入され得る。しかしながら、そのような成す角φは、360°を回転する間の短い範囲であり、実質的には幅広トレンチ部８４に選択的に多くのイオンが注入される。したがって、斜めイオン注入を回転注入で実施しても実質的な作り分けは可能である。
例えば、図２(ｂ)に示す平面パターンを考えてみる。回転注入を実施している間、幅広トレンチ３２の見かけ上のトレンチ幅は変動しないために、設定された条件と合致してその側壁には常にイオンが注入される。一方、幅狭トレンチ３４の見かけ上のトレンチ幅は、その成す角φが連続的に変化することで変動する。したがって、設定された条件のトレンチ幅よりも見かけ上のトレンチ幅が広くなる場合は、その側壁の上部側(側壁の全てではない)にイオンが注入される。しかしながら、設定された条件のトレンチ幅よりも見かけ上のトレンチ幅が狭くなる場合も存在し、この場合はその側壁にイオンが注入されない。したがって、幅広トレンチ３２の側壁に多量のイオンが注入され、実質的にｐ＋型ボディ拡散領域５２が形成され、幅狭トレンチ３４の側壁に注入されるイオン量は抑制され、実質的にｐ＋型ボディ拡散領域５２が形成されない。
なお、このような平面パターンは図２(ｂ)に限定されるものではなく、様々な平面パターンが想定される。なかでも、幅広トレンチの長手方向が少なくとも２つの方向成分を持って形成されている場合は、回転注入でイオンを注入する方が簡単となり得る。また、回転速度は一定である必要はなく、所定の角度範囲で速く、その他の角度範囲で遅くしてもよい。また、回転中は常にイオンを照射する必要はなく、所定の角度範囲のときのみにイオンを注入するように制御してもよい。いずれの手法も、幅広トレンチ部に選択的にイオンを注入するのに有効である。
例えば、図２(ｂ)に示す平面パターンを考えてみる。回転注入を実施している間、幅広トレンチ３２の見かけ上のトレンチ幅は変動しないために、設定された条件と合致してその側壁には常にイオンが注入される。一方、幅狭トレンチ３４の見かけ上のトレンチ幅は、その成す角φが連続的に変化することで変動する。したがって、設定された条件のトレンチ幅よりも見かけ上のトレンチ幅が広くなる場合は、その側壁の上部側(側壁の全てではない)にイオンが注入される。しかしながら、設定された条件のトレンチ幅よりも見かけ上のトレンチ幅が狭くなる場合も存在し、この場合はその側壁にイオンが注入されない。したがって、幅広トレンチ３２の側壁に多量のイオンが注入され、実質的にｐ＋型ボディ拡散領域５２が形成され、幅狭トレンチ３４の側壁に注入されるイオン量は抑制され、実質的にｐ＋型ボディ拡散領域５２が形成されない。
なお、このような平面パターンは図２(ｂ)に限定されるものではなく、様々な平面パターンが想定される。なかでも、幅広トレンチの長手方向が少なくとも２つの方向成分を持って形成されている場合は、回転注入でイオンを注入する方が簡単となり得る。また、回転速度は一定である必要はなく、所定の角度範囲で速く、その他の角度範囲で遅くしてもよい。また、回転中は常にイオンを照射する必要はなく、所定の角度範囲のときのみにイオンを注入するように制御してもよい。いずれの手法も、幅広トレンチ部に選択的にイオンを注入するのに有効である。
図９に、第１実施例の変形例のLDMOSの要部断面図を模式的に示す。このLDMOSはSOI基板に代えて、ｐ−型半導体層１２２を利用して形成されている。
この実施例のｐ＋型ボディ拡散領域１５２の役割は、ｐ−型ボディ領域１４２とｐ＋型半導体層１２２とを同電位に固定することで、このLDMOSがオフしたときに、ｐ＋型半導体層１２２からｎ−型ドリフト領域１２６に向けて効果的に空乏層を伸ばすことである。これにより、ｎ−型ドリフト領域１２６の広い範囲を空乏化することができ、高耐圧を得ることができる。さらに、ｐ＋型ボディ拡散領域１５２からｎ−型ドリフト領域１２６に向けて横方向へ空乏層が伸びることから、ｐ−型ボディ領域１４２の屈曲部近傍の電界集中を緩和する機能を有する。
このLDMOSのｐ＋型ボディ拡散領域１５２も、上記と同様の製造方法を利用して簡単に製造することができる。
また、本実施例では、幅狭トレンチ１３４の底部であってｐ＋型半導体層１２２内に、ｐ＋型チャネル防止領域１２３が形成されている。このｐ＋型チャネル防止領域１２３は、幅狭トレンチ１３４とｐ＋型半導体層１２２の対向する箇所に反転層が形成されるのを防止する。したがって、この箇所でリーク電流などが発生するのを抑制する。なお、このｐ＋型チャネル防止領域１２３は、幅狭トレンチ１３４の長手方向と平行に斜めイオン注入を実施することで同時に形成することができる。幅狭トレンチ１３４の長手方向と平行なので、その側壁にイオンが導入されることはない。したがって、製造工程を付加することなく、このｐ＋型チャネル防止領域１２３を簡単に形成することができる。なお、回転注入を実施すれば、このｐ＋型チャネル防止領域１２３は形成される。
この実施例のｐ＋型ボディ拡散領域１５２の役割は、ｐ−型ボディ領域１４２とｐ＋型半導体層１２２とを同電位に固定することで、このLDMOSがオフしたときに、ｐ＋型半導体層１２２からｎ−型ドリフト領域１２６に向けて効果的に空乏層を伸ばすことである。これにより、ｎ−型ドリフト領域１２６の広い範囲を空乏化することができ、高耐圧を得ることができる。さらに、ｐ＋型ボディ拡散領域１５２からｎ−型ドリフト領域１２６に向けて横方向へ空乏層が伸びることから、ｐ−型ボディ領域１４２の屈曲部近傍の電界集中を緩和する機能を有する。
このLDMOSのｐ＋型ボディ拡散領域１５２も、上記と同様の製造方法を利用して簡単に製造することができる。
また、本実施例では、幅狭トレンチ１３４の底部であってｐ＋型半導体層１２２内に、ｐ＋型チャネル防止領域１２３が形成されている。このｐ＋型チャネル防止領域１２３は、幅狭トレンチ１３４とｐ＋型半導体層１２２の対向する箇所に反転層が形成されるのを防止する。したがって、この箇所でリーク電流などが発生するのを抑制する。なお、このｐ＋型チャネル防止領域１２３は、幅狭トレンチ１３４の長手方向と平行に斜めイオン注入を実施することで同時に形成することができる。幅狭トレンチ１３４の長手方向と平行なので、その側壁にイオンが導入されることはない。したがって、製造工程を付加することなく、このｐ＋型チャネル防止領域１２３を簡単に形成することができる。なお、回転注入を実施すれば、このｐ＋型チャネル防止領域１２３は形成される。
(第２実施例) 図１０にバイポーラトランジスタの要部断面図を模式的に示す。このバイポーラトランジスタはSOI基板を利用して形成されている。
このバイポーラトランジスタも第１実施例と同様に、トレンチ幅の異なるトレンチ２３２、２３４を備えている。トレンチ２３２と２３４を平面視したときの平面パターンは、図２(ｂ)と一致する(この場合、図示３２が幅広トレンチ２３２であり、図示３４が幅狭トレンチ２３４である)。
このバイポーラトランジスタは、ｎ−型ドリフト層２２６の表面側にｎ＋型コレクタ領域２７２が形成されており、そのｎ＋型コレクタ領域２７２はコレクタ電極Cに接続されている。また、ｎ−型ドリフト層２２６の表面側であってｎ＋型コレクタ領域２７２からｎ−型ドリフト層２２６によって隔てられた位置にｐ型ベース領域２７４が形成されている。そのｐ型ベース領域２７４内にｐ＋型ベースコンタクト領域２７６とｎ＋型エミッタ領域２７８が形成されている。ｐ＋型ベースコンタクト領域２７６はベース電極Bに接続され、ｎ＋型エミッタ領域２７８はエミッタ電極Eに接続されている。
ｎ−型ドリフト層２２６の裏面側には絶縁層２２４との界面に沿ってｎ＋型埋め込み領域２２３が形成されている。ｎ＋型コレクタ領域２７２からｎ−型ドリフト層２２６を貫通してｎ＋型埋め込み領域２２３まで到達するｎ型コレクタ拡散領域２５２が形成されている。このｎ型コレクタ拡散領域２５２が幅広トレンチ２３２の側面に沿って形成されている。このｎ型コレクタ拡散領域２５２によって、ｎ＋型コレクタ領域２７２とｎ＋型埋め込み領域２２３が同電位に固定され、半導体装置がオンしたときにｎ−型ドリフト層２２６内の広い範囲を利用して電流が流動し、飽和電圧が低減される。さらに、このバイポーラトランジスタがオフしたときに、絶縁層２２４とｎ＋型埋め込み領域２２３の界面に蓄積される正孔キャリアがコレクタ電極Ｃへ排出され易い。したがって、この絶縁層２２４からｎ−型ドリフト層２２６へ伸びる空乏化が促進され、高耐圧を得ることができる。なお、図示２９４はLOCOS酸化膜であり、図示２９６は層間絶縁膜である。
このバイポーラトランジスタの場合も同様に、マスク材の膜厚(Tmask)や、斜めイオン注入の注入角度θや、各トレンチのトレンチ幅(Ｗnarrow、Ｗwide)や、トレンチの深さ(Ｄtrench)を最適化することで、トレンチ幅の広いトレンチに沿って選択的にｎ＋型コレクタ拡散領域２５２を簡単に形成することができる。
このバイポーラトランジスタも第１実施例と同様に、トレンチ幅の異なるトレンチ２３２、２３４を備えている。トレンチ２３２と２３４を平面視したときの平面パターンは、図２(ｂ)と一致する(この場合、図示３２が幅広トレンチ２３２であり、図示３４が幅狭トレンチ２３４である)。
このバイポーラトランジスタは、ｎ−型ドリフト層２２６の表面側にｎ＋型コレクタ領域２７２が形成されており、そのｎ＋型コレクタ領域２７２はコレクタ電極Cに接続されている。また、ｎ−型ドリフト層２２６の表面側であってｎ＋型コレクタ領域２７２からｎ−型ドリフト層２２６によって隔てられた位置にｐ型ベース領域２７４が形成されている。そのｐ型ベース領域２７４内にｐ＋型ベースコンタクト領域２７６とｎ＋型エミッタ領域２７８が形成されている。ｐ＋型ベースコンタクト領域２７６はベース電極Bに接続され、ｎ＋型エミッタ領域２７８はエミッタ電極Eに接続されている。
ｎ−型ドリフト層２２６の裏面側には絶縁層２２４との界面に沿ってｎ＋型埋め込み領域２２３が形成されている。ｎ＋型コレクタ領域２７２からｎ−型ドリフト層２２６を貫通してｎ＋型埋め込み領域２２３まで到達するｎ型コレクタ拡散領域２５２が形成されている。このｎ型コレクタ拡散領域２５２が幅広トレンチ２３２の側面に沿って形成されている。このｎ型コレクタ拡散領域２５２によって、ｎ＋型コレクタ領域２７２とｎ＋型埋め込み領域２２３が同電位に固定され、半導体装置がオンしたときにｎ−型ドリフト層２２６内の広い範囲を利用して電流が流動し、飽和電圧が低減される。さらに、このバイポーラトランジスタがオフしたときに、絶縁層２２４とｎ＋型埋め込み領域２２３の界面に蓄積される正孔キャリアがコレクタ電極Ｃへ排出され易い。したがって、この絶縁層２２４からｎ−型ドリフト層２２６へ伸びる空乏化が促進され、高耐圧を得ることができる。なお、図示２９４はLOCOS酸化膜であり、図示２９６は層間絶縁膜である。
このバイポーラトランジスタの場合も同様に、マスク材の膜厚(Tmask)や、斜めイオン注入の注入角度θや、各トレンチのトレンチ幅(Ｗnarrow、Ｗwide)や、トレンチの深さ(Ｄtrench)を最適化することで、トレンチ幅の広いトレンチに沿って選択的にｎ＋型コレクタ拡散領域２５２を簡単に形成することができる。
(第３実施例) 図１１に、各種半導体装置の要部断面図を模式的に示す。図１１に示す各種半導体装置内に形成されている各半導体領域は、ほぼ共通の構造に関しては同一符号を付しているが、その形状は極めてデフォルメして図示されていることに注意されたい。
この各種半導体装置はいずれも、トレンチ幅の違いを利用してトレンチ幅の広いトレンチに沿って選択的にｐ型拡散領域(ドレイン、カソード、アノード)を形成する手法を利用している。したがって、各種半導体装置はいずれも極めて簡易に製造することができる。なお、本実施例では、各種半導体装置がSOI基板上に形成される場合を例示している。いずれの半導体装置も、半導体装置がオフしたときに絶縁層３２４とｎ−型ドリフト層３２６の界面における反転層の形成が抑制され、空乏層がｎ−型ドリフト層３２６内に形成されるのを促進する。さらに、ｐ型拡散領域からｎ−型ドリフト層３２６に向けて横方向に伸びる空乏層が、表面部に形成されるｐ型半導体領域の屈曲部近傍に集中し易い電界を緩和する効果を有している。
以下に、各種半導体装置を簡単に説明する。
この各種半導体装置はいずれも、トレンチ幅の違いを利用してトレンチ幅の広いトレンチに沿って選択的にｐ型拡散領域(ドレイン、カソード、アノード)を形成する手法を利用している。したがって、各種半導体装置はいずれも極めて簡易に製造することができる。なお、本実施例では、各種半導体装置がSOI基板上に形成される場合を例示している。いずれの半導体装置も、半導体装置がオフしたときに絶縁層３２４とｎ−型ドリフト層３２６の界面における反転層の形成が抑制され、空乏層がｎ−型ドリフト層３２６内に形成されるのを促進する。さらに、ｐ型拡散領域からｎ−型ドリフト層３２６に向けて横方向に伸びる空乏層が、表面部に形成されるｐ型半導体領域の屈曲部近傍に集中し易い電界を緩和する効果を有している。
以下に、各種半導体装置を簡単に説明する。
図１１(ａ)は、ｐ型チャネルが形成されるLDMOSの一例である。
ドレイン電極Ｄとソース電極Ｓの間に順方向電圧を印加した状態で、ゲート電極Ｇにソース電極Ｓよりも負電圧を印加すると、ゲート電極Ｇに対向するｎ型ボディ領域３４２にｐ型反転層が形成され、このLDMOSはターンオンする。
ドレイン電極Ｄとソース電極Ｓの間に順方向電圧を印加した状態で、ゲート電極Ｇにソース電極Ｓよりも負電圧を印加すると、ゲート電極Ｇに対向するｎ型ボディ領域３４２にｐ型反転層が形成され、このLDMOSはターンオンする。
図１１(ｂ)は、横型IGBTの一例である。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇに正電圧を印加すると、カソード電極Ｋからｎ−型ドリフト領域３２６に向けて電子キャリアが注入され、アノード電極Ａからｎ−型ドリフト領域３２６に向けて正孔キャリアが注入される。これによりｎ−型ドリフト領域３２６内に伝導度変調が生じ、低いオン電圧が実現される。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇに正電圧を印加すると、カソード電極Ｋからｎ−型ドリフト領域３２６に向けて電子キャリアが注入され、アノード電極Ａからｎ−型ドリフト領域３２６に向けて正孔キャリアが注入される。これによりｎ−型ドリフト領域３２６内に伝導度変調が生じ、低いオン電圧が実現される。
図１１(ｃ)は、横型ダイオードの一例である。
アノード電極Ａ側にカソード電極Ｋよりも正電圧を印加すると、この間のｐｎ接合が順バイアスされて、このダイオードがターンオンされる。
アノード電極Ａ側にカソード電極Ｋよりも正電圧を印加すると、この間のｐｎ接合が順バイアスされて、このダイオードがターンオンされる。
図１１(ｄ)は、横型サイリスタの一例である。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇからトリガー電流を供給すると、このサイリスタがターンオンされる。
以上に示した各種半導体装置に関しても、マスク材の膜厚(Tmask)や、斜めイオン注入法の注入角度θや、各トレンチのトレンチ幅(Ｗnarrow、Ｗwide)や、トレンチの深さ(Ｄtrench)を最適化することで、トレンチ幅の広いトレンチに沿って選択的にｐ型拡散領域３５３を簡単に形成することができる。
カソード電極Ｋとアノード電極Ａの間に順方向電圧を印加した状態で、ゲート電極Ｇからトリガー電流を供給すると、このサイリスタがターンオンされる。
以上に示した各種半導体装置に関しても、マスク材の膜厚(Tmask)や、斜めイオン注入法の注入角度θや、各トレンチのトレンチ幅(Ｗnarrow、Ｗwide)や、トレンチの深さ(Ｄtrench)を最適化することで、トレンチ幅の広いトレンチに沿って選択的にｐ型拡散領域３５３を簡単に形成することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２２：ｐ＋型半導体層
２４：絶縁層２４
２６：ｎ−型ドリフト領域
３２、３４：トレンチ
４２：ｐ−型ボディ領域
４４：ｎ＋型ソース領域
４６：ｐ＋型ボディコンタクト領域
４８：ｎ＋型ドレイン領域
５２：ｐ＋型ボディ拡散領域(イオン注入領域の一例)
６２：ゲート絶縁膜
２４：絶縁層２４
２６：ｎ−型ドリフト領域
３２、３４：トレンチ
４２：ｐ−型ボディ領域
４４：ｎ＋型ソース領域
４６：ｐ＋型ボディコンタクト領域
４８：ｎ＋型ドレイン領域
５２：ｐ＋型ボディ拡散領域(イオン注入領域の一例)
６２：ゲート絶縁膜
Claims (4)
- トレンチを画定する側壁の一部にはイオン注入領域が形成されており、トレンチを画定する側壁の残部にはイオン注入領域が形成されていない半導体装置の製造方法であり、
半導体基板の表面に所定の厚みでマスク材を形成する工程と、
側壁にイオン注入領域を形成するトレンチ形成部では幅広にマスク材を除去し、側壁にイオン注入領域を形成しないトレンチ形成部では幅狭にマスク材を除去する工程と、
マスク材の開口から異方性エッチングして半導体基板にトレンチを形成する工程と、
マスク材の厚みによって、幅狭トレンチ部では側壁が遮蔽され、幅広トレンチ部では側壁が露出する角度からイオンを注入する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - 半導体基板の表面に立てた法線とイオン注入方向の成す角をθとし、イオン注入方向を半導体基板の表面に正射影した射影線とトレンチの長手方向の成す角をφとし、トレンチの深さをＤtrenchとし、マスク材の厚みをＴmaskとし、幅広トレンチの幅をＷwideとし、幅狭トレンチの幅をＷnarrowとしたときに、
Ｗwide/cos(90°-φ)＞(Ｄtrench＋Ｔmask)/tan(90°−θ)
Ｗnarrow/cos(90°-φ)＜Ｔmask/tan(90°−θ)
の関係式を満たしていることを特徴とする請求項１の半導体装置の製造方法。 - トレンチを画定する側壁の一部にはイオン注入領域が実質的に形成されており、トレンチを画定する側壁の残部にはイオン注入領域が実質的に形成されていない半導体装置の製造方法であり、
半導体基板の表面に所定の厚みでマスク材を形成する工程と、
側壁にイオン注入領域を実質的に形成するトレンチ形成部では幅広にマスク材を除去し、側壁にイオン注入領域を実質的に形成しないトレンチ形成部では幅狭にマスク材を除去する工程と、
マスク材の開口から異方性エッチングして半導体基板にトレンチを形成する工程と、
半導体基板を面内で回転させながら半導体基板表面の斜め方向からイオンを注入する工程と、
を備えていることを特徴とする半導体装置の製造方法。 - トレンチを画定する側壁に、イオン注入領域が実質的に形成されている範囲とイオン注入領域が実質的に形成されていない範囲が混在する半導体装置であり、
イオン注入領域が実質的に形成されている範囲ではトレンチが幅広であり、イオン注入領域が実質的に形成されていない範囲ではトレンチが幅狭であることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004162830A JP2005347367A (ja) | 2004-06-01 | 2004-06-01 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004162830A JP2005347367A (ja) | 2004-06-01 | 2004-06-01 | 半導体装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005347367A true JP2005347367A (ja) | 2005-12-15 |
Family
ID=35499482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004162830A Pending JP2005347367A (ja) | 2004-06-01 | 2004-06-01 | 半導体装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2005347367A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281035A (ja) * | 2006-04-03 | 2007-10-25 | Denso Corp | 半導体装置 |
| JP2008118084A (ja) * | 2006-10-31 | 2008-05-22 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| JP2008277702A (ja) * | 2007-05-07 | 2008-11-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2009164460A (ja) * | 2008-01-09 | 2009-07-23 | Renesas Technology Corp | 半導体装置 |
| JP2011003608A (ja) * | 2009-06-16 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
| JP2011165722A (ja) * | 2010-02-05 | 2011-08-25 | Hitachi Ltd | イオン注入角度をモニタするウェハ及びそれを用いたモニタリング方法 |
| CN102184939A (zh) * | 2011-03-28 | 2011-09-14 | 电子科技大学 | 一种具有高k介质槽的半导体功率器件 |
| JP2014053523A (ja) * | 2012-09-10 | 2014-03-20 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| US8742534B2 (en) | 2010-08-04 | 2014-06-03 | Denso Corporation | Semiconductor device having lateral diode |
| CN112133740A (zh) * | 2020-08-06 | 2020-12-25 | 互升科技(深圳)有限公司 | 一种多层外延mos管器件及其制备方法 |
| WO2021192800A1 (ja) * | 2020-03-23 | 2021-09-30 | 株式会社東海理化電機製作所 | 半導体集積回路 |
-
2004
- 2004-06-01 JP JP2004162830A patent/JP2005347367A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007281035A (ja) * | 2006-04-03 | 2007-10-25 | Denso Corp | 半導体装置 |
| JP2008118084A (ja) * | 2006-10-31 | 2008-05-22 | Hynix Semiconductor Inc | 半導体素子の素子分離膜形成方法 |
| US8709911B2 (en) | 2007-05-07 | 2014-04-29 | Shin-Etsu Handotai Co., Ltd. | Method for producing SOI substrate and SOI substrate |
| JP2008277702A (ja) * | 2007-05-07 | 2008-11-13 | Shin Etsu Handotai Co Ltd | Ｓｏｉ基板の製造方法及びｓｏｉ基板 |
| JP2009164460A (ja) * | 2008-01-09 | 2009-07-23 | Renesas Technology Corp | 半導体装置 |
| JP2011003608A (ja) * | 2009-06-16 | 2011-01-06 | Renesas Electronics Corp | 半導体装置 |
| JP2011165722A (ja) * | 2010-02-05 | 2011-08-25 | Hitachi Ltd | イオン注入角度をモニタするウェハ及びそれを用いたモニタリング方法 |
| US8742534B2 (en) | 2010-08-04 | 2014-06-03 | Denso Corporation | Semiconductor device having lateral diode |
| CN102184939A (zh) * | 2011-03-28 | 2011-09-14 | 电子科技大学 | 一种具有高k介质槽的半导体功率器件 |
| JP2014053523A (ja) * | 2012-09-10 | 2014-03-20 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
| WO2021192800A1 (ja) * | 2020-03-23 | 2021-09-30 | 株式会社東海理化電機製作所 | 半導体集積回路 |
| JP7461188B2 (ja) | 2020-03-23 | 2024-04-03 | 株式会社東海理化電機製作所 | 半導体集積回路 |
| CN112133740A (zh) * | 2020-08-06 | 2020-12-25 | 互升科技(深圳)有限公司 | 一种多层外延mos管器件及其制备方法 |
| CN112133740B (zh) * | 2020-08-06 | 2024-05-24 | 互升科技(深圳)有限公司 | 一种多层外延mos管器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9748229B2 (en) | Semiconductor device | |
| JP5605073B2 (ja) | 半導体装置 | |
| JP5569162B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105448712B (zh) | 半导体装置的制造方法 | |
| US9941395B2 (en) | Insulated gate semiconductor device and method for manufacturing the same | |
| JP2006073740A (ja) | 半導体装置及びその製造方法 | |
| JP2005026664A (ja) | 半導体装置およびその製造方法 | |
| JP2007311557A (ja) | 半導体装置及びその製造方法 | |
| JP2011124464A (ja) | 半導体装置及びその製造方法 | |
| JP2013058575A (ja) | 半導体装置及びその製造方法 | |
| TW201801318A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JP2009088199A (ja) | 半導体装置 | |
| JP2005347367A (ja) | 半導体装置とその製造方法 | |
| CN110603645B (zh) | 半导体装置 | |
| WO2022004084A1 (ja) | 半導体装置 | |
| TW201511135A (zh) | 半導體裝置之製造方法 | |
| JP2006269964A (ja) | 半導体装置とその製造方法 | |
| KR20110078621A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI760453B (zh) | 半導體裝置之製造方法 | |
| JP4952042B2 (ja) | 半導体装置 | |
| WO2006082618A1 (ja) | 半導体装置およびその製造方法 | |
| JP5542623B2 (ja) | 半導体装置及びその製造方法 | |
| JP5520024B2 (ja) | 半導体装置、及びその製造方法 | |
| JP6627948B2 (ja) | 半導体装置 | |
| JP2012160601A (ja) | 半導体装置の製造方法 |