JP2008098530A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2008098530A
JP2008098530A JP2006280787A JP2006280787A JP2008098530A JP 2008098530 A JP2008098530 A JP 2008098530A JP 2006280787 A JP2006280787 A JP 2006280787A JP 2006280787 A JP2006280787 A JP 2006280787A JP 2008098530 A JP2008098530 A JP 2008098530A
Authority
JP
Japan
Prior art keywords
main surface
impurity introduction
semiconductor device
mask
introduction mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006280787A
Other languages
English (en)
Inventor
Masanobu Tsuchiya
政信 土谷
Hideki Nozaki
秀樹 野崎
Motoomi Kobayashi
源臣 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006280787A priority Critical patent/JP2008098530A/ja
Priority to US11/871,525 priority patent/US7906416B2/en
Publication of JP2008098530A publication Critical patent/JP2008098530A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】周縁部を残して一方の面側が大きく凹まされた構造を有する半導体ウェーハにおける、その一方の面に選択的な不純物の導入を行える半導体装置の製造方法を提供する。
【解決手段】第１の主面と、前記第１の主面の反対側の面における周縁部の内側に設けられ前記周縁部に囲まれた凹部と、前記凹部の底に設けられた第２の主面と、を有する半導体ウェーハにおける前記凹部に、選択的に開口が形成された不純物導入用マスクをはめ込むことで前記第２の主面を前記不純物導入用マスクで選択的に覆い、前記第２の主面に対して選択的に不純物を導入する。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）に比べてオン抵抗を小さくできるＩＧＢＴ（Insulated Gate Bipolar Transistor）は、特に大電流領域での使用に適している。
ＩＧＢＴにおいて、裏面電極側をアノードショート構造としたものも提案されている（例えば、特許文献１を参照。）。アノードショート構造の形成には、アノード層（コレクタ層）に選択的に不純物イオンを注入する工程が必要である。しかし、反りを抑制するために、周縁部を残して一方の面側が大きく凹まされた構造を有する半導体ウェーハを用いた場合に、凹みの部分の底面には、スピンコート法によるレジストの均一な塗布が困難となり、不純物イオンを選択的に注入するためのレジストマスクの形成が難しい。
特開２００６−５９８７６号公報
本発明は、周縁部を残して一方の面側が大きく凹まされた構造を有する半導体ウェーハにおける、その一方の面に選択的な不純物導入を行える半導体装置の製造方法を提供する。
本発明の一態様によれば、第１の主面と、前記第１の主面の反対側の面における周縁部の内側に設けられ前記周縁部に囲まれた凹部と、前記凹部の底に設けられた第２の主面と、を有する半導体ウェーハにおける前記凹部に、選択的に開口が形成された不純物導入用マスクをはめ込むことで前記第２の主面を前記不純物導入用マスクで選択的に覆い、前記第２の主面に対して選択的に不純物を導入することを特徴とする半導体装置の製造方法が提供される。
本発明によれば、周縁部を残して一方の面側が大きく凹まされた構造を有する半導体ウェーハにおける、その一方の面に選択的な不純物導入を行える半導体装置の製造方法が提供される。
以下、図面を参照し、本発明の実施形態について説明する。
本実施形態では、半導体装置として、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）を例に挙げて説明する。
図７は、プレーナゲート構造のＩＧＢＴの要部断面を例示する模式図である。
図８は、トレンチゲート構造のＩＧＢＴの要部断面を例示する模式図である。
図７に表すプレーナゲート構造のＩＧＢＴでは、ｐ＋型のアノード層（またはコレクタ層）２２の上に、ｎ＋型のバッファ層２１、ｎ−型ベース層５５が順に設けられている。ｎ−型ベース層５５の表層部にはｐ＋型のベース領域５６が選択的に設けられ、ベース領域５６の表面にはｎ＋型のカソード領域（またはエミッタ領域）５７が選択的に設けられている。
カソード領域５７の一部から、ベース領域５６を経てｎ−型ベース層５５に至る表面上には、絶縁膜５８を介して制御電極５９が設けられている。制御電極５９が、絶縁膜５８を介して対向するベース領域５６の表層部が、チャネル形成領域として機能する。
制御電極５９は、層間絶縁膜６１によって覆われ、その層間絶縁膜６１を覆うように第１の主電極５１が、カソード領域５７に接して設けられている。アノード層２２の裏面には、第２の主電極２５が設けられている。アノード層２２中には選択的にｎ＋領域２３が設けられ、ｎ＋領域２３は、バッファ層２１及び第２の主電極２５に接している。
図８に表すトレンチゲート構造のＩＧＢＴでは、ｐ＋型のアノード層（またはコレクタ層）２２の上に、ｎ＋型のバッファ層２１、ｎ−型ベース層５５が順に設けられている。ｎ−型ベース層５５の表層部にｐ＋型のベース領域６６が設けられ、ベース領域６６の表面にはｎ＋型のカソード領域（またはエミッタ領域）６７が選択的に設けられている。
カソード領域６７の表面から、カソード領域６７及びベース領域６６を貫通してｎ−型ベース層５５に至るトレンチが形成され、そのトレンチ内部には絶縁膜６８を介して制御電極７９が充填されている。ベース領域６６において、絶縁膜６８を介して制御電極７９が対向する部分がチャネル形成領域として機能する。
カソード領域６７及びベース領域６６の表面上には、第１の主電極５１が設けられ、第１の主電極５１と、制御電極７９との間には層間絶縁膜８０が介在されている。アノード層２２の裏面には、第２の主電極２５が設けられている。アノード層２２中には選択的にｎ＋領域２３が設けられ、ｎ＋領域２３は、バッファ層２１及び第２の主電極２５に接している。
前述したＩＧＢＴにおいて、制御電極５９、７９に所望の制御電圧（ゲート電圧）を印加すると、絶縁膜５８、６８を介して制御電極５９、７９に対向するチャネル形成領域にｎチャネルが形成され、第１の主電極５１と第２の主電極２５との間がオン状態となる。ＩＧＢＴでは、カソードから電子が、アノードから正孔が注入され、ｎ−型ベース層５５にキャリアが蓄積し、伝導度変調が起こるので、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）に比べてオン抵抗を小さくできる。
また、図７、８に表されるＩＧＢＴは、アノード層２２中に、第２の主電極２５に接するｎ＋領域２３が選択的に設けられたアノードショート構造を有し、スイッチングオン時にアノード層２２からｎ−型ベース層５５への正孔の注入を抑制しつつ、スイッチングオフ時にｎ＋領域２３を介して正孔を第２の主電極２５に排出することができる。この結果、ターンオフ時間の短縮化が図れる。
図３、４は、アノードショート構造部の形成方法を表す工程断面図である。
本実施形態では、第１の主面１１と、第１の主面１１の反対側の面における周縁部１４の内側に設けられその周縁部１４に囲まれた凹部１３と、凹部１３の底に設けられた第２の主面１２と、を有する半導体ウェーハＷを用いる。周縁部１４を残すように一方の主面側から半導体ウェーハを研削して薄型化することで、薄型化に伴う反りの発生を抑制することができる。半導体ウェーハＷにおいて周縁部１４が設けられた端部の厚さＸは、例えば６００〜８００（μｍ）であり、周縁部１４より内側の部分の厚さＹは、例えば１００（μｍ）である。また、周縁部１４の面方向の厚さＺ（図３において横方向の厚さ）は、例えば３（ｍｍ）である。
ＩＧＢＴにおける表面（第１の主面１１）側のプロセスが終了した半導体ウェーハＷの第２の主面１２に対して、まず、図３（ａ）に表すように、Ｎ型不純物及びＰ型不純物として、それぞれリンとボロンを注入する。リンは、例えば、３６０（ｋｅＶ）の加速電圧、２×１０１２／ｃｍ２のドーズ量で注入され、ボロンは、２０（ｋｅＶ）の加速電圧、２×１０１４／ｃｍ２のドーズ量で注入される。リンとボロンは、周縁部１４及び第２の主面１２の全面に注入される。
次に、第２の主面１２の全面に、例えば１．４（Ｊ／ｃｍ２）のエネルギー密度でレーザ照射を行い、図３（ａ）の工程にて注入されたリンとボロンを活性化する。これにより、図３（ｂ）に表すように、第２の主面１２側の表層部に、第２の主面１２側から順に、ｐ＋型のコレクタ層２２と、ｎ＋型のバッファ層２１とが形成される。
次に、コレクタ層２２に対して選択的にｎ型不純物イオンの注入を行う。このイオン注入は、選択的に開口が形成された不純物導入用マスクを用いて行う。
図１は、そのイオン注入に用いる不純物導入用マスク１の平面図である。
図２は、不純物導入用マスク１を、半導体ウェーハＷにおける凹部１３の底にはめ込んで、第２の主面１２を不純物導入用マスク１で選択的に覆った状態を表す模式図である。
不純物導入用マスク１は、例えば、金属、有機材料、ガラス、セラミックス等からなる。または、金属、有機材料、ガラス、セラミックス等のうち少なくとも２つを組み合わせて、不純物導入用マスク１を構成してもよい。
不純物導入用マスク１は、円形プレート状を呈し、その厚さ方向を貫通して多数の開口２が形成されている。１つの開口２は、例えば、数百（μｍ）〜数（ｍｍ）四方の四角形状に形成されているが、円形状であってもよい。また、不純物導入用マスク１における開口率は、例えば、数％〜数十％である。
図４（ａ）に表すように、半導体ウェーハＷの凹部１３の底に不純物導入用マスク１がはめ込まれ、コレクタ層２２の表面は不純物導入用マスク１で選択的に覆われる。この状態で、リンを、例えば、６０（ｋｅＶ）の加速電圧、５×１０１４／ｃｍ２のドーズ量で注入する。リンは、コレクタ層２２において、不純物導入用マスク１の開口２から露出している部分にだけ選択的に注入される。
次に、不純物導入用マスク１を凹部１３から取り外した後、コレクタ層２２の全面に、例えば１．４（Ｊ／ｃｍ２）のエネルギー密度でレーザ照射を行い、図４（ａ）の工程にて注入されたリンを活性化する。これにより、図４（ｂ）に表すように、コレクタ層２２中に、選択的にｎ＋領域２３が形成される。
次に、図４（ｃ）に表すように、凹部１３の底面を含む内壁面に、例えばスパッタ法にて、第２の主電極２５を形成する。第２の主電極２５は、アノード層２２及びｎ＋領域２３に接する。以上のようにして、ＩＧＢＴにおける裏面側のアノードショート構造部が得られる。
この後、半導体ウェーハＷにおける周縁部１４より内側の薄型化された部分をくりぬく、または周縁部１４を、薄型化された部分と同じ厚さに削るなどし、そのウェーハをダイシングして個々の半導体チップに分割する。
本実施形態によれば、周縁部を残して半導体ウェーハの一方の面側が大きく凹まされ、スピンコート法による均一なレジストの塗布が困難な面に対しても、前述した不純物導入用マスク１を用いることで選択的なイオン注入を容易に行うことができる。
図５は、不純物導入用マスクの他の具体例を表す平面図である。
図６は、図５に表す不純物導入用マスク３０を、半導体ウェーハＷにおける凹部１３にはめ込んで、第２の主面１２を不純物導入用マスク３０で選択的に覆った状態を表す模式断面図である。
この不純物導入用マスク３０は、円形プレート部３１と、円形プレート部３１の厚さ方向を貫通して形成された多数の開口３２と、円形プレート部３１の周縁部に一体に設けられ、円形プレート部３１に対して略垂直な筒状の側壁部３３と、側壁部３３の上端部に一体に設けられ、径外方に張り出したリング状のフランジ部３４と、を有する。
半導体ウェーハＷにおいて凹部１３の底に位置する第２の主面に対して選択的なイオン注入を行う際には、不純物導入用マスク３０の円形プレート部３１は、凹部１３の底にはめ込まれて第２の主面を選択的に覆う。不純物導入用マスク３０の側壁部３３は、半導体ウェーハＷにおける周縁部１４の内周面を覆い、不純物導入用マスク３０のフランジ部３４は、半導体ウェーハＷにおける周縁部１４の上端面を覆う。
不純物導入用マスク３０のフランジ部３４は、押さえ具４０と、半導体ウェーハＷ周縁部１４の上端面との間に狭圧され、不純物導入用マスク３０のフランジ部３４は、押さえ具４０によって、半導体ウェーハＷ周縁部１４の上端面に対して押さえ付けられる。これにより、不純物導入用マスク３０の浮き上がりによるイオン注入位置のずれなどの不具合を防止することができる。
上記の実施形態では、不純物の導入をイオン注入法を用いて行ったが、これ以外に、プラズマドーピング法、レーザードーピング法等を適宜用いてもよい。また、レーザ照射以外に、炉を使ったアニール等の熱処理で不純物の活性化を行ってもよい。
本発明の実施形態に係る半導体装置の製造方法における選択的な不純物導入に用いる不純物導入用マスクの平面図である。 図１の不純物導入用マスクを、半導体ウェーハにおける凹部の底にはめ込んで、第２の主面を不純物導入用マスクで選択的に覆った状態を表す模式図である。 本発明の実施形態に係る半導体装置の製造方法における要部工程の工程断面図である。 図３に続く工程断面図である。 本発明の実施形態に係る半導体装置の製造方法における選択的なイオン注入に用いる不純物導入用マスクの他の具体例を表す平面図である。 図６の不純物導入用マスクを、半導体ウェーハにおける凹部にはめ込んで、第２の主面を不純物導入用マスクで選択的に覆った状態を表す模式断面図である。 プレーナゲート構造のＩＧＢＴの要部断面を例示する模式図である。 トレンチゲート構造のＩＧＢＴの要部断面を例示する模式図である。
符号の説明
１，３０…不純物導入用マスク、２，３２…開口、１１…第１の主面、１２…第２の主面、１３…凹部、１４…周縁部、２５…第２の主電極、５１…第１の主電極

Claims (5)

  1. 第１の主面と、前記第１の主面の反対側の面における周縁部の内側に設けられ前記周縁部に囲まれた凹部と、前記凹部の底に設けられた第２の主面と、を有する半導体ウェーハにおける前記凹部に、選択的に開口が形成された不純物導入用マスクをはめ込むことで前記第２の主面を前記不純物導入用マスクで選択的に覆い、前記第２の主面に対して選択的に不純物を導入することを特徴とする半導体装置の製造方法。
  2. 前記不純物導入用マスクは、前記周縁部も覆うことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記不純物導入用マスクは、前記周縁部に対して押さえ付けられることを特徴とする請求項２記載の半導体装置の製造方法。
  4. 前記不純物を導入した後、前記不純物導入用マスクを前記凹部から取り外して前記第２の主面に対してレーザ照射を行い、導入された前記不純物を活性化させることを特徴とする請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
  5. 前記不純物導入用マスクは、金属、有機材料、ガラス及びセラミックスから選択される少なくともいずれか１つからなることを特徴とする請求項１〜４のいずれか１つに記載の半導体装置の製造方法。
JP2006280787A 2006-10-13 2006-10-13 半導体装置の製造方法 Pending JP2008098530A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006280787A JP2008098530A (ja) 2006-10-13 2006-10-13 半導体装置の製造方法
US11/871,525 US7906416B2 (en) 2006-10-13 2007-10-12 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280787A JP2008098530A (ja) 2006-10-13 2006-10-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008098530A true JP2008098530A (ja) 2008-04-24

Family

ID=39303538

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280787A Pending JP2008098530A (ja) 2006-10-13 2006-10-13 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7906416B2 (ja)
JP (1) JP2008098530A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222660A (ja) * 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
JP2012009629A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2018014486A (ja) * 2016-06-06 2018-01-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ パワー半導体素子を処理するためのエネルギフィルタ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098530A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
US7820460B2 (en) * 2007-09-07 2010-10-26 Varian Semiconductor Equipment Associates, Inc. Patterned assembly for manufacturing a solar cell and a method thereof
US9478646B2 (en) 2011-07-27 2016-10-25 Alpha And Omega Semiconductor Incorporated Methods for fabricating anode shorted field stop insulated gate bipolar transistor
US8716067B2 (en) * 2012-02-20 2014-05-06 Ixys Corporation Power device manufacture on the recessed side of a thinned wafer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
JP2002110637A (ja) * 2000-09-26 2002-04-12 Applied Materials Inc マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037632A (en) * 1995-11-06 2000-03-14 Kabushiki Kaisha Toshiba Semiconductor device
US7745289B2 (en) * 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US7161208B2 (en) * 2002-05-14 2007-01-09 International Rectifier Corporation Trench mosfet with field relief feature
DE10235000B4 (de) * 2002-07-31 2007-01-04 Infineon Technologies Ag Verfahren zur Bildung einer Kanalzone eines Transistors und NMOS-Transistor
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US6710418B1 (en) * 2002-10-11 2004-03-23 Fairchild Semiconductor Corporation Schottky rectifier with insulation-filled trenches and method of forming the same
EP1429391A1 (en) * 2002-12-10 2004-06-16 ABB Schweiz AG Insulated gate semiconductor device and method of making the same
JP4770140B2 (ja) 2004-08-17 2011-09-14 富士電機株式会社 半導体素子の製造方法
DE102004040523B4 (de) * 2004-08-20 2008-10-02 Infineon Technologies Ag Verfahren zur Herstellung von Feldringen
JP2007005657A (ja) * 2005-06-24 2007-01-11 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
JP4791774B2 (ja) 2005-07-25 2011-10-12 株式会社ディスコ ウェーハの加工方法及び研削装置
JP2008098530A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09191109A (ja) * 1995-11-06 1997-07-22 Toshiba Corp 半導体装置
JP2002110637A (ja) * 2000-09-26 2002-04-12 Applied Materials Inc マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法
JP2004281551A (ja) * 2003-03-13 2004-10-07 Toshiba Corp 半導体基板及びその製造方法、半導体装置及びその製造方法、半導体パッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222660A (ja) * 2010-04-07 2011-11-04 Toshiba Corp 半導体装置の製造方法
US8900962B2 (en) 2010-04-07 2014-12-02 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2012009629A (ja) * 2010-06-24 2012-01-12 Fuji Electric Co Ltd 半導体装置の製造方法
JP2018014486A (ja) * 2016-06-06 2018-01-25 インフィネオン テクノロジーズ アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｇ パワー半導体素子を処理するためのエネルギフィルタ
US10242840B2 (en) 2016-06-06 2019-03-26 Infineon Technologies Ag Energy filter for processing a power semiconductor device
US10403468B2 (en) 2016-06-06 2019-09-03 Infineon Technologies Ag Energy filter for processing a power semiconductor device

Also Published As

Publication number Publication date
US20080090391A1 (en) 2008-04-17
US7906416B2 (en) 2011-03-15

Similar Documents

Publication Publication Date Title
JP4746927B2 (ja) 半導体装置の製造方法
US9887190B2 (en) Semiconductor device and method for manufacturing the same
US10693002B2 (en) Semiconductor device
US9484343B2 (en) Insulated gate bipolar transistor with a free wheeling diode
JP2008098530A (ja) 半導体装置の製造方法
JP2007053375A (ja) トレンチタイプのｉｇｂｔのための深度ｎタイプの拡散
US7534666B2 (en) High voltage non punch through IGBT for switch mode power supplies
JP2007129231A (ja) 空乏ストップ層を有するトレンチ絶縁ゲートバイポーラトランジスタ（ｉｇｂｔ）
US8900962B2 (en) Method for manufacturing semiconductor device
JP2018082007A (ja) 半導体装置の製造方法
JP5621493B2 (ja) 半導体装置の製造方法
JP2013247248A (ja) 半導体装置の製造方法
JP4088011B2 (ja) 半導体装置及びその製造方法
US20130249063A1 (en) Shield plate, method for manufacturing a semiconductor device, and semiconductor device
US20110068390A1 (en) Semiconductor device and method for manufacturing same
TW201511135A (zh) 半導體裝置之製造方法
JP6665713B2 (ja) 半導体装置
JP2006140250A (ja) 半導体装置及びその製造方法
JP2007220724A (ja) 薄板型ｉｇｂｔの製造方法及び薄板型ｉｇｂｔ
JP2010141339A (ja) 半導体装置を製造するための方法
JP2000260778A (ja) 半導体装置およびその製造方法
JP2003347545A (ja) 縦型電界効果トランジスタ
JP2002359373A (ja) 半導体装置及びその製造方法
JP2005259779A (ja) 半導体装置及びその製造方法
WO2023233802A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120418

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120814