JP2002110637A - マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法 - Google Patents

マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法

Info

Publication number
JP2002110637A
JP2002110637A JP2000292615A JP2000292615A JP2002110637A JP 2002110637 A JP2002110637 A JP 2002110637A JP 2000292615 A JP2000292615 A JP 2000292615A JP 2000292615 A JP2000292615 A JP 2000292615A JP 2002110637 A JP2002110637 A JP 2002110637A
Authority
JP
Japan
Prior art keywords
substrate
mask member
semiconductor device
processing
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000292615A
Other languages
English (en)
Inventor
Keiji Horioka
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Priority to JP2000292615A priority Critical patent/JP2002110637A/ja
Publication of JP2002110637A publication Critical patent/JP2002110637A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 半導体装置等の製造における処理条件を最適
化する際に、基体の所要数量を軽減できると共に、複数
種の半導体装置等を単一の基体上に形成できるマスク部
材等を提供する。 【解決手段】 ハードマスク10は、円板状を成すウェ
ハWと略同等の外径を有する略円筒状の側壁部11に、
略円板状の遮断部12が結合されたものである。この側
壁部11の下方端11rは、ウェハWの周縁部Wr上に
当接され、その上方端は、遮断部12で実質的に封止さ
れている。また、遮断部12の中央部には、矩形状に開
口した窓部10aが設けられている。このハードマスク
10が設置されたウェハWが処理媒体Bにより処理され
ると、処理媒体Bの一部は遮断部12で遮られ、残部は
窓部10aを通過してウェハW上に達し、特定の領域W
aのみが処理される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マスク部材、マス
ク部材セット、基体処理方法、半導体装置の製造方法、
及び、半導体装置の製造条件決定方法に関し、詳しく
は、基体の表面叉はその表面を含む表層部を処理媒体に
より処理する際に用いられるマスク部材、そのマスク部
材を複数備えるマスク部材セット、そのマスク部材叉は
そのマスク部材セットを用いた基体処理方法及び半導体
装置の製造方法、並びに、その製造条件を最適化するた
めの半導体装置の製造条件決定方法に関する。
【0002】
【従来の技術】近年、メモリ素子等の半導体装置の高集
積化がこれまで以上に加速されており、半導体装置の製
造工程に関する研究開発の更なる迅速化が切望されてい
る。このような半導体装置の開発段階においては、従来
より、各製造工程のそれぞれに対して個別評価用のテス
トピースウェハを用いて処理条件の特性評価を行った
後、試作用のウェハを投入して幾つかの主要工程につい
ていわゆる“条件振り”による処理条件の最適化作業が
実施されている。この“条件振り”は、例えば、1水準
あたり1枚叉は複数枚のウェハ単位で行われ、半導体装
置としてのデバイス特性を確認した上で、最も高い歩留
まりを与えた条件を最適製造条件として選定することが
多い。
【0003】また、半導体装置の多様化も促進される傾
向にあり、汎用メモリの大量製造(量産)とは別に、例
えば、IC設計等において少量多品種の半導体装置に対
するニーズがこれまでにも増して高まりつつある。これ
に対して、従来の半導体装置の製造は、一般にウェハ単
位で行われ、異種の半導体装置の各々の必要数にかかわ
らず、一つのウェハに一種の半導体装置を形成してい
た。
【0004】
【発明が解決しようとする課題】ところで、メモリ、C
MOS論理素子等の半導体装置は、一般にシリコン(S
i)等の半導体基板(ウェハ)に対して、薄膜の形成、
イオン注入、レジストマスクの形成、エッチング等の表
面処理工程を繰り返して実行することにより製造され、
その工程数は、通常、100〜300工程にも達する。
よって、従来の製造工程開発手法では、処理条件の特性
評価や“条件振り”に使用されるウェハの数は膨大な量
となる。
【0005】殊に、半導体装置製造に使用されるウェハ
は、ますます大口径化する傾向にあり、例えば、ウェハ
径300mmともなると、ウェハ自体が非常に高価であ
るため、上述の特性評価や“条件振り”を実施し難くな
る傾向にある。こうなると、半導体装置の製造工程にお
ける処理条件の最適化を十分に行うことが困難となり、
ひいてはデバイス特性が十分に向上されないおそれもあ
る。逆に、処理条件の最適化を十分に実施しようとする
と、コストの莫大な増大を招くおそれがある。
【0006】また、開発段階において、量産用のウェハ
(例えば、300mm;12インチ)よりも口径が小さ
なウェハ(例えば、25mm;1インチ)を用いること
も考えられる。しかし、この場合には、量産ラインとは
別に小口径用の専用ラインを用意する必要があり、設備
コストの増大叉は装置の入手困難性を考慮すると非現実
的である。
【0007】また、多品種の半導体装置を製造するに
は、最低でも品種数に応じたウェハ数が必要であり、各
半導体装置の必要量が少ない場合に、コストが顕著に割
高になる傾向にあった。特に、外径300mmのような
大口径のウェハを用いた場合には、必要数を超える量の
半導体装置を多量に製造することとなり、経済性の観点
からは、必ずしも望ましいとは言えなかった。
【0008】そこで、本発明はこのような事情に鑑みて
なされたものであり、半導体装置等の生産物の製造工程
における処理条件を最適化する際に、基体の所要数量を
軽減でき、また、これにより生産物の開発叉は製造にお
ける経済性及びその生産物のデバイス特性を向上できる
と共に、複数種の生産物を単一の基体上に形成すること
が可能なマスク部材、マスク部材セット、基体処理方
法、半導体装置の製造方法、及び、半導体装置の製造条
件決定方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本発明によるマスク部材は、基体の表面叉はその表
面を含む表層部を化学種叉は放射線を含む処理媒体によ
り処理する際に用いられ、その基体上を覆うように設置
されるものであって、基体上にこの基体と所定の距離を
有して配置され、処理媒体の基体表面の一部への到達を
遮断する遮断部を備えることを特徴とする。
【0010】このように構成されたマスク部材が基体に
対して設置されると、その遮断部が基体と所定の距離を
有して配置される。この状態で、化学種叉は放射線を含
む処理媒体により基体が処理される場合には、処理媒体
の一部が遮断部に遮断されて基体表面の一部と処理媒体
との接触が妨げられる。これにより、基体の残部上に処
理媒体が到達して接触し、その残部上のみがその処理媒
体で処理される。このとき、マスク部材の遮断部と基体
とは所定の距離を有して配置されるので、一旦処理が施
された基体上の領域(部位)を別のマスク部材で覆う場
合に、その領域とマスク部材の遮断部との接触が防止さ
れる。
【0011】なお、本発明において「処理媒体」とは、
(a)周波数叉は発生源で決められる電磁放射線、例え
ば、RF波、赤外線、可視光線、紫外線、X線、ガンマ
線等、(b)粒子叉は発生源で決められる粒子放射線、
例えば、アルファ線、ベータ線、電子線、中性子線等、
(c)化学種、化学種の活性種、例えば、イオン、ラジ
カル等、を含むエネルギー伝達媒体を示す。
【0012】或いは、本発明のマスク部材は、基体の表
面叉はその表面を含む表層部を化学種叉は放射線を含む
処理媒体により処理する際に用いられ、その基体上を覆
うように設置されるものであって、略平板状を成し、処
理媒体が透過叉は通過可能な少なくとも一つの窓部(例
えば、開口した窓部)を有し、且つ、基体上にこの基体
と所定の距離を有して配置された遮断部と、略筒状を成
し、一方端が基体の周縁部に当接され、他方端が遮断部
の周縁部に結合された側壁部とを備えることを特徴とす
る。
【0013】このような構成とすれば、略筒状の側壁部
の一方端が基体の周縁部に当接し、その側壁部の他方端
に略平板状の遮断部が結合され、その遮断部と基体とが
所定の距離を有して対向配置される。この状態で、処理
媒体による基体の処理が行われると、遮断部の窓部に達
した処理媒体は、その窓部を透過叉は通過して基体に達
する。一方、遮断部の窓部以外の部分に達した処理媒体
は、そこで遮断される。よって、窓部に対向した基体上
の特定の部分(領域)のみが処理媒体で処理される。
【0014】また、遮断部が、好ましくは下記式
(1); 10≦H≦300 …(1)、 より好ましくは下記式(4); 10≦H≦100 …(4)、 特に好ましくは下記式(5); 10≦H≦30 …(5)、 で表される関係を満たすように設けられるものであると
好適である。ここで、式中、Hは遮断部と基体との所定
の距離(μm)を示す。
【0015】特に、マスク部材が上述の側壁部を有する
ときには、その側壁部の高さをHとしたときに、好まし
くは上記式(1)、より好ましく上記式(4)、特に好
ましくは上記式(5)で表される関係を満たすと好まし
い。
【0016】このようにすれば、例えば、基体としての
半導体基板に対して成膜処理を行う場合に、基体上に堆
積された膜とマスク部材との接触を十分に防止できる。
また、基体の性状、種類等にもよるが、基体にたわみが
あったり、基体上に段差がある場合でも、十分なクリア
ランスを確保し易い傾向にある。さらに、例えば、半導
体基板に対してプラズマ処理を行うときに、遮断部と基
体間にプラズマが侵入するのを抑制できる。特に、式
(5)を満足すれば、基体上に形成されるメモリ素子等
の半導体装置間のダイシングライン幅(切断しろ)が十
分に確保されると共に、基体に成膜処理を施すときに、
所望の特定領域以外の不要な部分への堆積が十分に抑止
される。
【0017】さらに、遮断部の周縁部叉は側壁部の上記
一方端に被着叉は結合され、マスク部材の周縁部と基体
の周縁部とを着脱可能な接合部を更に有するとより好ま
しい。こうすれば、マスク部材の周縁部が基体の周縁部
と接合される。よって、基体の処理中にマスク部材が基
体から位置ずれするおそれがなく、基体上の所望の特定
範囲を確実に処理できる。また、マスク部材を基体から
脱着できるので、他のマスク材への交換を簡易に行い得
る。
【0018】またさらに、遮断部叉は側壁部に設けられ
ており、この遮断部及び側壁部から絶縁されており、且
つ、互いに隔離された複数の導電部を更に有しても好適
である。このように構成すると、複数の導電部の少なく
とも一つに正叉は負の極性を有する電圧を印加し、他の
導電部の少なくとも一つに逆極性を有する電圧を印加す
れば、導電部の周囲に電界が生じ、これにより導電部の
周囲において基体とマスク部材が静電的に固着(静電チ
ャック)される。よって、固着時には、マスク部材と基
体とが十分に固定されると共に、導電部を短絡させれ
ば、その固着を平易に解除できる。
【0019】さらにまた、本発明によるマスク部材は、
基体の熱膨張係数と異なる熱膨張係数を有するものであ
り、且つ、基体の周縁部の外面と遮断部叉は側壁部の内
面とが当接するものであっても有用である。より具体的
には、(1)基体の熱膨張係数よりも小さい熱膨張係数
を有する材料でマスク部材を形成し、その寸法形状を、
例えば常温よりも低い温度において基体よりも大きくな
るように成形する。この場合、マスク部材を常温より低
い温度雰囲気で基体の周囲に配置し、その後、常温に戻
すことにより、マスク部材と基体とが嵌合されて固着さ
れる。基体が常温以上の高温で処理される場合でも、こ
の固着状態は維持される。処理が終了した後、常温以下
の雰囲気温度に曝すことにより両者の固着は解除され
る。
【0020】また、(2)基体の熱膨張係数よりも大き
い熱膨張係数を有する材料でマスク部材を形成し、その
寸法形状を、例えば基体の処理温度よりも高い温度にお
いて基体よりも大きくなるように成形する。この場合、
マスク部材を処理温度より高い温度雰囲気で基体の周囲
に配置し、それから常温叉は処理温度に戻すことによ
り、マスク部材と基体とが嵌合されて固着される。基体
が常温以上の高温で処理される場合でも、この固着状態
は維持される。処理が終了した後、処理温度以上の雰囲
気温度に曝すことにより両者の固着は解除される。
【0021】加えて、本発明のマスク部材は、主として
炭化ケイ素(SiC)、石英ガラス、窒化ケイ素(Si
34)及びゲルマニウム(Ge)のうち少なくとも一種
から成るものであることが望ましい。これらの物質のう
ち、SiC、石英ガラス及びSi34を用いると、マス
ク部材の反応性が十分に低下され、処理媒体との物理的
・化学的な相互作用(反応)が十分に抑えられる。これ
らのなかでも、主としてSiCを用いると、基体をエッ
チングする際に、マスク部材が極めて腐食叉は切削され
難くなり、たとえ腐食叉は切削されても基体の処理に不
都合な化学種や物質が生成され難く、しかもプラズマ、
熱、溶媒等に対する耐性が高められるのでより好まし
い。また、SiC、石英ガラス及びGeは、熱膨張係数
が通常の半導体基板を構成するSiと異なるので、上述
したようなマスク部材と基体との熱膨張係数差を利用し
て両者を固着させ易くなる。
【0022】また、基体が、その表面上叉は表層部上に
半導体装置が形成される半導体基板であるときに、窓部
が略矩形状に開口されており且つ下記式(2)及び下記
式(3); Da=n×Ta …(2)、 Db=m×Tb …(3)、 で表される関係を満たすように設けられたものであると
更に好ましい。ここで、式中、Daは窓部の一辺の長さ
を示し、Dbは窓部の他辺の長さを示し、Taは半導体
装置の一辺の長さを示し、Tbは半導体装置の他辺の長
さを示し、n及びmはそれぞれ自然数を示し、互いに同
一でも異なっていてもよい。
【0023】このような構成を有すると、窓部の開口形
状が、メモリ素子等の単一の半導体装置より大きく且つ
略相似な形状、叉は、その半導体装置が連設された形状
とされる。よって、窓部を透過叉は通過した処理媒体に
よって処理される基体上の領域の大きさが半導体装置単
位となるので、半導体装置の製造条件を決定する際に半
導体装置単位での“条件振り”を簡易に且つ確実に実行
できる。より具体的には、“条件振り”における水準
数、段階数叉は条件数をkとすれば、基体上に形成され
る異なる条件で処理された領域の数が、例えば1/k個
となるように、上記の自然数n,mを適宜決定すると好
適である。
【0024】さらに、基体が、その表面上叉は表層部上
に複数の半導体装置が形成されるものであるときに、遮
断部が、複数の窓部を有しており、且つ、隣接する各窓
部間の距離が100〜500μm、より好ましくは10
0〜300μm、特に好ましくは100〜200μmの
範囲内の値となるように設けられたものであっても好適
である。
【0025】こうすれば、窓部が間隔を有して複数設け
られるので、一回の処理で基体上の複数の部位が処理さ
れる。このとき、隣接する各窓部間の距離が100μm
以上であれば、処理された領域叉は半導体装置の形状及
び寸法にもよるが、各領域間叉は半導体装置間のダイシ
ング幅(切断しろ)を十分に確保できる。一方、隣接す
る各窓部間の距離が500μm以下であれば、基体上に
形成される処理領域数叉は半導体装置数が顕著に減少し
てしまうことを防止できる。
【0026】また、本発明によるマスク部材セットは、
本発明のマスク部材を複数備えており、各マスク部材
は、少なくとも一つの窓部が遮断部において互い異なる
位置に配置されたものである。このような構成を有する
マスク部材セットを用いれば、窓部の位置が異なる各マ
スク部材を取り替えて使用することにより、一つの基体
上に条件の異なる処理領域を形成できる。或いは、各マ
スク部材を基体に設置して一連の半導体製造工程を実施
すれば、一つの基体上に物性、特性等が異なる多種の半
導体装置が形成される。
【0027】また、本発明による基体処理方法は、本発
明のマスク部材を用いて有効に実施される方法であり、
基体の表面叉はその表面を含む表層部を化学種叉は放射
線を含む処理媒体により処理する方法であって、基体上
に本発明のマスク部材、叉は、本発明のマスク部材セッ
トを構成する複数のマスク部材のうちいずれか一つのマ
スク部材を設置するマスク部材設置工程と、マスク部材
で覆われた基体に向けて処理媒体を供給してその基体を
処理する処理工程と、を備えることを特徴とする。
【0028】また、本発明による半導体装置の製造方法
も、本発明のマスク部材を用いて有効に実施される方法
であり、基体の表面叉はその表面を含む表層部を化学種
叉は放射線を含む処理媒体により処理して半導体装置を
形成せしめる方法であって、基体上に本発明のマスク部
材、叉は、本発明のマスク部材セットを構成する複数の
マスク部材のうちいずれか一つのマスク部材を設置する
マスク部材設置工程と、マスク部材で覆われた基体に向
けて複数の処理媒体を供給し、叉は、複数の処理条件に
おいてその基体を処理する製造処理工程とを備えること
を特徴とする。
【0029】さらに、本発明による半導体装置の製造条
件決定方法は、半導体装置の製造方法における処理条件
を決定するために用いられる方法であって、本発明の基
体処理方法により、基体上の複数の領域をそれぞれ異な
る処理条件で処理する基体処理工程と、処理された各領
域の物性、特性叉は性能と、その基体上に形成される半
導体装置に対して要求される物性、特性叉は性能とを比
較し、その半導体装置に対して要求される物性、特性叉
は性能と同等叉は同等以上の物性、特性叉は性能が発現
された領域を選択し、選択されたその領域が形成された
処理条件に基づいて半導体装置の製造方法における処理
条件を決定する条件決定工程とを備えることを特徴とす
る。なお、本発明における「物性、特性叉は性能」に
は、歩留まり、すなわち生産性に係る性能も含まれる。
【0030】こうすれば、基体処理工程において、一つ
の基体上に、異なる複数の条件で処理された領域が形成
される。そして、条件決定工程において、目的の性能等
(例えば、設計仕様値)と同等叉はそれ以上の性能等が
発現された領域を選択し、その領域の処理条件に基づい
て例えば商業的に製造(生産)するのに最適な条件選定
を行う。このとき、マスク部材を用いて処理された基体
の露出面積と、実製造での基体の露出面積(通常は、ウ
ェハ等の全面積)との相違による最適条件の差異を予め
求めておき、これにより選定条件の補正を行って最適条
件を決定することが望ましい。
【0031】
【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。なお、同一の要素には同一の符号を付
し、重複する説明を省略する。また、上下左右等の位置
関係は、特に断らない限り、図面に示す位置関係に基づ
くものとする。また、図面の寸法比率は、図示の比率に
限られるものではない。
【0032】図1は、本発明によるマスク部材の第1実
施形態の概略構成を示す斜視図であり、基体としての半
導体基板であるウェハを併せて示すものである。ハード
マスク10(マスク部材)は、円板状を成すウェハW
(基体、半導体基板)と略同等の外径を有する略円筒状
の側壁部11に、略円板状の遮断部12が結合されたも
のである。この側壁部11の図示下方端11r(一方
端)は、ウェハWの周縁部Wr上に当接されるようにさ
れており、図示上方端(他方端)が遮断部12で実質的
に封止されている。また、遮断部12の中央部には、矩
形状に開口した窓部10aが設けられている。
【0033】図2は、図1に示すハードマスク10をウ
ェハWに設置した状態を模式的に示す断面図である。上
述の如く、ハードマスク10は、側壁部11の下方端1
1rがウェハWの周縁部Wr上に当接され、これによ
り、ウェハWとハードマスク10で囲まれた空間部Sが
画成される。また、側壁部11の高さH、つまり遮断部
12とウェハWとの距離は、好ましくは 10〜300
μm、より好ましくは10〜100μm、特に好ましく
は10〜30μmとされている。この点とウェハW径が
数十〜数百mmであることを勘案すると、側壁部11
は、環状叉はリング状を成すとも言える。
【0034】ここで、ハードマスク10を形成する材料
としては、特に限定されるものではないが、主として
(叉は全部が)SiC、石英ガラス、Si34及びGe
のうち少なくとも一種から成るものを例示できる。ま
た、遮断部12の窓部10aの開口寸法としては、下記
式(2)及び下記式(3); Da=n×Ta …(2)、 Db=m×Tb …(3)、 で表される関係を満たすことが望ましい。式中、Da,
Dbは、それぞれ窓部10aの長辺及び短辺の長さを示
し、Ta,Tbは、ウェハWに形成されるメモリ等の半
導体装置一個の長辺及び短辺の長さをそれぞれ示す。ま
た、n及びmはそれぞれ自然数を示し、互いに同一でも
異なっていてもよい。
【0035】なお、n及びmの数値は特に制限されない
が、例えば、半導体装置の開発段階における製造試験等
に用いる場合には、“条件振り”における水準数、段階
数叉は条件数をkとしたときに、ウェハW上に形成され
る素子の数が例えば1/k個となるように適宜決定で
き、kとしては3段階、5段階等を例示できる。また、
多品種の半導体装置の実際の製造叉は生産(以下、まと
めて「実製造」という)等に用いる場合には、各半導体
装置の必要数等に応じて適宜決定可能である。
【0036】また、ウェハWは、ハードマスク10が設
置された図2に示す状態で、各種チャンバ(図示せず)
内に収容され、薄膜の形成(成膜)、イオン注入、エッ
チング等の表面処理が施されるものである。このとき、
ウェハW上に向かって各種の処理媒体Bがその発生源叉
は出射源(図示せず)から出射叉は放出される。処理媒
体Bとしては、例えば、CVD(化学的気相堆積)法に
よる薄膜形成では反応ガスである化学種、PVD(物理
的気相堆積)法による薄膜形成ではスパッタされた化学
種、これらの処理がプラズマ処理の場合にはそれらの化
学種の活性種、イオン注入では主としてイオン、エッチ
ングではエッチガス由来の化学種(エッチャント)、等
が挙げられる。
【0037】このような処理媒体Bは、ハードマスク1
0及びその周囲の全体に到達するが、遮断部12上に到
達した処理媒体Bの一部はハードマスク10で遮断さ
れ、残部は遮断部12の窓部10aを通過する。窓部1
0aを通過した処理媒体Bは、ウェハW上に達し、窓部
10aに対向する特定の領域Waのみがその処理媒体B
と接触して処理される。
【0038】図3は、図1に示すハードマスク10とウ
ェハWとの固着状態を示す断面図である。ハードマスク
10は、側壁部11の下方端11rに粘着剤7(接合
部)を更に有している。粘着剤7は、例えば、有機物ポ
リマー等を含有する感圧性接着剤であり、ハードマスク
10をウェハW上に載置した後、圧力が印加されること
によって両者が固着され、空間部Sはその固着部におい
て封止される。また、逆向きに圧力をかける、具体的に
は引き剥がすようにして両者の固着を解除できる。この
ように、ハードマスク10とウェハWとは着脱が可能で
あり、粘着剤7の成分を適宜選択することにより、その
粘着性を調節でき、ひいてはハードマスク10とウェハ
Wとの固着力、着脱可能回数を調節できる。
【0039】図4は、本発明によるマスク部材の第2実
施形態の概略構造を示す断面図であり、基体としての半
導体基板とこのマスク部材との固着状態を示す。ハード
マスク40(マスク部材)は、略円筒状を成す側壁部4
1の一部と略平板状を成す遮断部42が一体化されたも
のであり、図1及び2に示すハードマスク10と同様
に、遮断部42の中央部に窓部(図示せず)を有してい
る。また、側壁部41の下部は、環状の絶縁部材44で
形成されている。さらに、側壁部41、及び、遮断部4
2の周端部の内部には、導電性を有し且つ環状を成す導
電部46a,46bが設けられている。
【0040】また、導電部46a,46bは、平坦部分
と凸状部分とを有しており、その平坦部分の周囲には上
述の絶縁部材44が、凸状部分の周囲には、それぞれ環
状の絶縁部材47a,47bが配置されている。これら
により、導電部46a,46bは、互いに隔離・絶縁さ
れ、且つ、側壁部41及び遮断部42からも絶縁されて
いる。さらに、導電部46a,46bの凸状部分の突端
は、遮断部42から突設しており、その突設部には、図
示しない電源が接続されるようになっている。またさら
に、遮断部42の周縁部上には、環状の絶縁部材48が
設置されるようにされており、必要なとき以外は、導電
部46a,46bの突端部が露出しないようになってい
る。
【0041】このような構成のハードマスク40をウェ
ハWに設置して固着させるには、ハードマスク40をウ
ェハW上に載置した後、導電部46a,46bに直流
(DC)電源等の電源を接続し、両者に極性の異なる電
圧をそれぞれ印加する。これにより、導電部46a,4
6bの平坦部から絶縁部材44及びウェハWの周縁部W
rを通る電界が生じ、ハードマスク40とウェハWとが
静電的に固着される(いわゆる静電チャック)。両者が
一旦固着されたら、導電部46a,46bから電源を切
り離し、絶縁部材48を遮断部42上に装着して導電部
46a,46bが露出しないようにする。
【0042】このようにハードマスク40が設置された
状態で、ウェハWは上述したような各種のチャンバ内で
の処理媒体による処理に供される。処理が終了した後、
ウェハWは、ハードマスク40が設置された状態でチャ
ンバから搬出される。そして、絶縁部材48を取り外
し、導電部46a,46bを短絡させることにより、ハ
ードマスク40とウェハWの静電的な固着が解除され、
ハードマスク40をウェハWから平易に脱着させること
ができる。
【0043】なお、絶縁部材44,47a,47b,4
8は、絶縁性を有するものであれば特に限定されず、例
えば、ポリイミド系等の樹脂、他の有機物高分子ポリマ
ー等を好ましく用いることができる。
【0044】図5(A)及び(B)は、本発明によるマ
スク部材の第3実施形態の概略構造を示す断面図であ
り、基体としての半導体基板とこのマスク部材との固着
状態を示す。ハードマスク50(マスク部材)は、断面
が段差状を成す環状の側壁部51と略平板状の遮断部5
2とが一体化された構造を有している。また、ハードマ
スク50は、ウェハWの熱膨張係数と異なる熱膨張係数
を有する材料で形成されている。
【0045】例えば、ウェハWが単結晶Si(熱膨張係
数:4.7×10-6(1/K))から成る場合、これよ
りも熱膨張係数が小さいハードマスク50の材料として
は、SiC、石英ガラス等が挙げられる。また、単結晶
Siよりも熱膨張係数が大きいハードマスク50の材料
としては、ゲルマニウム(Ge;熱膨張係数:6.1×
10-6(1/K))等が挙げられる。このように熱膨張
係数がウェハWと異なる材料を主として含有するハード
マスク50とウェハWとを固着させるには、両者の熱膨
張係数の大小関係によって、以下の二通りの方法を用い
ることができる。
【0046】[第1の方法]:ハードマスク50がウェハ
Wの熱膨張係数よりも小さい熱膨張係数を有する場合、
つまりハードマスク50の主成分がSiC、石英ガラス
等の場合、その寸法形状を、常温よりも低い温度におい
てウェハWよりも大きくなるように成形する(図5
(A)参照)。このハードマスク50を常温より低い温
度雰囲気でウェハWの周囲に配置し、その後常温に戻
す。こうすれば、ウェハWの方がハードマスク50より
も膨張量が大きいので、側壁部51の内面50aとウェ
ハWの周縁部Wrの上面、及び、側壁部51の内面50
bとウェハWの周縁部Wrの外面Wbとが当接し且つ圧
着される(図5(B)参照)。
【0047】これにより、ハードマスク50とウェハW
とが嵌合されて十分に固着される。この状態で薄膜形成
等に供されて常温以上の高温に曝される場合でも、両者
の固着状態は維持される。そして、その処理が終了した
後、常温以下の雰囲気温度に曝すことにより、両者の固
着は解除される。
【0048】[第2の方法]:ハードマスク50がウェハ
Wの熱膨張係数よりも大きい熱膨張係数を有する場合、
つまりハードマスク50の主成分がGe等の場合、その
寸法形状を、例えば、ウェハWが処理媒体による処理で
曝される温度よりも高温においてウェハWよりも大きく
なるように成形する(図5(A)参照)。このハードマ
スク50を処理工程で曝される温度よりも高い温度雰囲
気でウェハWの周囲に配置し、その後常温に戻す。こう
すれば、ハードマスク50の方がウェハWよりも収縮量
が大きいので、上述した図5(B)に示す嵌合状態とな
って両者が固着される。
【0049】図6は、本発明によるマスク部材の第4実
施形態を模式的に示す平面図である。ハードマスク60
(マスク部材)は、複数の窓部60aが設けられた遮断
部62を有しており、各窓部60aに密接状態で嵌合可
能な封止片65を更に備えること以外は、図1に示すハ
ードマスク10と同様に構成されたものである。このハ
ードマスク60においては、封止片65を所望の窓部6
0aに嵌合させることにより、任意の位置に任意の数量
の窓部を有するマスク部材を得ることができる。よっ
て、マスク部材の汎用性を向上でき、一つのハードマス
ク60によって後述するマスク部材セットを代替するこ
とも可能となる。
【0050】図7(A)は、本発明によるマスク部材セ
ットの第1実施形態を示す摸式平面図であり、図7
(B)は、このマスク部材セットを用いて基体を処理し
たときの処理領域を模式的に示す平面図である。マスク
部材セットとしてのハードマスクセット20は、ハード
マスク21〜25(マスク部材)から成り、ウェハWに
ハードマスク21〜25のうちの一つが設置されて用い
られるものである。ハードマスク21は、図1に示すハ
ードマスク10と同等の構成を有しており、遮断部の中
央部に窓部21aが設けられている。また、ハードマス
ク22〜25は、窓部22a〜25aの位置が異なるこ
と以外はハードマスク21と同様に構成されている。な
お、図7(A)中に示す符号A1〜A5は、図7(B)
に示すウェハW上の領域A1〜A5に対応するものであ
る。
【0051】このように構成されたハードマスクセット
20を用いた本発明による基体処理方法の一例について
説明する。まず、ハードマスクセット20を準備し、こ
れらのうちハードマスク21をウェハW上に設置する
(マスク部材設置工程)。ハードマスク21が設置され
たウェハWをチャンバ等に収容し、所定の処理媒体によ
る処理を行う(処理工程)。これにより、ウェハW上の
領域A1のみに処理が施される。
【0052】次に、ウェハWをチャンバから搬出し、ハ
ードマスク21をハードマスク22〜23に順次取り替
えてウェハWに設置し(マスク部材設置工程)、この状
態のウェハWに対して互いに異なる条件での処理を行う
(処理工程)。これらにより、ウェハW上の各領域A1
〜A5(全11領域)に異なる処理条件での処理が施さ
れる。なお、ハードマスク22〜23とウェハWとの相
対的な平面角度位置を変えることにより、ウェハW上の
異なる位置にあるそれぞれ複数の領域A2〜A5を処理
媒体で処理できる。
【0053】また、本発明による半導体装置の製造条件
決定方法は、半導体装置の開発段階において、上述した
本発明の基体処理方法を用いてウェハW上の複数の領域
をそれぞれ異なる処理条件で処理し(基体処理工程)、
これらの領域の物性、特性叉は性能を比較評価すること
により、半導体装置の実製造における最適化条件を決定
するものである。
【0054】つまり、まず、得られた複数の処理領域A
1〜A5の物性、特性叉は性能と、量産等の実製造で製
造されるべきメモリ素子等の半導体装置に対して要求さ
れる物性、特性叉は性能(例えば、設計仕様値)とを比
較する。次いで、このような要求性能等と同等叉は同等
以上の物性、特性叉は性能が発現された領域を選択し、
この素子が形成された処理条件を仮の最適条件として選
定する。
【0055】次に、この条件に対し、予め求めておい
た、ハードマスクセット20を用いて処理したときのウ
ェハWの露出面積(すなわち領域A1〜A5の各面積)
と、実製造でのウェハWの露出面積(すなわち、ウェハ
Wの片面の表面積)との相違による条件変動の補正を行
なう。そして、得られた補正後の処理条件を、その所定
の処理媒体を用いる処理工程における最適処理条件とし
て決定する(条件決定工程)。このような、条件選定
は、単一の処理媒体による単一の処理工程毎に行っても
よいし、複数の処理媒体による一連の複数の処理工程に
対して実施してもよい。
【0056】さらに、本発明による半導体装置の製造方
法は、前述のハードマスクセット20を用いた本発明に
よる基体処理方法を用いて好適に実施できる。すなわ
ち、ハードマスク21〜25のいずれかをウェハW上に
設置し(マスク部材設置工程)、この状態のウェハWを
通常の半導体装置の製造ライン(図示せず)等におい
て、複数の処理工程を連続して実施する(製造処理工
程)。
【0057】つまり、この製造処理工程においては、ハ
ードマスク21〜25のいずれか一つで覆われたウェハ
Wに向けて複数の処理媒体(成膜ガス、プラズマ、エッ
チャント等)を順次供給し、且つ、複数の処理条件にお
いてそのウェハWを処理する。そして、ハードマスク2
1〜25を取り替えて、同様に半導体装置の製造工程を
実施する。こうすることにより、一枚のウェハW上に、
膜特性、配線特性等の物性や特性がそれぞれ異なる複数
の半導体装置を形成することが可能となる。
【0058】図8(A)は、本発明によるマスク部材セ
ットの第2実施形態を示す摸式平面図であり、図8
(B)は、このマスク部材セットを用いて基体を処理し
たときの処理領域を模式的に示す平面図である。マスク
部材セットとしてのハードマスクセット30は、ハード
マスク31〜36(マスク部材)から成り、ウェハWに
ハードマスク31〜36のうちの一つが順次設置されて
用いられるものである。
【0059】ハードマスク31は、三つの窓部31a〜
31cが並設されていること以外は、図1に示すハード
マスク10と同等に構成されたものである。また、ハー
ドマスク32〜36は、それぞれの窓部32a〜32
c,33a〜33c,34a〜34c,35a〜35
c,36a〜36cの少なくとも一つの位置が異なるこ
と以外はハードマスク31と同様に構成されている。こ
のようなハードマスクセット30は、複数の異なる処理
工程の条件をマトリックス評価する際に用いると特に好
適である。
【0060】また、ハードマスク31を例にとると、隣
接する窓部間、すなわち、窓部31aと窓部31b間、
窓部31bと窓部31c間の距離(間隔)が、好ましく
は100〜500μm、より好ましくは100〜300
μm、特に好ましくは100〜200μmの範囲内の値
とされている。このような好適な数値範囲は他のハード
マスク32〜36に対しても同様である。
【0061】このように構成されたハードマスクセット
30を用いた本発明による半導体装置の製造方法の一例
について説明する。まず、ハードマスクセット30を準
備する。ここで、三つの窓部が図示横方向に整列したレ
イアウトを有するハードマスク31〜33を第1の処理
工程用として用い、三つの窓部が図示縦方向に整列した
レイアウトを有するハードマスク34〜36を第2の処
理工程用として用いる。なお、図8(A)中に示す符号
B1〜B3,C1〜C3,D1〜D3は、図8(B)に
示すウェハW上の各領域に対応するものである。
【0062】次に、ハードマスク31〜33をウェハW
上に順次設置し(マスク部材設置工程)、このウェハW
をチャンバ等に収容し、第1の処理工程として所定の処
理媒体により、それぞれ異なる条件で処理を行う(処理
工程)。これらにより、ウェハW上の領域B1〜B3,
C1〜C3,D1〜D3に三種の異なる条件で処理が施
される。次いで、ハードマスク34〜36をウェハW上
に順次設置し(マスク部材設置工程)、このウェハWを
チャンバ等に収容し、第2の処理工程として所定の処理
媒体により、それぞれ異なる条件で処理を行う(処理工
程)。これらにより、ウェハW上の領域B1〜B3,C
1〜C3,D1〜D3が三種の異なる条件で処理され、
結果として、ウェハW上に9条件の処理領域が形成され
る。
【0063】また、このように異なる条件で処理された
複数の領域を用いても、先述したような半導体装置の製
造条件決定方法と同様に、半導体製造装置における処理
条件の最適化を行うことができる。さらに、ハードマス
クセット30を用いたこのような基体処理方法を実製造
に用いると、一枚のウェハW上に、膜特性、配線特性等
の物性や特性がそれぞれ異なる複数の半導体装置をより
効率よく形成できる利点がある。
【0064】このような例としては、半導体装置の層間
膜に使用する絶縁膜の誘電率が種々異なる半導体装置を
製造するケースが挙げられる。このように層間膜の誘電
率が異なると、配線の遅延速度が変化するので、動作周
波数を使用目的に適するように合わせ込んだ半導体装置
を一度且つ一枚のウェハW上に形成せしめることが可能
となる。
【0065】以上のように構成されたハードマスク1
0,40,50,60、及び、ハードマスクセット2
0,30、並びに、それらを用いた基体処理方法、半導
体装置の製造方法、及び、半導体装置の製造条件決定方
法によれば、一つのウェハW上に処理媒体Bによる条件
の異なる処理が施された複数の領域を形成できる。よっ
て、半導体装置の製造工程における処理条件を最適化す
る際に、ウェハWの所要数量を従来に比して格段に軽減
できる。したがって、半導体装置の開発段階のコストを
低減でき、ひいては、開発された半導体装置の量産等の
実製造における経済性を飛躍的に向上できる。特に、ウ
ェハW径が300mm程度になると、ウェハW自体が非
常に高価なものとなるので、この経済性の向上効果が顕
著となり得る。
【0066】さらに、ウェハWの所要枚数を低減できる
ので、ウェハWが高価でも、開発段階の試験における
“条件振り”を十分な水準数叉は条件数で実施し易くな
る。よって、条件の最適化を十分に且つ確実に行うこと
ができ、これにより、半導体装置のデバイス特性をも向
上できる。またさらに、物性や特性の異なる複数種類の
半導体装置を単一のウェハW上に形成することも可能で
ある。よって、少量多品種の半導体装置を、極めて高効
率でしかも低コストで製造できる。
【0067】さらにまた、ハードマスク10等の遮断部
12等とウェハWとが所定の距離Hを有して配置される
ので、一旦処理が施されたウェハW上の領域を別のハー
ドマスクで覆うとき、例えば、ハードマスクセット2
0,30を用いて複数の領域を異なる条件で処理すると
きに、その領域とハードマスクの遮断部との接触が防止
される。よって、その領域上に形成された素子構造等が
破壊されたり、一部叉は全部に不具合が生じることを確
実に防止できる。したがって、半導体装置の開発段階に
おける処理条件の最適化や実製造における歩留まりの低
下を十分に抑制できる。
【0068】また、先述したように、遮断部12等とウ
ェハWとの所定の距離(間隔)Hが、好ましくは10〜
300μm、より好ましくは10〜100μm、特に好
ましくは10〜30μmとされる。この距離Hが10μ
m未満であると、ウェハW上に薄膜が形成されたとき
に、距離Hがその薄膜の厚さと同等となるおそれがあ
る。また、ウェハWにたわみや段差等がある場合に、十
分なクリアランスを有する空間部Sを画成し難い傾向に
ある。一方、この距離Hが300μmを超えると、ウェ
ハWをプラズマによって処理する際に、空間部S内の不
要な部分にプラズマ(厳密には、プラズマシース)が侵
入叉は拡散してしまい、特定の領域Wa以外のウェハW
上の部位が処理されるおそれがある。
【0069】このとき、距離Hを100μ未満とすれ
ば、プラズマ処理時のプラズマの侵入を一層抑制できる
と共に、特にCVD法による薄膜の形成処理を行う際
に、特定の領域Wa以外への膜の堆積を十分に防止でき
る。また、距離Hを100μ未満とすれば、通常の半導
体装置製造におけるダイシングライン幅に比して十分に
小さくなるので、処理された領域間叉は形成された半導
体装置間のそのダイシングライン幅を十分に確保でき
る。
【0070】さらに、ハードマスク10とウェハWと
が、感圧性接着剤等を含む粘着剤7を介して強固に固着
されるので、処理媒体Bによる処理中にハードマスク1
0がウェハWから位置ずれするおそれがなく、ウェハW
上の所望の領域叉は範囲を確実に処理できる。またさら
に、ハードマスク10とウェハWとの着脱が容易となる
ので、他のハードマスクへの交換が平易となり、そのと
きの作業性及び操作性を向上できる。
【0071】さらにまた、ハードマスク40のように、
静電チャックによってウェハWとの固着が行われる場合
には、十分な固着性が実現でき且つウェハWとの着脱が
容易であると共に、導電部46a,46bの印加電圧を
適宜調整することにより固着力を任意に調節できる。ま
た、粘着剤による固着に比して、固着性能の劣化が生じ
難く、且つ、ウェハW上に粘着剤叉は粘着剤由来の有機
物等が付着するおそれがない。また、絶縁部材48によ
って、チャック及びデチャック時以外は導電部46a,
46bが外部へ露出しないので、これらが金属製であっ
ても、ウェハWの処理に悪影響を及ぼす金属物質の飛散
等を防止できる。
【0072】さらに、ハードマスク50のように、ウェ
ハWとの熱膨張係数の差異を利用してハードマスク50
とウェハWとを固着させる場合には、十分に強固な固着
が可能であり、且つ、着脱が平易である。しかも、有機
物や金属等を用いる必要がないので、ウェハWへの処理
に悪影響を及ぼすおそれがある物質の発生を更に抑制で
きる利点がある。
【0073】加えて、ハードマスク10等を主としてS
iC、石英ガラス及びSi34で形成したときには、ハ
ードマスク10等の化学的及び物理的な反応性が十分に
低く抑えられる。よって、処理媒体Bとの物理的・化学
的な相互作用(反応)を十分に抑制でき、ウェハWの処
理時に不要な物質がウェハWの周囲に生成することを防
止できる。特に、主としてSiCを用いた場合には、ウ
ェハWをエッチング処理する際に腐食叉は切削され難く
なり、たとえ腐食叉は切削されてもウェハWの処理に不
都合な化学種や物質が生成され難い。しかも、ハードマ
スクのプラズマ、熱、溶媒等に対する耐性が向上され
る。さらに、SiC、石英ガラス及びGeを用いると、
先に述べたようにこれらの熱膨張係数がウェハWの母材
であるSiと異なるので、ウェハWがSiから成る場合
に、ハードマスクとウェハWとの固着を上述した熱膨張
係数の差異を利用した方法で行い易くなる。
【0074】また、ハードマスク10等の窓部10a等
が、略矩形状に開口されており且つ上記式(2)及び式
(3)で表される関係を満たすので、窓部10a等を透
過叉は通過した処理媒体Bによって処理される基体上の
特定の領域Wa等の大きさが半導体装置単位となる。よ
って、半導体装置単位での“条件振り”を簡易に且つ確
実に実行でき、半導体装置の製造条件の最適化を効率よ
く実施できる。
【0075】さらに、複数の窓部を有するハードマスク
31〜36から構成されるハードマスクセット30を用
いると、異なる条件で処理された複数の領域をマトリッ
クス状に形成できるので、半導体装置の条件を最適化し
たり、半導体装置を実製造する際の効率を一層向上でき
る。
【0076】また、ハードマスクセット30において
は、ハードマスク31〜36に設けられた隣接する窓部
間の距離(間隔)が、好ましくは100〜500μm、
より好ましくは100〜300μm、特に好ましくは1
00〜200μmの範囲内の値とされる。この窓部間の
距離が、100μm未満であると、処理された領域間叉
は半導体装置間のダイシングライン幅(切断しろ)を十
分に確保し難くなる傾向にある。これに対し、この窓部
間の距離が500μmを超えると、ウェハW上に形成で
きる領域叉は半導体装置の数量が十分に得られない傾向
にある。
【0077】さらに、ハードマスク10等、ハードマス
クセット20,30を用いた本発明による半導体装置の
製造条件決定方法によれば、一つのウェハW上に異なる
条件で処理された領域を集積できるので、各領域の物性
等の比較評価を確実に且つ迅速に実施できる。また、処
理された領域(例えば、領域A1〜A5)の面積と、実
製造での露出されるウェハWの面積との相違による最適
条件の差異を予め求めておいて、最適条件の決定におい
てその差異の補正を行うので、実製造により適した最適
処理条件の決定が可能となる。
【0078】なお、本発明のマスク部材は半導体装置の
製造に限定されるものではないが、上述の如く、その用
途に極めて適したものである。他の用途としては、例え
ば、液晶装置の製造等が挙げられる。また、ハードマス
ク10等の外形形状は円形に限られず、用いられる基体
の形状に合致したものが望ましいが、そのような形状に
制限されるものではない。さらに、ハードマスク10等
は、ウェハWに固着させなくてもよく、例えば、サセプ
タ等のウェハWを支持する支持部材に固定するようにし
てもよい。
【0079】
【発明の効果】以上説明したように、本発明のマスク部
材、マスク部材セット、半導体装置の製造方法、及び、
半導体装置の製造条件決定方法によれば、半導体装置等
の生産物の製造工程における処理条件を最適化する際
に、基体の所要数量を軽減できる。また、これにより生
産物の開発叉は製造における経済性及びその生産物のデ
バイス特性を向上できる。さらに、複数種の生産物を単
一の基体上に形成することが可能であり、少量多品種の
半導体装置を低コストで且つ効率よく生産できる。
【図面の簡単な説明】
【図1】本発明によるマスク部材の第1実施形態の概略
構成を示す斜視図であり、基体としての半導体基板を併
せて示すものである。
【図2】図1に示すハードマスクをウェハに設置した状
態を模式的に示す断面図である。
【図3】図1に示すハードマスクとウェハとの固着状態
を示す断面図である。
【図4】本発明によるマスク部材の第2実施形態の概略
構造を示す断面図であり、基体としての半導体基板とこ
のマスク部材との固着状態を示す。
【図5】図5(A)及び(B)は、本発明によるマスク
部材の第3実施形態の概略構造を示す断面図であり、基
体としての半導体基板とこのマスク部材との固着状態を
示す。
【図6】本発明によるマスク部材の第4実施形態を模式
的に示す平面図である。
【図7】図7(A)は、本発明によるマスク部材セット
の第1実施形態を示す摸式平面図であり、図7(B)
は、このマスク部材セットを用いて基体を処理したとき
の処理領域を模式的に示す平面図である。
【図8】図8(A)は、本発明によるマスク部材セット
の第2実施形態を示す摸式平面図であり、図8(B)
は、このマスク部材セットを用いて基体を処理したとき
の処理領域を模式的に示す平面図である。
【符号の説明】
7…粘着剤(接合部)、10,21〜25,31〜3
6,40,50,60…ハードマスク(マスク部材)、
10a,21a〜25a,31a〜31c,32a〜3
2c,33a〜33c,34a〜34c,35a〜35
c,36a〜36c,60a…窓部、11r…下方端
(一方端)、11,41,51…側壁部、12,42,
52,62…遮断部、20,30…ハードマスクセット
(マスク部材セット)、46a,46b…導電部、4
4,47a,47b,48…絶縁部材、B…処理媒体、
H…所定の距離、W…ウェハ(基体、半導体基板)。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 堀岡 啓治 千葉県成田市新泉14−3野毛平工業団地内 アプライド マテリアルズ ジャパン 株式会社内 Fターム(参考) 4K030 CA04 FA10 JA01 KA45 KA46 LA15 5F004 BB22 BD04 CA03 EA01 EA33 5F045 BB08 DB08 EM05 5F046 AA28

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 基体の表面叉は該表面を含む表層部を化
    学種叉は放射線を含む処理媒体により処理する際に用い
    られ、該基体上を覆うように設置されるマスク部材であ
    って、 前記基体上に該基体と所定の距離を有して配置され、前
    記処理媒体の前記基体表面の一部への到達を遮断する遮
    断部を備える、ことを特徴とするマスク部材。
  2. 【請求項2】 基体の表面叉は該表面を含む表層部を化
    学種叉は放射線を含む処理媒体により処理する際に用い
    られ、該基体上を覆うように設置されるマスク部材であ
    って、 略平板状を成し、前記処理媒体が透過叉は通過可能な少
    なくとも一つの窓部を有し、且つ、前記基体上に該基体
    と所定の距離を有して配置された遮断部と、 略筒状を成し、一方端が前記基体の周縁部に当接され、
    他方端が前記遮断部の周縁部に結合された側壁部と、を
    備えることを特徴とするマスク部材。
  3. 【請求項3】 前記遮断部は、下記式(1); 10≦H≦300 …(1)、 H:該遮断部と前記基体との前記所定の距離(μm)、
    で表される関係を満たすように設けられるものである、
    ことを特徴とする請求項1叉は2に記載のマスク部材。
  4. 【請求項4】 前記遮断部の周縁部叉は前記側壁部の前
    記一方端に被着され、当該マスク部材の周縁部と前記基
    体の周縁部とを着脱する接合部を更に有する、ことを特
    徴とする請求項1〜3のいずれか一項に記載のマスク部
    材。
  5. 【請求項5】 前記遮断部叉は前記側壁部に設けられて
    おり、該遮断部及び該側壁部から絶縁されており、且
    つ、互いに隔離された複数の導電部を更に有する、こと
    を特徴とする請求項1〜4のいずれか一項に記載のマス
    ク部材。
  6. 【請求項6】 当該マスク部材は、前記基体の熱膨張係
    数と異なる熱膨張係数を有するものであり、且つ、前記
    基体の周縁部の外面と前記遮断部叉は前記側壁部の内面
    とが当接するものである、ことを特徴とする請求項1〜
    5のいずれか一項に記載のマスク部材。
  7. 【請求項7】 当該マスク部材は、主として炭化ケイ
    素、石英ガラス、窒化ケイ素及びゲルマニウムのうち少
    なくとも一種から成るものである、ことを特徴とする請
    求項1〜6のいずれか一項に記載のマスク部材。
  8. 【請求項8】 前記基体が、前記表面上叉は前記表層部
    上に半導体装置が形成される半導体基板であるときに、
    前記窓部が略矩形状に開口しており且つ下記式(2)及
    び下記式(3); Da=n×Ta …(2)、 Db=m×Tb …(3)、 Da:前記窓部の一辺の長さ、 Db:前記窓部の他辺の長さ、 Ta:前記半導体装置の一辺の長さ、 Tb:前記半導体装置の他辺の長さ、 n,m:それぞれ自然数を示し、互いに同一でも異なっ
    ていてもよい、 で表される関係を満たすように設けられたものである、
    ことを特徴とする請求項2〜7のいずれか一項に記載の
    マスク部材。
  9. 【請求項9】 前記基体が、前記表面上叉は前記表層部
    上に複数の半導体装置が形成されるものであるときに、 前記遮断部が、複数の前記窓部を有しており、且つ、隣
    接する該各窓部間の距離が100〜500μmの範囲内
    の値となるように設けられたものである、ことを特徴と
    する請求項2〜8のいずれか一項に記載のマスク部材。
  10. 【請求項10】 請求項1〜9のいずれか一項に記載の
    マスク部材を複数備えており、 前記各マスク部材は、少なくとも一つの前記窓部が前記
    遮断部において互い異なる位置に配置されたものであ
    る、ことを特徴とするマスク部材セット。
  11. 【請求項11】 基体の表面叉は該表面を含む表層部を
    化学種叉は放射線を含む処理媒体により処理する基体処
    理方法であって、 前記基体上に請求項1〜9のいずれか一項に記載のマス
    ク部材、叉は、請求項10記載のマスク部材セットを構
    成する前記複数のマスク部材のうちいずれか一つのマス
    ク部材を設置するマスク部材設置工程と、 前記マスク部材で覆われた前記基体に向けて前記処理媒
    体を供給して該基体を処理する処理工程と、を備えるこ
    とを特徴とする基体処理方法。
  12. 【請求項12】 基体の表面叉は該表面を含む表層部を
    化学種叉は放射線を含む処理媒体により処理して半導体
    装置を形成せしめる半導体装置の製造方法であって、 前記基体上に請求項1〜9のいずれか一項に記載のマス
    ク部材、叉は、請求項10記載のマスク部材セットを構
    成する前記複数のマスク部材のうちいずれか一つのマス
    ク部材を設置するマスク部材設置工程と、 前記マスク部材で覆われた前記基体に向けて複数の前記
    処理媒体を供給し、叉は、複数の処理条件において該基
    体を処理する製造処理工程と、を備えることを特徴とす
    る半導体装置の製造方法。
  13. 【請求項13】 半導体装置の製造方法における処理条
    件を決定するために用いられる半導体装置の製造条件決
    定方法であって、 請求項11に記載の基体処理方法により、前記基体上の
    複数の領域をそれぞれ異なる処理条件で処理する基体処
    理工程と、 処理された前記各領域の物性、特性叉は性能と、該基体
    上に形成される半導体装置に対して要求される物性、特
    性叉は性能とを比較し、該半導体装置に対して要求され
    る物性、特性叉は性能と同等叉は同等以上の物性、特性
    叉は性能が発現された前記領域を選択し、選択された該
    領域が形成された処理条件に基づいて前記半導体装置の
    製造方法における処理条件を決定する条件決定工程と、
    を備えることを特徴とする半導体装置の製造条件決定方
    法。
JP2000292615A 2000-09-26 2000-09-26 マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法 Withdrawn JP2002110637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000292615A JP2002110637A (ja) 2000-09-26 2000-09-26 マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000292615A JP2002110637A (ja) 2000-09-26 2000-09-26 マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法

Publications (1)

Publication Number Publication Date
JP2002110637A true JP2002110637A (ja) 2002-04-12

Family

ID=18775531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000292615A Withdrawn JP2002110637A (ja) 2000-09-26 2000-09-26 マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法

Country Status (1)

Country Link
JP (1) JP2002110637A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135289A (ja) * 2004-11-05 2006-05-25 Lg Phillips Lcd Co Ltd 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
JP2008098530A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2010186820A (ja) * 2009-02-10 2010-08-26 Toyota Motor Corp 半導体装置の製造方法
JP2010539684A (ja) * 2007-09-07 2010-12-16 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池製造用のパターン化アセンブリ及び太陽電池の製造方法
JP2011513997A (ja) * 2008-03-05 2011-04-28 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池の連鎖注入の使用
JP2011249519A (ja) * 2010-05-26 2011-12-08 Toyota Motor Corp 半導体装置の製造方法
JP2015191914A (ja) * 2014-03-27 2015-11-02 住重試験検査株式会社 イオン照射方法およびイオン照射に用いる固定装置
JP2016003384A (ja) * 2014-06-19 2016-01-12 株式会社Joled マスク及び有機発光デバイスの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006135289A (ja) * 2004-11-05 2006-05-25 Lg Phillips Lcd Co Ltd 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
JP4495643B2 (ja) * 2004-11-05 2010-07-07 エルジー ディスプレイ カンパニー リミテッド 薄膜蝕刻方法及びこれを用いた液晶表示装置の製造方法
JP2008098530A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 半導体装置の製造方法
JP2010539684A (ja) * 2007-09-07 2010-12-16 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池製造用のパターン化アセンブリ及び太陽電池の製造方法
JP2011513997A (ja) * 2008-03-05 2011-04-28 ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド 太陽電池の連鎖注入の使用
JP2010186820A (ja) * 2009-02-10 2010-08-26 Toyota Motor Corp 半導体装置の製造方法
JP2011249519A (ja) * 2010-05-26 2011-12-08 Toyota Motor Corp 半導体装置の製造方法
JP2015191914A (ja) * 2014-03-27 2015-11-02 住重試験検査株式会社 イオン照射方法およびイオン照射に用いる固定装置
JP2016003384A (ja) * 2014-06-19 2016-01-12 株式会社Joled マスク及び有機発光デバイスの製造方法

Similar Documents

Publication Publication Date Title
US20220013716A1 (en) Methods for forming structures with desired crystallinity for mram applications
US6709547B1 (en) Moveable barrier for multiple etch processes
JPH09153481A (ja) プラズマ処理装置
US20090151870A1 (en) Silicon carbide focus ring for plasma etching system
KR101238152B1 (ko) 기판 프로세싱 방법 및 실리콘 함유막 형성 방법
JP2009503816A (ja) プラズマ処理システムでの使用に適合された基板支持部の結合層を保護する方法
KR20080096588A (ko) 유전체 식각 시 파티클 오염 감소를 위한 밀봉 엘라스토머 접합 실리콘 전극등
JPH09129612A (ja) エッチングガス及びエッチング方法
JP2002110637A (ja) マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法
JPH0622213B2 (ja) 試料の温度制御方法及び装置
JP3084243B2 (ja) Pecvd法による誘電体層付着方法
US20070034604A1 (en) Method and apparatus for tuning a set of plasma processing steps
JP2004349508A (ja) 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法
US9721766B2 (en) Method for processing target object
JP2580791B2 (ja) 真空処理装置
JP2626618B2 (ja) 真空処理装置の試料保持方法
US11772137B2 (en) Reactive cleaning of substrate support
JP2953688B2 (ja) 試料の温度制御方法
JP2002350248A (ja) 温度計測装置及びそれを使用する温度計測方法
US20190385842A1 (en) Methods of Forming a Silicon-Insulator Layer and Semiconductor Device Having the Same
JP2636781B2 (ja) 真空処理方法
US20040126924A1 (en) Wafer center calibrator
JP2679667B2 (ja) 真空処理方法
JPH09172058A (ja) 真空処理装置
JP2006037120A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071204