JP2004349508A - 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 - Google Patents
基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 Download PDFInfo
- Publication number
- JP2004349508A JP2004349508A JP2003145392A JP2003145392A JP2004349508A JP 2004349508 A JP2004349508 A JP 2004349508A JP 2003145392 A JP2003145392 A JP 2003145392A JP 2003145392 A JP2003145392 A JP 2003145392A JP 2004349508 A JP2004349508 A JP 2004349508A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- region
- dry process
- semiconductor device
- mask member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】第1の工程においてウエハW上の領域A11に対して第1のドライプロセスを実施し、第2の工程において領域A21に対して第1のドライプロセスと異なる第2のドライプロセスを実施する。これにより、領域A211,A212,A221,A222の4種類の条件で処理された領域を形成できる。同様の工程を繰り返すことで単一のウエハW上に複数の異なる素子又は半導体装置を形成できる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法に関する。
【0002】
【従来の技術】
近年、メモリ素子等の半導体装置、或いは液晶表示装置の高集積化がこれまで以上に加速されており、これらの製造工程に関する研究開発の更なる迅速化が切望されている。例えば、半導体装置の開発段階においては、従来より、製造工程のそれぞれに対して個別評価用のテストピースウエハを用いてプロセス条件の特性評価を行った後、試作用のウエハを投入して幾つかの主要工程について、いわゆる“条件振り”を行うことで、プロセス条件の最適化作業が実施されている。
【0003】
この“条件振り”としては、例えば1水準(1プロセス条件)あたり1枚のウエハ単位で行われ、半導体装置としてのデバイス特性を確認した上で、最も高い歩留まりを与えたプロセス条件を最適製造条件として選定するのが通常の手法である。また、ウエハ上にマスク部材を設置することで1枚のウエハ上に10種類程度の領域を形成する方法も知られている(例えば、特許文献1参照)。この場合、単一のウエハで10種類程度の評価を行うことができる。
【0004】
【特許文献1】
特開2002−110637号公報
【0005】
【発明が解決しようとする課題】
ところで、メモリ、CMOS論理素子等の半導体装置は、一般にシリコン(Si)等の半導体基板(ウエハ)に対して、薄膜の形成、イオン注入、レジストマスクの形成、エッチング、アニール等の表面処理工程を繰り返し実行することにより製造され、その工程数は、通常、100〜300工程にも達する。さらに、個々の工程においても新技術の導入等の研究開発が並行して進められており、各工程において実施される処理プロセスもますます複雑化している。
【0006】
かかる状況下、1つの工程におけるプロセス条件を最適化する際には、当該工程の水準数だけでなく、当該工程と従属関係を有する他工程の水準数をも考慮せざるを得ない。こうなると、各工程の水準数同士の組み合わせを網羅する必要があり、結局、評価すべき種類は工程の増加に伴って指数関数的に増大することとなる。
【0007】
例えば、特にイオン注入、アニール等の工程に関しては、最終的な半導体装置を完成させてから漸く当該工程の評価が可能となるため、その間の多くの工程の水準数を考慮せざるを得ず、これらの各工程におけるプロセス条件を最適化する際に評価すべき種類は膨大となる傾向にある。
【0008】
具体的には、フロントエンドの例として、トランジスタの製造工程が例えば10工程存在し、各工程の水準数がいずれも2であるとした場合には、最終的に評価すべき種類は210、すなわち1024となる。また、バックエンドの例として、デュアルダマシンの製造工程もやはり10工程近くに及び、トランジスタと同様に、評価すべき種類は膨大となる。
【0009】
このように膨大な水準数を評価するに際し、従来の評価用ウエハを使用すると、ウエハの所要数は膨大となってしまう。一方で、ウエハはますます大口径化する傾向にあり、例えば、ウエハ径300mmともなると、ウエハ自体が非常に高価である。さらに、1枚の評価ウエハを作製するために多くの工程を経る必要がある場合も多く、評価ウエハを作製すること自体が時間的負担、及び経済的負担となっている。これに加え、評価ウエハの作製のために多くの装置を独占してしまい、量産又は他の開発に支障を来たすという弊害も生じる。こうした状況により評価可能な種類が限られる為、スケーリング等を利用してある程度経験的にプロセス条件の“最適化”を行っているのが現状である。
【0010】
また、開発段階において、量産用のウエハ(例えば、300mm;12インチ)よりも口径が小さなウエハ(例えば、25mm;1インチ)を用いることも考えられる。しかし、この場合は、量産ラインとは別に小口径用の専用ラインを用意する必要があり、設備コストの増大又は装置の入手困難性を考慮すると非現実的である。
【0011】
上述のように、従来の評価用ウエハを使用してプロセス条件の最適化作業を行うことは、特に極めて複雑化した現行及び近い将来採用されるプロセスに対しては、評価すべき種類、開発コスト及び開発スピード等を考慮すると非現実的である。
【0012】
そこで、本発明はこのような事情に鑑みてなされたものであり、素子又は半導体装置等の生産物の製造工程におけるプロセス条件を最適化する際に、基体の所要数量を大幅に軽減でき、また、これにより生産物の開発における迅速性、生産物の開発又は製造における経済性及びその生産物のデバイス特性を向上できると共に、多数種の生産物を単一の基体上に形成することが可能な基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法を提供することを目的とする。
【0013】
【課題を解決するための手段】
上記課題を解決するために、本発明による基体処理方法は、少なくとも、基体の表面又は表面を含む表層部における一定の範囲に制限された第1の領域に対して、第1のドライプロセスを実施する第1の工程と、第1の工程が施された同一の基体の表面又は表面を含む表層部における第1の領域と異なる又は第1の領域の少なくとも一部を含む一定の範囲に制限された第2の領域に対して、第1のドライプロセスと異なる第2のドライプロセスを実施する第2の工程と、を備えており、単一の基体上に、異なる種類の素子又は半導体装置を複数形成せしめることを特徴とする。
【0014】
このような基体処理方法では、まず、第1の工程において、基体の第1の領域に対して、第1のドライプロセスが実施される。続いて、第2の工程において、第1の工程が施された基体の第2の領域に対し、第2のドライプロセスが実施される。ここで、第2の領域は第1の領域と異なるか又は第1の領域の少なくとも一部を含む。その結果、基体上には、複数の条件で処理された領域が形成される。したがって、少なくとも第1及び第2の工程を経ることで、単一の基体上に異なる種類の素子又は半導体装置を複数形成せしめることができる。
【0015】
また、具体的には、第1の工程を、第1のドライプロセスの種類の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の第1の領域に対して各々異なる条件で実施し、第2の工程を、第2のドライプロセスの種類の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の前記第2の領域に対して各々異なる条件で実施すると好ましい。
【0016】
この場合、第1及び第2の工程を経て製造される素子又は半導体装置は、各工程において実施されるドライプロセスの種類の相違によって、その特性が変化し得る。この特性変化の程度の大小に基づいて、第1及び第2の領域は、各々予め決定された適切な水準数に分割されている。例えばドライプロセスがイオン注入等の場合は、プロセスを施される領域を多くの数に分割して、微小な領域としても、他の領域に製造される素子又は半導体装置の特性は変化しにくい。一方、ドライプロセスが例えば熱処理等の場合は、プロセスが施される領域を多くの数に分割すると、隣接する領域に及ぼす影響は大きい。
【0017】
さらに、第1の工程を、第1のドライプロセスの条件の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の第1の領域に対して各々異なる条件で実施し、第2の工程を、第2のドライプロセスの条件の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の第2の領域に対して各々異なる条件で実施するとより好ましい。
【0018】
この場合、ドライプロセスの条件の相違によって素子又は半導体装置の特性が変化し得る。この特性変化の程度の大小に基づいて、第1及び第2の領域は予め決定された適切な水準数に分割されている。例えば、ドライプロセスの条件を規定するプロセスパラメータの相違により素子又は半導体装置の特性が劇的に変化する場合、より多くの条件について評価するために、第1及び第2の領域は多くの数に分割されていると好ましい。
【0019】
またさらに、第1の工程においては、基体の表面又は表面を含む表層部における第1の領域以外の部位を覆うことにより、第1の領域のみを露出させ、第2の工程においては、基体の表面又は表面を含む表層部における第2の領域以外の部位を覆うことにより、第2の領域を露出させると好適である。
【0020】
より具体的には、第1の工程においては、第1のドライプロセスの実施に先立って、第1の領域以外の部位を覆うように基体上に配置される遮断部と、第1の領域が露出するように基体上に配置される窓部とを有する第1のマスク部材を基体上に設置し、第2の工程においては、第2のドライプロセスの実施に先立って、第2の領域以外の部位を覆うように基体上に配置される遮断部と、第2の領域が露出するように基体上に配置される窓部とを有する第2のマスク部材を基体上に設置すると有用である。
【0021】
この場合、第1及び第2の工程において、第1及び第2のマスク部材が基体の第1及び第2の領域以外の部位を覆っている。これらのマスク部材は基体と容易に着脱可能であり、更に繰り返し使用できる為、ドライプロセスを簡便かつ低コストで実施できる。
【0022】
或いは、第1の工程においては、第1のドライプロセスの実施に先立って、第1の領域以外の部位上にレジストマスクを被着させ、第2の工程においては、第2のドライプロセスの実施に先立って、第2の領域以外の部位上にレジストマスクを被着させるとしても好適である。
【0023】
この場合、第1及び第2の工程において、レジストマスクが基体の第1及び第2の領域以外の部位上に被着している。この為、基体の全面にドライプロセスを実施しても第1及び第2の領域以外を確実に保護できる。また、レジストマスクはフォトリソグラフィー法等により形成されるので、第1及び第2の領域が微小であってもそれらの形状を高精度に維持できる。
【0024】
さらにまた、第1の工程又は第2の工程においては、光又は粒子線を基体に対して一定の角度で出射させ、それぞれ第1の領域又は第2の領域に、選択的に入射させるようにしても好ましい。この際、上述の如くマスク部材或いはレジストマスクを用いても用いなくてもよい。
【0025】
この場合、基体の第1又は第2の領域に光又は粒子線を選択的に入射させる為、それらの領域に対して効率的にドライプロセスを実施できる。
【0026】
また、本発明によるマスク部材セットは、本発明による基体処理方法を用いる特に好適なものであり、基体の表面又は表面を含む表層部における一定の範囲に制限された第1の領域以外の部位を覆うように基体上に配置される遮断部と、第1の領域が露出するように基体上に配置される窓部とを有する第1のマスク部材と、基体の表面又は表面を含む表層部における第1の領域と異なる又は第1の領域の少なくとも一部を含む一定の範囲に制限された第2の領域以外の部位を覆うように基体上に配置される遮断部と、第2の領域が露出するように基体上に配置される窓部とを有する第2のマスク部材とを備えることを特徴とする。
【0027】
また、本発明による基体処理装置は、本発明の基体処理方法を有効に実施するための装置であり、基体が収容される基体収容部と、基体の表面又は表面を含む表層部における一定の範囲に制限された第1の領域に対して、第1のドライプロセスが実施される第1の処理部と、基体の表面又は表面を含む表層部における一定の範囲に制限された第2の領域に対して、第2のドライプロセスが実施される第2の処理部とを備えることを特徴とする。
【0028】
さらに、本発明のマスク部材セットが収容されるマスク部材収容部と、マスク部材セットから選択された第1のマスク部材又は第2のマスク部材が、基体上に基体と所定の距離を有して設置されるマスク部材設置部とを備えており、第1の処理部は、第1のマスク部材が設置された基体が収容され、第1のドライプロセスが実施されるものであり、第2の処理部は、第2のマスク部材が設置された基体が収容され、第2のドライプロセスが実施されるものであると好ましい。
【0029】
またさらに、基体が収容され、基体の表面又は表面を含む表層部における第1の領域以外の部位上又は第2の領域以外の部位上にレジストマスクが被着されるレジスト被着部を備え、第1の処理部は、レジストマスクが設置された基体が収容され、第1のドライプロセスが実施されるものであり、第2の処理部は、レジストマスクが設置された基体が収容され、第2のドライプロセスが実施されるものであると一層好ましい。
【0030】
さらにまた、第1の領域又は第2の領域に、光又は粒子線が選択的に入射するように、光又は粒子線が基体に対して一定の角度で出射される出射部を備えると好適である。
【0031】
また、本発明による素子又は半導体装置の製造方法は、基体の表面又は表面を含む表層部を処理して素子又は半導体装置を製造する方法であって、本発明の基体処理方法により、単一の基体上の複数の領域をそれぞれ異なるプロセス条件で処理することを特徴とする。
【0032】
また、本発明の素子又は半導体装置の製造条件決定方法は、素子又は半導体装置の製造方法におけるプロセス条件を決定するための方法であって、本発明の基体処理方法により、単一の基体上の複数の領域をそれぞれ異なるプロセス条件で処理する基体処理工程と、処理された各領域の物性、特性又は性能と、基体上に形成される素子又は半導体装置に対して要求される物性、特性又は性能とを比較し、素子又は半導体装置に対して要求される物性、特性又は性能と同等又は同等以上の物性、特性又は性能が発現された領域を選択し、選択された領域が形成されたプロセス条件に基づいて素子又は半導体装置の製造方法におけるプロセス条件を決定する条件決定工程とを備えることを特徴とする。
【0033】
なお、本発明における「物性、特性又は性能」には、歩留まり、すなわち生産性に係る性能も含まれる。
【0034】
本発明による素子又は半導体装置の製造条件決定方法では、基体処理工程において、単一の基体上に、異なる複数の条件で処理された領域が形成される。続いて、条件決定工程において、目的の性能等(例えば、設計仕様値)と同等又はそれ以上の性能等が発現された領域を選択し、その領域のプロセス条件に基づいて例えば商業的に製造(生産)するのに最適なプロセス条件選定を行う。このとき、各処理工程において選択された基体上の領域の面積と、実製造での基体の露出面積(通常はウエハ等の全面積)との相違による最適条件の差異を予め求めておき、これにより選定条件の補正を行って最適条件を決定することが望ましい。
【0035】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、同一要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限られるものではない。
【0036】
<第1実施形態>
図1(A)〜図1(D)は、本発明の基体処理方法の第1実施形態により、基体の処理を実施している手順の要部を示す工程図である。この基体処理方法は第1〜第4の工程を有しており、各工程では、半導体基板であるウエハW(基体)の表面又は表面を含む表層部における一定の範囲に制限された領域に対して、それぞれ第1〜第4のドライプロセスを実施する。これにより、単一のウエハW上に異なる種類の素子又は半導体装置を複数形成せしめることができる。素子又は半導体装置としては、例えばトランジスタ、液晶表示素子、キャパシタ、その他電子素子又は電子部品が挙げられる。また、ドライプロセスの種類としては、CVD、PVD、エッチング、イオン注入、アニール、熱処理等を例示できる。また、第1〜第4のドライプロセスの条件は、それぞれ、温度、圧力、ガス流量、RFパワー等のプロセスパラメータで規定される。以下、各工程について順に詳説する。
【0037】
(第1の工程)
まず、図1(A)に示すように、ウエハW上の領域A11(第1の領域)に対してのみ第1のドライプロセスを実施し、領域A12に対しては当該ドライプロセスを実施しない。ここで、領域A11及び領域A12は矩形状の所定領域A0を二分割して得られる矩形状の領域である。また、第1の工程において領域A11及び領域A12の2種類の異なる領域が形成されるので、水準数は2となる。
【0038】
ここで、この水準数は、第1のドライプロセスの種類の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定されると好ましい。例えば、第1の工程におけるドライプロセスが熱処理である場合、狭い領域のみを処理することが困難である。この場合、例えば図1(D)に示すような狭い領域に分割された領域A41よりも十分広い領域を有する領域A11を選択すると好ましい。これにより、領域A11に隣接する領域A12に対する影響を抑制できる。一方、第1の工程におけるドライプロセスが例えばイオン注入である場合、狭い領域のみを処理することが容易である。
【0039】
さらに、この水準数は、第1のドライプロセスの条件の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定されると好ましい。例えば、条件を規定するプロセスパラメータの変化により素子又は半導体装置の特性が劇的に変化する場合、多くの水準数を評価する必要がある。
【0040】
(第2の工程)
続いて、図1(B)に示すように、ウエハW上の領域A21(第2の領域)に対してのみ第2のドライプロセスを実施し、領域A22に対しては当該ドライプロセスを実施しない。すなわち、第2の工程における水準数は2である。なお、この水準数は第1の工程と同様に予め決定されると好ましい。ここで、領域A21は領域A211及び領域A212から成り、領域A22は領域221及び領域222から成る。このとき、図1(A)に示した領域A11を二分割することにより領域A211及び領域A221が得られ、図1(A)に示した領域A12を二分割することにより領域A212及び領域A222が得られる。ここで、第2のドライプロセスは第1のドライプロセスと異なるため、ウエハW上の領域A211,A212,A221,A222は4種類の異なる条件で処理された領域となる。
【0041】
(第3の工程)
続いて、図1(C)に示すように、ウエハW上の領域A31に対してのみ第3のドライプロセスを実施し、領域A32に対しては当該ドライプロセスを実施しない。すなわち、第3の工程における水準数は2である。なお、この水準数は第1の工程と同様に予め決定されると好ましい。ここで、領域A31は領域A311〜A314から成り、領域A32は領域321〜A324から成る。これらの領域は、図1(B)に示した領域A211,A212,A221,A222をそれぞれ二分割することにより得られる。ここで、第3のドライプロセスは第1及び第2のドライプロセスと異なるため、ウエハW上には8種類の異なる条件で処理された領域が形成される。
【0042】
(第4の工程)
続いて、図1(D)に示すように、領域A41に対してのみ第4のドライプロセスを実施し、領域A42に対しては当該ドライプロセスを実施しない。すなわち、第4の工程における水準数は2である。なお、この水準数は第1の工程と同様に予め決定されると好ましい。ここで、領域A41は領域A411〜A418から成り、領域A42は領域421〜A428から成る。これらの領域は、図1(C)に示した領域A311〜A314及び領域321〜A324をそれぞれ二分割することにより得られる。ここで、第4のドライプロセスは第1〜第3のドライプロセスと異なるため、ウエハW上には16種類の異なる条件で処理された領域が形成される。
【0043】
したがって、上述の第1〜第4の工程を経ることにより、ウエハW上に領域A411〜領域A418及び領域A421〜領域A428という合計16種類の異なる条件で処理された領域を形成せしめることができる。ここで、16種類とは、工程数が4であり、各工程における水準数が全て2であることに起因する。得られる種類は、工程数をn、各工程における水準数をkとすると、kn種類と一般化できる。このように単一のウエハW上に多くの領域を形成すると、各領域は微小となるが、例えばトランジスタの場合には、縦1mm×横1mm程度の領域であれば十分評価可能であり、場合によっては縦100μm×横100μm程度の領域でも評価可能である。この為、例えばウエハ径300mmのウエハW上には無数のトランジスタを形成することができる。
【0044】
なお、第1〜第4の工程の順序は任意に変更してもよく、工程数及び各工程における水準数としては所望の値を任意に選択できる。また、第1〜第4の工程における第1〜第4のドライプロセスは、互いに条件のみが相違する、すなわちプロセスパラメータのみが異なる同一の種類のドライプロセスを含んでもよい。さらに、本例では、例えば第1の工程において、領域A12を処理しないとしたが、第1のドライプロセスの条件と異なる条件で処理するとしてもよい。この場合、第1の工程における水準数は依然として2である。同様に、第2〜第4の工程においてもそれぞれ領域A22,A32,A42を処理するとしてもよい。
【0045】
また、上述の基体処理方法を用いることによりウエハW上の複数の領域をそれぞれ異なるプロセス条件で処理すると、単一のウエハW上に多品種の素子又は半導体装置を製造することができる。これにより、単一のウエハW上に複数の素子又は半導体装置を簡便且つ低コストで形成せしめることができる。
【0046】
さらに、上述の基体処理方法により半導体装置の製造プロセス条件を決定できる。まず、例えば上述の第1〜第4の工程を経る(基体処理工程)。続いて、得られた16種類の各領域の物性、特性又は性能(性能等)と、素子又は半導体装置に対して要求される性能等とを比較し、要求される性能等と同等か又はそれ以上の性能等が発現された領域を16種類の領域から選択する。この選択された領域が形成されたドライプロセスの条件に基づいて半導体装置の製造方法におけるドライプロセスの条件を決定する(条件決定工程)。ここで、例えば商業的に製造(生産)するのに最適なプロセス条件選定を行う。このとき、第1〜第4の各工程においてドライプロセスが実施されたウエハW上の領域の面積と、実製造でのウエハWの露出面積(通常はウエハWの全面積)との相違による最適条件の差異を予め求めておき、これにより選定条件の補正を行って最適条件を決定することが望ましい。
【0047】
上述の第1実施形態に係る基体処理方法の各工程における第1〜第4のドライプロセスを有効に実施するために、具体的には、例えば以下の2つの方法がある。なお、以下、主に上述の第1のドライプロセスを例に説明するが、第2〜第4のドライプロセスに関しても同様である。
【0048】
第1の方法は、領域A11以外の部位を覆うことにより、領域A11のみを露出させる方法である。第2の方法は、光又は粒子線をウエハWに対して一定の角度で選択的に領域A11に入射させる方法である。第1の方法としては、図2〜図5に示すハードマスクM1〜M4(マスク部材)から成るハードマスクセット10(マスク部材セット)を用いる方法と、図6に示すレジストマスクRを用いる方法とが例示できる。また、第2の方法については図7を参照しながら説明する。
【0049】
図2(A)〜(D)は、第1実施形態に係る基体処理方法を有効に実施するためのハードマスクセット10の平面図である。このハードマスクセット10はハードマスクM1〜M4から成り、これらは図1(A)〜(D)に示した第1〜第4の工程において使用される。例えば、第1の工程においてはハードマスクM1(第1のマスク部材)、第2の工程においてはハードマスクM2(第2のマスク部材)が使用される。これらのハードマスクM1〜M4はそれぞれ窓部10a〜10dを有しており、これらにより、図1(A)〜(D)に示した領域A11,A21,A31,A41が形成される。なお、ハードマスクM1〜M4の形状及び大きさは、例えばウエハWと略同等の形状及び大きさとするが、特に限定されるものではない。
【0050】
図3は、ウエハW上にハードマスクM1を設置した状態を模式的に示す断面図である。ハードマスクM1は、領域A11を露出させるような窓部10aと、領域A12を覆うような略円板状の遮断部12とを有している。このハードマスクM1は、遮断部12の周縁部に略円筒状の側壁部11を有しており、側壁部11の下方端において粘着剤7を介してウエハWの周縁部に接続されている。これにより、ハードマスクM1はウエハWと所定の距離を有して配置される。また、ハードマスクM1はウエハWと容易に着脱可能であり、更にはハードマスクM1を繰り返し使用することも可能であるため、ドライプロセスを簡便かつ低コストに実現できる。
【0051】
ここで、所定の距離が、好ましくは10〜300μm、より好ましくは10〜100μm、特に好ましくは10〜30μmとされる。この距離が10μm未満であると、ウエハW上に薄膜が形成されたときに、その薄膜の厚さと同等となるおそれがある。また、ウエハWに撓みや段差等がある場合に、ウエハWとハードマスクM1が接触するおそれがある。一方、この距離が300μmを超えると、ウエハWをプラズマによって処理する際に、プラズマ(厳密にはプラズマシース)が拡散等により隣接する領域A12に侵入してしまうおそれがある。
【0052】
ハードマスクM1を形成する材料としては、特に限定されるものではないが、主として(又は全部が)Si、SiC、石英ガラス、Si3N4及びGeのうち少なくとも一種から成るものを例示できる。これらの物質のうち、SiC、石英ガラス及びSi3N4を用いると、ハードマスクM1の反応性が十分に低下され、処理媒体との物理的・化学的な相互作用(反応)が十分に抑えられる。これらのなかでも、主としてSiCを用いると、ウエハWをエッチングする際に、ハードマスクM1が極めて腐食又は切削され難くなり、たとえ腐食又は切削されても基体の処理に不都合な化学種や物質が生成され難く、しかもプラズマ、熱、溶媒等に対する耐性が高められるのでより好ましい。
【0053】
粘着剤7は、例えば有機物ポリマー等を含有する感圧性接着剤であり、ハードマスクM1をウエハW上に載置した後、圧力が印加されることによって両者が固着される。また、逆向きに圧力をかける、具体的には引き剥がすようにして両者の固着を解除できる。このように、ハードマスクM1とウエハWとは着脱可能であり、粘着剤7の成分を適宜選択することにより、その粘着性を調節でき、ひいてはハードマスクM1とウエハWとの固着力、着脱可能回数を調節できる。また、この他に、粘着剤7としては熱剥離性或いは紫外線剥離性を有する粘着剤を用いることができる。
【0054】
ここで、ハードマスクM1の全面に対して、第1のドライプロセスを実施すると、処理媒体Bが領域A11にのみ入射することとなる。この際、ドライプロセスは比較的異方性を有しているため、隣接する領域A12への処理媒体Bの入射は抑制される。処理媒体Bとしては、例えば、CVD法による薄膜形成では反応ガスである化学種、PVD法による薄膜形成ではスパッタされた化学種、これらの処理がプラズマ処理の場合にはそれらの化学種の活性種、イオン注入では主としてイオン、エッチングではエッチングガス由来の化学種(エッチャント)、等が挙げられる。このハードマスクM1を用いる方法は、特にエッチング又はイオン注入等のドライプロセスに対して有効である。
【0055】
図4は、ウエハWa上にハードマスクM1aを設置した状態を模式的に示す断面図である。ハードマスクM1aは、領域A11を露出させるような窓部10aと、領域A12を覆うような略円板状の遮断部12とを有している。さらに、ハードマスクM1aは遮断部12の周縁部に略円筒状の側壁部11aを有しており、側壁部11aの凸部を成す下方端がウエハWaの周縁部に予め設けられたリング状の凹部2に嵌合することで、ウエハWaとハードマスクM1aとは固定されている。このように接続構造が単純である為、ハードマスクM1aとウエハWaとの着脱が容易であり、接着剤等を用いない為、高い熱耐性を有する。このハードマスクM1aを用いる方法は、特に熱処理又はCVD等のドライプロセスに対して有効である。
【0056】
なお、ウエハW,WaとハードマスクM1,M1aとの接続機構としては、上記の例のほか、いわゆる静電チャックを用いた接続機構を用いてもよい。
【0057】
図5は、ウエハW上にハードマスクM1bを配置した状態を模式的に示す断面図である。この場合、ハードマスクM1bはウエハWに接続されておらず、ウエハWと所定の距離を有して近接配置されている。したがって、ハードマスクM1bがウエハWに接触することによる損傷がない。このハードマスクM1bは、遮断部12と窓部10aとを有している。このハードマスクM1bを用いて、例えばイオン注入等のドライプロセスを行うと、窓部10aを通過したビームB1がウエハWに到達する。窓部10aには、領域A11のみが露出している為、領域A11のみを選択的に処理できる。ビームB1としては、イオン、電子等の荷電粒子から成る粒子線、又はレーザー等の光が例示できる。ここで、窓部10aは開口に限られず、ビームB1を透過すればよく、例えば石英等から成るとしてもよい。なお、このハードマスクM1bは、ステンシルマスク、シャドウマスク、フォトマスク等を含むものである。このハードマスクM1bを用いる方法は、特にイオン注入等のドライプロセスに対して有効である。
【0058】
図6は、ウエハW上にレジストマスクRを被着させた状態を模式的に示す断面図である。この場合、前述の種々のハードマスクに代えてレジストマスクRを用いる。レジストマスクRは、フォトリソグラフィー法によって形成された開口Raを有している。このレジストマスクRを用いたドライプロセスは、以下の様に実施される。第1のドライプロセスに先立って、ウエハW表面上の全面にレジストを塗布し、塗布されたレジストにレーザー等を照射した後に現像することで領域A11が露出するように開口Raを形成する。これにより、領域A11以外の部位上にレジストマスクRが被着することとなる。しかる後、所望のドライプロセスを実施し、そのドライプロセスが終了した後に、レーザー等をレジストマスクRに照射してレジストマスクRを剥離除去する。この方法では、開口Raの精密な微細加工が容易であり、更にはレジストマスクRがウエハWに密着して被覆しているので、隣接する領域A12を確実に保護できる。このレジストマスクRを用いる方法は、特にイオン注入等のドライプロセスに対して有効である。
【0059】
図7は、ウエハWをビーム照射により処理している状態を模式的に示す断面図である。この場合、前述したハードマスク或いはレジストマスク等が存在していないが、所望の領域に対してドライプロセスを実施することに関しては同様である。例えば、ビームB1をウエハWに対して一定の角度で出射させ、領域A11に選択的に入射させる。ここで、ビームB1を走査することにより、領域A11内を処理することができる。また、ビームB1は例えば収束されているので領域A11にのみ照射され、隣接する領域A12には照射されない。この方法は、レーザー照射又はEB照射によるアニール又はキュア等のドライプロセスに対して有効である。
【0060】
続いて、上述の基体処理方法を有効に実施するための基体処理装置について、図8〜図11を参照しながら説明する。
【0061】
図8は、本発明による基体処理装置の第1実施形態の構成を模式的に示す平面図である。プロセス装置100(基体処理装置)は、複数のウエハWが収容される基体収容チャンバ110(基体収容部)と、ハードマスクM1を含むハードマスクセット10が収容されるマスク部材収容チャンバ120(マスク部材収容部)とを備える。さらに、プロセス装置100は、ウエハW上に例えばハードマスクM1が配置されるマスク部材設置チャンバ130(マスク部材設置部)と、第1のドライプロセスが実施される処理チャンバ140(第1の処理部)と、第2のドライプロセスが実施される処理チャンバ150(第2の処理部)とを備えている。このようなプロセス装置100としては、CVD装置、PVD装置、エッチング装置、熱処理装置等が例示できる。
【0062】
続いて、このプロセス装置100を用いて実施される基体処理方法について説明する。まず、第1の工程では基体収容チャンバ110内から1枚のウエハWがロボットアーム等により取り出され、マスク部材設置チャンバ130に搬入される。続いて、ハードマスクM1がマスク部材収容チャンバ120内から取り出され、マスク部材設置チャンバ130に搬入される。そして、マスク部材設置チャンバ130内において、ウエハW上にハードマスクM1が載置され、両者は一体化される。こうして一体化されたウエハW及びハードマスクM1は、処理チャンバ140へと搬入される。処理チャンバ140では、例えばCVD、PVD、エッチング、熱処理等の第1のドライプロセスが実施される。第1のドライプロセス終了後、一体化されたウエハW及びハードマスクM1は再度マスク部材設置チャンバ130に搬入される。ここで、ハードマスクM1はウエハWから引き剥がされ、マスク部材収容チャンバ120へと格納される。これにより第1の工程を終了する。
【0063】
続いて、第2の工程ではハードマスクセット10からハードマスクM2を選択し、第1の工程と同様にマスク部材設置チャンバ130において両者を一体化させる。しかる後、処理チャンバ150において第1のドライプロセスとは異なる第2のドライプロセスを施す。第2のドライプロセス終了後、一体化されたウエハW及びハードマスクM2は再度マスク部材設置チャンバ130に搬入される。ここで、ハードマスクM2はウエハWから引き剥がされ、マスク部材収容チャンバ120へと格納される。これにより第2の工程を終了する。
【0064】
図9は、本発明による基体処理装置の第2実施形態の構成を模式的に示す平面図である。プロセス装置100a(基体処理装置)は、複数のウエハWが収容される基体収容チャンバ110(基体収容部)と、レジスト被着チャンバ120a(レジスト被着部)と、第1のドライプロセスが実施される処理チャンバ140a(第1の処理部)と、第2のドライプロセスが実施される処理チャンバ150a(第2の処理部)とを備えている。このようなプロセス装置100aとしては、CVD装置、PVD装置、エッチング装置、熱処理装置等が例示できる。
【0065】
続いて、このプロセス装置100aを用いて実施される基体処理方法について説明する。まず、第1の工程では基体収容チャンバ110内から1枚のウエハWが取り出され、レジスト被着チャンバ120aに搬入される。続いて、レジスト被着チャンバ120a内において、ウエハW上にレジストマスクRが被着される。レジストマスクRが被着されたウエハWは、処理チャンバ140aへと搬入される。処理チャンバ140aでは、例えばCVD、PVD、エッチング、熱処理等の第1のドライプロセスが実施される。第1のドライプロセス終了後、レジストマスクRが被着されたウエハWは再度レジスト被着チャンバ120aに搬入される。ここで、レジストマスクRはウエハWから剥離除去される。これにより第1の工程を終了する。
【0066】
続いて、第2の工程では、レジスト被着チャンバ120aにおいて第1の工程と同様にウエハW上に別のレジストマスクを被着させる。しかる後、処理チャンバ150aにおいて第1のドライプロセスとは異なる第2のドライプロセスを施す。第2のドライプロセス終了後、第1の工程と同様にレジストマスクをウエハWから剥離除去する。これにより第2の工程を終了する。
【0067】
図10は、本発明による基体処理装置の第3実施形態の構成を模式的に示す断面図である。プロセス装置200(基体処理装置)は、複数のウエハWが収容される基体収容チャンバ210(基体収容部)と、ハードマスクM1を含むハードマスクセット10が収容されるマスク部材収容チャンバ220(マスク部材収容部)と、処理チャンバ230(第1及び第2の処理部)とを備える。さらに、プロセス装置200は、処理チャンバ230内に配置されたビーム源240(出射部)と、ビーム源320から出射されるビームB1の出射角度を制御するコンピュータ330とを備える。このようなプロセス装置200としては、イオン注入装置等が例示できる。
【0068】
続いて、プロセス装置200を用いて実施される基体処理方法について説明する。まず、基体収容チャンバ210から1枚のウエハWが取り出され、処理チャンバ230に搬入される。続いて、ハードマスクM1bがハードマスク部材収容チャンバ220から取り出され、処理チャンバ230に搬入される。このとき、ハードマスクM1bはウエハWと所定の距離を有して近接配置される。処理チャンバ230内にはビーム源240が配置されており、ビーム源240から放出されたビームB1がウエハWに照射される。
【0069】
図11は、本発明による基体処理装置の第4実施形態の構成を模式的に示す断面図である。プロセス装置300(基体処理装置)は、処理チャンバ310(第1及び第2の処理部)と、処理チャンバ310内に設置されたビーム源320(出射部)と、ビーム源320から出射されるビームB1の出射角度を制御するコンピュータ330とを備える。コンピュータ330上で動作するソフトウエアを用いて、ビームB1の出射角度を制御することでビームB1をスキャンさせ、ウエハW上の所望の領域にのみ選択的にビームB1を入射させることができる。このようなプロセス装置300としては、レーザー照射装置、EB照射装置、イオン注入装置等が例示できる。
【0070】
<第2実施形態>
図12(A)〜図12(H)は、本発明の基体処理方法の第2実施形態により、基体の処理を実施している手順の要部を示す工程図である。この基体処理方法は第1〜第8の工程を有しており、各工程では、ウエハWの表面又は表面を含む表層部における制限された一定の領域に対し、第1〜第8のプロセス条件を用いてドライプロセスを実施する。
【0071】
図12(A)〜図12(D)に示す第1〜第4の工程は、図1に示した図1(A)〜図1(D)と同一である。図12(E)〜図12(H)に示す第5〜第8の工程では、図12(A)〜図12(D)に示す領域A11,A21,A31,A41を90度回転させて得られる領域A51,A61,A71,A81に対してそれぞれ第5〜第8のドライプロセスを行う。具体的には、例えば図2に示したハードマスクセット10を用いることで第1〜第8の工程を実施できる。この場合、第1〜第4の工程では第1実施形態と同様にハードマスクセット10を用い、第5〜第8の工程ではハードマスクセット10をそれぞれ90度回転させて用いる。なお、第1〜第8の工程においては、互いに異なる第1〜第8のプロセス条件を用いてドライプロセスを行う。また、第1〜第8の各工程における水準数はいずれも2であるので、この第1〜第8の工程を経ることで1枚のウエハW上に28、すなわち256種類の領域を形成できる。
【0072】
<第3実施形態>
図13(A)及び図13(B)は、本発明の基体処理方法の第3実施形態により、基体の処理を実施している手順の要部を示す工程図である。この方法では、工程を重ねる毎にウエハW上の領域を順次二分割する操作のみ第1実施形態と異なる。第1の工程においては、図13(A)に示すように、領域A11のみを処理し、領域A12を処理しない。ここで、領域A11及び領域A12は、ウエハWの外周と同心円で所定領域A0を二分割することにより得られる。また、第2の工程においては、図13(B)に示すように、領域A21のみを処理し、領域A22を処理しない。ここで、領域A21は領域A211及び領域A212から成り、領域A22は領域A221及び領域A222から成る。領域A211及び領域A221は、ウエハWの外周と同心円で図13(A)に示す領域A11を二分割することにより得られ、領域A212及び領域A222は、ウエハWの外周と同心円で図13(A)に示す領域A12を二分割することにより得られる。このように、ウエハWの外周と同心円で二分割する操作を第3の工程以降も同様に繰り返すことで、例えば工程数がnの場合には2n種類の領域を形成できる。
【0073】
<第4実施形態>
図14(A)及び図14(B)は、本発明の基体処理方法の第4実施形態により、基体の処理を実施している手順の要部を示す工程図である。この方法では、工程を重ねる毎にウエハW上の領域を順次二分割する操作のみ第1実施形態と異なる。第1の工程においては、図14(A)に示すように、領域A11及び領域A12は、ウエハWの中心点を通る直線で所定領域A0を二分割することにより得られる。また、第2の工程においては、図14(B)に示すように、領域A211及び領域A221は、ウエハWの中心点を通る直線で図14(A)に示す領域A11を二分割することにより得られる。また、領域A212及び領域A222は、ウエハWの中心点を通る直線で図14(A)に示す領域A12を二分割することにより得られる。このように、ウエハWの中心点を通る直線で二分割する操作を第3の工程以降も同様に繰り返すことで、例えば工程数がnの場合には2n種類の領域を形成できる。
【0074】
<第5実施形態>
図15(A)及び図15(B)は、本発明の基体処理方法の第5実施形態により、基体の処理を実施している手順の要部を示す工程図である。第1の工程においては、図15(A)に示すように、所定領域A0がウエハW上の全面に複数アレイ配置され、それぞれの領域A0が二分割されている。このようにウエハW上の全面に渡って所定領域A0を複数配置することにより、各工程におけるドライプロセスの面内均一性を同時に評価することができる。
【0075】
<第6実施形態>
図16(A)及び図16(B)は、本発明の基体処理方法の第6実施形態により、基体の処理を実施している手順の要部を示す工程図である。この方法では、各工程においてウエハW上の領域が3分割されることのみ第1実施形態と異なる。第1の工程においては、図16(A)に示すように、3種類の条件で処理された領域A11〜領域A13を形成する。すなわち、第1の工程における水準数は3である。ここで、領域A11〜領域A13は、所定領域A0を3分割することにより得られる。同様に、第2の工程においては、図16(B)に示すように、3種類の条件で処理された領域A21〜領域A23を形成する。すなわち、第2の工程における水準数は3である。ここで、領域A21〜領域A23は、図16(A)に示した領域A11〜A13をそれぞれ3分割することにより得られる。このように、各領域を3分割する操作を第3の工程以降も同様に繰り返すことで、例えば工程数nの場合には3n種類の領域を形成できる。
【0076】
【発明の効果】
以上説明した通り、本発明の基体処理方法、マスク部材セット及び基体処理装置を用いれば、素子又は半導体装置等の生産物の製造工程におけるプロセス条件を最適化する際に、基体の所要数量を大幅に軽減でき、また、これにより生産物の開発における迅速性、生産物の開発又は製造における経済性及びその生産物のデバイス特性を向上できると共に、多数種の生産物を単一の基体上に形成することができる。
【図面の簡単な説明】
【図1】本発明の基体処理方法の第1実施形態により、基体の処理を実施している手順の要部を示す工程図である。
【図2】第1実施形態に係る基体処理方法を有効に実施するためのハードマスクセットの平面図である。
【図3】ウエハW上にハードマスクを設置した状態を模式的に示す断面図である。
【図4】ウエハ上にハードマスクを設置した状態を模式的に示す断面図である。
【図5】ウエハ上にハードマスクを配置した状態を模式的に示す断面図である。
【図6】ウエハ上にレジストマスクを被着させた状態を模式的に示す断面図である。
【図7】ウエハをビーム照射により処理している状態を模式的に示す断面図である。
【図8】本発明による基体処理装置の第1実施形態の構成を模式的に示す平面図である。
【図9】本発明による基体処理装置の第2実施形態の構成を模式的に示す平面図である。
【図10】本発明による基体処理装置の第3実施形態の構成を模式的に示す断面図である。
【図11】本発明による基体処理装置の第4実施形態の構成を模式的に示す断面図である。
【図12】本発明の基体処理方法の第2実施形態により、基体の処理を実施している手順の要部を示す工程図である。
【図13】本発明の基体処理方法の第3実施形態により、基体の処理を実施している手順の要部を示す工程図である。
【図14】本発明の基体処理方法の第4実施形態により、基体の処理を実施している手順の要部を示す工程図である。
【図15】本発明の基体処理方法の第5実施形態により、基体の処理を実施している手順の要部を示す工程図である。
【図16】本発明の基体処理方法の第6実施形態により、基体の処理を実施している手順の要部を示す工程図である。
【符号の説明】
W…ウエハ(基体)、A11…領域(第1の領域)、A21…領域(第2の領域)、12…遮断部、10a…窓部、M1…ハードマスク(第1のマスク部材)、M2…ハードマスク(第2のマスク部材)、10…ハードマスクセット(マスク部材セット)、R…レジストマスク、B1…ビーム(光又は粒子線)、100,100a,200,300…プロセス装置(基体処理装置)、110,210…基体収容チャンバ(基体収容部)、120…マスク部材収容チャンバ(マスク部材収容部)、120a…レジスト被着チャンバ(レジスト被着部)、130…マスク部材設置チャンバ(マスク部材設置部)、140,140a…処理チャンバ(第1の処理部)、150,150a…処理チャンバ(第2の処理部)、240,320…ビーム源(出射部)。
Claims (14)
- 少なくとも、
基体の表面又は該表面を含む表層部における一定の範囲に制限された第1の領域に対して、第1のドライプロセスを実施する第1の工程と、
前記第1の工程が施された同一の基体の表面又は該表面を含む表層部における前記第1の領域と異なる又は該第1の領域の少なくとも一部を含む一定の範囲に制限された第2の領域に対して、前記第1のドライプロセスと異なる第2のドライプロセスを実施する第2の工程と、
を備えており、
単一の前記基体上に、異なる種類の素子又は半導体装置を複数形成せしめる、ことを特徴とする基体処理方法。 - 前記第1の工程を、前記第1のドライプロセスの種類の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の前記第1の領域に対して各々異なる条件で実施し、
前記第2の工程を、前記第2のドライプロセスの種類の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の前記第2の領域に対して各々異なる条件で実施する、
ことを特徴とする請求項1に記載の基体処理方法。 - 前記第1の工程を、前記第1のドライプロセスの条件の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の前記第1の領域に対して各々異なる条件で実施し、
前記第2の工程を、前記第2のドライプロセスの条件の相違により素子又は半導体装置の特性が変化し得る程度に基づいて予め決定された水準数に分割された複数の前記第2の領域に対して各々異なる条件で実施する、
ことを特徴とする請求項1又は2に記載の基体処理方法。 - 前記第1の工程においては、前記基体の表面又は該表面を含む表層部における前記第1の領域以外の部位を覆うことにより、前記第1の領域のみを露出させ、
前記第2の工程においては、前記基体の表面又は該表面を含む表層部における前記第2の領域以外の部位を覆うことにより、前記第2の領域を露出させる、
ことを特徴とする請求項1〜3のいずれか一項に記載の基体処理方法。 - 前記第1の工程においては、前記第1のドライプロセスの実施に先立って、前記第1の領域以外の部位を覆うように前記基体上に配置される遮断部と、前記第1の領域が露出するように該基体上に配置される窓部とを有する第1のマスク部材を該基体上に設置し、
前記第2の工程においては、前記第2のドライプロセスの実施に先立って、前記第2の領域以外の部位を覆うように前記基体上に配置される遮断部と、前記第2の領域が露出するように該基体上に配置される窓部とを有する第2のマスク部材を該基体上に設置する、
ことを特徴とする請求項4に記載の基体処理方法。 - 前記第1の工程においては、前記第1のドライプロセスの実施に先立って、前記第1の領域以外の部位上にレジストマスクを被着させ、
前記第2の工程においては、前記第2のドライプロセスの実施に先立って、前記第2の領域以外の部位上にレジストマスクを被着させる、
ことを特徴とする請求項4に記載の基体処理方法。 - 前記第1の工程又は前記第2の工程においては、光又は粒子線を前記基体に対して一定の角度で出射させ、それぞれ前記第1の領域又は前記第2の領域に、選択的に入射させる、
ことを特徴とする請求項1〜6のいずれか一項に記載の基体処理方法。 - 基体の表面又は該表面を含む表層部における一定の範囲に制限された第1の領域以外の部位を覆うように該基体上に配置される遮断部と、前記第1の領域が露出するように該基体上に配置される窓部とを有する第1のマスク部材と、
前記基体の表面又は該表面を含む表層部における前記第1の領域と異なる又は該第1の領域の少なくとも一部を含む一定の範囲に制限された第2の領域以外の部位を覆うように該基体上に配置される遮断部と、前記第2の領域が露出するように該基体上に配置される窓部とを有する第2のマスク部材と、
を備えることを特徴とするマスク部材セット。 - 基体が収容される基体収容部と、
前記基体の表面又は該表面を含む表層部における一定の範囲に制限された第1の領域に対して、第1のドライプロセスが実施される第1の処理部と、
前記基体の表面又は該表面を含む表層部における一定の範囲に制限された第2の領域に対して、第2のドライプロセスが実施される第2の処理部と、
を備えることを特徴とする基体処理装置。 - 請求項8に記載のマスク部材セットが収容されるマスク部材収容部と、
前記マスク部材セットから選択された前記第1のマスク部材又は前記第2のマスク部材が、前記基体上に該基体と所定の距離を有して設置されるマスク部材設置部と、
を備えており、
前記第1の処理部は、前記第1のマスク部材が設置された前記基体が収容され、前記第1のドライプロセスが実施されるものであり、
前記第2の処理部は、前記第2のマスク部材が設置された前記基体が収容され、前記第2のドライプロセスが実施されるものである、
ことを特徴とする請求項9に記載の基体処理装置。 - 前記基体が収容され、前記基体の表面又は該表面を含む表層部における前記第1の領域以外の部位上又は前記第2の領域以外の部位上にレジストマスクが被着されるレジスト被着部を備え、
前記第1の処理部は、前記レジストマスクが設置された前記基体が収容され、前記第1のドライプロセスが実施されるものであり、
前記第2の処理部は、前記レジストマスクが設置された前記基体が収容され、前記第2のドライプロセスが実施されるものである、
ことを特徴とする請求項9に記載の基体処理装置。 - 前記第1の領域又は第2の領域に、光又は粒子線が選択的に入射するように、該光又は粒子線が前記基体に対して一定の角度で出射される出射部を備える、
ことを特徴とする請求項9〜11のいずれか一項に記載の基体処理装置。 - 基体の表面又は該表面を含む表層部を処理して素子又は半導体装置を製造する方法であって、
請求項1に記載の基体処理方法により、単一の前記基体上の複数の領域をそれぞれ異なるプロセス条件で処理する、
ことを特徴とする素子又は半導体装置の製造方法。 - 素子又は半導体装置の製造方法におけるプロセス条件を決定するための方法であって、
請求項1に記載の基体処理方法により、単一の前記基体上の複数の領域をそれぞれ異なるプロセス条件で処理する基体処理工程と、
処理された前記各領域の物性、特性又は性能と、該基体上に形成される素子又は半導体装置に対して要求される物性、特性又は性能とを比較し、該素子又は半導体装置に対して要求される物性、特性又は性能と同等又は同等以上の物性、特性又は性能が発現された前記領域を選択し、選択された該領域が形成されたプロセス条件に基づいて前記素子又は半導体装置の製造方法におけるプロセス条件を決定する条件決定工程と、
を備えることを特徴とする素子又は半導体装置の製造条件決定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003145392A JP2004349508A (ja) | 2003-05-22 | 2003-05-22 | 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003145392A JP2004349508A (ja) | 2003-05-22 | 2003-05-22 | 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349508A true JP2004349508A (ja) | 2004-12-09 |
Family
ID=33532583
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003145392A Pending JP2004349508A (ja) | 2003-05-22 | 2003-05-22 | 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349508A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261628A (ja) * | 2005-03-17 | 2006-09-28 | Hynix Semiconductor Inc | 半導体素子の製造のための局部的インプラント方法 |
WO2007069333A1 (ja) * | 2005-12-16 | 2007-06-21 | Fujitsu Hitachi Plasma Display Limited | フラットパネルディスプレイの製造方法およびフラットパネルディスプレイ用のパネル |
JP2008270419A (ja) * | 2007-04-18 | 2008-11-06 | Nec Electronics Corp | サンプルウェハの製造方法 |
JP2009544173A (ja) * | 2006-07-19 | 2009-12-10 | インターモレキュラー, インコーポレイテッド | 絶縁および離散化プロセスのシーケンスの統合のための方法およびシステム |
JP2010186820A (ja) * | 2009-02-10 | 2010-08-26 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2010539684A (ja) * | 2007-09-07 | 2010-12-16 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 太陽電池製造用のパターン化アセンブリ及び太陽電池の製造方法 |
JP2011513997A (ja) * | 2008-03-05 | 2011-04-28 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 太陽電池の連鎖注入の使用 |
JP2013508953A (ja) * | 2009-10-19 | 2013-03-07 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | パターン注入用段階的マスキング |
-
2003
- 2003-05-22 JP JP2003145392A patent/JP2004349508A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006261628A (ja) * | 2005-03-17 | 2006-09-28 | Hynix Semiconductor Inc | 半導体素子の製造のための局部的インプラント方法 |
WO2007069333A1 (ja) * | 2005-12-16 | 2007-06-21 | Fujitsu Hitachi Plasma Display Limited | フラットパネルディスプレイの製造方法およびフラットパネルディスプレイ用のパネル |
JP2009544173A (ja) * | 2006-07-19 | 2009-12-10 | インターモレキュラー, インコーポレイテッド | 絶縁および離散化プロセスのシーケンスの統合のための方法およびシステム |
JP2008270419A (ja) * | 2007-04-18 | 2008-11-06 | Nec Electronics Corp | サンプルウェハの製造方法 |
JP2010539684A (ja) * | 2007-09-07 | 2010-12-16 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 太陽電池製造用のパターン化アセンブリ及び太陽電池の製造方法 |
JP2011513997A (ja) * | 2008-03-05 | 2011-04-28 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | 太陽電池の連鎖注入の使用 |
JP2010186820A (ja) * | 2009-02-10 | 2010-08-26 | Toyota Motor Corp | 半導体装置の製造方法 |
JP2013508953A (ja) * | 2009-10-19 | 2013-03-07 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | パターン注入用段階的マスキング |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109314043B (zh) | 在石墨烯薄片上沉积钝化层 | |
KR101470664B1 (ko) | 베벨 에지 에처를 위해 가스를 분배하는 방법 및 시스템 | |
KR101565174B1 (ko) | 기판 처리 방법 | |
US10896821B2 (en) | Asymmetric wafer bow compensation by physical vapor deposition | |
JP2009253268A (ja) | 基板構造及びその形成方法 | |
TWI627661B (zh) | 使次解析度等級之臨界尺寸不同的圖案化方法 | |
US9711367B1 (en) | Semiconductor method with wafer edge modification | |
JP2004349508A (ja) | 基体処理方法、マスク部材セット、基体処理装置、素子又は半導体装置の製造方法、及び、素子又は半導体装置の製造条件決定方法 | |
TW201433217A (zh) | 用以清潔沉積室的方法及設備 | |
CN101300667A (zh) | 蚀刻方法以及蚀刻装置 | |
KR100691618B1 (ko) | 중성빔발생장치를 갖춘 화학기상 증착장치 | |
US20150179487A1 (en) | Multipurpose Combinatorial Vapor Phase Deposition Chamber | |
US6864144B2 (en) | Method of stabilizing resist material through ion implantation | |
JP2002110637A (ja) | マスク部材、マスク部材セット、基体処理方法、半導体装置の製造方法、及び、半導体装置の製造条件決定方法 | |
WO2009122764A1 (ja) | ホール形成方法、ホール形成装置及びプログラム | |
JP4804088B2 (ja) | 半導体装置の製造方法 | |
US7208326B2 (en) | Edge protection process for semiconductor device fabrication | |
TWI725526B (zh) | 在基板邊緣處的層的部分去除 | |
US6818910B2 (en) | Writing methodology to reduce write time, and system for performing same | |
EP1531360B1 (en) | Stencil mask and method of producing the same | |
JP5042456B2 (ja) | ステンシルマスクの製造方法 | |
JP2007103604A (ja) | エッチング方法および処理装置 | |
US20040126924A1 (en) | Wafer center calibrator | |
JP7402715B2 (ja) | ウエハを処理する方法 | |
JPH0423416B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Effective date: 20060224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
A601 | Written request for extension of time |
Effective date: 20060815 Free format text: JAPANESE INTERMEDIATE CODE: A601 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060818 |
|
A521 | Written amendment |
Effective date: 20061115 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Effective date: 20070227 Free format text: JAPANESE INTERMEDIATE CODE: A02 |