JP4804088B2 - 半導体装置の製造方法 - Google Patents

Description

本発明は、主表面に設けられたデバイスチップ領域と、周縁部に設けられた帯状の周縁部領域と、デバイスチップ領域と周縁部領域の間の素子非形成領域とを備えている半導体ウェハの主表面全体にポジ型感光性レジストを塗布する工程と、露光処理及び現像処理を行なってデバイスチップ領域の所定の領域及び周縁部領域の感光性レジストを選択的に除去してレジストパターンを形成する工程と、上記レジストパターンをマスクにしてドライエッチング処理を行ない、デバイスチップ領域内に所定のパターンを形成する工程と、をその順に含む半導体装置の製造方法に関するものである。

通常、半導体装置の製造工程においてデバイスチップ領域に所定のパターンを形成する場合には、半導体ウェハの主表面上に絶縁膜や金属膜を成膜し、さらにその上に、感光性レジストを塗布する。次に、例えばステッパー（縮小投影型露光装置）又はアライナー（反射型等倍露光装置）を用いて露光を行ない、その後、現像処理を行なって所定領域の感光性レジストを選択的に除去し、レジストパターンを形成する。形成されたレジストパターンをマスクにしてドライエッチング処理を施し、半導体ウェハのデバイスチップ領域に絶縁膜又は金属膜からなるパターンを形成する。

上記の製造方法では、半導体ウェハの周縁部に露光されない領域があり、その領域には、その後の現像処理を経た後も感光性レジストが残存していた。半導体ウェハの周縁部に残存した感光性レジストはその後の製造工程において異物などを発生する要因となっていた。
そこで、感光性レジストを半導体ウェハの表面に塗布した後、シンナーによって半導体ウェハ周縁部や裏面の洗浄を行ない、さらに現像処理前に周辺露光処理を施して、半導体ウェハ周縁部のレジストを除去することが行なわれている。

ところで、デバイスチップ領域にパターンを形成するためのドライエッチング処理では、終点検出法が用いられている。終点検出法とは、エッチング処理中のプラズマを監視して物質から発せられる特定波長の光を検出し、その発光強度の変化率からエッチング処理の終了判定を行なうものである。

近年では、半導体装置製造の微細化が急速に進み、半導体ウェハ上におけるレジストパターンの低開口率化が進んでいる。しかし、低開口率化が進むにしたがい、特定物質の発生が減少し変化率が小さくなってしまう。結果として、変化率が少ないがため、その後のエッチング処理の終点検出法での終点検出の精度が低下する。つまり、終点検出法を用いてドライエッチング処理を行なうには、半導体ウェハ上のレジストパターンに十分な開口率が必要となる。

上述した周辺露光処理は、半導体ウェハ上のレジストパターンの開口率を高めるためにも用いられている。周辺露光処理とは、周辺露光処理装置を用いて、例えば図６（Ａ）に示すように、現像処理を行なう前の半導体ウェハの周縁部の帯状の領域６に対して露光を行なうものである。周辺露光処理を行なった後、現像処理を行なって周縁部領域６のレジストを除去することで、半導体ウェハ２の主表面上に形成されたドライエッチング処理用のレジストパターンの開口率を高めることができる。なお、図６（Ａ）において、符号４はデバイスチップ領域、符号８は素子非形成領域である。

また、半導体ウェハ上のレジストパターンの開口率をさらに高める方法として、例えば図６（Ｂ）に示すように、デバイスチップ領域４と周縁部領域６の間の素子非形成領域８に、デバイスチップ領域４と同じパターン露光処理（ダミーショット）を行なう方法がある。
特開２０００−１２５２７号公報

しかし、例えば図６（Ａ）に示すような、半導体ウェハ２の周縁部領域８のレジストを除去するだけでは、ドライエッチング処理の終点検出を正確に行なうために必要な開口率を確保することは困難であった。
また、この方法でドライエッチング処理の終点検出に必要な開口率を確保するために周縁部領域８の幅を太くすると、デバイスチップ領域４を配置する領域が小さくなって、１枚の半導体ウェハで形成できるデバイスチップの数が減少して生産性が低下するという問題があった。

また、例えば図６（Ｂ）に示すように、デバイスチップ領域４とは異なる素子非形成領域８にデバイスチップ領域４と同じパターン露光処理を施しても、パターンが微細であるためにエッチング処理の終点検出に必要な開口率を確保するには至らなかった。
したがって、従来では、ドライエッチング用のレジストパターンの開口率を十分に高くすることができなかったために、ドライエッチング処理における終点検出の精度を高めることができなかった。その結果、ドライエッチング後の仕上がりにバラツキが生じ、安定した特性をもつ半導体製品を製造することが困難であった。

また、上記の方法とは異なり、レジストパターンの開口率に関わらず、処理時間を固定してドライエッチング処理を行なう方法もあるが、この方法では、エッチング対象となる物質が完全にエッチング除去されているかどうかを検出することができないため、エッチング後の仕上がりにバラツキが生じるという問題があった。

また、レジストパターンの開口率が低くてもドライエッチングの終点検出を確実に行なう方法としては、ドライエッチング装置を改良して終点検出精度を向上させることが提案されている（例えば、特許文献１を参照。）。しかし、ドライエッチング装置の終点検出精度を向上させるには、装置の構成に手を加える必要がある。ドライエッチング装置の構成になんら手を加えることなく半導体製品の特性を安定させるためには、従来のドライエッチング装置で終点検出を行なうために必要なレジストパターンの開口率を確保する必要がある。

そこで本発明は、デバイスチップ領域を配置する領域の面積を小さくすることなく、ドライエッチング用のレジストパターンの開口部面積を広くして、ドライエッチング処理の終点検出を行なうために必要な開口率を確保することを目的とするものである。

本発明は、主表面に設けられたデバイスチップ領域と、周縁部に設けられた帯状の周縁部領域と、デバイスチップ領域と周縁部領域の間の素子非形成領域とを備えている半導体ウェハの主表面全体にポジ型感光性レジストを塗布する工程と、露光処理及び現像処理を行なってデバイスチップ領域の所定の領域及び周縁部領域の感光性レジストを選択的に除去してレジストパターンを形成する工程と、そのレジストパターンをマスクにしてドライエッチング処理を行ない、デバイスチップ領域内に所定のパターンを形成する工程と、をその順に含む半導体装置の製造方法であって、上記素子非形成領域の一部に追加露光領域を設定し、上記露光処理で追加露光領域にも露光し、現像処理を施して追加露光領域のポジ型感光性レジストを完全に除去することを特徴とすることを特徴とするものである。
素子非形成領域の一部に追加露光領域を設定し、上記露光処理で追加露光領域にも露光し、前記現像処理を施して前記追加露光領域のポジ型感光性レジストを完全に除去するようにしたので、半導体ウェハ上に形成されるレジストパターンの開口部面積が広くなる。
本願特許請求の範囲及び本明細書において、「現像処理」とは、露光処理で感光したレジストを現像液で溶解して除去する処理の他、半導体ウェハに付着している現像液を洗い流すための洗浄処理も含む。
また、「開口率」とは、半導体ウェハの主表面においてレジストパターンの開口部が占める割合を意味する。ただし、半導体ウェハをドライエッチング装置のステージに固定するための部材が半導体ウェハの主表面内に配置されている場合の「開口率」とは、その固定部材が占める面積を差し引いた半導体ウェハの主表面においてレジストパターンの開口部が占める割合を意味する。

追加露光領域に対して行なう露光処理は、周縁部領域に対して露光を行なうための周辺露光処理装置を用いて行なう。
ここで、「周辺露光処理装置」とは、半導体ウェハが載置されているステージを回転させた状態で、所定の幅をもつ帯状の光を半導体ウェハに対して照射して、半導体ウェハの周縁部に露光することができる機能を備えた装置である。
周辺露光処理装置は、半導体ウェハを保持しているステージの軌道を変更することで、半導体ウェハに直線状の領域や円弧状の領域に対して露光を行なうことができる。そこで、周辺露光処理装置を用いて追加露光領域に対して露光を行なうようにすれば、デバイスチップ領域に対して露光を行なうための露光装置を用いることなく、素子非形成領域の直線状や円弧状の領域に露光を行なうことができる。

本発明の製造方法で用いる半導体ウェハの主表面には上記デバイスチップ領域として矩形のデバイスチップ領域が１つだけ設けられている。

ドライエッチング処理の被エッチング膜がシリコン窒化膜である場合には、シリコン窒化膜上のレジストパターンの開口率が１２％以上となるように上記追加露光領域を配置するのが好ましい。

本発明は、デバイスチップ領域、周縁部領域及び素子非形成領域を備えている半導体ウェハの主表面全体にポジ型感光性レジストを塗布し、露光処理及び現像処理を行なってレジストパターンを形成し、そのレジストパターンをマスクにしてドライエッチング処理を行なう半導体装置の製造方法において、素子非形成領域の一部に追加露光領域を設定し、上記露光処理で追加露光領域にも露光し、現像処理を施して追加露光領域のポジ型感光性レジストを完全に除去するようにしたので、半導体ウェハの主表面に形成されるドライエッチング処理用のレジストパターンの開口率を高めることができ、ドライエッチング処理における終点検出の精度を向上させることができる。これにより、精度良くドライエッチング処理を行なうことができ、安定した特性をもつ半導体装置を製造することができる。

また、図６（Ｂ）を用いて説明した、素子非形成領域にデバイスチップ領域と同様のパターン露光処理を行なう方法では、十分な開口率を得られないだけでなく、パターン露光処理を行なうための露光装置を素子非形成領域に露光する際にも用いなければならないため、パターン露光処理を行なう露光装置の露光ショット数が増大していた。その結果、露光装置のレンズやミラーに照射される光量が増大して熱をもつため、レンズやミラーが変形して露光フィールドがズレたり歪んだりするという問題があった。レンズやミラーが変形するのを防止するためにレンズやミラーの温度が安定するまで待機すると、その間は生産処理ができないので生産性が低下するという不具合があった。
そこで、本発明の製造方法において、素子非形成領域の一部又は全部に配置された追加露光領域に対して行なう露光処理で、周縁部領域に対して露光を行なうための周辺露光処理装置を用いるようにすれば、デバイスチップ領域にパターン露光処理を行なうための露光装置を余計に用いることがないので、パターン露光処理用の露光装置のレンズやミラーの変形を防止することができ、半導体装置の生産性の低下を防止することができる。

本発明の製造方法は、上記デバイスチップ領域として矩形のデバイスチップ領域が１つだけ配置されている半導体ウェハに対して適用する。
複数のデバイスチップ領域がマトリクス状に配置されている半導体ウェハに対して本発明を適用すれば、周縁部領域の幅を広げてデバイスチップ領域を配置する領域の面積を小さくすることなくレジストパターンの開口率を高めることができるので、半導体装置の生産性の低下を防止することができる。

ドライエッチング処理の被エッチング膜がシリコン窒化膜である場合、上記シリコン窒化膜上のレジストパターンの開口率が１２％以上となるように追加露光領域を配置するようにすれば、ドライエッチング処理の終点検出に用いる特定物質の波長の検出感度が安定するので、ドライエッチング処理を高精度で安定して行なうことができる。

以下に、本発明の好ましい実施の形態を説明する。
図１（Ａ）〜（Ｃ）は半導体装置の製造方法の参考例を順に説明するための半導体ウェハ平面図である。

この参考例で用いられている半導体ウェハ２は、例えば、シリコン基板上にシリコン酸化膜が形成され、さらにそのシリコン酸化膜上にシリコン窒化膜が形成されているものである。
半導体ウェハ２はマトリクス状に配置されたデバイスチップ領域４を主表面に備えている。半導体ウェハ２の周縁部には、例えば４.０ｍｍの幅をもつ帯状の周縁部領域６が設けられている。デバイスチップ領域４と周縁部領域６の間には、デバイスチップ領域４として用いることができない素子非形成領域８が存在している。

上記の半導体ウェハ２の主表面全体にポジ型感光性レジスト（斜線で示す）を塗布する（図１（Ａ）を参照。）。その後、デバイスチップ領域４に対して、例えばステッパーを用いて所定のパターン露光を行なう（図１（Ｂ）を参照。）。

周辺露光処理装置を用いて、半導体ウェハ２周縁部の周縁部領域６に対して周辺露光を行なう。周辺露光処理が終了した後、素子非形成領域８に直線状の追加露光領域１０を設定し、周縁部領域６に露光を行なうための周辺露光処理装置を用いて、追加露光領域１０に露光を行なう。追加露光領域１０はデバイスチップ領域４とは間隔をもつ領域に設定されており、その間隔は例えば０.３ｍｍ（ミリメートル）である。追加露光領域１０をデバイスチップ領域４と間隔をもつ領域に設定することで、追加露光領域１０に露光を行なう際に位置合わせズレが発生しても、デバイスチップ領域４に誤って露光されるのを防止することができる。
その後、現像処理を施して、デバイスチップ領域４の露光された領域、周縁部領域６及び直線状追加露光領域１０のポジ型感光性レジストを完全に除去して、半導体ウェハ２上にドライエッチング処理用のレジストパターンを形成する（図１（Ｃ）を参照。）。

半導体ウェハ２上にレジストパターンを形成した後、レジストパターンをマスクにして、例えば静電チャック式のドライエッチング装置を用いてドライエッチング処理を行なう。このドライエッチング処理では、レジストパターンに覆われていない半導体ウェハ２の領域の最上面にある物質が発する光を測定しながらその変化を検出し、その変化率に基づいて終点検出を行なう。
この参考例では、周縁部領域６や素子非形成領域８の一部のレジストを除去しているため、その後のドライエッチング処理用のレジストパターンの開口率が大きくなっている。これにより、ドライエッチング処理時に測定する特定波長の光の検出強度が大きくなるので、ドライエッチング処理の終点検出精度を高めることができる。これにより、従来よりも精度よくドライエッチング処理を行なうことができ、半導体製品を安定して製造することができる。

図２はレジストパターンの開口率とドライエッチング処理における終点検出精度との関係を示す図であり、（Ａ）は開口率が１５.００％、１３.４７％、１２.７０％、１１.９４％、１１.１８％、１０.４１％であるレジストパターンが主表面上に形成された半導体ウェハ２に対してドライエッチング処理を行なったときに測定した波長３３７ｎｍの光の検出強度を示すグラフ、（Ｂ）は（Ａ）の検出強度に基づいて、レジストパターンの開口率とシリコン窒化膜のエッチング終点検出時間との関係をまとめた表である。（Ａ）において、横軸はドライエッチング処理開始時からの経過時間であり、縦軸は半導体ウェハ２表面の物質が発光した波長３３７ｎｍの光の検出強度である。
なお、このドライエッチング処理では、シリコン基板の表面に膜厚が２５ｎｍ（ナノメートル）のシリコン酸化膜が形成され、そのシリコン酸化膜上に膜厚が１００ｎｍのシリコン窒化膜が形成された半導体ウェハ２を用いており、処理条件は圧力２００ｍＴｏｒｒ、ＲＦ ＰＯＷＥＲ ２００Ｗ、エッチングガス ＳＦ_６：１００ｓｃｃｍ、Ｈｅ：３０ｓｃｃｍである。

ここでの「開口率」とは、半導体ウェハ２の主表面全体のうち、デバイスチップ領域のパターンに含まれる開口部、周縁部領域６及び素子非形成領域８に形成された開口部が占める割合である。開口率は、新たな追加露光領域１０（図１を参照）を設定して露光を行なうことで高めることができる。
また、このドライエッチング処理では、光検出強度がシリコン窒化膜に対してエッチング処理が開始されたときの光検出強度の９３％をシリコン窒化膜エッチング終了（ジャストエッチング）のしきい値としており、図２（Ｂ）の「終点検出時間」は、光検出強度がエッチング処理開始時の光検出強度の９３％となったときのエッチング開始時からの経過時間である。

図２から、レジストパターンの開口率が高くなるにつれて終点検出時間が安定していることが分かる。また、レジストパターンの開口率が１５.００％、１３.４７％、１２.７０％、１１.９４％のときには終点検出時間が１９.６〜１９.８秒と安定しているのに対し、開口率が１１.１８％のときには２１.２秒、１０.４１％のときには２０.８秒と１秒以上も遅れていて安定していないことが分かる。この結果から、シリコン酸化膜上に形成されたシリコン窒化膜をドライエッチング処理にてエッチング除去する場合には、レジストパターンの開口率が約１２％以上あれば安定した終点検出を行なうことができることが分かる。

通常、周縁部領域６の感光性レジストを露光処理及び現像処理を施して除去したとしても、半導体ウェハ２上に形成されるレジストパターンの開口率はせいぜい７％程度しか得ることができない。さらに、素子非形成領域８にデバイスチップ領域４と同じパターン露光を施しても数％の開口率しか得られない。このため、従来の方法ではドライエッチング用のレジストパターンに１２％の開口率を確保することが困難であった。
しかし、この参考例では、素子非形成領域８に塗布された感光性レジストを周辺露光処理装置を用いて露光し、露光された領域の感光性レジストを完全に除去するので、素子非形成領域８にデバイスチップ領域４と同様のパターン露光を施すよりも何倍もの開口部面積を得ることができ、直線状領域１２％以上の開口率を確保することができる。

図１を用いて説明した製造方法の参考例では、半導体ウェハ２の主表面全体に感光性レジストを塗布した後（図１（Ａ））、先にデバイスチップ領域４に対してパターン露光処理を施した後（図１（Ｂ））、周辺露光処理装置を用いて周縁部領域６及び直線状追加露光領域１０に周辺露光処理及び直線露光処理を施している（図１（Ｃ））が、本発明はこれに限定されるものではなく、例えば図３に示すように、半導体ウェハ２の主表面全体に感光性レジストを塗布した後で、先に周辺露光処理装置を用いて周縁部領域６及び直線状追加露光領域１０に周辺露光処理及び直線露光処理を施し（図３（Ｂ’））、その後、デバイスチップ領域４に対してパターン露光を行なう（図３（Ｃ’））ようにしてもよい。
また、周縁部領域６と追加露光領域１０への露光順序は任意である。

また、図４に示すように、半導体ウェハ２を載置している露光装置のステージの軌道を直線露光処理時とは別の軌道に変更して、露光されていない素子非形成領域８の少なくとも一部に、円弧状追加露光領域１０ａを設けて円弧露光を行なうようにしてもよい。直線状追加露光領域１０と円弧状追加露光領域１０ａを組み合わせてデバイスチップ領域とは異なる領域に任意に配置し、露光を行なうことで、レジストパターンに大きな開口部を形成することができ、ドライエッチングの終点検出を正確に行なうための開口率を得ることができる。
なお、図４では直線状追加露光領域１０と円弧状追加露光領域１０ａの両方を設けているが、円弧状追加露光領域１０ａのみを設けるようにしてもよい。追加露光領域の形状は任意であり、露光装置で露光できる形状の追加露光領域を素子非形成領域に設けることができる。

図５はデバイスチップ領域が１つだけ形成されている半導体ウェハの製造方法を説明するための半導体ウェハの平面図である。デバイスチップ領域１４が１つだけ配置されている半導体ウェハ１２では、デバイスチップ領域１４とは異なる領域に、露光処理が施されない広い素子非形成領域１８が存在している。このような半導体ウェハ１２上に形成されたレジストパターンが、周縁部領域１６に周辺露光処理を施してもドライエッチング処理の終点検出を行なうのに必要な開口率を得られない場合には、ドライエッチング処理を行なう前に、デバイスチップ領域１４とは異なる領域に直線状追加露光領域２０や円弧状追加露光領域２０ａを配置して露光を行なうことで、レジストパターンの開口部面積を大きくして開口率を高めることができる。これにより、ドライエッチング処理の終点検出を正確に行なうのに十分な開口率を得ることができるので、安定したドライエッチング処理を行なうことができ、従来よりも安定した半導体製品を製造することができる。
図５では、直線状追加露光領域２０と円弧状追加露光領域２０ａの両方を設けているが、直線状追加領域２０のみ又は円弧状追加露光領域２０ａのみを設けるようにしてもよい。

この実施例において、半導体基板２として、シリコン基板上にシリコン酸化膜、シリコン窒化膜が積層されているものを用いているが、本発明はこれに限定されるものではなく、半導体ウェハ２を構成する部材、膜などの材質は種々のものに変更することができる。また、本明細書中において、シリコン酸化膜上に形成されたシリコン窒化膜をドライエッチング処理によってエッチング除去した場合のデータ（図２を参照）を開示しているが、このデータはほんの一例に過ぎず、本発明の製造方法は他の種々の物質、例えばシリコン基板上に形成されたシリコン酸化膜、又はシリコン窒化膜上に形成されたシリコン酸化膜、シリコン基板などに対してドライエッチング処理を施す場合においても、高い開口率を得て終点検出精度を向上させるという効果を得ることができる。

以上に説明した実施例及び参考例では、半導体ウェハをステージに固定するための部材を必要としない静電チャック式のドライエッチング装置を用いているため、半導体ウェハ２，１２の主表面上に形成されているレジストパターンの「開口率」は、半導体ウェハ２，１２の主表面全体においてレジストパターンの開口部が占める割合と定義しているが、半導体ウェハ２，１２をステージに固定するための部材を半導体ウェハ２，１２の主表面内に配置しなければならない場合には、その固定部材が占める面積を除く半導体ウェハ２，１２の主表面面積において、レジストパターンの開口部面積が占める割合を「開口率」と定義する。

また、本明細書中の実施例及び参考例では、素子非形成領域８，１８の一部のポジ型感光性レジストを除去するように追加露光領域１０、１０ａ、２０又は２０ａを設定して配置しているが、参考例として、素子非形成領域８全体のポジ型感光性レジストを除去するように追加露光領域１０、１０ａ、２０又は２０ａを設定して配置してもよい。

製造方法の一実施例を説明するために工程順に示した半導体ウェハ平面図である。 レジストパターンの開口率とドライエッチング処理における終点検出精度との関係を示す図であり、（Ａ）は開口率が１５.００％、１３.４７％、１２.７０％、１１.９４％、１１.１８％、１０.４１％であるレジストパターンが主表面上に形成された半導体ウェハ２に対してドライエッチング処理を行なった場合の波長３３７ｎｍの光の検出強度を示すグラフ、（Ｂ）は（Ａ）の検出強度に基づいて、レジストパターンの開口率とシリコン窒化膜のエッチング終点検出時間との関係をまとめた表である。 製造方法の他の実施例を説明するための半導体ウェハ平面図である。 製造方法のさらに他の実施例を説明するための半導体ウェハ平面図である。 製造方法のさらに他の実施例を説明するための半導体ウェハ平面図である。 従来の製造方法を説明するための半導体ウェハ平面図である。

符号の説明

２，１２ 半導体ウェハ
４，１４ デバイスチップ領域
６，１６ 周縁部領域
８，１８ 素子非形成領域
１０，２０ 直線状追加露光領域
１０ａ，２０ａ 円弧状追加露光領域

Claims (2)

1. 主表面に設けられたデバイスチップ領域と、周縁部に設けられた帯状の周縁部領域と、前記デバイスチップ領域と前記周縁部領域の間の素子非形成領域とを備えている半導体ウェハの前記主表面全体にポジ型感光性レジストを塗布する工程と、露光処理及び現像処理を行なって前記デバイスチップ領域の所定の領域及び前記周縁部領域の前記感光性レジストを選択的に除去してレジストパターンを形成する工程と、前記レジストパターンをマスクにしてドライエッチング処理を行ない、前記デバイスチップ領域内に所定のパターンを形成する工程と、をその順に含む半導体装置の製造方法において、
   前記半導体ウェハの主表面には１つの矩形の前記デバイスチップ領域のみが設けられており、
   前記レジストパターンの開口率を高くするために前記素子非形成領域の一部に追加露光領域を設定し、前記露光処理で前記デバイスチップ領域に対して露光する前又は露光した後に、前記周縁部領域に対して露光を行なうための周辺露光処理装置を用いて前記周縁部領域及び前記追加露光領域に対して露光し、前記現像処理を施して前記追加露光領域のポジ型感光性レジストを完全に除去することを特徴とする半導体装置の製造方法。
2. 前記ドライエッチング処理の被エッチング膜はシリコン窒化膜であり、前記シリコン窒化膜上のレジストパターンの開口率が１２％以上となるように前記追加露光領域を配置する請求項１に記載の製造方法。

Images