JP2006253207A - 塗布膜形成方法,半導体装置の製造方法 - Google Patents

塗布膜形成方法,半導体装置の製造方法 Download PDF

Info

Publication number
JP2006253207A
JP2006253207A JP2005064119A JP2005064119A JP2006253207A JP 2006253207 A JP2006253207 A JP 2006253207A JP 2005064119 A JP2005064119 A JP 2005064119A JP 2005064119 A JP2005064119 A JP 2005064119A JP 2006253207 A JP2006253207 A JP 2006253207A
Authority
JP
Japan
Prior art keywords
film
edge
organic antireflection
coating
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005064119A
Other languages
English (en)
Inventor
Masayuki Fujio
正之 藤尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005064119A priority Critical patent/JP2006253207A/ja
Publication of JP2006253207A publication Critical patent/JP2006253207A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】塗布膜の盛り上がり部が原因で生じる不都合を抑制することができる塗布膜形成方法を提供すること。
【解決手段】本発明の塗布膜形成方法は、半導体ウエハ上に第一塗布膜を形成し、第一塗布膜のエッジリンスを行い、エッジリンスの際に形成される第一塗布膜の盛り上がり部の高さを減少させる処理を行い、第一塗布膜上に第二塗布膜の形成を行う工程を備える。
【選択図】なし

Description

本発明は、塗布膜形成方法及びそれを用いた半導体装置の製造方法に関するものである。
近年の半導体装置の微細化に伴い、フォトリソグラフィー技術においては露光光源の短波長化が進められており、同時に半導体ウエハからの反射による線幅変動への影響を抑制する目的でフォトレジスト膜の下層としての有機反射防止膜(BARC: Bottom Anti-Reflective Coating)が広く採用されている。
この有機反射防止膜は、例えばスピンコート法により形成することができる。このような有機反射防止膜と、その上層に形成されるフォトレジスト膜とは、同一のスピンコート式レジスト塗布装置を用いて連続的に形成することができる。このため、有機反射防止膜は半導体の分野において広く用いられている。
ここで、図7〜11(a),(b)を用いて、従来の有機反射防止膜を用いた被加工膜の加工方法について説明する(例えば、特許文献1参照)。
図7〜11(a),(b)は、何れも、半導体ウエハの周縁部を示す断面図であり、(a)は、現像後にレジスト膜が残る領域の断面図であり、(b)は、現像後にレジスト膜が残らない領域の断面図である。従って、現像前の状態(図7〜9)では、(a)と(b)は、同じ図になる。
まず、半導体ウエハ1上に絶縁膜や導電層などからなる被加工膜3を形成し、その上に、スピンコート法により有機反射防止膜5を形成し、図7(a),(b)に示す構造を得る。
次に、ウエハ1のエッジ部1aにリンス液を滴下することにより、有機反射防止膜5のエッジリンスを行い、同時にウエハ1裏面に廻り込んだ有機反射防止膜5を除去するためのバックリンスを行い、図8(a),(b)に示す構造を得る。図8(a),(b)に示すように、上記処理を行うと、表面張力等の影響による膜収縮で、有機反射防止膜5には盛り上がり部7が形成される。
次に、有機反射防止膜5をベークした後、その上にスピンコート法によりフォトレジスト膜9を形成し、エッジリンスを行って、図9(a),(b)に示す構造を得る。
次に、フォトレジスト膜9の露光・現像により、フォトレジスト膜9のパターニングを行って、図10(a),(b)に示す構造を得る。上述の通り、図10(a)は、現像後にレジスト膜が残る領域の断面図であり、図10(b)は、現像後にレジスト膜が残らない領域の断面図であるので、図10(b)においてのみフォトレジスト膜9が除去される。
次に、パターニングされたフォトレジスト膜9をマスクとして用いて、被加工膜3のエッチングを行い、図11(a),(b)に示す構造を得て、被加工膜3の加工が完了する。
特開2001−217184号公報
この従来の方法では、図11(b)に示すように、除去されるべき有機反射防止膜の盛り上がり部7とその下に被加工膜3が部分的に残り、それが剥離してパーティクル発生の原因となり、製造歩留まりの低下を招いていた。
また、図11(a)に示すように、フォトレジスト膜9のエッジ部9aでは、下に有機反射防止膜3が存在していない場合があり、被加工膜3の加工不良を招くことがあった。このエッジ部9aにかかるショットを削減すれば上記加工不良を避けることができるが、この場合、チップの乗り数が減少する。
本発明は係る事情に鑑みてなされたものであり、塗布膜の盛り上がり部が原因で生じる不都合を抑制することができる塗布膜形成方法を提供するものである。
課題を解決するための手段及び発明の効果
本発明の塗布膜形成方法は、半導体ウエハ上に第一塗布膜を形成し、第一塗布膜のエッジリンスを行い、エッジリンスの際に形成される第一塗布膜の盛り上がり部の高さを減少させる処理を行い、第一塗布膜上に第二塗布膜の形成を行う工程を備える。
本発明によれば、第一塗布膜の盛り上がり部の高さを減少させる処理を行うので、第一塗布膜の盛り上がり部が原因で生じる不都合を抑制することができる。
(塗布膜形成方法)
本発明の塗布膜形成方法は、半導体ウエハ上に第一塗布膜を形成し、第一塗布膜のエッジリンスを行い、エッジリンスの際に形成される第一塗布膜の盛り上がり部の高さを減少させる処理を行い、第一塗布膜上に第二塗布膜の形成を行う工程を備える。
半導体ウエハは、SiやGaAsなど半導体装置の製造に使用される種々の半導体からなる。
第一塗布膜は、例えば有機反射防止膜であり、例えばスピンコート法により形成することができる。第一塗布膜は、通常、半導体ウエハ上に形成された絶縁膜や導電膜などの種々の被加工膜を介して形成される。
第一塗布膜のエッジリンスは、ウエハのエッジ近傍部分にリンス液を滴下することによって行うことができる。リンス液は、第一塗布膜を溶解可能な液からなり、その組成は、第一塗布膜の材料に応じて適宜選択される。
第一塗布膜のエッジリンスは、ウエハを回転させながら行い、前記盛り上がり部の高さを減少させる処理は、エッジリンスの際の回転数よりも、高い回転数でウエハを回転させることからなることが好ましい。ウエハをこのように高速回転させることにより、盛り上がり部のリンス液を振り切り、さらに盛り上がり部を遠心力によって引き延ばすことによって、盛り上がり部の高さを減少させることができる。前記盛り上がり部の高さを減少させる処理の際のウエハの回転数は、エッジリンスの際の回転数よりも、2〜3倍高いことが好ましい。2倍より高い回転数にすることによって高速回転による効果が効果的に得られ、3倍より低い回転数にすることによってリンス液のスピンカップからの跳ね返りや、ミストが生じることの影響による塗布膜の欠陥発生が抑制される。
前記盛り上がり部の高さを減少させる処理は、第一塗布膜をプリベークし、その後、第一塗布膜の盛り上がり部に対して選択的にリンス液を滴下することからなってもよい。プリベークによって第一塗布膜を軽く固めておいた上で、盛り上がり部に対して選択的にリンス液を滴下することによって、盛り上がり部をリンス液に溶解させて、その高さを減少させる。
第二塗布膜は、例えばフォトレジスト膜からなり、例えば、スピンコート法により形成することができる。第二塗布膜は、そのエッジが、第一塗布膜のエッジよりも内側に位置するように形成されることが好ましい。この場合、第二塗布膜の直下に必ず第一塗布膜が存在することが保障されるからである。具体的な方法としては、第二塗布膜形成時のエッジリンスの幅を第一塗布膜形成時よりも大きくすればよい。その他の方法では、第二塗布膜がフォトレジスト膜からなる場合、エッジ露光によって第二塗布膜のエッジ位置を調節してもよい。
(半導体装置の製造方法)
本発明の半導体装置の製造方法は、半導体ウエハ上に被加工膜、有機反射防止膜を順次形成し、有機反射防止膜のエッジリンスを行い、エッジリンスの際に形成される有機反射防止膜の盛り上がり部の高さを減少させる処理を行い、有機反射防止膜上にフォトレジスト膜を形成し、フォトレジスト膜のパターニングを行い、パターニングされたフォトレジスト膜をマスクとして被加工膜をエッチングする工程を備える。
本製造方法での「有機反射防止膜」、「フォトレジスト膜」は、それぞれ、上記塗布膜形成方法の第一塗布膜、第二塗布膜に対応する。また、本製造方法と、上記塗布膜形成方法との共通部分については説明を省略する。
被加工膜は、エッチングにより加工される膜であり、絶縁膜や導電膜などからなる。本製造方法は、例えば、絶縁膜に孔又は溝を形成する際や、導電膜を加工してゲート電極を形成する際に用いられる。
従来の方法では、有機反射防止膜の盛り上がり部が原因で、被加工膜のエッチングの際に、除去されるべき被加工膜の一部が残ることがあったが、本発明では、予め有機反射防止膜の盛り上がり部の高さを減少させる処理を行っているため、除去されるべき被加工膜を確実に除去することができる。
以下、図1から図6を用いて、本発明をゲート電極形成工程に適用した実施例を説明する。
図1〜6(a),(b)は、何れも、半導体ウエハの周縁部を示す断面図であり、(a)は、現像後にレジスト膜が残る領域の断面図であり、(b)は、現像後にレジスト膜が残らない領域の断面図である。従って、現像前の状態(図1〜4)では、(a)と(b)は、同じ図になる。
まず、半導体ウエハ1上に、膜厚3nmのゲート酸化膜を介して、膜厚150nmのポリシリコン膜からなる被加工膜3を形成する。次に、得られたウエハ上に有機反射防止膜5を回転塗布によって形成し、図1(a),(b)に示す構造を得る。
ここで使用する塗布装置は、複数のホットプレートを有する市販のスピンコータを使用できる塗布装置であればよく、さらに回転塗布後に、ウエハを回転させながらその外周部にリンス液を滴下して塗布膜の一部を除去(エッジリンス)するためのノズルを有するものが好ましく、望ましくは、ノズルが可動式であって塗布膜を除去する幅を任意に設定できる装置が好適である。例えば東京エレクトロン社製のMark7コータが挙げられる。
塗布方法としては、具体的には例えば、スピンチャックにウエハ1を吸着させた後、そのウエハ1を200〜1000rpmで回転させながら2〜4cc程度の有機反射防止膜5溶液をウエハ1の中央に滴下する。続いて、例えば1000〜6000rpmで15〜20秒程度回転させる。この時の回転数を変更することにより、得られる有機反射防止膜5の膜厚を所望の厚みに制御することが可能である。尚、有機反射防止膜5溶液としては、例えば日産化学社製のDUV32が用いられる。
次に、ウエハ1のエッジ部にリンス液を滴下することにより、有機反射防止膜5のエッジリンスを行う。具体的には東京応化製のOK73シンナー等のプロピレングリコールモノメチルエーテル/プロピレングリコールモノメチルエーテルアセテート溶液を含有するリンス液を用いて、回転数を2000rpmに固定して、ウエハエッジから1.5mm幅でエッジリンスを行う。同時にウエハ1裏面に廻り込んだ有機反射防止膜5を除去するためのバックリンスを行う。これにより、図2(a)、(b)に示す構造が得られる。エッジリンス工程で形成される有機反射防止膜5の盛り上がり部7の高さは、有機反射防止膜5エッジ境界から約20μm程度ウエハ中心方向で最大となり、図2に示すように正常部(盛り上がり部7よりも内側の膜厚がほぼ一定の部分)の5倍以上になることがある。
この後、5000〜6000rpmの回転数でウエハ1を60秒間回転させて、リンス液を振り切る。このステップで有機反射防止膜5の溶液の揮発が行われ、同時に高速回転での遠心力により、有機反射防止膜の盛り上がり部7は引き延ばされ、盛り上がり部7の高さは、図3に示すように正常部の1.5倍程度に抑えられる。
次に、ホットプレートを用いて200℃で60秒間ベークを行って有機反射防止膜5を硬化させる。有機反射防止膜5のベーク後の塗布膜厚は、一例では、正常部の高さが60nmであるときに、盛り上がり部7の高さは、90nmになる。
盛り上がり部7の高さを減少させる他の方法としては、ウエハ1上に有機反射防止膜5を形成し、エッジリンスを行った後、ホットプレートにて120℃で60秒間ベークして軽く硬化させた後、盛り上がり部7に対して再度リンス液を滴下して、有機反射防止膜5のエッジ部での膜厚を減少させる方法がある。
本実施例および従来の塗布膜形成方法での膜厚測定結果を表1に示すが、有機反射防止膜5の盛り上がり部7の高さが正常部の約2倍以下に抑えられて良好な結果を得ている。
Figure 2006253207
次に、有機反射防止膜5上にフォトレジスト膜9を回転塗布によって形成する。尚、塗布装置および塗布方法は、前述した有機反射防止膜5を形成したものと同じにすることができる。具体的には、例えば住友化学製のPEK106A6を用いて、700nmの厚みで塗布する。続いて、ウエハエッジから2mm幅で、フォトレジスト膜9をリンス液により除去し、図4(a),(b)に示す構造を得る。本実施例では、フォトレジスト膜9の除去幅(2mm)は、有機反射防止膜5の除去幅(1.5mm)よりも大きい。従って、図4(a)(b)に示すように、フォトレジスト膜9の下層には常に有機反射防止膜5が存在していることになり、現像時や後工程でのパターン形成不良を防止することができる。
この時、上述した有機反射防止膜5と同様にフォトレジスト膜9のエッジ部に盛り上がり部が生じる(図示せず)が、このフォトレジスト膜9の盛り上がり部は、後述するエッジ露光及び現像によって除去されるため、問題になることはない。次に、ホットプレートで100℃の温度下、60秒間プリベークを行う。
次に、110℃で60秒程度、回路パターンの露光とエッジ露光を行い、ベーク、現像処理を行うことによって、フォトレジスト膜9を所望のパターンにパターニングし、図5(a),(b)に示す構造を得る。なお、上述の通り、図5(a)は、現像後にレジスト膜が残る領域の断面図であり、図5(b)は、現像後にレジスト膜が残らない領域の断面図であるので、図5(b)においてのみフォトレジスト膜9が除去される。
ここで、露光時に、ウエハエッジに掛かる部分にショット領域が存在していてもフォトレジスト膜9の下層に必ず有機反射防止膜5が存在しているので、現像時や後工程でのパターン形成不良を防止することができる。そのため、ウエハエッジに掛かる部分のショットを削減する必要がないので、ウエハ1上に形成できるチップ乗り数を最大限確保することができる。
尚、フォトレジスト膜9のエッジ除去幅の調整は、本実施例ではエッジリンスで行ったが、これに限定されず、現像を行う前に調整すればよい。例えば、エッジリンス幅を小さく(例えば1mm)設定しておき、エッジ露光の際に、有機反射防止膜5のエッジ位置に対してフォトレジスト膜9のエッジ位置がウエハ中心方向に位置するように調整してもよい。
次に、フォトレジスト膜9をマスクとして用いて、ドライエッチングにより有機反射防止膜5をエッチング除去する。具体的には例えばCl2とO2の混合ガスを用いて、有機反射防止膜5のドライエッチングを塗布膜厚の2倍程度のエッチング量で行う。この条件で行うことにより、有機反射防止膜5の盛り上がり部7においても、除去されるべき有機反射防止膜5を確実に除去することができる。その後は、例えばCl2とHBrとO2の混合ガスを用いて、被加工膜3をエッチングし、図6(a),(b)に示すようにゲート電極を形成する。
本発明の実施例のゲート電極形成工程を示す断面図である。 本発明の実施例のゲート電極形成工程を示す断面図である。 本発明の実施例のゲート電極形成工程を示す断面図である。 本発明の実施例のゲート電極形成工程を示す断面図である。 本発明の実施例のゲート電極形成工程を示す断面図である。 本発明の実施例のゲート電極形成工程を示す断面図である。 従来例の被加工膜の加工工程を示す断面図である。 従来例の被加工膜の加工工程を示す断面図である。 従来例の被加工膜の加工工程を示す断面図である。 従来例の被加工膜の加工工程を示す断面図である。 従来例の被加工膜の加工工程を示す断面図である。
符号の説明
1…半導体ウエハ
3…被加工膜
5…有機反射防止膜
7…有機反射防止膜の盛り上がり部
9…フォトレジスト膜

Claims (13)

  1. 半導体ウエハ上に第一塗布膜を形成し、第一塗布膜のエッジリンスを行い、エッジリンスの際に形成される第一塗布膜の盛り上がり部の高さを減少させる処理を行い、第一塗布膜上に第二塗布膜の形成を行う工程を備える塗布膜形成方法。
  2. 第一塗布膜のエッジリンスは、ウエハを回転させながら行い、
    前記盛り上がり部の高さを減少させる処理は、エッジリンスの際の回転数よりも、高い回転数でウエハを回転させることからなる請求項1に記載の方法。
  3. 前記盛り上がり部の高さを減少させる処理の際の回転数は、エッジリンスの際の回転数よりも、2〜3倍高い請求項2に記載の方法。
  4. 前記盛り上がり部の高さを減少させる処理は、第一塗布膜をプリベークし、その後、第一塗布膜の盛り上がり部に対して選択的にリンス液を滴下することからなる請求項1に記載の方法。
  5. 第二塗布膜は、そのエッジが、第一塗布膜のエッジよりも内側に位置するように形成される請求項1に記載の方法。
  6. 第一塗布膜は、有機反射防止膜からなり、第二塗布膜は、フォトレジスト膜からなる請求項1に記載の方法。
  7. 第一及び第二塗布膜は、スピンコート法により形成される請求項1に記載の方法。
  8. 半導体ウエハ上に被加工膜、有機反射防止膜を順次形成し、有機反射防止膜のエッジリンスを行い、エッジリンスの際に形成される有機反射防止膜の盛り上がり部の高さを減少させる処理を行い、有機反射防止膜上にフォトレジスト膜を形成し、フォトレジスト膜のパターニングを行い、パターニングされたフォトレジスト膜をマスクとして被加工膜をエッチングする工程を備える半導体装置の製造方法。
  9. 有機反射防止膜のエッジリンスは、ウエハを回転させながら行い、
    前記盛り上がり部の高さを減少させる処理は、エッジリンスの際の回転数よりも、高い回転数でウエハを回転させることからなる請求項8に記載の方法。
  10. 前記盛り上がり部の高さを減少させる処理の際の回転数は、エッジリンスの際の回転数よりも、2〜3倍高い請求項9に記載の方法。
  11. 前記盛り上がり部の高さを減少させる処理は、有機反射防止膜をプリベークし、その後、有機反射防止膜の盛り上がり部に対して選択的にリンス液を滴下することからなる請求項8に記載の方法。
  12. フォトレジスト膜は、そのエッジが、有機反射防止膜のエッジよりも内側に位置するように形成される請求項8に記載の方法。
  13. 有機反射防止膜及び有機反射防止膜は、スピンコート法により形成される請求項8に記載の方法。
JP2005064119A 2005-03-08 2005-03-08 塗布膜形成方法,半導体装置の製造方法 Pending JP2006253207A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005064119A JP2006253207A (ja) 2005-03-08 2005-03-08 塗布膜形成方法,半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005064119A JP2006253207A (ja) 2005-03-08 2005-03-08 塗布膜形成方法,半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006253207A true JP2006253207A (ja) 2006-09-21

Family

ID=37093399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005064119A Pending JP2006253207A (ja) 2005-03-08 2005-03-08 塗布膜形成方法,半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006253207A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011029562A (ja) * 2009-07-29 2011-02-10 Fujitsu Semiconductor Ltd 半導体ウェハ端面の処理方法および半導体装置の製造方法
JP2014011420A (ja) * 2012-07-03 2014-01-20 Tokyo Electron Ltd 塗布膜形成方法、塗布膜形成装置、基板処理装置及び記憶媒体
JP2015173272A (ja) * 2015-04-15 2015-10-01 株式会社Screenセミコンダクターソリューションズ 基板処理方法
JP2016106432A (ja) * 2016-03-11 2016-06-16 株式会社Screenセミコンダクターソリューションズ 基板処理方法
US9687874B2 (en) 2007-11-30 2017-06-27 Screen Semiconductor Solutions Co., Ltd. Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units
JP2017139320A (ja) * 2016-02-03 2017-08-10 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記録媒体
US10290521B2 (en) 2007-06-29 2019-05-14 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10290521B2 (en) 2007-06-29 2019-05-14 Screen Semiconductor Solutions Co., Ltd. Substrate treating apparatus with parallel gas supply pipes and a gas exhaust pipe
US9687874B2 (en) 2007-11-30 2017-06-27 Screen Semiconductor Solutions Co., Ltd. Multi-story substrate treating apparatus with flexible transport mechanisms and vertically divided treating units
JP2011029562A (ja) * 2009-07-29 2011-02-10 Fujitsu Semiconductor Ltd 半導体ウェハ端面の処理方法および半導体装置の製造方法
JP2014011420A (ja) * 2012-07-03 2014-01-20 Tokyo Electron Ltd 塗布膜形成方法、塗布膜形成装置、基板処理装置及び記憶媒体
JP2015173272A (ja) * 2015-04-15 2015-10-01 株式会社Screenセミコンダクターソリューションズ 基板処理方法
JP2017139320A (ja) * 2016-02-03 2017-08-10 東京エレクトロン株式会社 基板処理方法、基板処理装置及びコンピュータ読み取り可能な記録媒体
JP2016106432A (ja) * 2016-03-11 2016-06-16 株式会社Screenセミコンダクターソリューションズ 基板処理方法

Similar Documents

Publication Publication Date Title
US7691559B2 (en) Immersion lithography edge bead removal
US8288271B2 (en) Method for reworking antireflective coating over semiconductor substrate
TWI260044B (en) Multi-step EBR process for liquid photosensitive material removal
JP2006253207A (ja) 塗布膜形成方法,半導体装置の製造方法
US7943521B2 (en) Method for patterning a semiconductor device
JP2012156454A (ja) 半導体装置の製造方法および半導体装置ならびにレジスト塗布装置
CN111584348A (zh) 三层光刻材料的返工方法
JP2005328065A (ja) デュアルダマシン配線の形成方法
US20080102643A1 (en) Patterning method
WO2019041858A1 (zh) 刻蚀方法、薄膜晶体管的制造方法、工艺设备、显示装置
KR20060134598A (ko) 반도체 소자의 미세 패턴 형성방법
US20090298291A1 (en) Method for forming a pattern of a semiconductor device
TW201137968A (en) Method of manufacturing semiconductor device
US10386723B2 (en) Lithography patterning with flexible solution adjustment
US5922516A (en) Bi-layer silylation process
US20100247770A1 (en) Method for applying coating liquid, method for forming coated film, method for forming a pattern by using the same, and method for manufacturing semiconductor device
JP2005286314A (ja) レジスト膜の剥離方法およびリワーク方法、ならびにレジスト膜の剥離装置およびリワーク装置
JP2007095837A (ja) 半導体装置の製造方法
JP3348842B2 (ja) 回転塗布膜の形成方法
TWI467647B (zh) 在旋轉塗佈層中之高深寬比圖案化之方法
JP5664698B2 (ja) レジストパターン形成方法および半導体装置の製造方法
JP2009032872A (ja) 半導体装置の製造方法
JP5332107B2 (ja) レジストパターン形成方法および半導体装置の製造方法
CN110571166B (zh) 晶边刻蚀方法和半导体器件制造方法
KR101002456B1 (ko) 반도체 소자의 패턴 형성방법