KR20060134598A - 반도체 소자의 미세 패턴 형성방법 - Google Patents

반도체 소자의 미세 패턴 형성방법 Download PDF

Info

Publication number
KR20060134598A
KR20060134598A KR1020050054402A KR20050054402A KR20060134598A KR 20060134598 A KR20060134598 A KR 20060134598A KR 1020050054402 A KR1020050054402 A KR 1020050054402A KR 20050054402 A KR20050054402 A KR 20050054402A KR 20060134598 A KR20060134598 A KR 20060134598A
Authority
KR
South Korea
Prior art keywords
pattern
organic antireflection
antireflection film
film
hard mask
Prior art date
Application number
KR1020050054402A
Other languages
English (en)
Inventor
반근도
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050054402A priority Critical patent/KR20060134598A/ko
Publication of KR20060134598A publication Critical patent/KR20060134598A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask

Abstract

본 발명은 이중 노광 기술 (Double Exposure Technology)을 이용하여 미세 패턴을 형성함에 있어 제2 노광 공정시 하부층에 의한 반사를 방지하기 위하여 플래너 (planar) 타입의 유기 반사방지막을 사용함으로써, 단차에 의한 코팅 페일 및 유기 반사방지막의 두께 변화에 따른 CD 균일도 (uniformity)의 저하를 방지할 수 있는 반도체 소자의 미세 패턴 형성방법에 관한 것이다.

Description

반도체 소자의 미세 패턴 형성방법{Method for Forming Fine Pattern of Semiconductor Device}
도 1은 1장의 마스크를 이용하여 반도체 소자의 패턴을 형성하는 과정을 도시하는 단면도.
도 2는 2장의 마스크를 이용하는 이중 노광 기술로 반도체 소자의 미세 패턴을 형성하는 과정을 도시하는 단면도.
도 3은 유기 반사방지막의 두께에 따른 하부층의 반사율 변화를 도시하는 그래프.
도 4a는 콘포멀 (conformal) 타입의 유기 반사방지막을 형성한 경우를 도시하는 SEM 사진.
도 4b는 플래너 (planar) 타입의 유기 반사방지막을 형성한 경우를 도시하는 SEM 사진.
도 5는 셀 영역과 주변회로 영역을 구비하는 반도체 기판 상에 플래너 타입의 유기 반사방지막을 적용한 경우를 도시하는 단면도.
도 6a 내지 도 6f는 본 발명에 따른 이중 노광 기술로 반도체 소자의 미세 패턴을 형성하는 과정을 도시하는 단면도.
<도면의 주요부분에 대한 부호의 설명>
10, 110 : 반도체 기판 12, 112 : 피식각층
14, 114 : 하드 마스크막 14m,14n,114m,114n : 하드 마스크막 패턴
116m : 제1 유기 반사방지막 116n : 제2 유기 반사방지막
18m,18n,118,118m,118n : 포토레지스트 패턴
본 발명은 반도체 소자의 미세 패턴 형성방법에 관한 것으로, 더욱 상세하게는 이중 노광 기술 (Double Exposure Technology)을 이용하여 미세 패턴을 형성함에 있어 제2 노광 공정시 하부층에 의한 반사를 방지하기 위하여 플래너 타입의 유기 반사방지막을 사용함으로써, 보다 균일한 CD 균일도 (uniformity)를 확보할 수 있는 반도체 소자의 미세 패턴 형성방법에 관한 것이다.
현재, 노광 장비의 해상력 (resolution) 한계로 인해 50㎚ 이하의 소자에 대한 패터닝을 위하여 이중 노광 기술(Double Exposure Technology; 이하 "DET"라 약칭함)이 요구되고 있다.
DET란 노광 장비의 해상력 한계를 극복하여 50㎚ 이하의 패턴을 구현하기 위해 도 1에서와 같이 기존 1장의 마스크로 셀 레이아웃을 그리던 것을, 도 2에서와 같이 2장의 마스크를 이용하여 셀 피치 (cell pitch)를 2배로 확장하여 그린 후, 이를 이용한 2번의 노광 공정으로 하드 마스크막을 2번 패터닝함으로써 얻어지는 미세 크기의 하드 마스크막 패턴을 이용하여 하부의 피식각층을 패터닝하는 기술이 다.
구체적으로, 도 1은 1장의 마스크를 이용하여 반도체 소자의 패턴을 형성하는 과정을 도시하는 단면도로서, 반도체 기판(10) 상의 피식각층(12) 상부에 질화막 하드 마스크막(14) 및 포토레지스트막(미도시)을 순차적으로 형성한 후, 상기 포토레지스트막에 제1 노광 마스크를 이용한 제1 노광 및 현상 공정을 수행하여 포토레지스트막 패턴(18m)을 얻는다 ((a) 참조).
다음, 포토레지스트막 패턴(18m)을 식각 마스크로 이용하여 하부의 하드 마스크막(14)을 식각하여 하드 마스크막 패턴(14m)을 얻는다 ((b) 참조).
다음, 상기 식각 마스크로 사용된 포토레지스트 패턴(18m)을 제거한 다음, 하드 마스크막 패턴(14m)을 식각 마스크로 이용하여 하부의 피식각층(12)을 식각함으로써 원하는 피식각층(12)의 패턴을 얻을 수 있다 ((c) 참조).
한편, 도 2는 2장의 마스크를 이용하는 DET로 반도체 소자의 미세 패턴을 형성하는 과정을 도시하는 단면도로서, 상기 도 1의 과정에서와 같이 1장의 마스크를 이용한 1번의 노광 및 현상 공정에 의해 얻어지는 하드 마스크막 패턴(14m) ((a) 참조)에 대하여, 별도의 다른 마스크를 이용하여 다시 한번 노광 및 현상 공정을 수행하는 과정을 나타낸다.
즉, 반도체 기판(10) 상의 피식각층(12) 상부에 1차로 형성된 하드 마스크막 패턴(14m) 상부에 포토레지스트막(미도시)을 형성한 후, 상기 포토레지스트막에 제2 노광 마스크를 이용한 제2 노광 및 현상 공정을 수행하여 포토레지스트 패턴(18n)을 얻는다 ((b) 참조).
다음, 포토레지스트 패턴(18n)을 식각 마스크로 이용하여 하부의 하드 마스크막 패턴(14m)을 식각하여 하드 마스크막 패턴(14m) 보다 미세한 크기를 갖는 하드 마스크막 패턴(14n)을 얻는다 ((c) 참조).
다음, 상기 식각 마스크로 사용된 포토레지스트 패턴(18n)을 제거한 다음, 하드 마스크막 패턴(14n)을 식각 마스크로 이용하여 하부의 피식각층(12)을 식각함으로써, 원하는 피식각층(12)의 패턴을 얻을 수 있다 ((d) 참조).
즉, DET에서는 보다 미세한 크기를 갖는 하드 마스크막 패턴(14n)을 식각 마스크로 이용함으로써, 하드 마스크막 패턴(14n)의 크기와 동일한 피식각층(12)의 패턴이 얻어진다.
한편, 상기 DET에서의 제1 노광 및 제2 노광 공정시, 하부층의 물질에 의한 반사를 방지하여 CD 균일도를 향상시키기 위하여, 포토레지스트막을 형성하기에 앞서 유기 반사방지막을 200∼600Å의 두께로 도포한다.
도 3은 유기 반사방지막의 두께에 따른 하부층의 반사율 변화를 도시하는 그래프로서, 하부층이 실리콘 웨이퍼인 경우 2 종류 (A BARC 및 B BARC)의 유기 반사방지막을 사용하였을 때에 유기 반사방지막의 두께에 따라 변화하는 반사율을 나타낸다.
그런데, 상기 유기 반사방지막을 사용하는 DET에서는 제2 노광 공정시에 다음과 같은 문제가 발생한다.
즉, 제1 노광 공정에서는 CMP 등의 평탄화 공정에 의해 하부층이 평탄화된 상태에서 유기 반사방지막 코팅이 이루어지기 때문에 타겟대로 일정하게 코팅이 되 는 반면, 제2 노광 공정에서는 제1 노광 공정으로 이미 형성된 하부층의 패턴에 의한 단차가 형성되기 때문에 이 단차에 의해 유기 반사방지막 두께가 타겟대로 일정하게 코팅되지 않을 수 있다. 특히, 유기 반사방지막의 두께가 두꺼운 경우 유기 반사방지막 코팅시의 페일 (fail) 정도는 더욱 심화된다. 그 결과, 하부층에 의한 반사율의 변화를 초래하여 CD 균일도의 저하를 유발하는 문제가 발생한다.
본 발명은 상기 종래기술의 문제점을 해결하기 위한 것으로, 상기 DET를 이용하는 제2 노광 공정시에 단차 형성으로 인해 유기 반사방지막 적용시 발생하는 CD 균일도의 저하를 방지하기 위하여 제2 노광 공정시 플래너 타입의 유기 반사방지막을 사용함으로써, 보다 균일한 CD 균일도를 확보할 수 있는 반도체 소자의 미세 패턴 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명에서는 하기의 단계를 포함하는 반도체 소자의 미세 패턴 형성방법을 제공한다:
(a) 셀 영역 및 주변회로 영역을 구비하는 반도체 기판 상부에 피식각층, 제1 하드 마스크막, 제1 유기 반사방지막 및 제1 포토레지스트 패턴을 순차적으로 형성하는 단계;
(b) 상기 제1 포토레지스트 패턴을 식각 마스크로 하부의 제1 유기 반사방지막 및 제1 하드 마스크막을 순차적으로 식각하여 제1 유기 반사방지막 패턴 및 제1 하드 마스크막 패턴을 형성하는 단계;
(c) 상기 제1 포토레지스트 패턴 및 제1 유기 반사방지막 패턴을 제거한 후 제1 하드 마스크막 패턴 상부에 제2 유기 반사방지막을 형성하는 단계;
(d) 제2 유기 반사방지막 상부에 제2 포토레지스트 패턴을 형성하는 단계; 및
(e) 상기 제2 포토레지스트 패턴을 식각 마스크로 하부의 제2 유기 반사방지막 및 제1 하드 마스크막 패턴을 순차적으로 식각하여 제2 유기 반사방지막 패턴 및 제2 하드 마스크막 패턴을 형성하는 단계.
또한, 상기 단계를 포함하는 반도체 소자의 미세 패턴 형성방법에 있어서, 상기 제1 유기 반사방지막은 콘포멀 타입의 유기 반사방지막 조성물로 형성되고, 상기 제2 유기 반사방지막은 플래너 타입의 유기 반사방지막 조성물로 형성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
먼저, 본 발명에 따라 반도체 소자의 미세 패턴을 형성하는데 사용되는 두 종류 유기 반사방지막, 즉 콘포멀 타입의 유기 반사방지막과 플래너 타입의 유기 반사방지막에 대하여 설명하면 다음과 같다.
도 4a는 콘포멀 타입의 유기 반사방지막을 형성한 경우를 도시하는 것으로, 코팅시 단차에 의해 마루 부분에 형성되는 유기 반사방지막의 두께가 균일하지 않음을 나타낸다. 한편, 도 4b는 플래너 타입의 유기 반사방지막을 형성한 경우를 도시하는 것으로, 코팅시 골 부분이 유기 반사방지막으로 채워지면서 마루 부분에는 유기 반사방지막이 균일하게 형성된 것을 나타낸다.
또한, 도 5는 셀 영역과 주변회로 영역을 구비하는 반도체 기판 상에 플래너 타입의 유기 반사방지막을 적용한 경우를 도시하는 단면도로서, 셀 영역(C)과 주변회로 영역(P)을 구비하는 반도체 기판(110) 상에 피식각층(112), 하드 마스크막(114), 플래너 타입의 유기 반사방지막(116n)을 순차적으로 형성하고, 그 상부에 포토레지스트 패턴(118)을 형성한 것을 나타낸다. 이때, 높은 패턴 밀도를 갖는 셀 영역(C)은 낮은 단차를 형성하는 반면, 낮은 패턴 밀도를 갖는 주변회로 영역(P)은 높은 단차를 형성한다.
그에 따라, 플래너 타입의 유기 반사방지막(116n)을 적용한 결과 단차가 높은 셀 영역(C)에 대하여는 비교적 낮은 두께로 코팅되고, 단차가 낮은 주변회로 영역(P)에 대하여는 비교적 높은 두께로 코팅된다.
즉, 콘포멀 타입의 유기 반사방지막은 단차에 관계없이 비교적 일정한 두께로 코팅이 되는 반면, 플래너 타입의 유기 반사방지막은 단차가 높은 부분에 대하여는 비교적 낮은 두께로 코팅되고 단차가 낮은 부분에 대하여는 비교적 높은 두께로 코팅됨을 알 수 있다.
본 발명에서는 상기 콘포멀 타입의 유기 반사방지막과 플래너 타입의 유기 반사방지막의 서로 다른 특성을 이용하여, DET에서의 제1 및 제2 노광 공정시에 각각 적용함으로써 CD 균일도를 확보할 수 있다.
이를 상세히 살펴보면, 도 6a 내지 도 6f는 본 발명에 따른 DET로 반도체 소자의 미세 패턴을 형성하는 과정을 도시하는 단면도이다.
도 6a를 참조하면, 셀 영역(미도시) 및 주변회로 영역(미도시)을 구비하는 반도체 기판(110) 상부에 피식각층(112), 하드 마스크막(114), 콘포멀 타입의 유기 반사방지막(116m) 및 포토레지스트막(미도시)을 순차적으로 형성한다.
다음, 셀 영역 패터닝을 위한 레이아웃과 주변회로 영역 패터닝을 위한 레이아웃을 모두 갖는 제1 노광 마스크를 이용하여 상기 포토레지스트막에 제1 노광 및 현상 공정을 수행하여 포토레지스트 패턴(118m)을 형성한다.
이때, 소자 인티그레이션 (device integration)시 CMP 등의 평탄화 공정이 적용되는데도 불구하고 셀 영역과 주변회로 영역 사이에 단차가 형성되기 때문에, 콘포멀 타입의 유기 반사방지막(116m)을 형성함으로써 단차에 관계없이 비교적 일정한 두께로 코팅할 수 있고, 그 결과 셀 영역과 주변회로 영역간의 바이어스 (bias)를 줄일 수 있다.
도 6b를 참조하면, 포토레지스트 패턴(118m)을 식각 마스크로 하부의 유기 반사방지막(116m) 및 하드 마스크막(114)을 순차적으로 식각하여 유기 반사방지막(116m) 패턴 및 하드 마스크막 패턴(114m)을 형성한다.
도 6c를 참조하면, 포토레지스트 패턴(118m) 및 유기 반사방지막(116m) 패턴을 제거한 후, 하드 마스크막 패턴(114m) 상부에 플래너 타입의 유기 반사방지막(116n)을 형성한다.
이때, 상기 제1 노광 공정으로 이미 형성된 하드 마스크막 패턴(114m)에 의한 단차가 형성되기 때문에, 플래너 타입의 유기 반사방지막(116n)을 형성함으로써, 단차가 높은 셀 영역에 대하여는 비교적 낮은 두께로 코팅할 수 있고 단차가 낮은 주변회로 영역에 대하여는 비교적 높은 두께로 코팅할 수 있다.
도 6d를 참조하면, 유기 반사방지막(116n) 상부에 포토레지스트막(미도시)을 형성하고, 셀 영역 패터닝을 위한 레이아웃만을 갖는 제2 노광 마스크를 이용하여 상기 포토레지스트막에 제2 노광 및 현상 공정을 수행하여 포토레지스트 패턴(118n)을 형성한다.
도 6e를 참조하면, 포토레지스트 패턴(118n)을 식각 마스크로 하부의 유기 반사방지막(116n) 및 하드 마스크막 패턴(114m)을 순차적으로 식각하여 유기 반사방지막(116n) 패턴 및 하드 마스크막 패턴(114n)을 형성한다. 이때, 유기 반사방지막(116n) 식각시 포토레지스트 패턴(118n)의 손실을 최소화하기 위하여 단차가 높은 셀 영역에 형성되는 낮은 두께의 유기 반사방지막(116n)을 타겟으로 한다.
상기 하드 마스크막 패턴(114n)은 제1 노광 및 현상 공정에 의해 형성된 하드 마스크막 패턴(114m) 보다 미세한 크기를 갖는 것이다.
도 6f를 참조하면, 상기 식각 마스크로 사용된 포토레지스트 패턴(118n) 및 유기 반사방지막(116n) 패턴을 제거한다. 이때, 단차가 낮은 주변회로 영역에 높은 두께로 형성되는 유기 반사방지막(116n)까지 충분히 제거될 수 있도록 오버 타겟팅하는 것이 바람직하다.
다음, 하드 마스크막 패턴(114m)을 식각 마스크로 하부의 피식각층(112)을 식각하여 원하는 피식각층(112)의 패턴을 얻을 수 있다.
즉, 본 발명에서는 보다 미세한 크기를 갖는 하드 마스크막 패턴(114n)을 식각 마스크로 이용함으로써, 하드 마스크막 패턴(114n)의 크기와 동일한 피식각층 (112)의 패턴이 얻어진다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이상에서 설명한 바와 같이, 본 발명에서는 DET를 이용하는 제2 노광 공정시에 단차 형성으로 인해 유기 반사방지막 적용시 발생하는 CD 균일도의 저하를 방지하기 위하여 제2 노광 공정시에 플래너 타입의 유기 반사방지막을 사용함으로써, 단차에 의한 코팅 페일 및 유기 반사방지막의 두께 변화에 따른 CD 균일도의 저하를 방지할 수 있다.

Claims (3)

  1. (a) 셀 영역 및 주변회로 영역을 구비하는 반도체 기판 상부에 피식각층, 제1 하드 마스크막, 제1 유기 반사방지막 및 제1 포토레지스트 패턴을 순차적으로 형성하는 단계;
    (b) 상기 제1 포토레지스트 패턴을 식각 마스크로 하부의 제1 유기 반사방지막 및 제1 하드 마스크막을 순차적으로 식각하여 제1 유기 반사방지막 패턴 및 제1 하드 마스크막 패턴을 형성하는 단계;
    (c) 상기 제1 포토레지스트 패턴 및 제1 유기 반사방지막 패턴을 제거한 후 제1 하드 마스크막 패턴 상부에 제2 유기 반사방지막을 형성하는 단계;
    (d) 제2 유기 반사방지막 상부에 제2 포토레지스트 패턴을 형성하는 단계; 및
    (e) 상기 제2 포토레지스트 패턴을 식각 마스크로 하부의 제2 유기 반사방지막 및 제1 하드 마스크막 패턴을 순차적으로 식각하여 제2 유기 반사방지막 패턴 및 제2 하드 마스크막 패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  2. 제 1 항에 있어서,
    제1 유기 반사방지막은 콘포멀 (conformal) 타입의 유기 반사방지막 조성물로 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  3. 제 1 항에 있어서,
    제2 유기 반사방지막은 플래너 (planar) 타입의 유기 반사방지막 조성물로 형성되는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
KR1020050054402A 2005-06-23 2005-06-23 반도체 소자의 미세 패턴 형성방법 KR20060134598A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050054402A KR20060134598A (ko) 2005-06-23 2005-06-23 반도체 소자의 미세 패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050054402A KR20060134598A (ko) 2005-06-23 2005-06-23 반도체 소자의 미세 패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20060134598A true KR20060134598A (ko) 2006-12-28

Family

ID=37812951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050054402A KR20060134598A (ko) 2005-06-23 2005-06-23 반도체 소자의 미세 패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20060134598A (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703985B1 (ko) * 2006-02-17 2007-04-09 삼성전자주식회사 반도체 소자의 제조 방법
KR100825801B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
KR100870264B1 (ko) * 2007-06-29 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
KR100942074B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8173549B2 (en) 2008-06-03 2012-05-08 Samsung Electronics Co., Ltd. Methods of forming semiconductor device patterns
CN103928292A (zh) * 2013-01-11 2014-07-16 中芯国际集成电路制造(上海)有限公司 条形结构的形成方法
CN106252229A (zh) * 2015-06-12 2016-12-21 中国科学院微电子研究所 一种半导体器件的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703985B1 (ko) * 2006-02-17 2007-04-09 삼성전자주식회사 반도체 소자의 제조 방법
KR100825801B1 (ko) * 2007-02-13 2008-04-29 삼성전자주식회사 반도체 소자의 제조방법
KR100870264B1 (ko) * 2007-06-29 2008-11-25 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
US7955985B2 (en) 2007-06-29 2011-06-07 Hynix Semiconductor Inc. Method of forming micro pattern of semiconductor device
KR100942074B1 (ko) * 2007-12-27 2010-02-12 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8173549B2 (en) 2008-06-03 2012-05-08 Samsung Electronics Co., Ltd. Methods of forming semiconductor device patterns
CN103928292A (zh) * 2013-01-11 2014-07-16 中芯国际集成电路制造(上海)有限公司 条形结构的形成方法
CN106252229A (zh) * 2015-06-12 2016-12-21 中国科学院微电子研究所 一种半导体器件的制造方法
CN106252229B (zh) * 2015-06-12 2019-04-23 中国科学院微电子研究所 一种半导体器件的制造方法

Similar Documents

Publication Publication Date Title
KR20060134598A (ko) 반도체 소자의 미세 패턴 형성방법
US9069249B2 (en) Self aligned patterning with multiple resist layers
JP2007514291A (ja) ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法
TW201923834A (zh) 半導體結構的形成方法
US20080102643A1 (en) Patterning method
US20090170310A1 (en) Method of forming a metal line of a semiconductor device
JP2006253207A (ja) 塗布膜形成方法，半導体装置の製造方法
KR100727439B1 (ko) 금속 배선 형성 방법
KR20070003336A (ko) 반도체 소자의 미세 패턴 형성 방법
KR100875653B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100847369B1 (ko) 전자빔 방사를 이용한 개선된 트랜지스터 게이트 및 이 트랜지스터 게이트를 포함하는 집적회로를 형성하는 방법
KR20010005154A (ko) 레지스트 플로우 공정을 이용한 미세패턴 형성방법
JPH11194499A (ja) 半導体装置の製造方法
US20080220609A1 (en) Methods of Forming Mask Patterns on Semiconductor Wafers that Compensate for Nonuniform Center-to-Edge Etch Rates During Photolithographic Processing
US20090162794A1 (en) Method for fabricating semiconductor device
CN117096102B (zh) 一种干法刻蚀通孔的方法
KR100800165B1 (ko) 반도체 소자의 제조방법
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
KR100711924B1 (ko) 반도체소자의 컨택홀 형성방법
KR20060131131A (ko) 반도체 소자의 미세패턴 형성방법
KR100895826B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20080061946A (ko) 패턴의 임계 선폭 균일도를 개선하는 반도체 소자 제조방법
KR20100011488A (ko) 반도체 소자의 패턴 형성방법
US20040029394A1 (en) Method and structure for preventing wafer edge defocus
KR100905181B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination