KR100617044B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100617044B1
KR100617044B1 KR1020040109568A KR20040109568A KR100617044B1 KR 100617044 B1 KR100617044 B1 KR 100617044B1 KR 1020040109568 A KR1020040109568 A KR 1020040109568A KR 20040109568 A KR20040109568 A KR 20040109568A KR 100617044 B1 KR100617044 B1 KR 100617044B1
Authority
KR
South Korea
Prior art keywords
film
metal
forming
photoresist
silicon substrate
Prior art date
Application number
KR1020040109568A
Other languages
English (en)
Other versions
KR20060071199A (ko
Inventor
김백원
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040109568A priority Critical patent/KR100617044B1/ko
Publication of KR20060071199A publication Critical patent/KR20060071199A/ko
Application granted granted Critical
Publication of KR100617044B1 publication Critical patent/KR100617044B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 제조 공정 중 전기적 배선 역할을 하는 금속배선을 형성하는 금속막의 식각 진행시 식각하는 물질에 따라 웨이퍼 영역별로 식각 비가 다른 점을 고려하여 균일한 CD 및 절연막 손실 등의 공정 특성을 얻도록 한 반도체 소자의 금속배선 형성방법에 관한 것으로서, 실리콘 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 금속막을 형성하는 단계와, 상기 금속막상에 반사 방지막을 형성하는 단계와, 상기 반사 방지막상에 포토레지스트를 도포하고 노광 및 현상 공정으로 상기 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 반사 방지막, 금속막, 절연막을 선택적으로 제거하여 금속배선을 형성할 때 듀얼 존 헬륨 쿨링 시스템을 사용하여 상기 반사 방지막, 금속막, 절연막별로 서로 다른 헬륨 압력을 인가하여 선택적으로 식각하는 단계를 포함하여 형성함을 특징으로 한다.
금속배선, 헬륨 압력, 포토레지스트, 반사 방지막

Description

반도체 소자의 금속배선 형성방법{method for forming metal line of semiconductor device}
도 1 및 도 2는 물질별 웨이퍼내 식각 비 분포 및 식각 후 웨이퍼 영역 별 프로파일을 나타낸 도면
도 3a 내지 도 3b는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
100 : 절연막 110 : 금속막
120 : 반사 방지막 130 : 포토레지스트
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 균일한 CD(Critical Dimension) 및 절연막 손실을 얻도록 한 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로 반도체 제조 공정 중 전기적 배선 역할을 하는 금속 배선(Metal Line)을 형성하기 위하여 포토레지스트(Photo resist)(PR)를 이용하여 소자별로 패 턴(Pattern)을 형성한 후 플라즈마(Plasma)를 이용하여 선택적으로 금속막을 식각하여 진행한다.
하지만 반도체 소자가 고집적화 되고 웨이퍼(Wafer)의 사이즈(Size)가 기존의 200mm에서 300mm이상으로 대형화됨에 따라 웨이퍼 영역(Wafer Area)별 식각 비 및 CD(Critical Dimension) 그리고 절연막 손실(oxide Loss) 등의 프로세스 파라메터(Process Parameter)의 균일성(Uniformity)이 중요한 포인트(Point)가 되었다.
이에 따라 최근 대부분의 장비들이 웨이퍼내의 균일한 온도 제어(Control)를 위해 듀얼 존(Dual Zone) ESC 방식을 사용하고 있다.
이는 식각 중 발생하는 고온을 식혀주고 웨이퍼 전면의 균일한 온도 제어를 위해 웨이퍼가 놓여 있는 아래 부분에 전기 전도도가 좋은 헬륨 가스(He Gas)를 공급하는데 웨이퍼내 균일성(Uniformity)을 향상시키기 위해 영역 별로(대개는 웨이퍼 이너(Wafer Inner)와 아웃터(Outer)로 구분) 헬륨 압력(He Pressure)을 다르게 제어(Control)하게 되어 있다.
하지만 모든 칩(Chip)내에서의 균일한 전기적 특성을 위해서 영역 별 헬륨 압력 제어도 중요한 부분이지만, 듀얼 존(Dual Zone)을 사용함에도 불구하고 식각하는 물질(Material)별로 식각 비(Etch rate) 경향성이 다르게 나타나는데 이는 웨이퍼 내의 균일성을 저해하는 요소가 된다.
기존에는 식각을 진행하는 물질에 상관 모든 스텝에 헬륨 압력(He Pressure)을 동일하게 중앙(Center)이 높거나 에지(Edge)가 높은 상태로(보통은 에지 압력이 더 높음) 프로세스를 진행하였다.
이하, 첨부된 도면을 참고하여 종래 기술에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 1 및 도 2는 물질별 웨이퍼내 식각 비 분포 및 식각 후 웨이퍼 영역 별 프로파일을 나타낸 도면이다.
도 1에서와 같이, 금속 식각의 경우 알루미늄(Al)의 식각 비는 중앙(center)이 에지(edge)보다 빠르고 절연막(oxide)의 경우 웨이퍼 내 에지가 중앙보다 빠르다.
즉, 도 2의 (a) 및 (b)는 절연막(10)상에 금속막(20)을 증착하고, 상기 금속막(20)상에 포토레지스트(도면에 도시되지 않음)를 도포한 후, 노광 및 현상 공정으로 포토레지스트를 패터닝하고, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 금속막(20)을 선택적으로 식각한 상태를 나타낸 도면이다.
이때 상기 금속막(20)을 식각할 때 상기 금속막(20)의 하부에 형성된 절연막(10)도 표면으로부터 소정깊이만큼 식각이 되어진다.
즉, 종래 기술에서는 웨이퍼의 영역별 헬륨의 압력을 이너 영역은 5 ~ 20Torr, 아웃터 영역은 10 ~ 40Torr를 인가하여 모든 스텝을 진행하였다.
이는 결국 도 2의 (a) 및 (b)에서와 같이, 금속막(20) 식각 후 프로파일에서의 차이를 유발하고 소자 별로 심한 경우에는 웨이퍼 에지(edge)로 언더 식각(under etch)에 의한 금속배선 브릿지(bridge)를 유발할 수 있으며 또한 후속 공정 IMD(Inter Metal Dielectric) 증착시 에스펙트 비(aspect ratio) 차이에 의한 스텝 커버리지(step coverage)의 차이를 유발하여 IMD의 보이드(void)도 유발할 수 있 다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 반도체 제조 공정 중 전기적 배선 역할을 하는 금속배선을 형성하는 금속막의 식각 진행시 식각하는 물질에 따라 웨이퍼 영역별로 식각 비가 다른 점을 고려하여 균일한 CD 및 절연막 손실 등의 공정 특성을 얻도록 한 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 금속배선 형성방법은 실리콘 기판상에 절연막을 형성하는 단계와, 상기 절연막상에 금속막을 형성하는 단계와, 상기 금속막상에 반사 방지막을 형성하는 단계와, 상기 반사 방지막상에 포토레지스트를 도포하고 노광 및 현상 공정으로 상기 포토레지스트를 패터닝하는 단계와, 상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 반사 방지막, 금속막, 절연막을 선택적으로 제거하여 금속배선을 형성할 때 듀얼 존 헬륨 쿨링 시스템을 사용하여 상기 반사 방지막, 금속막, 절연막별로 서로 다른 헬륨 압력을 인가하여 선택적으로 식각하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 3a 내지 도 3b는 본 발명에 의한 반도체 소자의 금속배선 형성방법을 나타낸 공정단면도이다.
도 3a에 도시한 바와 같이, 실리콘 기판(웨이퍼)(도시되지 않음)의 절연막(100)상에 금속막(110)을 증착하고, 상기 금속막(110)상에 반사 방지막(120)을 형성한다.
여기서, 상기 금속막(110)은 알루미늄(Al), 은(Ag), 구리(Cu)와 같은 금속 또는 이를 주성분으로 하는 합금막 등의 도전성 물질층을 스퍼터링과 같은 물리적 증착법 또는 화학 기상 증착법(CVD) 등의 방법으로 증착한다.
이어, 상기 반사 방지막(120)상에 포토레지스트(130)를 도포한 후, 노광 및 현상 공정으로 상기 포토레지스트(130)를 패터닝한다.
도 3c에 도시한 바와 같이, 상기 패터닝된 포토레지스트(130)를 마스크로 이용하여 상기 반사 방지막(120) 및 금속막(110)을 선택적으로 제거하여 금속배선을 형성한다.
이때 상기 금속막(110)의 하부에 형성된 절연막(100)의 표면도 소정 두께만큼 식각된다.
본 발명은 듀얼 존 헬륨 쿨링 시스템(Dual Zone He Cooling System)을 사용하는 금속막(110)의 식각공정에서 식각하는 물질로 웨이퍼 내 이너 & 아웃터 헬륨 압력을 제어하여 웨이퍼 내 CD 바이어스 및 절연막 손실 등의 프로세스 파라미터의 균일성을 향상시키고 있다.
통상적으로 헬륨 압력(He Pressure)을 증가시키면 식각 비(Etch Rate)가 증가하고 CD가 커지는 경향이 있다.
이를 이용하여 본 발명에서는 식각하는 물질 & 웨이퍼내 영역별로 식각 비가 빠른 곳은 헬륨 압력을 올리고, 식각 비가 느린 곳은 헬륨 압력을 낮춤으로써 균일한 공정 특성을 갖도록 하는 것이다.
한편, 도 3b에서의 금속배선의 폭(Width)이 0.50㎛ 미만의 공정에서 사용하고 있는 전형적인 금속 스텍을 나타낸다.
즉, 상기 포토레지스트(130)를 마스크로 이용하여 상기 반사 방지막(120)을 식각할 때는 헬륨의 압력을 실리콘 기판의 이너 부분은 30 ~ 40Torr, 아웃터 부분은 5 ~ 20Torr으로 하여 실시한다.
이때 중앙의 식각 비는 에지의 식각 비보다 크다.
이어, 상기 금속막(110)을 식각할 때는 헬륨의 압력을 실리콘 기판의 이너 부분은 10 ~ 20Torr, 아웃터 부분은 30 ~ 40Torr으로 하여 실시한다. 이때 에지의 식각 비는 중앙의 식각 비보다 크다.
그리고 상기 절연막(100)을 식각할 때는 헬륨의 압력을 실리콘 기판의 이너 부분은 30 ~ 40Torr, 아웃터 부분은 5 ~ 20Torr으로 하여 실시한다. 이때 중앙의 식각 비는 에지의 식각 비보다 크다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 금속배선 형성방 법은 다음과 같은 효과가 있다.
즉, 금속 식각시 식각하는 물질 별로 중앙 및 에지간 식각 비가 다른 경향성을 고려하여 스텝(Step)별로 이너 및 아웃터 헬륨 쿨링 압력을 제어함으로써 웨이퍼내 CD 바이어스 및 절연막 손실 등의 프로세스 파라미터의 균일성을 향상시킴으로 공정 프로세스 제어 마진(Control Margin)을 확보하여 소자의 특성을 향상시킬 수 있다.

Claims (4)

  1. 실리콘 기판상에 절연막을 형성하는 단계;
    상기 절연막상에 금속막을 형성하는 단계;
    상기 금속막상에 반사 방지막을 형성하는 단계;
    상기 반사 방지막상에 포토레지스트를 도포하고 노광 및 현상 공정으로 상기 포토레지스트를 패터닝하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 반사 방지막을 듀얼 존 헬륨 쿨링 시스템을 사용하여 헬륨의 압력을 상기 실리콘 기판의 이너 부분과 아웃터 부분에 서로 다르게 인가하여 선택적으로 제거하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 금속막을 듀얼 존 헬륨 쿨링 시스템을 사용하여 헬륨의 압력을 상기 실리콘 기판의 이너 부분과 아웃터 부분에 서로 다르게 인가하여 선택적으로 제거하는 단계;
    상기 패터닝된 포토레지스트를 마스크로 이용하여 상기 절연막을 듀얼 존 헬륨 쿨링 시스템을 사용하여 헬륨의 압력을 상기 실리콘 기판의 이너 부분과 아웃터 부분에 서로 다르게 인가하여 선택적으로 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 반사 방지막을 식각할 때는 헬륨의 압력을 실리콘 기판의 이너 부분은 30 ~ 40Torr, 아웃터 부분은 5 ~ 20Torr으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서, 상기 금속막을 식각할 때는 헬륨의 압력을 실리콘 기판의 이너 부분은 10 ~ 20Torr, 아웃터 부분은 30 ~ 40Torr으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 절연막을 식각할 때는 헬륨의 압력을 실리콘 기판의 이너 부분은 30 ~ 40Torr, 아웃터 부분은 5 ~ 20Torr으로 하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020040109568A 2004-12-21 2004-12-21 반도체 소자의 금속배선 형성방법 KR100617044B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040109568A KR100617044B1 (ko) 2004-12-21 2004-12-21 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040109568A KR100617044B1 (ko) 2004-12-21 2004-12-21 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20060071199A KR20060071199A (ko) 2006-06-26
KR100617044B1 true KR100617044B1 (ko) 2006-08-30

Family

ID=37164743

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040109568A KR100617044B1 (ko) 2004-12-21 2004-12-21 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100617044B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020846A (ko) * 1998-09-24 2000-04-15 윤종용 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법
JP2002002576A (ja) * 2000-06-27 2002-01-09 Honda Motor Co Ltd 車輌用スイングアーム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000020846A (ko) * 1998-09-24 2000-04-15 윤종용 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법
JP2002002576A (ja) * 2000-06-27 2002-01-09 Honda Motor Co Ltd 車輌用スイングアーム

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
10-2000-20846
10-2002-2576

Also Published As

Publication number Publication date
KR20060071199A (ko) 2006-06-26

Similar Documents

Publication Publication Date Title
US7309654B2 (en) Technique for reducing etch damage during the formation of vias and trenches in interlayer dielectrics
US6355572B1 (en) Method of dry etching organic SOG film
US6235653B1 (en) Ar-based si-rich oxynitride film for dual damascene and/or contact etch stop layer
KR100258875B1 (ko) 다층배선용 비아형성방법
JP2000150641A (ja) 半導体装置の製造方法
KR100617044B1 (ko) 반도체 소자의 금속배선 형성방법
JP2000150632A (ja) 半導体装置の製造方法
US6613680B2 (en) Method of manufacturing a semiconductor device
KR100909174B1 (ko) 듀얼 다마신 패턴 형성 방법
KR20040093565A (ko) 반도체 소자의 제조방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100728990B1 (ko) 반도체 소자의 제조방법
KR100650902B1 (ko) 반도체 금속 배선 및 그 제조방법
KR100293458B1 (ko) 반도체 소자의 금속 배선 및 그의 제조 방법
KR100352304B1 (ko) 반도체 장치 및 그 제조 방법
KR100800165B1 (ko) 반도체 소자의 제조방법
KR100205095B1 (ko) 반도체 소자의 비트라인 형성방법
KR100379530B1 (ko) 반도체 소자의 듀얼 다마신 형성방법
CN117096102A (zh) 一种干法刻蚀通孔的方法
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100609222B1 (ko) 반도체 제조 공정에서 미세 금속 배선 제작방법
KR100255559B1 (ko) 반도체 소자의 금속배선 제조방법
KR100582372B1 (ko) 대머신 타입 금속배선 형성방법
KR100641483B1 (ko) 반도체 소자의 다마신 패턴 형성 방법
KR100842489B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100722

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee