KR20000020846A - 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 - Google Patents
박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 기판의 제조 방법 Download PDFInfo
- Publication number
- KR20000020846A KR20000020846A KR1019980039636A KR19980039636A KR20000020846A KR 20000020846 A KR20000020846 A KR 20000020846A KR 1019980039636 A KR1019980039636 A KR 1019980039636A KR 19980039636 A KR19980039636 A KR 19980039636A KR 20000020846 A KR20000020846 A KR 20000020846A
- Authority
- KR
- South Korea
- Prior art keywords
- molybdenum
- gate
- etching
- amorphous silicon
- silicon layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000010409 thin film Substances 0.000 title claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 238000005530 etching Methods 0.000 claims abstract description 74
- 239000010408 film Substances 0.000 claims abstract description 52
- 229910001080 W alloy Inorganic materials 0.000 claims abstract description 39
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 54
- 238000001312 dry etching Methods 0.000 claims description 44
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 18
- 229910052750 molybdenum Inorganic materials 0.000 claims description 18
- 239000011733 molybdenum Substances 0.000 claims description 18
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 7
- 230000001681 protective effect Effects 0.000 claims description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910000838 Al alloy Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 claims 16
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims 6
- 239000010937 tungsten Substances 0.000 claims 6
- 239000011241 protective layer Substances 0.000 claims 2
- 229910052721 tungsten Inorganic materials 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 230000007797 corrosion Effects 0.000 abstract description 3
- 238000005260 corrosion Methods 0.000 abstract description 3
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 238000006396 nitration reaction Methods 0.000 abstract 1
- 238000001039 wet etching Methods 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 42
- 229910052581 Si3N4 Inorganic materials 0.000 description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 27
- 229910000583 Nd alloy Inorganic materials 0.000 description 5
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 125000004773 chlorofluoromethyl group Chemical group [H]C(F)(Cl)* 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910000039 hydrogen halide Inorganic materials 0.000 description 1
- 239000012433 hydrogen halide Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
기판 위에 게이트 전극을 형성하고, 게이트 절연막을 덮은 후 비정질 규소층과 도핑된 비정질 규소층을 형성한다. 도핑된 비정질 규소층 위에 몰리브덴과 텅스텐의 합금으로 소스 전극과 드레인 전극을 형성하고 도핑된 비정질 규소층을 건식 식각한다. 도핑된 비정질 규소층을 건식 식각할 때에는 소스 전극과 드레인 전극을 마스크로 하여 식각하는데, 이때 소스 및 드레인 전극의 몰리브덴 텅스텐 합금막이 부분적으로 식각되는 것을 최소화하기 위하여 TCP 방식의 건식 식각기를 이용하며 건식 식각용 기체로는 SF6+ HBr를 사용하여 식각한다. 또한, 화소 영역을 정의하는 게이트선 및 데이터선과 연결되어 있는 게이트 패드, 드레인 전극 및 데이터 패드를 노출시키기 위하여 게이트 절연막 및 보호막에 접촉 구멍을 형성할 때, 몰리브덴 텅스텐 합금막의 식각을 최소화하기 위하여 CF4대한 O2의 비가 30% 이하인 혼합 기체를 이용하여 TCP 방식의 건식기를 이용하여 각각의 패드 및 드레인 전극을 노출시킨다.
Description
이 발명은 박막 트랜지스터 및 이를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
최근 평판 표시 장치의 하나로 각광받고 있는 박막 트랜지스터 액정 표시 장치는 수소화된 비정질 규소층을 박막 트랜지스터의 반도체층으로 사용하고, 비정질 규소층과 그 위에 형성되는 소스 및 드레인 전극과의 접촉 저항을 줄이기 위한 저항 접촉층으로 n형으로 고농도 도핑된 비정질 규소층을 사용한다. 에치백형 박막 트랜지스터의 경우 통상 소스 전극과 드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하는데, 건식 식각의 환경에서 취약한 금속(몰리브덴 텅스텐)을 소스 및 드레인 전극으로 사용하는 경우 이 과정에서 소스 전극과 드레인 전극이 함께 깎여 나가는 문제점이 발생하는 문제점이 있다. 또한, 화소 영역을 정의하는 배선을 덮는 절연막에 형성된 틈을 통하여 부식성이 강한 식각용 기체가 침투하여 배선을 부식시키는 문제점이 발생한다.
또한, 배선과 연결되어 있으며, 외부로부터 신호를 전달받는 패드를 외부로 연결시키기 위해 절연막에 접촉 구멍을 형성하는데, 언더 컷이 발생하여 식각 프로파일이 역 테이퍼(taper)로 형성되거나 접촉 구멍 형성시 노출되는 금속이 건식 식각 환경에서 취약한 몰리브덴 텅스텐 계열의 금속일 경우 구동 회로 실장시 접촉 불량의 문제점이 발생한다.
이 발명은 몰리브덴 텅스텐 합금을 금속 배선으로 사용하는 구조에서 소스 및 드레인 전극을 마스크로 하여 채널부의 도핑된 비정질 규소층을 식각하는 경우 소스 및 드레인 전극의 부분적인 식각을 최소화하는 동시에 이 과정에서 발생할 수 있는 부식을 방지하는데 있다.
또한, 접촉 구멍을 형성하는 단계에서, 완만한 식각 프로파일을 가지며 이때 노출되는 몰리브덴 텅스텐 합금이 실장시 접촉 불량이 없도록 접촉 구멍을 형성하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이고,
도 5a 내지 도 8c는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이고,
도 9는 건식 식각용 기체로서 CF4+ HBr를 사용한 경우에 비정질 규소와 질화 규소에 대한 식각 선택비를 나타낸 그래프이고,
도 10 및 도 11은 건식 식각용 기체로서 SF6+ HBr를 사용한 경우에 비정질 규소와 질화 규소에 대한 식각 선택비를 나타낸 그래프이고,
도 12는 실제로 박막 트랜지스터의 제조 방법에서 데이터 배선을 몰리브덴-텅스텐 합금을 사용하고 건식 식각용 기체로 SF6+ HBr을 사용한 경우, 몰리브덴-텅스텐 합금과 비정질 규소층 및 도핑된 비정질 규소층에 대한 식각 선택비를 나타낸 그래프이고,
도 13은 TCP 방식의 건식 식각기에서 CF4+ O2인 건식 식각용 기체에 대한 질화 규소와 몰리브덴-텅스텐 합금에 대한 식각 선택비를 나타낸 그래프이고,
도 14는 CF4+ O2기체에 대한 질화 규소막의 식각비를 나타낸 그래프이고,
도 15a 내지 15b는 게이트 패드를 덮는 보호막 및 게이트 절연층을 식각하여 접촉 구멍을 형성하는 공정을 도시한 단면도이고,
도 16a 내지 16b는 데이터 패드 및 드레인 전극을 덮는 보호막을 식각하여 접촉 구멍을 형성하는 공정을 도시한 단면도이다.
본 발명에 따른 표시 장치를 제조하기 위해서는 박막 트랜지스터의 저항 접촉층으로 사용되는 도핑된 비정질 규소층을 소스 드레인 전극을 마스크로 건식 식각하는 경우에 TCP 방식의 건식 식각기를 이용하며 건식 식각용 기체로는 SF6+ HBr을 이용한다.
TCP 방식의 건식 식각기는 1011∼1013n/cm2정도의 고밀도 이온들을 이용하는 식각기이다.
이때 소스 전극과 드레인 전극을 포함하는 데이터 배선은 몰리브덴 또는 몰리브덴 텅스텐 합금을 사용한다.
이러한 박막 트랜지스터의 제조 방법은 박막 트랜지스터를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 동일하게 적용할 수 있다.
또한, 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 화소 영역을 정의하는 게이트선 및 데이터선에 연결되어 있는 게이트 패드 및 데이터 패드를 노출시키는 접촉 구멍을 몰리브덴 또는 몰리브덴 합금에 대하여 낮은 식각비를 가지는 CF4+ O2기체를 이용하여 TCP 방식의 건식 식각기로 절연막의 질화 규소를 식각하여 형성한다.
여기서, TCP 방식으로 식각하는 경우에는 접촉 구멍의 테두리가 완만하게 형성된다.
이때, CF4+ O2기체는 질화 규소에 대한 식각비가 낮기 때문에 식각비를 높이기 위해 SF6+ O2기체를 이용한 건식 식각 공정을 CF4+ O2기체를 이용한 건식 식각 공정 이전에 추가하여 두 단계 식각 공정으로 접촉 구멍을 형성할 수도 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이다.
기판(10) 위에 게이트선(20) 및 그 분지인 게이트 전극(21), 그리고 게이트선(20)의 끝에 형성되어 있는 게이트 패드(22)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 전극(21) 및 게이트 패드(22)는 각각 하층의 알루미늄-네오디뮴 합금막(211, 212)과 상층의 몰리브덴-텅스텐 합금막(221, 222)으로 이루어져 있다. 도면에 도시되지는 않았지만, 게이트선(20) 역시 알루미늄-네오디뮴 합금막과 몰리브덴-텅스텐 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(22)는 외부로부터의 주사 신호를 게이트선(20)으로 전달한다.
게이트 패턴(20, 21, 22) 위에는 게이트 절연층(30)이 형성되어 있으며, 이 게이트 절연층(30)은 게이트 패드(22)의 상층인 몰리브덴-텅스텐 합금막(222)을 노출시키는 접촉 구멍(72)을 가지고 있다. 게이트 전극(21) 상부의 게이트 절연층(30) 위에는 수소화된 비정질 규소(a-Si:H)층(40) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소층(51, 52)이 게이트 전극(21)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(30) 위에는 또한 세로로 데이터선(60)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(63)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(60)의 분지인 소스 전극(61)이 한 쪽 도핑된 비정질 규소층(51) 위에 형성되어 있으며, 소스 전극(61)의 맞은 편에 위치한 도핑된 비정질 규소층(52) 위에는 드레인 전극(62)이 형성되어 있다. 데이터선(60), 소스 및 드레인 전극(61, 62), 데이터 패드(63)를 포함하는 데이터 패턴은 몰리브덴-텅스텐 합금막으로 이루어져 있다.
데이터 패턴(60, 61, 62, 63) 및 이 데이터 패턴으로 가려지지 않은 비정질 규소층(50) 위에는 보호막(70)이 형성되어 있으며, 이 보호막(70)에는 게이트 패드(22)의 상층 몰리브덴-텅스텐 합금막(222), 드레인 전극(62), 데이터 패드(63)를 노출시키는 접촉 구멍(72, 71, 73)이 각각 형성되어 있다.
마지막으로, 보호막(70) 위에는 접촉 구멍(71)을 통하여 드레인 전극(62)과 연결되어 있으며 ITO로 만들어진 화소 전극(80)이 형성되어 있으며, 노출된 게이트 패드(22)의 상층 몰리브덴-텅스텐 합금막(222)과 접속되어 외부로부터의 신호를 게이트선(20)에 전달하는 게이트 패드용 ITO 전극(81), 데이터 패드(63)와 접속되어 외부로부터의 신호를 데이터선(60)에 전달하는 데이터 패드용 ITO 전극(82)이 형성되어 있다.
이제 도 1 내지 도 4에 나타난 바와 같은 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 5a 내지 도 8c는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이다. 도면 번호에서 첨자 a, b, c는 각각 박막 트랜지스터 부분과 게이트 패드 및 데이터 패드 부분을 나타낸다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
먼저, 도 5a 내지 도 5c에 도시한 바와 같이, 투명한 절연 기판(10) 위에 알루미늄-네오디뮴 합금(Al-Nd)과 몰리브덴-텅스텐 합금을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(도시하지 않음), 게이트 전극(21) 및 게이트 패드(22)를 포함하는 이중막으로 이루어진 게이트 패턴을 형성한다.
게이트 패턴은 몰리브덴, 몰리브덴-텅스텐 합금 등으로 형성할 수도 있으며, 알루미늄 또는 알루미늄 합금 중 하나의 물질과 몰리브덴 또는 몰리브덴-텅스텐 합금 중 하나의 물질로 이루어진 이중막 또는 크롬과 알루미늄의 이중막으로 형성할 수도 있다.
도 6a에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연층(30), 수소화된 비정질 규소층(40) 및 n형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층(50)을 차례로 적층한 후, 도핑된 비정질 규소층(50) 및 비정질 규소층(40)을 제2 마스크를 이용하여 사진 식각한다. 이 때 게이트 절연층(30)은 전면에 걸쳐 형성되므로 도 6b 및 도 6c에 나타난 바와 같이, 게이트 패드부와 데이터 패드부도 게이트 절연층(30)으로 덮이게 된다.
도 7a 내지 도 7c에 도시한 바와 같이, 도핑된 비정질 규소층(50) 위에 몰리브덴 또는 몰리브덴-텅스텐 합금 등의 금속막을 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(도시하지 않음), 소스 전극(61) 및 드레인 전극(62), 데이터 패드(63)를 포함하는 데이터 패턴을 형성한다.
데이터 패턴은 크롬, 탄탈륨 등 여러 가지 다양한 도전 물질로 이루어질 수 있으며, 크롬과 몰리브덴 또는 몰리브덴 합금 중 하나를 조합한 이중막으로 형성할 수도 있다.
이어 소스/드레인 전극(61, 62)을 마스크로 삼아 노출된 도핑된 비정질 규소층(50)을 플라스마 건식 식각하여 게이트 전극(21)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(51, 52) 사이의 비정질 규소층(40)을 노출시킨다.
그런데, 데이터 패턴을 몰리브덴 또는 몰리브덴-텅스텐 합금을 이용하여 형성할 경우, 도핑된 비정질 규소층(50)과 소스 및 드레인 전극(61, 62)과의 높은 식각 선택비를 얻기 위해서는 주로 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및C2F6중 적어도 하나의 기체가 이에 적합하며 특히, CF4+ HCl 기체를 이용하는 것이 좋다.
하지만, 도핑된 비정질 규소층(50)을 식각한 후에 게이트 배선(20, 21, 22) 중에서 알루미늄-네오디뮴 합금막(211, 212)이 침식되는 불량이 빈번하게 발생할 수 있다. 왜냐하면, 게이트 절연막(30)에 형성된 미세한 구멍이나 미세한 틈을 통하여 부식성이 강한 Cl이 침투하여 알루미늄-네오디뮴 합금막(211, 212)을 침식시킬 수 있기 때문이다. 도면으로 나타나지 않았지만 화소 영역의 경계에서는 게이트선(20)을 단선시킬 수도 있다.
여기서, 건식 식각용 기체를 선택하기 위해서는 몰리브덴 또는 몰리브덴 합금으로 이루어진 소스/드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하는 공정에서 도핑된 수소화 비정질 규소(n+ a-Si:H)와 수소화 비정질 규소(intrinsic a-Si:H)에 대한 충분한 식각 속도를 확보하면서, 비정질 규소층의 하부막인 질화 규소 등으로 된 게이트 절연막과의 충분한 식각 선택비 및 알루미늄 또는 알루미늄 합금의 침식을 고려해야 한다.
이러한 모든 점을 고려하여 TCP(transfer coupling mode) 방식의 건식 식각기에서 혼합 기체인 CF4+ HBr과 SF6+ HBr를 이용하여 비정질 규소와 질화 규소에 대한 식각 선택비를 비교하였다. Br을 사용하는 이유는 Cl보다 부식성이 낮기 때문이다.
TCP 방식의 건식 식각기는 1011∼1013n/cm2정도의 고밀도 이온들을 이용하는 식각기이다.
도 9는 건식 식각용 기체로서 CF4+ HBr를 사용한 경우에 비정질 규소와 질화 규소에 대한 식각 선택비를 나타낸 그래프이다. 여기서, CF4는 일정한 조건으로 실시하였으며, HBr의 양을 0~200(sccm)의 범위에서 그 양을 달리하였으며, 산소를 10 sccm 첨가한 경우도 함께 측정하였다. 도 9에서 보는 바와 같이, 대부분의 경우에 비정질 규소와 질화 규소의 식각 선택비는 1.2 이하로 측정되었으며, 10 sccm의 산소를 첨가한 경우에는 식각 선택비가 더욱 낮아지는 것을 알 수 있다.
도 10 및 도 11은 건식 식각용 기체로서 SF6+ HBr를 사용한 경우에 비정질 규소와 질화 규소에 대한 식각 선택비를 나타낸 그래프로서, SF6은 일정한 조건에서 도 10은 HBr 기체의 양을 0~200(sccm)의 범위에서 그 양을 달리한 경우이고, 도 11은 SF6+ HBr은 일정 조건으로 하고 산소의 첨가량을 0~30 sccm 범위에서 달리한 경우이다. 도 10에서 보는 바와 같이, CF4+ HBr 기체를 이용하는 것보다 모든 영역에서 SF6 + HBr 기체를 건식 식각용 기체로 사용하는 것이 비정질 규소에 대한 질화 규소의 식각 선택비가 높게 나타났다. 또한, 도 11에서 보는 바와 같이, HBr의 양이 증가할수록 식각 선택비를 증가하는 반면, 산소(O2)를 첨가하는 경우에는 식각 선택비가 감소하는 것으로 나타났다.
따라서, Cl을 배제한 기체에서 비정질 규소층(50)과 게이트 절연막(30)의 양호한 식각 선택비를 얻기 위해서는 SF6+ HBr 혼합 기체 조건이 유리하다는 것을 알 수 있다.
도 12는 실제로 박막 트랜지스터의 제조 방법에서 데이터 배선을 몰리브덴-텅스텐 합금을 사용하고 건식 식각용 기체로 SF6+ HBr을 사용한 경우, 몰리브덴-텅스텐 합금과 비정질 규소층(40) 및 도핑된 비정질 규소층(50)에 대한 식각 선택비를 나타낸 그래프이다. 여기서는, SF6기체의 조건은 일정하게 하고, HBr 기체의 양을 달리하면서 식각 선택비를 측정하였다.
도 12에서 보는 바와 같이, HBr 기체의 양이 100 sccm 이상인 경우에 비정질 규소층과 몰리브덴-텅스텐 합금의 식각 선택비가 개선되는 것으로 나타났다. 결국, 이러한 실험을 통하여 SF6대 HBr의 비가 1 대 4 이상인 조건에서 비정질 규소층에 대한 몰리브덴-텅스텐 합금의 식각 선택비가 30 이상인 양호한 결과를 얻었다.
다음으로, 도 8a 내지 도 8c에 도시한 바와 같이, 보호막(70)을 적층한 후 제4 마스크를 이용하여 절연막(30)과 함께 사진 식각하여, 드레인 전극(62)을 노출시키는 접촉 구멍(71)을 형성하고, 게이트 패드(22)와 데이터 패드(63)도 역시 노출시키는 접촉 구멍(72, 73)을 형성한다.
여기서, 접촉 구멍을 형성하는 과정을 상세히 설명한다.
제4 마스크를 이용하는 사진 공정에서는 접촉 구멍(72, 71,73)에 대응하는 위치에 개구부를 가지는 포토 레지스트를 보호막(70)의 상부에 형성하고, 이를 마스크로 하여 플라스마 건식 식각 방법으로 보호막(70) 및 게이트 절연층(30)의 질화 규소막을 식각한다.
그런데 접촉 구멍(72, 71, 73)의 테두리 경사를 완만하게 만들기 위해서는 보호막(70) 및 게이트 절연층(30)뿐 아니라 이를 덮고 있는 포토 레지스트도 식각되어야 하며, 몰리브덴막 또는 몰리브덴-텅스텐 합금막(222, 63)이 식각되지 않는 조건을 적용해야 한다. 이에 적합한 건식 식각용 기체로는 몰리브덴막 또는 몰리브덴-텅스텐 합금막에 대하여 400Å/min 이하의 식각비를 가지는 건식 식각용 가스인 CF4+O2를 사용할 수 있다. 그러나, CF4+O2에 대한 질화 규소막의 식각비는 포토 레지스트의 식각비보다 높기 때문에 식각이 진행됨에 따라 포토 레지스트의 하부에서 질화 규소막의 측면부가 식각되는 양이 증가하여 언더 컷이 발생하고 이는 질화 규소막의 식각 프로파일이 나빠진다. 이는 플라스마 식각(PE : plasma etching) 방식이나 반응성 이온 식각(RIE : reactive ion etching) 방식을 적용한 건식 식각기가 가지는 문제점으로 알려져 있다.
그러나, TCP 방식의 건식 식각기에서는 이러한 문제점이 발생하지 않는다. 왜냐하면, TCP 방식의 건식 식각기에서는 플라스마 상태에서 높은 이온 밀도에 의해 기판에 일정 이상의 전압을 가하면 측면 식각은 거의 없는 동시에 방향성 식각이 가능하기 때문이다. 실제로 TCP 방식의 건식 식각기를 사용하는 경우에는 건식 식각용 기체의 조합비에 관계없이 완만한 테이퍼 각을 가지는 프로파일이 형성되었다.
따라서, TCP 방식의 건식 식각기를 이용하는 경우에는 몰리브덴 또는 몰리브덴-텅스텐 합금에 대한 식각 선택비, 식각 속도 및 식각 균일도에 대해서만 고려하면 된다.
도 13은 TCP 방식의 건식 식각기에서 CF4+ O2인 건식 식각용 기체에 대한 질화 규소와 몰리브덴-텅스텐 합금에 대한 식각 선택비를 나타낸 그래프이다. 여기서, He를 0~200 sccm 범위에서 첨가하면서 측정하였다.
도 13에서 보는 바와 같이, 질화 규소와 몰리브덴-텅스텐 합금의 식각 선택비는 6 이상으로 측정되었으며, He를 첨가한 경우에는 질화 규소와 몰리브덴-텅스텐 합금의 식각 선택비가 감소하는 것으로 측정되었다. 이는 He 이온이 식각되는 표면에 충돌하여 식각 속도에 기여하면서 식각 선택비를 낮춘 것으로 추정된다. 또한, 플라스마에 가해지는 바이어스(bias)가 낮을수록 식각 선택비는 상승하는 것으로 나타났다. 이것은 플라스마 상태에서 이온 충돌에 의한 식각보다는 화학적인 반응에 의한 식각이 지배적으로 이루어진다는 것을 알 수 있다. 이때, 바이어스를 지나치게 낮추는 경우에는 측면 화학적인 반응에 의한 측면 식각이 발생하여 접촉 구멍의 테두리 식각 프로파일이 나쁘게 형성될 수 있으므로 바이어스는 일정값 이상으로 설정해야한다. 실제로 O2의 양이 CF4양에 비해서 낮은 비를 가질수록 식각 선택비는 증가하는 것으로 나타났으며, 식각 선택비를 6 이상의 식각 선택비를 얻기 위해서는 O2의 양이 CF4양에 비해 30% 이하인 것이 바람직하다.
도 14는 CF4+ O2기체에 대한 질화 규소막의 식각비를 나타낸 그래프이다. 여기서, 식각비는 바이어스가 2500 및 3000인 경우 및 전력이 2500 및 3000 와트인 경우에 각각 측정하였다.
여기서, 가로축은 헬륨의 변화량을 나타낸 것이고, 세로의 우측은 균일도를 나타낸 것이고, 세로의 좌측은 식각비는 나타낸 것이다.
도 14에서 보는 바와 같이, 질화 규소의 균일도는 헬륨을 추가함으로서 향상되며, 이를 통하여, 10% 이하의 균일도를 형성하기 위해서는 헬륨을 첨가하는 것이 바람직하다는 것을 알 수 있다. 여기서, CF4+ O2기체는 질화 규소에 대하여 3500 Å/min 이하의 낮은 식각비를 가지므로 생산성을 고려하여 질화 규소에 대하여 높은 식각비를 가지는 SF6+ O2기체를 이용하여 1차로 건식 식각을 실시하고, 질화 규소와 몰리브덴 또는 몰리브덴-텅스텐 합금에 대한 우수한 식각 선택비를 가지는 CF4+ O2기체를 이용하여 2차로 건식 식각을 실시할 수도 있다.
도 15a 내지 15b는 게이트 패드(22)를 덮는 보호막(70) 및 게이트 절연층(30)을 식각하여 접촉 구멍(72)을 형성하는 공정을 도시한 단면도이고, 도 16a 내지 16b는 데이터 패드(63) 및 드레인 전극(62)을 덮는 보호막(70)을 식각하여 접촉 구멍(73, 71)을 형성하는 공정을 도시한 단면도이다.
먼저, 도 15a 및 도 16a에서 보는 바와 같이, 개구부들을 가지는 포토 레지스트(90)를 보호막(70)의 상부에 형성한다. 먼저, 포토 레지스트(90)를 식각 마스크로 이용하여 데이터 패드(63)가 노출될 때까지 식각한다. 여기서, 건식 식각용 기체로는 생산성을 고려하여 질화 규소에 대하여 높은 식각비를 가지는 SF6+ O2를 이용한다. 이때, 게이트 패드(22)의 상부에는 보호막(70) 및 게이트 절연막(30)이 함께 형성되어 있기 때문에 게이트 패드(22)의 상부막 몰리브덴-텅스텐 합금막(222)은 노출되지 않는다. 이때, 데이트 패드(63)의 몰리브덴 텅스텐 합금은 이 기체의 조건에서 도 16a에서 보는 바와 같이 일부 식각될 수 있다.
다음, 도 15b 및 도 16b에서 보는 바와 같이, 남겨진 게이트 패드(22) 상부의 게이트 절연막(30)을 질화 규소와 몰리브덴-텅스텐 합금의 식각 선택비가 높은 기체 CF4+ O2를 이용하여 건식 식각하여 접촉 구멍을 완성한다.
마지막으로, 도 2 내지 도 4에 도시한 바와 같이, ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(71)을 통하여 드레인 전극(62)과 접속되는 화소 전극(80)을 형성하고, 게이트 패드(222) 및 데이터 패드(63)와 각각 접속되는 게이트 패드용 ITO 전극(81) 및 데이터 패드용 ITO 전극(82)을 형성한다.
이와 같이, 데이터 패턴을 마스크로 하여 도핑된 비정질 규소층을 건식 식각하는 경우에 TCP 방식의 건식 식각기에서 건식 식각용 기체로 SF6+ HBr 기체를 사용하여 비정질 규소층과 몰리브덴-텅스텐 합금의 양호한 식각 선택비를 얻었으며, Cl 기체를 배제하여 배선의 부식을 방지할 수 있다. 또한, TCP 방식의 건식 식각기에서 건식 식각용 기체로 CF4에 대한 O2의 비가 30% 이하인 조건으로 접촉 구멍을 형성하는 경우 접촉 구멍에서 노출되는 몰리브덴 텅스텐 합금의 식각을 최소화할 수 있어서 구동 회로 실장시 접촉 불량의 문제를 방지할 수 있다.
Claims (13)
- 기판 위에 게이트 전극을 형성하는 단계,상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,상기 도핑된 비정질 규소층 위에 상기 비정질 규소층을 중심으로 양쪽으로 소스 전극과 드레인 전극을 형성하는 단계,상기 소스 전극과 드레인 전극을 식각 마스크로 이용하여 상기 도핑된 비정질 규소층을 건식 식각용 기체 HBr + SF6을 이용하여 TCP 방식의 건식 식각기로 식각하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
- 제1항에서,상기 SF6대 HBr 기체의 비는 1 대 4 이상인 박막 트랜지스터의 제조 방법.
- 제2항에서,상기 소스 및 드레인 전극은 몰리브덴 또는 몰리브덴과 텅스텐의 합금으로 형성하는 박막 트랜지스터의 제조 방법.
- 제3항에서,상기 건식 식각 단계에서 상기 비정질 규소층과 상기 몰리브덴과 텅스텐의 합금의 식각 선택비를 30 이상인 박막 트랜지스터의 제조 방법.
- 기판 위에 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 텅스텐 합금막으로 게이트선, 게이트 패드 및 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계,상기 기판 위에 상기 게이트 패턴을 덮는 게이트 절연막을 적층하는 단계,상기 게이트 절연막 상부에 도핑되지 않은 비정질 규소층 및 도핑된 비정질 규소층을 형성하는 단계,데이터선, 소스/드레인 전극 및 데이터선과 연결되어 있는 데이터 패드를 포함하는 데이터 패턴을 형성하는 단계,상기 데이터 패턴을 마스크로 하여 상기 도핑된 비정질 규소층을 식각하는 단계,보호막을 적층하는 단계,상기 보호막 상부에 포토 레지스트를 도포하고, 상기 게이트 패드, 데이터 패드 및 드레인 전극에 대응하는 위치에 개구부를 가지는 상기 포토 레지스트 패턴을 형성하는 단계,상기 포토 레지스트와 상기 게이트 절연막 및 상기 보호막을 SF6+ O2기체를 이용하고 TCP 방식의 건식 식각기를 이용하여 상기 데이터 패드 및 드레인 전극을 노출시키는 제1 식각 단계,상기 게이트 패드 및 데이터 패드와 상기 게이트 절연막 및 상기 보호막과의 식각 선택비가 우수한 CF4+ O2기체를 이용하고 TCP 방식의 건식 식각기를 이용하여 상기 게이트 패드를 노출시키는 제2 식각 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서,상기 몰리브덴 텅스텐 합금막의 하부에 알루미늄 또는 알루미늄 합금으로 이루어진 도전막을 적층하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제6항에서,상기 데이터 패턴은 크롬, 몰리브덴 또는 텅스텐과 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴 합금막의 단일막 또는 이들을 조합한 다중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제7항에서,상기 게이트 패드를 노출시키는 제2 식각 단계에서 He를 200 sccm 이하에서, 더욱 바람직하게는 100 sccm 이하로 첨가하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 CF4에 대한 상기 O2의 비는 30% 이하인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 데이터 패턴을 식각 마스크로 이용하여 상기 도핑된 비정질 규소층을 식각하는 단계는 건식 식각용 기체 HBr + SF6을 이용하고 TCP 방식의 건식 식각기를 이용하여 건식 식각하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 SF6대 HBr 기체의 비는 1 대 4 이상인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제11항에서,상기 데이터 패턴은 몰리브덴 또는 몰리브덴과 텅스텐의 합금으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제12항에서,상기 건식 식각 단계에서 상기 비정질 규소층과 상기 몰리브덴과 텅스텐의 합금의 식각 선택비는 30 이상인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0039636A KR100386432B1 (ko) | 1998-09-24 | 1998-09-24 | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0039636A KR100386432B1 (ko) | 1998-09-24 | 1998-09-24 | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000020846A true KR20000020846A (ko) | 2000-04-15 |
| KR100386432B1 KR100386432B1 (ko) | 2003-08-25 |
Family
ID=19551754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0039636A KR100386432B1 (ko) | 1998-09-24 | 1998-09-24 | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100386432B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617044B1 (ko) * | 2004-12-21 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| KR100663289B1 (ko) * | 2000-11-21 | 2007-01-02 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 박막트랜지스터 제조방법 |
| KR100735607B1 (ko) * | 2001-03-26 | 2007-07-04 | 삼성전자주식회사 | 패드폴리 형성방법 |
| US9466623B2 (en) | 2013-08-02 | 2016-10-11 | Samsung Display Co., Ltd. | Method of fabricating display device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101661093B1 (ko) | 2015-11-25 | 2016-09-30 | 심용택 | 제품 자동포장기 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0147599B1 (ko) * | 1994-08-25 | 1998-11-02 | 김광호 | 이방성 식각 방법 |
| KR100218502B1 (ko) * | 1996-10-22 | 1999-09-01 | 윤종용 | 박막 트랜지스터의 제조 방법 |
-
1998
- 1998-09-24 KR KR10-1998-0039636A patent/KR100386432B1/ko not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100663289B1 (ko) * | 2000-11-21 | 2007-01-02 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 박막트랜지스터 제조방법 |
| KR100735607B1 (ko) * | 2001-03-26 | 2007-07-04 | 삼성전자주식회사 | 패드폴리 형성방법 |
| KR100617044B1 (ko) * | 2004-12-21 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US9466623B2 (en) | 2013-08-02 | 2016-10-11 | Samsung Display Co., Ltd. | Method of fabricating display device |
| US9711545B2 (en) | 2013-08-02 | 2017-07-18 | Samsung Display Co., Ltd. | Method of fabricating display device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100386432B1 (ko) | 2003-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101199533B1 (ko) | 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법 | |
| JP4903667B2 (ja) | 表示装置用薄膜トランジスタ基板の製造方法 | |
| US7704767B2 (en) | Manufacturing method of electro line for liquid crystal display device | |
| KR100612984B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| US5552909A (en) | Active matrix liquid-crystal display device having ITO signal lines and either a symmetric TFT structure or electrode and signal line edges with taper angles ≦30° | |
| US6495383B2 (en) | Manufacturing method of a thin film transistor | |
| KR101087398B1 (ko) | 액정표시장치의 패드 구조 및 그 제조방법 | |
| KR100386432B1 (ko) | 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법 | |
| JP3430097B2 (ja) | 薄膜トランジスタアレイ基板の製造方法 | |
| JP4932133B2 (ja) | 積層膜パターンの形成方法 | |
| JP3003998B2 (ja) | ドライエッチング方法およびその方法を用いたｔｆｔの製造方法 | |
| KR100495807B1 (ko) | 배선용조성물,이조성물을이용한금속배선및그제조방법,이배선을이용한표시장치및그제조방법 | |
| JPH0992840A (ja) | 液晶表示装置及びその製造方法 | |
| KR100495808B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JPH11274514A (ja) | 薄膜トランジスタの製造方法 | |
| KR100458833B1 (ko) | 이중막배선의형성방법및이배선을포함하는박막트랜지스터기판 | |
| KR100529569B1 (ko) | 액정 표시 장치용 박막 트랜지스터의 제조 방법 | |
| KR100194786B1 (ko) | 반도체 소자 제조방법 | |
| KR100848102B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100276562B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100687334B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR100406738B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20060133827A (ko) | 박막 트랜지스터 기판의 제조 방법 | |
| KR20060099715A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| JPH07281209A (ja) | 酸化インジウム錫薄膜およびその形成方法と表示装置と薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010629 Effective date: 20030123 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080429 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |