KR100612984B1 - 박막 트랜지스터의 제조 방법 - Google Patents

박막 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR100612984B1
KR100612984B1 KR1019980002824A KR19980002824A KR100612984B1 KR 100612984 B1 KR100612984 B1 KR 100612984B1 KR 1019980002824 A KR1019980002824 A KR 1019980002824A KR 19980002824 A KR19980002824 A KR 19980002824A KR 100612984 B1 KR100612984 B1 KR 100612984B1
Authority
KR
South Korea
Prior art keywords
amorphous silicon
silicon layer
doped amorphous
molybdenum
etching
Prior art date
Application number
KR1019980002824A
Other languages
English (en)
Other versions
KR19990066664A (ko
Inventor
류춘기
홍문표
김상갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Publication of KR19990066664A publication Critical patent/KR19990066664A/ko
Application granted granted Critical
Publication of KR100612984B1 publication Critical patent/KR100612984B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

기판 위에 게이트 전극을 형성하고, 게이트 절연막을 덮은 후 비정질 규소층과 도핑된 비정질 규소층을 형성한다. 도핑된 비정질 규소층 위에 몰리브덴과 텅스텐의 합금으로 소스 전극과 드레인 전극을 형성하고 도핑된 비정질 규소층을 건식 식각한다. 도핑된 비정질 규소층을 건식 식각할 때에는 소스 전극과 드레인 전극 또는 소스 전극과 드레인 전극을 형성하는 데 이용된 포토 레지스트 패턴을 마스크로 하여 식각하고, 건식 식각용 기체로는 HCl + CF4를 사용한다. 도핑된 비정질 규소층을 식각한 다음, 인 시튜로 헬륨 플라스마 공정을 실시한다. 이렇게 하면 박막 트랜지스터의 온(on) 상태에서의 전류 특성을 유지하면서 애싱 공정에서 열화된 오프(off) 상태의 전류 특성을 회복할 수 있다.

Description

박막 트랜지스터의 제조 방법 {Manufacturing Method of Thin Film Transistors}
이 발명은 박막 트랜지스터 액정 표시 장치의 제조 방법에 관한 것이다.
최근 평판 표시 장치의 하나로 각광받고 있는 박막 트랜지스터 액정 표시 장치는 수소화된 비정질 규소층을 박막 트랜지스터의 반도체층으로 사용하고, 비정질 규소층과 그 위에 형성되는 소스 및 드레인 전극과의 접촉 저항을 줄이기 위한 저항 접촉층으로 n형으로 고농도 도핑된 비정질 규소층을 사용한다. 에치백형 박막 트랜지스터의 경우 통상 소스 전극과 드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하는데, 이 과정에서 소스 전극과 드레인 전극이 함께 깎여 나가는 문제점이 발생한다.
이와 같은 문제점을 해결하기 위하여 소스 전극과 드레인 전극을 형성할 때 사용되는 포토 레지스트 패턴을 마스크로 하여 도핑된 비정질 규소층을 식각하고 포토 레지스트 패턴을 나중에 제거하는 방법이 사용되지만, 이렇게 할 경우 경화된 포토 레지스트 패턴을 제거하는 과정에서 비정질 규소층이 영향을 받아 박막 트랜지스터의 특성이 열화된다는 다른 문제점이 있다.
이 발명은 이러한 문제점을 해결하기 위한 것으로서, 액정 표시 장치에 사용되는 박막 트랜지스터의 특성을 향상시키는 것이 그 과제이다.
본 발명에 따른 표시 장치를 제조하기 위해서는 박막 트랜지스터의 저항 접촉층으로 사용되는 도핑된 비정질 규소층을 건식 식각한 후 헬륨 플라스마 공정을 실시한다.
이 때 소스 전극과 드레인 전극을 포함하는 데이터 배선은 몰리브덴 또는 몰리브덴 합금을 이용하여 형성할 수 있다.
도핑된 비정질 규소층을 건식 식각할 때에는 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및 C2F6 중 적어도 하나의 기체를 사용하는 것이 좋으며, 특히 HCl + CF4 기체를 사용하는 것이 좋다.
도핑된 비정질 규소층은 소스 전극과 드레인 전극 또는 소스 전극과 드레인 전극을 형성하기 위한 포토 레지스트 패턴을 마스크로 하여 식각될 수 있다.
도핑된 비정질 규소층을 식각한 후에는 진공 상태를 변화시키지 않고 인 시튜(in-situ)로 헬륨(He) 플라스마 처리를 하여 박막 트랜지스터의 특성의 열화를 방지한다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 구조에 대해 설명한다. 도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이다.
기판(10) 위에 게이트선(20) 및 그 분지인 게이트 전극(21), 그리고 게이트선(20)의 끝에 형성되어 있는 게이트 패드(22)로 이루어진 게이트 패턴이 형성되어 있다. 게이트 전극(21) 및 게이트 패드(22)는 각각 하층의 크롬막(211, 221)과 상층의 알루미늄-네오디뮴 합금막(212, 222)으로 이루어져 있으며, 게이트 패드 부분의 상층 알루미늄-네오디뮴 합금막(222)은 제거되어 있다. 도면에 도시되지는 않았지만, 게이트선(20) 역시 크롬막과 알루미늄-네오디뮴 합금막의 이중막으로 이루어져 있다. 여기에서 게이트 패드(22)는 외부로부터의 주사 신호를 게이트선(20)으로 전달한다.
게이트 패턴(20, 21, 22) 위에는 게이트 절연층(30)이 형성되어 있으며, 이 게이트 절연층(30)은 게이트 패드(22)의 하층인 크롬막(221)을 노출시키는 접촉 구멍(72)을 가지고 있다. 게이트 전극(21) 상부의 게이트 절연층(30) 위에는 수소화된 비정질 규소(a-Si:H)층(40) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소층(51, 52)이 게이트 전극(21)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(30) 위에는 또한 세로로 데이터선(60)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(63)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(60)의 분지인 소스 전극(61)이 한 쪽 도핑된 비정질 규소층(51) 위에 형성되어 있으며, 소스 전극(61)의 맞은 편에 위치한 도핑된 비정질 규소층(52) 위에는 드레인 전극(62)이 형성되어 있다. 데이터선(60), 소스 및 드레인 전극(61, 62), 데이터 패드(63)를 포함하는 데이터 패턴은 몰리브덴-텅스텐 합금막으로 이루어져 있다.
데이터 패턴(60, 61, 62, 63) 및 이 데이터 패턴으로 가려지지 않은 비정질 규소층(50) 위에는 보호막(70)이 형성되어 있으며, 이 보호막(70)에는 게이트 패드(22)의 하층 크롬막(221), 드레인 전극(62), 데이터 패드(63)를 노출시키는 접촉 구멍(72, 71, 73)이 각각 형성되어 있다.
마지막으로, 보호막(70) 위에는 접촉 구멍(71)을 통하여 드레인 전극(62)과 연결되어 있으며 ITO로 만들어진 화소 전극(80)이 형성되어 있으며, 노출된 게이트 패드(22)의 하층 크롬막(221)과 접속되어 외부로부터의 신호를 게이트선(20)에 전달하는 게이트 패드용 ITO 전극(81), 데이터 패드(63)와 접속되어 외부로부터의 신호를 데이터선(60)에 전달하는 데이터 패드용 ITO 전극(82)이 형성되어 있다.
이제 도 1 내지 도 4에 나타난 바와 같은 박막 트랜지스터 기판을 제조하는 방법을 설명한다. 도 5a 내지 도 8c는 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이다. 도면 번호에서 첨자 a, b, c는 각각 박막 트랜지스터 부분과 게이트 패드 및 데이터 패드 부분을 나타낸다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
먼저, 도 5a 내지 도 5c에 도시한 바와 같이, 투명한 절연 기판(10) 위에 크롬과 알루미늄-네오디뮴 합금(Al-Nd)을 차례로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(도시하지 않음), 게이트 전극(21) 및 게이트 패드(22)를 포함하는 이중막으로 이루어진 게이트 패턴을 형성한다.
게이트 패턴은 몰리브덴, 몰리브덴-텅스텐 합금 등으로 형성할 수도 있으며, 알루미늄 또는 알루미늄 합금 중 하나의 물질과 몰리브덴 또는 몰리브덴-텅스텐 합금 중 하나의 물질로 이루어진 이중막 또는 크롬과 알루미늄의 이중막으로 형성할 수도 있다.
도 6a에 도시한 바와 같이, 질화 규소로 이루어진 게이트 절연층(30), 수소화된 비정질 규소층(40) 및 n형의 불순물로 고농도로 도핑된 수소화된 비정질 규소층(50)을 차례로 적층한 후, 도핑된 비정질 규소층(50) 및 비정질 규소층(40)을 제2 마스크를 이용하여 사진 식각한다. 이 때 게이트 절연층(30)은 전면에 걸쳐 형성되므로 도 6b 및 도 6c에 나타난 바와 같이, 게이트 패드부와 데이터 패드부도 게이트 절연층(30)으로 덮이게 된다.
도 7a 내지 도 7c에 도시한 바와 같이, 도핑된 비정질 규소층(50) 위에 몰리브덴 또는 몰리브덴-텅스텐 합금 등의 금속막을 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(도시하지 않음), 소스 전극(61) 및 드레인 전극(62), 데이터 패드(63)를 포함하는 데이터 패턴을 형성한다.
데이터 패턴은 크롬, 탄탈륨 등 여러 가지 다양한 도전 물질로 이루어질 수 있으며, 크롬과 몰리브덴 또는 몰리브덴 합금 중 하나를 조합한 이중막으로 형성할 수도 있다.
이어 소스/드레인 전극(61, 62)을 마스크로 삼아 노출된 도핑된 비정질 규소층(50)을 플라스마 건식 식각하여 게이트 전극(21)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(51, 52) 사이의 비정질 규소층(40)을 노출시킨다.
그런데, 데이터 패턴을 몰리브덴 또는 몰리브덴-텅스텐 합금을 이용하여 형성할 경우, 도핑된 비정질 규소층(50)을 식각하기 위한 건식 식각용 기체는 몰리브덴이나 몰리브덴-텅스텐 합금막을 쉽사리 식각시키므로 이의 식각비가 100(Å/min) 이하가 되도록 식각용 기체를 선택하여야 한다. 할로겐화 수소 기체와 CF4, CHF3, CHClF2, CH3F 및 C2F6 중 적어도 하나의 기체가 이에 적합하며 특히, CF4 + HCl 기체를 이용하는 것이 좋다.
도 9는 상압(1atm)에서 내화성 금속 할로겐화물(refractory metal halide)의 휘발 및 승화 온도를 나타낸 도표이고, 도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 건식 식각용 기체에 대한 몰리브덴-텅스텐 합금의 식각비를 도시한 도표이다. 도 9에서 s로 표시된 것은 승화 온도를 나타낸다.
소스/드레인 전극을 마스크로 하여 도핑된 비정질 규소층을 식각하는 공정에서는 도핑된 수소화 비정질 규소(n+ a-Si:H)와 수소화 비정질 규소(intrinsic a-Si:H)에 대한 충분한 식각 속도를 확보하면서, 비정질 규소층의 하부막인 질화 규소 등으로 된 게이트 절연막과의 충분한 선택비를 갖게 하기 위해서는 불소화 기체(SF6, CF4 등)와 염소화 기체(HCl, Cl2 등)의 혼합 기체를 사용하여야 한다. 그러나, 도 9에 나타난 바와 같이, 내화학성 금속인 몰리브덴이나 텅스텐의 할로겐 화합물(WF6, WCl6, MoF6, MoCl5) 또는 산화 할로겐 화합물(WOF4, WOCl4, MoOF4, MoOCl4)의 휘발 온도나 승화 온도가 낮아 비정질 규소가 식각되는 동안 상당량의 몰리브덴-텅스텐 합금막이 동시에 식각되어 식각량의 모니터링이 불가능하고 식각 챔버를 오염시켜 이물질(particle)이 발생하는 등의 현상이 발생한다. 한편, 할로겐화 규소(SiF4, SiCl4)의 휘발 온도는 -85도와 60도로 매우 낮으며, 할로겐화 알루미늄(AlF3, AlCl3)의 경우는 승화 온도가 1290도와 180도로 높다.
도 10에서 보는 바와 같이, 건식 식각용 기체를 HCl + SF6으로 사용하는 경우에는 200~610(Å/min) 정도의 식각비로 데이터 패턴(61, 62)의 몰리브덴 합금이 다량으로 식각되었으며, Cl2 + SF6을 사용하는 경우에는 150~320 Å/m 정도의 식각비를 나타내었다.
수소화 비정질 규소는 불소(F)와 염소(Cl) 플라스마 공정에서 모두 휘발성이 높은 물질을 형성할 수 있으나, 도 9에 나타난 바와 같이, 몰리브덴-텅스텐 합금의 경우는 상압에서 불소화물(MoF6, MoOF4, WF6, WOF4)의 휘발 온도는 낮지만, 염소화물(MoCl5, MoOCl4, WCl6, WOCl4)의 휘발 온도는 상대적으로 높아 주로 불소 화합물(특히 SF6)을 이용한 플라스마 공정에서 취약한 것을 알 수 있다. 또한 도 10에서 나타난 바와 같이, 몰리브덴-텅스텐 합금에서 텅스텐 함량이 증가할 때 식각량이 다소 증가하는 경향을 보이는데, 이는 불소화 텅스텐(WF6)의 휘발 온도가 불소화 몰리브덴(MoF6)의 그것보다 낮아 텅스텐의 함량이 증가할 때 식각 속도가 증가하리라는 일반적인 예상과도 일치한다. 상대적으로 SF6 + Cl2 기체를 사용한 경우에 비해 SF6 + HCl 기체를 사용한 경우 식각량이 다소 작은데 이는 Cl2에 비해 HCl 기체가 Cl 이온 생성도가 낮기 때문이다. 그러나, SF6 기체를 불소 이온의 소스로 사용하는 경우는 중합(polymerization)이 잘 이루어지지 않아 어느 경우에나 몰리브덴-텅스텐 합금이 많이 식각되는 결과를 나타내고 있다.
한편, CF4 + HCl 기체를 사용하는 경우 몰리브덴-텅스텐 합금의 식각량을 줄일 수 있다. 도 11은 CF4 + HCl 기체를 사용한 경우의 몰리브덴-텅스텐 합금의 식각비를 나타낸 그래프이다. 이 때의 식각 조건은 80파스칼의 압력과 800와트의 전력, CF4 + HCl 기체의 유량은 500sccm이다.
도 11에서 보는 바와 같이, 건식 식각용 기체를 HCl + CF4로 사용하는 경우에는 15~80(Å/min) 정도의 식각비로 데이터 패턴(61, 62)의 몰리브덴 합금이 식각되었다.
이러한 결과를 도 10과 비교하면, HCl + SF6 또는 Cl2 + SF6을 사용하는 경우보다 아주 적은 양이 식각됨을 알 수 있다. 이는 HCl 기체의 H가 몰리브덴-텅스텐 합금의 주요 식각 성분인 불소의 농도를 감소시킴과 동시에 식각 표면에 불소화 탄소 중합체막[ -(CF)n - ]을 흡착시키는 중합 효과를 강화시켜 식각 속도를 감소시킨 것이다. 또한, 일반적으로 CF4를 사용한 경우는 SF6 기체를 사용한 경우에 비해 식각 속도가 느리다. 이는 같은 이온화 조건에서 CF4 기체에 비해 SF6 기체가 더 많은 자유 불소 이온을 생성하여 동일한 조건에서 불소 이온의 농도에 차이가 나는 것이 원인이라고 생각된다. 특히 HCl 기체와 혼합되는 경우 불소화 탄소 중합체막(fluorocarbon polymer film)의 생성이 강화되어 순 식각비가 낮아지고 높은 불소 대 탄소 비(F/C)에서 식각이 일어나는 몰리브덴-텅스텐 합금의 경우 식각비가 급격히 줄어든다. 따라서 CF4 + HCl 기체를 사용하는 경우 몰리브덴-텅스텐 합금의 식각량을 현저히 줄일 수 있다.
도 12 내지 도 14는 도 10에서와 같이 CF4 + HCl 기체를 사용하여 도핑된 비정질 규소층을 건식 식각하는 경우, 압력, 전력, 유량에 따른 식각비와 균일도(uniformity)를 나타낸 것이다.
도 12는 압력을 변화시켜 가면서 식각량과 균일도를 측정한 그래프인데, 압력이 증가함에 따라 식각량이 조금씩 늘고, 800mTorr의 압력에서는 균일도는 크게 증가하는 것을 알 수 있다.
도 13에 나타난 바와 같이, 전력을 증가시키는 경우에도 식각량은 조금씩 늘어나고, 1000와트의 전력을 사용한 경우 균일도가 가장 좋은 것으로 나타났다.
도 14에 나타난 바와 같이, CF4 + HCl 기체의 유량을 높일 경우는 균일도는 증가하며, 유량이 600sccm에서 식각량은 최대가 되는 것으로 나타났다.
위와 같은 결과로부터 CF4 + HCl 기체를 사용하는 조건에서는 데이터 배선으로 몰리브덴-텅스텐 합금을 적용하여도 도핑된 비정질 규소를 식각하는 동안 마스크로 사용되는 몰리브덴-텅스텐 합금막의 식각량을 50Å 이하로 유지할 수 있다.
도 15는 CF4 + HCl 기체를 사용하여 도핑된 비정질 규소층을 식각한 박막 트랜지스터의 특성을 측정한 그래프이다. -5V의 게이트 전압에서 오프(off) 전류는 10pA 이상을 나타내고 20V의 게이트 전압에서 온(on) 전류는 4μA 이상의 값을 각각 보이고 있다. 결과적으로 온 상태의 전류 특성은 양호하지만, 오프 상태의 전류 특성은 만족스런 결과를 얻지 못한다. 그러나 보호막을 증착하기 전 수소 플라스마 공정을 실시하는 경우 오프 상태의 전류 특성을 회복할 수 있다. 이는 도핑된 비정질 규소층을 식각한 후 채널부 표면에 몰리브덴이나 텅스텐 금속의 이온 확산과 실리사이드(silicide) 형성이나 금속 식각 부산물의 재증착 등으로 전도성이 있는 층이 수 내지 수십 Å 이내로 형성되었다가 수소 플라스마 공정을 실시할 때 제거되거나 희석되어 채널부의 계면 특성이 향상된 것으로 추정된다.
보호막을 증착하기 전 인 시튜(in-situ)로 헬륨(He) 플라스마 공정을 실시하는 경우 더 좋은 결과를 얻을 수 있다.
도 16은 헬륨 플라스마 공정을 실시한 경우의 박막 트랜지스터의 전압-전류 특성을 도시한 그래프이다. 도 16에 나타난 바와 같이, 헬륨 플라스마 처리를 한 경우 수소 플라스마 처리를 한 경우와 동일한 정도의 Ioff 개선 효과를 얻을 수 있는 것을 알 수 있다. 즉, Ioff 전류가 1pA 이하로 낮아졌다. 뿐만 아니라, 헬륨 플라스마 처리를 한 경우 수소 플라스마 처리를 한 경우에 발생하는 Ion 특성의 저하가 나타나지 않았다. 이는 HCl + CF4 기체를 사용하는 조건이 다량의 탄소 중합체를 형성시키면서 금속 배선을 보호하고 불소 라디칼을 이용하여 규소막을 식각하는 조건이기 때문에 효과적으로 중합체를 제거할 수 있어야 박막 트랜지스터의 특성 저하 현상을 방지할 수 있다. 이를 위해서는 식각시 단단해진 중합체를 약화시킨 후 세정 공정과 열처리(annealing) 공정을 통해 제거해야 한다. 도 16에 나타난 결과는 이러한 사실을 입증해주는 것이며 도 17은 HCl + CF4 기체를 사용한 식각 조건에서 식각 직후 확인된 화합물의 종류와 양을 나타낸 것이다. 도 17에서 알 수 있듯이 Mo 이온이 가장 많은 양을 차지하고, MoO, MoH, MoC 등의 화합물이 검출된다. 이러한 화합물들이 생성 휘발되면서 배선을 보호하는 역할을 하여 식각량이 줄어들며 또한 이러한 화합물들이 박막 트랜지스터의 특성 저하 현상을 유발한다.
다음으로, 도 8a 내지 도 8c에 도시한 바와 같이, 보호막(70)을 적층한 후 제4 마스크를 이용하여 절연막(30)과 함께 사진 식각하여, 드레인 전극(620)을 노출시키는 접촉 구멍(71)을 형성하고, 게이트 패드(22)와 데이터 패드(63)도 역시 노출시킨다. 이 때, 게이트 패드(22)의 상층 알루미늄-네오디뮴 합금막(222)은 패드용 물질로서 적당하지 않으므로 함께 제거하고, 하층의 크롬막(221)을 노출시킨다.
마지막으로, 도 2 내지 도 4에 도시한 바와 같이, ITO를 적층하고 제5 마스크를 이용하여 건식 식각하여, 접촉 구멍(71)을 통하여 드레인 전극(62)과 접속되는 화소 전극(80)을 형성하고, 게이트 패드(221) 및 데이터 패드(63)와 각각 접속되는 게이트 패드용 ITO 전극(81) 및 데이터 패드용 ITO 전극(82)을 형성한다.
만약, 게이트 패드(22)의 상층으로 몰리브덴 합금막을 사용하면 게이트 패드의 상층을 제거할 필요는 없다.
본 발명의 제1 실시예에서와는 달리 포토 레지스트 패턴을 마스크로 도핑된 비정질 규소층을 식각하고, 포토 레지스트 패턴을 제거한 후 헬륨 플라스마 공정을 실시할 수도 있다. 본 발명의 제2 실시예에서는 이와 같은 제조 방법을 제시한다.
도 18은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조 방법을 도시한 단면도이다.
본 발명의 제2 실시예에서는 도 18에서 보는 바와 같이, 포토 레지스트(900)를 마스크로 하여 습식 식각 방법을 통하여 몰리브덴 합금으로 이루어진 금속층을 패터닝하여 데이터 패턴(610, 620)을 형성하였다. 이어, 데이터 패턴(610, 620)이 식각되는 것을 방지하기 위하여 포토 레지스트(900)를 제거하지 않은 상태에서, 이를 마스크로 하여 도핑된 비정질 규소층(500)을 식각하였으며, 건식 식각용 기체로는 HCl + SF6을 사용하였다.
여기서, 포토 레지스트(900)를 제거하지 않았으므로 소스/드레인 전극(610, 620)의 몰리브덴 합금은 식각되지 않지만, 양쪽으로 분리되어 있는 소스/드레인 전극(610, 620)의 사이 측면은 일부 식각되어 소스/드레인 전극(610, 620)과 그 아래층의 도핑된 비정질 규소층 사이가 직선형이 아닌 계단형으로 패턴이 형성된다.
이러한 제조 방법에서는 건식 식각에서 경화되어 있는 포토 레지스트(900)를 제거하기 위해 산소(O2) 기체를 이용한 애싱(ashing) 공정을 추가하였고 애싱 공정 이후 인 시튜(in-situ)로 헬륨(He) 플라스마 공정을 실시한다.
도 19는 도핑된 비정질 규소층의 식각량을 비교해 보기 위해 여러 가지 조건을 이용해 실험한 결과를 나타낸 도표이고, 도 20은 도 19와 같은 조건으로 형성한 박막 트랜지스터의 EDS(electric data system) 테스트 결과를 나타낸다. EDS 테스트는 패널 제조 후 전기적 특성, 즉, TFT의 특성 중 Ioff, Ion, Vth, Gradient, 저항, 정전 용량 등을 TEG(test element group) 부위에서 측정하여 패널의 특성 및 성능을 평가하는 것을 말하며, 이 때 Ioff는 -5V의 게이트 전압과 10V의 소스/드레인 전압을 인가하였을 때 드레인에 흐르는 전류량을 말하며 작을수록 유리하고, Ion은 20V의 게이트 전압과 10V의 소스/드레인 전압을 인가하였을 때 드레인에 흐르는 전류량을 말하며 이는 클수록 유리하다. Vth는 문턱 전압이며 Gradient는 문턱 전압을 구하는 직선의 기울기를 말한다. 이러한 값들을 근거로 전자의 이동도를 계산할 수 있으며, 도 21은 이를 나타낸 도표이다.
도 19에 나타난 바와 같이, 조건 1은 데이터 패턴 위의 포토 레지스트를 먼저 제거한 후 도핑된 비정질 규소층을 식각하고 헬륨 플라스마 공정을 실시한 경우이며 이 때 도핑된 비정질 규소층은 1,283Å이 식각되었다. 조건 2와 조건 3은 조건 1과 유사하게 먼저 포토 레지스트를 제거한 후 CF4 + HCl 기체를 사용하여 도핑된 비정질 규소층을 식각한 후, 애싱에 의해 박막 트랜지스터의 특성이 변화하는 것을 알아보기 위하여 애싱 처리를 하거나(조건 2), 애싱 후 인 시튜(in-situ) 헬륨 플라스마 처리를 한 것이다(조건 3). 두 가지 경우 모두 도핑된 비정질 규소층의 식각량은 1,289Å으로 나타났다.
조건 4 내지 조건 6은 모두 데이터 패턴을 형성하기 위해 형성한 포토 레지스트 패턴을 남겨둔 채로 이 포토 레지스트 패턴을 마스크로 도핑된 비정질 규소층을 식각한 경우이다. 조건 4의 경우는 도핑된 비정질 규소층을 식각하고 헬륨 플라스마 공정은 실시하지 않은 채로 산소 기체를 이용한 애싱 공정을 진행한 경우로서 이 때 도핑된 비정질 규소층은 1,154 - 1,167Å 정도 식각되었다. 조건 5의 경우는 CF4 + HCl 기체를 사용하여 도핑된 비정질 규소층을 식각하고, 애싱을 한 후 수소 플라스마 공정을 실시한 경우로서 도핑된 비정질 규소층의 식각량은 1,166Å으로 측정되었다. 마지막으로, CF4 + HCl 기체를 이용하여 도핑된 비정질 규소층을 식각한 후 산소 기체를 이용하여 애싱하고 인 시튜(in-situ)로 헬륨 플라스마 처리를 한 조건 6의 경우는 1,114 - 1,211Å 정도의 도핑된 비정질 규소층이 식각된 것으로 나타났다.
다음으로, 도 20에 나타난 EDS 테스트 결과를 보면, 오프 상태의 전류는 조선 4를 제외하고는 모두 1pA 이하의 결과를 나타낸다. 온 상태의 전류는 인 시튜 헬륨 플라스마 공정을 실시한 조건 6의 경우 4μA로 가장 좋은 결과를 나타낸다. 문턱 전압은 헬륨 플라스마 공정을 실시한 조건 3과 조건 6의 경우가 2.48 내지 2.59 정도로 다른 경우에 비해 상대적으로 낮으며, 문턱 전압을 구하는 직선의 기울기인 Gradient는 조건 1에서 조건 6으로 가면서 점차적으로 증가한다. 접촉 저항은 포토 레지스트를 먼저 제거한 조건 1 내지 3의 경우가 포토 레지스트를 마스크로 도핑된 비정질 규소층을 식각한 조건 4 내지 6의 경우에 비해 낮다. 소스/드레인 배선 저항은 반대로 포토 레지스트를 마스크로 도핑된 비정질 규소층을 식각한 조건 4 내지 6의 경우가 포토 레지스트를 먼저 제거한 조건 1 내지 3의 경우에 비해 낮다.
도 20에 나타난 바와 같은 EDS 테스트 결과를 근거로 전자의 이동도를 계산할 수 있다. 전자의 이동도는 다음과 같은 식으로 나타난다.
Mobility(μfe) = (2 * (Grad)2 * L)/(W * Cj)
여기서 L과 W는 각각 박막 트랜지스터의 채널의 길이와 폭을 나타낸다. 도 21에 나타난 바와 같이, 세정 후 조사(after cleaning inspection)에서 측정한 게이트 배선의 폭(critical dimension)은 조건 1 내지 조건 3의 경우 9.231μm이며, 조건 4 내지 조건 6의 경우 9.095μm이고 데이터 배선의 폭은 8.847μm이다. Cj는 단위면적 당 정전 용량을 나타낸다. 설계에 따른 채널의 폭과 길이는 각각 14μm와 3.5μm이며, 실제로 측정한 채널의 폭과 길이는 조건 1 내지 조건 3의 경우 각각 12.847μm과 4.653μm이며, 조건 4 내지 조건 6의 경우 각각 12.870μm와 4.630μm이다.
이와 같은 데이터와 위의 전자 이동도의 계산식을 이용해 조건 1 내지 조건 6의 전자 이동도를 각각 계산해 보면, 도 21에 나타난 바와 같이, 조건 6의 경우 0.937 - 0.961로 가장 크게 나타나는 것을 알 수 있다. 이는 측정값을 이용해 계산한 것이므로 오차가 발생할 수 있으나, 앞서의 실험 결과와도 유사한 결과를 나타낸다.
이와 같이, 데이터 패턴 또는 데이터 패턴을 형성하기 위한 포토 레지스트 페턴을 마스크로 하여 도핑된 비정질 규소층을 건식 식각한 후 인 시튜 헬륨 플라스마 공정을 실시하게 되면 박막 트랜지스터의 온 상태에서의 전류 특성을 유지하면서 오프 상태의 전류 특성 저하를 막을 수 있다.
도 1은 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 2 내지 도 4는 각각 도 1의 II - II', III - III', IV - IV' 선을 따라 도시한 단면도이고,
도 5a 내지 도 8c는 본 발명의 제1 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 나타낸 단면도이고,
도 9는 상압에서 내화성 금속 할로겐화물의 휘발 및 승화 온도를 나타낸 도표이고,
도 10은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 건식 식각용 기체에 대한 MoW의 식각비를 도시한 도표이고,
도 11은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 방법 중 다른 건식 식각용 기체에 대한 MoW의 식각비를 도시한 그래프이고,
도 12 내지 도 14는 각각 압력, 전력, 유량을 변화시켜 가면서 측정한 MoW의 식각비와 균일도를 도시한 그래프이고,
도 15는 수소 플라스마 처리 전후의 박막 트랜지스터의 특성을 도시한 그래프이고,
도 16은 헬륨 플라스마 처리 후의 박막 트랜지스터의 특성을 도시한 그래프이고,
도 17은 본 발명의 제1 실시예에 따른 박막 트랜지스터의 제조 과정에서 검출되는 이온의 종류와 양을 도시한 그래프이고,
도 18은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 제조 과정을 나타내는 단면도이고,
도 19는 본 발명의 제2 실시예에 따른 제조 방법과 그에 따른 도핑된 비정질 규소층의 식각량을 나타내는 도표이고,
도 20은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 EDS 테스트 결과를 나타내는 도표이고,
도 21은 본 발명의 제2 실시예에 따른 박막 트랜지스터의 전자 이동도를 계산한 도표이다.

Claims (5)

  1. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,
    상기 도핑된 비정질 규소층 위에 금속막을 증착하는 단계,
    상기 금속막 위에 포토 레지스트 패턴을 형성하는 단계,
    상기 포토 레지스트 패턴을 마스크로 하여 상기 금속막을 식각하여 소스 전극과 드레인 전극을 형성하는 단계,
    상기 포토 레지스트 패턴을 제거하는 단계,
    상기 소스 전극과 드레인 전극을 마스크로 하여 상기 도핑된 비정질 규소층을 플라즈마 건식 식각하는 단계,
    헬륨 플라스마 공정을 실시하는 단계를 포함하며,
    상기 건식 식각 단계에서 식각용 기체로는 CF4와 HCl의 혼합기체를 사용하는 박막 트랜지스터의 제조 방법.
  2. 제1항에서,
    상기 헬륨 플라스마 공정은 상기 건식 식각 단계 이후 인 시튜로 실시하는 박막 트랜지스터의 제조 방법.
  3. 제2항에서,
    상기 소스 및 드레인 전극은 크롬, 몰리브덴 또는 몰리브덴과 텅스텐의 합금으로 형성하는 박막 트랜지스터의 제조 방법.
  4. 기판 위에 게이트 전극을 형성하는 단계,
    상기 게이트 전극을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 전극 위의 상기 게이트 절연막 위에 비정질 규소층을 형성하는 단계,
    상기 비정질 규소층 위에 도핑된 비정질 규소층을 형성하는 단계,
    상기 도핑된 비정질 규소층 위에 금속막을 증착하는 단계,
    상기 금속막 위에 포토 레지스트 패턴을 형성하는 단계,
    상기 포토 레지스트 패턴을 마스크로 하여 상기 금속막을 식각하여 소스 전극과 드레인 전극을 형성하는 단계,
    상기 포토 레지스트 패턴을 마스크로 하여 상기 도핑된 비정질 규소층을 건식 식각하는 단계,
    상기 포토 레지스트 패턴을 산소 기체를 이용한 애싱 공정으로 제거하는 단계,
    헬륨 플라스마 공정을 실시하는 단계를 포함하며,
    상기 헬륨 플라스마 공정은 상기 건식 식각 단계 이후 인 시튜로 실시하는 박막 트랜지스터의 제조 방법.
  5. 제4항에서,
    상기 소스 및 드레인 전극은 몰리브덴 또는 몰리브덴과 텅스텐의 합금으로 형성하는 박막 트랜지스터의 제조 방법.
KR1019980002824A 1998-01-30 1998-02-02 박막 트랜지스터의 제조 방법 KR100612984B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019980002586 1998-01-30
KR19980002586 1998-01-30
KR101998002586 1998-01-30

Publications (2)

Publication Number Publication Date
KR19990066664A KR19990066664A (ko) 1999-08-16
KR100612984B1 true KR100612984B1 (ko) 2006-10-31

Family

ID=19532238

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002824A KR100612984B1 (ko) 1998-01-30 1998-02-02 박막 트랜지스터의 제조 방법

Country Status (3)

Country Link
US (1) US5998229A (ko)
KR (1) KR100612984B1 (ko)
TW (1) TW386315B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351871B1 (ko) * 1995-09-12 2003-01-29 엘지.필립스 엘시디 주식회사 박막트랜지스터제조방법
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
JP3003998B2 (ja) * 1998-03-18 2000-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション ドライエッチング方法およびその方法を用いたｔｆｔの製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR100299537B1 (ko) * 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
US6900084B1 (en) * 2000-05-09 2005-05-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a display device
TW463382B (en) * 2000-05-19 2001-11-11 Hannstar Display Corp Manufacturing method of thin film transistor
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100379684B1 (ko) * 2001-04-20 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 액정표시소자 제조방법
TW594193B (en) * 2002-02-06 2004-06-21 Au Optronics Corp Pixel structure and method for repairing the same
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
US7144828B2 (en) * 2004-01-30 2006-12-05 Chartered Semiconductor Manufacturing Ltd. He treatment to improve low-k adhesion property
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5480480B2 (ja) 2007-09-03 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN101599497B (zh) * 2009-05-19 2011-07-06 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其形成方法
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
US11393681B2 (en) 2018-03-07 2022-07-19 Uchicago Argonne, Llc Methods to deposit and etch controlled thin layers of transition metal dichalcogenides
CN114171516B (zh) * 2021-12-08 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法以及阵列基板、显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256324A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 薄膜半導体素子の製造方法
JPH04349637A (ja) * 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JPH05283427A (ja) * 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04256324A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 薄膜半導体素子の製造方法
JPH05283427A (ja) * 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置
JPH04349637A (ja) * 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法

Also Published As

Publication number Publication date
TW386315B (en) 2000-04-01
US5998229A (en) 1999-12-07
KR19990066664A (ko) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100612984B1 (ko) 박막 트랜지스터의 제조 방법
US5811325A (en) Method of making a polysilicon carbon source/drain heterojunction thin-film transistor
US7608494B2 (en) Thin film transistor array panel and a method for manufacturing the same
US6495383B2 (en) Manufacturing method of a thin film transistor
US7351618B2 (en) Method of manufacturing thin film transistor substrate
JP5062558B2 (ja) アクティブマトリクス基板の製造方法
US7833075B2 (en) Method for forming metal line and method for manufacturing display substrate by using the same
KR20080036282A (ko) 박막 트랜지스터 기판의 제조 방법
JP2007013091A (ja) 半導体装置およびその製造方法
KR20120047541A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US6693297B2 (en) Thin film transistor formed by an etching process with high anisotropy
KR101251995B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101124929B1 (ko) 박막 트랜지스터 기판 및 표시 디바이스
KR20100019233A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US20120064678A1 (en) Manufacturing method of thin film transistor array panel
KR100495808B1 (ko) 박막 트랜지스터의 제조 방법
US20150294908A1 (en) Method of fabricating ultra short gate length thin film transistors using optical lithography
JPH11274514A (ja) 薄膜トランジスタの製造方法
KR100386432B1 (ko) 박막트랜지스터및이를포함하는액정표시장치용기판의제조방법
KR100697261B1 (ko) 바텀 게이트형 박막트랜지스터 형성방법
KR100218502B1 (ko) 박막 트랜지스터의 제조 방법
KR100275957B1 (ko) 박막트랜지스터의 제조방법
KR100678730B1 (ko) 액정 디스플레이 패널에서 식각 공정 마진의 확보방법
JP3214321B2 (ja) 薄膜トランジスタ及びその製造方法
KR100658057B1 (ko) 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee