TW386315B - A manufacturing method of a thin film transistor - Google Patents

A manufacturing method of a thin film transistor Download PDF

Info

Publication number
TW386315B
TW386315B TW087101371A TW87101371A TW386315B TW 386315 B TW386315 B TW 386315B TW 087101371 A TW087101371 A TW 087101371A TW 87101371 A TW87101371 A TW 87101371A TW 386315 B TW386315 B TW 386315B
Authority
TW
Taiwan
Prior art keywords
amorphous silicon
silicon layer
forming
layer
electrode
Prior art date
Application number
TW087101371A
Other languages
English (en)
Inventor
Chun-Gi Lyu
Mun-Pyo Hong
Sang-Gab Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW386315B publication Critical patent/TW386315B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Description

A7 B7 經濟部中央標準局貝工消費合作社印製 五、發明説明（1 ) 發明背景 (A) 發明之領域 本發明係關於薄膜電晶體液晶顯示器之製造方法。 (B) 相關技藝之描述 傳統之薄膜電晶體具有一氫化之非晶系矽層作爲活性層 。加重摻雜II-型不純物而形成於非晶系矽層上之經掺雜之 氫化非晶系矽層被利用以減少介於非晶系矽層與源極汲極 間之接觸阻抗。爲形成回蝕刻型TFT，經摻雜之非晶系矽 層利用源極/汲極作爲光罩而被蝕刻掉。然而，此處所存 在之問題爲源極/汲極於蝕刻經摻雜之非晶系矽層之階段 會被消耗掉。 爲防止上述問題，使用於形成源極/汲極之光阻劑圖案 在蝕刻經摻雜之非晶系矽層之階段被使用作爲蝕刻光罩然 後光阻劑圖案被剝離掉。然而非晶系矽層於剝離硬化之光 阻劑圖案時經歷了不良之影響因而Τ ρ τ之特性變差3 發明概沭 由於上述之故，本發明之目的係改良液晶顯示器之TFt 之特性。 ， 此目的與其他目的，特徵與優點被提出。根據本發明， 藉實行氦電漿處理乾式钱刻後之經接雜之非晶系發層以作 爲TFT之歐姆接觸層。 包含一源極與一汲極之數據圖案可利用鉬或鉬合金製成。 當經捧雜之非晶系矽層被乾式蝕刻時，可使用由自化氫 及至少一種係選自cf4、chf3、CHC1F2、CH3F與c2f6所 ：________~ 4 - 本紙張尺度ϋϋ關家辟（CNS )从桃（21GX297公楚\ --- (請先閲讀背面之注意事'項一^寫本頁} -裝· 五、發明説明（ A7 B7 經濟部中央橾準局員工消費合作社印製
組成之氣體系統，特別者，HC1 + CF4氣體系統爲較佳。 經摻雜之非晶系矽層可利用源極與及極或使用於:、 極與汲極之光阻劑圖案作爲光罩而予蝕刻。 ^ 源 在蚀刻經掺雜之非晶系碎屢之後，同時進行電製處理。 圖示之簡短敍沭 圖1係根據本發明之第一具體實例之TFT基材之佈置圖。 圖2-4係圖I中所示TFT基材各自沿著線丨卜丨丨，； IIΓ，IV-1V，之剖面圖β 圖5 A- 8C係根據本發明之第一具體實例舉例説明圖i 中所示T F T基材之製造方法之剖面圖。 圖9係顯示在大氣壓力（latm)产下耐熱性金屬鹵化 物之揮發及昇華溫度表。 圖10係顯示根據本發明之第一具體 氣體系統下Μ 0 W之蝕刻速率表。 圖1 1係根據本發明之第一具體實例 系統下Μ 0 W之蝕刻速率實例圖。 圖1 2 - 1 4係顯示以蚀刻速率與均勻 能與氣體流量之函數之圖形。 圖1 5係舉例説明在Η 2電聚處理之前與之後τ F 丁之丨_ ν特 性。 .圖16係舉例説明在氦電漿處理之後tft彳之ΐ-ν特性。 圖1 7係顯示於根據本發明之第一具體實例之製程時被檢 測到之離子之種類與數量之圖形。 圖18顯示根據本發明之第二具體實例之製造方法之TFT Η例在某些乾式姓刻 在另一乾式蝕刻氣體 生各自作爲唇力、電 f請先閎讀背面之，注意Ϋ.項ο寫本頁} •裝· 訂 表紙張尺度適ϋ關家料（CNS) Μ規格（21Q>^97公缝 經濟部中央標準局員工消费合作社印製 A7 —___-——______ B7 五、發明说明（~~~ 基材剖面之實例。 圖19係根據第二具體實例之製造方法與經摻雜之非晶系 矽層之蝕刻速率之圖表。 ' 圖2 0係顯示根據第二具體實例之T F τ之E D s測試之鈐 果。 圖2 1係顯示根據第二具體實例利用EDS數據計算遷移 率之圖表。 較佳具體實例之铋細钱明 本發明將在以下文内參考随附之圖示更詳細地描述，以 説明本發明之較佳具體實例。然而本發明可應用於不同形 式中而不受限於在本文中之具體實例之描述。另外，此等 具體實例被提供以完全且完整地，表達本發明之樣態给予 彼等熟練此方面技藝者。於諸圖示中，諸層之厚度與範固 爲使清楚明白而予放大a 首先，根據本發明之第—具體實例之TFT基材之結構將 予描述。圖1係根據本發明之第一具體實例之T F τ基材之 結構。圖2-4係圖1中所示TFT基材各自沿著線11-11，； 111 -11Γ ’ IV -1V，之剖面圖。 1 包含閘極線2 0、閘極線2 〇之分支的閘極2 1，與在閘極 線20端形成的閘極焊墊之閘極圖案被形成於基材1〇之上 *閘極2 1與閘極焊墊2 2包含由鉻製得之下層2 i 1，2 2 1 與由鋁-钕合金製得之上層212、222，且閘極焊墊22之 由銘-钕合金製得之上層222被移除。雖然未列於圖示中 ，閘極線2 0亦包含一鉻層與一鋁-钕合金層。閘極焊墊2 2 ______~ 6 -_____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之_注意事項ο寫本頁) •裝. 、tr 線—* A7 B7 經濟部中央標準局貝工消费合作社印褽 五、發明説明（4 ) 自外部將掃描信號傳送至閘極線2 〇。 開極絕緣廣3 0被製成以覆蓋住閘極圖案2 〇、2 1與22且 閘極絕緣層3 0有一接觸孔7 2以暴露出閘極焊塾2 2之下層 221。一氫化非晶系矽層4 0被形成於閘極絕緣層3〇之上 而覆蓋住閘極21，且一加重摻雜n+氫化非晶系矽層si 與52被形成於非晶系矽層40之上且依閘極21分割:二個 部份3 數據線60形成於閘極絕緣層30之縱方向上，而數據焊 墊63形成於數據線60之末端上且自外部傳送顯示信號至 數據線60 »源極6 1係數據線60之分支，被形成於經摻雜 之非晶系梦層之一個部份5 1，且汲極6 2被形成於經摻雜 之非晶系矽層之另一個部份5 2。包含數據線6 〇、源極與 ;及極61與62及數據焊整63之數據圖案係由鉬鶴合金所製 得。 一保護層70被形成於數據圖案60、61、62與63之上及 在未覆蓋住數據圖案之非晶系砂層5〇之上。保護層7〇及 閘極絕緣層30具有將閘極焊墊22、汲極62及數據焊整63 之下層221各自暴露出之接觸孔72、71、73。 * ITO圖素電極80被形成於保護層7〇上且經由接觸洞71 連接至汲極62。供作閘極用之IT〇電極η連接至閘極焊 墊22被暴露出之下層221而供數據用之ΐ'Ο電極82連接至 數據焊墊63且傳送數據信號至數據線6〇係。 現在’圖1-4中所示之TFT基材之製造方法將被描述。 圖5 A - 8 C係根據本發明之第一具體實例之製造方法之 -7 表紙張尺度適用中國國家標準（CNS } A4規格（210x297公藶） {請先閲讀背面、5-注意W-項寫本頁) 裝
,1T 經濟部中央標準局貝工消費合作社印裂 A7 _ B7五、發明説明（5 ) * 剖面圖’圖面上阿拉伯數字後之大寫字母A、b及c，各 自表示TFT ’閘極焊墊與數據焊墊區域。根據第一具體實 例之製造方法使用了 5個光罩。 首先，如圖5 A- 5 C所示，鉻層與鋁钕合金層被依照 順序沉積。此兩層係使用第一個光罩予以光蝕刻而形成包 含閘極線2 0、閘極2 1與閘極焊塾2 2之閘極圖案。 閘極圖案可爲單層之鉬，鉬鎢合金、或具有雙層結構， 其第一層包含鋁與鋁合金而第二層包含鉬，鉬鎢合金或第 一層包含絡而第二層包含銘，等等。 如圖6A所示，閘極絕緣層30係由矽氮化物、氫化之非 晶系矽層4 0與加重掺雜n+之氫化非晶系矽層5〇依照順 序沉積所製得。經掺雜之非晶系矽層5 〇與非晶系矽層4 〇 係利用第二個光罩予以光蝕刻。如圖6 B與6 C所示，閘 極焊墊與數據焊墊區域係覆蓋著閘極絕緣層3〇 ^ 如圖7 A- 7 C所示，鉬或鉬鎢合金層被沉積在經摻雜 之非晶系矽層5 0上並利用第三個光罩予以蝕刻使形成包含 一數據線60、源極與没極61與62與數據焊墊63之數據圖 案。 . 數據圖案可利用鉻，钽或類似之導電性金屬製成，且可 具有銘層與、i目層及细镇合金層之—之雙層择構。 .經摻雜之非晶系矽層5 0之暴露出之部份係利用源極與汲 極61與62作爲蝕刻光罩予以電漿乾式蝕^以將經摻雜之 非晶系碎層分割成兩部份並暴露出介於經捧雜之非晶系碎 層份5 1與52兩個部份間之非晶系矽層4〇。 本纸張尺度14用巾目g家標準（CNS ) A4胁(210X 297公;sfj --\| ί靖先閲讀背面之注意事項G窍本頁) Ή. 裝· 訂 經濟部中央標準局負工消費合作社印製 A7 B7 五、發明説明（6 ) - 若數據圖案由鉑或鉬鎢合金所製得，使用於經換雜之非-晶系矽層50之乾式蝕刻氣體可能會消耗掉鉬或鉬鎢合金層 。所以乾式蝕刻氣體應予謹愼地選擇以使鉬或鉬鎢合金之 蝕刻速率等於或小於100A/分鐘。氣體系統包含齒化氫及 至少一種係選自 CF4、CHF3、CHC1F2、CH3i^c2F6 爲 適當而特別者，H C1 + C F 4之氣體系統爲佳。 圖9係顯示耐火性金屬卣化物在大氣壓力（1 atm)下之 揮發性與昇華溫度之圖示。圖1 〇係顯示根據本發明之第一 具體實例之鉬與鉬鎢合金使用兩種乾式蝕刻氣體系統之蝕 刻速率。於圖9中括弧内所附加之字元5係表示昇華溫度β 於利用源/汲電極蝕刻經摻雜之非晶系矽層之階段，氟 化物氣體（SF6，CF4等）與氣化物氣體（HC1，c丨2等） 系統可被使用以使經摻雜之氫化非晶系矽與氫化之非晶系 矽獲得充分之蝕刻速率並在介於非晶系矽層與未被非晶系 矽層覆盍而由矽氮化物所製得之閘極絕緣層之間獲得適當 之選擇性。然而，如圖9所示，因爲諸如鉬或鎢之耐火性 金屬之卣化物（WF6，WC16，M〇F6，M〇Cl5)或氧卣 化物（WOF4 ’ W0C14 ’ m〇〇f4 ’ m〇oci4)具有抵揮發 或昇華溫度，多種鉬或鉬鎢合金於非晶系矽被蝕刻時被消 耗掉》在另一方面，矽鹵化物之（SiF4，Sicl4)之揮發 性溫度（-8 5。，60。）非常低且鋁鹵化物、(a1F3，a1C13) 之昇華溫度（1290。，180。）相當高。 如圖10所tf數據圖案61、62之鉬或鉬合金層係藉HC1 + SF6氣體系統在200〜610 A /分鐘之速率及藉ci2 + SF6 本紙張尺度適用中國國家標準（CMS) A4規格（21〇/297公着） (請先閲讀背面之\>it項ο寫本頁) .裝· 訂 A7
五、發明説明（7 ) 氣體系統在150〜320 A/分鐘之速率予以蝕刻。 氫化非晶系矽在氟（F )或氣（C1 )電漿處理下可形成 揮發性材料。然而，如圖9所示於鉬鎢合金之場合，氟化 物（M〇F6，M〇OF4，WF6，WOF4 )之揮發性溫度低而 氣化物（MoC15 ，M〇〇Cl4，WC16，woci4)之揮發 性溫度相當高。所以’鉬鎢合金適於氟化物（特別是SF6 )之電漿製程。 另外，如圖10所示，當於鉬鎢合金中之鎢含量增加時蝕 刻速率小幅度增加。其係符合當於鉬鎢合金中之鎢含量增 加時钱刻速率將增加之預期，因爲鎢氟化物（W f 6 )之揮 發性溫度低於鉬氟化物（MoF6)。使用SF6 + (：12氣體系統 之钱刻速率係微大於使用SF6 + HC1氣體系統者，因爲 C12較HC1能製造更多之氣離子。然而，因爲當sf6氣體 被使用作爲氟離子源時並未發生過多聚合反應，韵鎮合金 在兩氣體系統下被消耗很多。 在另一方面，鉬鎢合金之蝕刻速率在CF4 + HC1氣體系 統下可能會降低。圖1 1係根據本發明之第一具體實例在 CF4 + HC1氣體系統下MoW之蚀刻速率作爲鎮含臺之函 數之實例圖。乾式蝕刻之條件爲壓力80巴斯卡（pascal) ’電能800瓦及混合氣體流量500 seem。 -如圖11所示，數據圖案6 1與6 2之鉬合金層在使用 CF4 + HC1氣體系統下係以15~80 A /分鐘之速率予以蚀 刻。比喻圖1 0之結果，蚀刻速率相當地小。此係由於Η離 子或H C1降低了氟之密度，此密度係姓刻鉬鸫合金之主要 本紙張尺度適用中國國家標準（CNS ) Α4規格（2!OX：297公釐〉 *·NU (請先閱讀背面之注^^項^;寫本頁 .装. 訂 經濟部中央標準局員工消资合作社印製 A7 _____B7_ _ 五、發明説明（8 ) ' 來源。另外，將氟碳聚合物膜[-(CF) η-]吸收至表面之聚 合反應效應增加而減少了蝕刻速率。一般而言，C F4氣體 之蝕刻速率係小於S F6。於相同之離子化條件下S F6氣體 較CF4氣體似乎會製造更多之自由氟離子。特別是當CF4 氣體與HC1氣體混合時，氟碳聚合物膜形成更多。當氟之 含量較碳含量多很多時因鉬鎢合金會被蝕刻，蝕刻速率顯 著地減少。. 圖1 2 - 1 4係顯示以蝕刻速率與均勻性作爲壓力、電能與 氣體流量之函數之圖形。 如圖1 2所示，其係顯示以蚀刻速率與均勻性作爲壓力之 函數之圖形，壓力增加時蝕刻速率增加而均勻性在壓力 800毫托（mTorr)時極大。 如圖1 3所示’其係顯示以蝕刻速率與均勻性作爲電能之 函數之圖形，電能增加時蚀刻速率亦增加而均勾性在電能 爲1 000瓦時爲最大。 如圖1 4之實例所示，其係顯示以蚀刻速率與均勻性作爲 混合氣體流量之函數之圖形，當流量增加時均勻性會增加 而蚀刻速率在流量爲600 seem時爲最大》 1 經濟部中央標準局貝工消费合作社印^ 由以上所述之結果’若CF* + HC1氣體被使用以蝕刻經 摻雜之非晶系矽層，於蝕刻經掺雜之非晶系矽層之階段由 鉬鎢合金所製得之數據圖案之消耗量等於产小於5〇A。 圖1 5係在使用C F 4 + H C1氣體系統蚀刻經捧雜之非晶 系矽層之後TFT之I-V特性之實例圖。關閉（off)狀態電流 Ioff在閘極電壓爲-5V下等於或超過i〇pA，而開啓（〇n) ___ - 11 - 本紙張尺度Ϊ4用巾關家料·（ CNS ) A4規格（2IGX297公楚)~~ A7 五、發明説明（9 ) 經濟部中央標準局員工消费合作社印笨 狀態電流Ion在閘極電壓爲20V下等於或超過4 μΑ。即 =令人滿意而Ioff則不然。然而，若在保護層被沉積之 前實施Η,電漿處理則Ioff可降低。似乎是由於鉬與鎢之離 子擴散使薄導電膜形成於通道區域之表面上，形成金屬矽 化物或在钱刻疋經捧雜之非晶系珍層之後已被蚀刻金屬之 副產物之再沉積，而其於A電漿處理時被移除或稀釋以 使通道區域之表面特性更佳。 若同時進行氦電漿處理則TFT之特性會改善得更多。 圖16係氦電漿處理之TFTihv特性實例圖。如圖16所 示，I〇ff降低之量與使用H2電漿處理之場合相同，即I〇ff 等於或小於1 p A，另外I 〇 η未降低，此係不同於使用η 2電 製處理之場合。若使用CF4 + HC1氣體，所形成之多量氟 碳聚合物會保護金屬圖案而矽層會被氟自由基所蝕刻9所 以’氟碳聚合物膜必須有效地移除以避免T F T特性之劣化 。爲移除氟碳聚合物.膜，於蝕刻過程時變硬化之聚合物應 被軟化與洗淨且需要熱處理製程。列於圖16之結果説明此 一事實，而圖17係顯示於根據本發明之第一具體實例之製 程時被檢測到之離子之種類與數量之圖形。如圖17/斤示， 檢測到很多Μ 〇離子且檢測到諸如Μ ο Ο，Μ ο Η，Μ 〇 C之 化合物。所形成之化合物會保護住數據圖案並引起TFT特 性劣化。 其次，如圖8A〜8C所示。保護層7 0被沉積且使用第 四個光軍光蝕刻閘極絕緣層3 0以形成接觸孔7 1而暴露出 汲極62與閘極焊墊22且數據焊髮*63亦被暴露出》由鋁钕 -12 - 本紙張尺度適用中國國家標孪（CNS ) Α4規格（210X25>7公釐） 請 先 閱 讀 背 Λ 之. 注 項 0ί装 頁 訂 線 五、發明説明（ίο ) 合金所製得H焊122之上層222被移除以暴露出由路 製得之下層221 ;因爲鋁合金不適於供作焊墊。 最後’如圖2〜4所示，IT〇層被沉積並利用第五個光軍 予以乾式㈣以形成圖素電極8 Q經由接觸孔71連接至没 極6.2。分別連接至閘極焊墊2 2與數據焊墊6 3之間極 焊墊8 1之ΙΤΟ電極與數據焊墊82之11〇電極亦被形成。 若鉬合金被使用作爲問極焊墊22之上層，則上層即不需 移除。 於本發明足第二具體實例中，經摻雜之非晶系矽層可利 用光阻劑圖案作爲蝕刻光罩而予以蝕刻，光阻劑圖案被剝 除且同時實施電漿處理。 圖18顯示根據本發明之第二具體實例之製造方法之tft 基材剖面之實例。 如圖1 8所示，鉬合金層利用光阻劑圖案9 〇 〇作爲光罩予 以蝕刻以使形成源極與汲極6 i 〇、6 2 〇。在不剝除光阻劑 圖木9 0 0下，經捧雜之非晶系珍層$ 〇 〇利用光阻劑圖案 9 〇 〇作爲光罩予以蝕刻以避免源極與汲極6丨〇、6 2 〇於蝕 經濟部中央標準局貝工消費合作社印製 刻製程時消耗掉^ HC1 + SF6氣體系統被使用作爲乾式蝕 刻氣體。 因爲光阻劑圖案9 〇 〇未被移除，在光阻劑圖案9 〇 〇下之 源/汲極未被蝕刻掉。然而，源極與汲極”〇、620之侧壁 被郅份蝕刻在介於源極/汲極與經摻雜之非晶系矽層5〇〇之 間而形成階梯狀圖案。 根據本發明之第二具體例利用氧氣體之灰化製程被加入 [_____ - 13 - 本紙張尺度適财關家_ ( CNS ) A4^_ ( 21()><297公楚） 五、發明説明（11 ) 以移除己變硬之光阻劑9 〇 0，同時在灰化製程之後實施電 漿處理。 圖19係顯示根據第二具體實例之製造方法與經摻雜之非 晶系梦層之蚀刻速率之圖表。圖2 0係顯示根據圖1 9所示 之條件所製得之TFT之EDS(電子數據系统）測試之結果。 EDS測試係在面板之tEG (測試元件群）區域製造之後 藉測量電氣特性’即Ioff，Ion，vth，梯度（變化率）， 電阻’電容量以評估面板之特性與性能，I 〇 f f係當閘極 電壓係-5 V而源/汲極電壓係丨〇 v時通過汲極之電流，其 値愈小愈佳。I〇n係當閘極電壓係2 〇V而源/汲極電壓係 ιον時通過汲極之電流，其値愈大愈佳。Vth係啓始値電 壓而梯度係計算啓始値電壓之曲線之斜率。利用如以上所 述之値，可计算出遷移率，而圖21係顯示根據第二具體實 例利用E D S數據計算遷移率之圖表。 如圖19所示’條件}係在數據圖案上之光阻圖案在蚀刻 纽摻雜之非晶系矽層之前被剝離之場合而電漿處理則是在 蝕刻經摻雜之非晶系矽層後實施。於此場合，經摻雜之非 晶系矽層蝕刻後之厚度係約1，2 8 3 A。於條件2與,3中， 在數據圖案上之光阻圖案首先被剝離而經摻雜之非晶系矽 層係使用C F4 + H C 1予以蝕刻。爲鑑別τ F τ特性之變化 ，而進行灰化（條件2)或同時進行灰化及冬電漿處理（條件 3) =在此兩種場合下，經摻雜之非晶系矽層蝕刻後之厚户 係約 1,289Α。 於條件4〜6，經摻雜之非晶系矽層利用光阻劑圖案予以 五、發明説明（π ) A7 B7 經濟部中央榡準局員工消費合作.杜印製 蝕刻形成源極/汲極而作爲光罩。於條件4中，在蝕刻經 接雜之非晶系硬層之後進行氧氣灰化，而電漿處理則跳過 。於此場合，經摻雜之非晶系矽層蝕刻後之厚度係約 1’154〜1，167 A。於條件5中，經摻雜之非晶系矽層係 使用CF4 + HC1氣體予以蝕刻，進行灰化及&電漿處理， 經摻雜之非晶系矽層被蝕刻掉約1166A。最後，於條件6 中，經摻雜之非晶系矽層係使用Ch + HC丨氣體予以蝕刻 ，進饤灰化且同時進行氦電漿處理，經摻雜之非晶系矽層 被蝕刻掉約1，1 14〜i，2 U A。 如圖2 0所示，除了條件4之外，關閉狀態電流係等於或 小於IpA。同時進行氦電漿處理之條件6具有最佳之開啓 狀怨之電流特性，同時丨〇n係4 μ A。啓始電壓Vth在實施 氦電漿處理之條件3及6中相當地低。變化率自條件丨遞增 至條件6。接觸阻抗在首先將光阻劑圖案移除之條件卜3 中較在利用光阻劑圖案作爲光罩以蝕刻經摻雜之非晶系矽 層之條件4〜6中爲低。反之，源/汲極電氣阻抗在利用光 阻劑圖案作爲光罩以触刻經捧雜之非晶系碎層之條件4〜6 中較在首先將光阻劑圖案移除之條件丨〜3中爲低。‘ 遷移率可由下述之方程式計算得： 遷移率=(2*( grad) 2 *l) / ( w*Cj) 此處L與W各自爲TFT通道之長度與寬度（如圖21所示， 於條件1〜3之下，閘極在ACI(在洗淨檢視之後，after clearung inspecti〇n)條件下之臨界尺寸係9.23卜爪， 在條件4 6之下爲9·096μπι。源/没極之寬度爲8.847 -15 - tiiiiiTcNT) ( 210X297/Avf )— ' . \sf (請先閲讀背面之注意事項f寫本頁} 裝
'1T A7B7 五、發明説明（13 μιη。Cj係每單元面積之電容量。TFT之通道之設計寬度 與長度分別爲14μηι與3」μπι ^ TFT通道之實際寬度與長 度分別是，於條件1〜3中爲12 847μιη及4 653 μιη，而於 條件 4〜6 中爲 12.8 70μιη及4.630μηι 3 如圖21所示，所計算得之遷移率於條件6下具有最大値 。遷移率係〇 937〜〇 96 i。此結果極類似於圖2〇所示 EDS之測試結果》 根據本發明之具體實例，經摻雜之非晶系矽層係利用已 形成數據圖案或光阻圖案蝕刻製得數據圖案且同時進行電 ；r衆處理減少I 〇 f f電流同時維持I 〇 η特性。 於諸圖示與説明中，此處已揭示了本發明之典型較佳具 體實例，且雖然沿用了特定之條件，彼等僅適用於—般性 與s己述認知且非爲限制之目的，本發明之樣態列於以下之 申請專利範園中。 (請先閲讀背面之注意事項寫本頁 -裝· 、1Τ 經濟部中央標準局員工消费合作社印製 -16 - 本紙張尺度通用中國國家標隼（CNS ) A*規格（21〇χ297公釐

Claims (1)

  1. 、申請專利範圍 1 種薄膜^晶體之製造方法，其包含下列步骤： 在一基材上形成閘極； 形成一閘極絕緣層覆蓋住該閘極； 在覆蓋住閘極之閘極絕緣層上形成一非晶系本質之矽 層； 於本·質非晶系矽層之上形成一經摻雜之非晶系矽層； 在經摻雜疋非晶系矽層上形成彼此相隔離之源極與汲 極； ' 乾式蝕刻經摻雜之非晶系矽層；及 進行氦電漿處理。 2. 根據中請專利範園第μ之方法，纟中在乾式蚀刻之後 原處進行氦電漿處理。 3. 根據申請專利範圍第2項之方法，其中源極及没極係由 鉬或鉬鎢合金所製得。 《根據申請專利範園第3項之方法，其中Ch + HC〗氣體 系統使用於乾式姓刻階段。 5.—種薄膜電晶體之製造方法，其包含下列步驟·· 在一基材上形成閘極； ， 形成一間極絕緣層覆蓋住該閘極； 在覆蓋住閘極之閘極絕緣層上形成—本質非晶系矽層； 於本質非晶系矽層之上形成一經摻雜之非晶系矽層； 在經摻雜之非晶系矽層上沉積一金屬層； 在金屬層上形成一光阻圖案； 利用光阻圖案作爲光罩藉以蝕刻金屬層以形成源極與 中請專利範圍 ABCD 及極； 利用該光阻圖案作爲光罩 系矽層； 藉以乾餘刻該摻雜後的非晶 經濟部中央標準局員工消費合作社印裝 剝除光阻圖案； =用源極與㈣作爲光罩以乾式㈣經摻雜之非晶系 /增，.及 進行氦電漿處理。 6.根據申請專利範圍第5項之方法， 原處進行氦電漿處理。 據申叫專利範圍第6項之方法，其中源極及没極係由 鈉或鉬鎢合金所製得。 4 根據申請專利範圍第7項之方法，其中c h + H c!氣體 系統被使用於乾式蝕刻階段。 9·—種薄膜電晶體之製造方法，其包含下列步驟： 在一基材上形成閘極； 形成一閘極絕緣層覆蓋住閘極； 在覆蓋住閘極之閘極絕緣層上形成一本質非晶系矽層； 於本質非晶系矽層之上形成一經掺雜之非晶系矽廣； 在經摻雜之非晶系矽層上沉積—金屬層； 、在金屬層上形成一光阻圖案； 利用光阻圖案作爲光罩藉以蝕刻金屬層以形成源極與 没極； 利用該光阻圖案作爲光罩藉以乾蝕刻該摻雜後的非晶 系碎層； 其中在乾式蝕刻之後 (請先閲讀背面之注意事寫本頁 -裝- 訂 :旅 18 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公發） Λ8 B8 C8 D8 六、申請專利範圍 剝除光阻圖案；及 進行氦電漿處理。 10. 根據申請專利範圍第9項之方法，其中在乾式蝕刻之後 原處進行氦電漿處理。 11. 根據申請專利範圍第1 〇項之方法，其中源極及汲極係由 4目或细.鎢合金所製得。 * · \tf/ (請先閲讀背面之注意事寫本頁 -裝- 、-'° 線 經濟部中央標準局員工消費合作社印製 本纸張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
TW087101371A 1998-01-30 1998-02-03 A manufacturing method of a thin film transistor TW386315B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR19980002586 1998-01-30

Publications (1)

Publication Number Publication Date
TW386315B true TW386315B (en) 2000-04-01

Family

ID=19532238

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087101371A TW386315B (en) 1998-01-30 1998-02-03 A manufacturing method of a thin film transistor

Country Status (3)

Country Link
US (1) US5998229A (zh)
KR (1) KR100612984B1 (zh)
TW (1) TW386315B (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351871B1 (ko) * 1995-09-12 2003-01-29 엘지.필립스 엘시디 주식회사 박막트랜지스터제조방법
US6337520B1 (en) * 1997-02-26 2002-01-08 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
US6445004B1 (en) * 1998-02-26 2002-09-03 Samsung Electronics Co., Ltd. Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
JP3191745B2 (ja) * 1997-04-23 2001-07-23 日本電気株式会社 薄膜トランジスタ素子及びその製造方法
US6372535B1 (en) 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
JP3003998B2 (ja) * 1998-03-18 2000-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション ドライエッチング方法およびその方法を用いたｔｆｔの製造方法
JP4458563B2 (ja) * 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
US6395586B1 (en) * 1999-02-03 2002-05-28 Industrial Technology Research Institute Method for fabricating high aperture ratio TFT's and devices formed
KR100299537B1 (ko) * 1999-08-31 2001-11-01 남상희 엑스-선 검출용 박막트랜지스터 기판 제조방법
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6838696B2 (en) * 2000-03-15 2005-01-04 Advanced Display Inc. Liquid crystal display
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) * 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW463382B (en) * 2000-05-19 2001-11-11 Hannstar Display Corp Manufacturing method of thin film transistor
US6620655B2 (en) * 2000-11-01 2003-09-16 Lg.Phillips Lcd Co., Ltd. Array substrate for transflective LCD device and method of fabricating the same
US7071037B2 (en) * 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100413668B1 (ko) * 2001-03-29 2003-12-31 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판 제조방법
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
KR100379684B1 (ko) * 2001-04-20 2003-04-10 엘지.필립스 엘시디 주식회사 박막 트랜지스터 액정표시소자 제조방법
TW594193B (en) * 2002-02-06 2004-06-21 Au Optronics Corp Pixel structure and method for repairing the same
JP4004835B2 (ja) * 2002-04-02 2007-11-07 株式会社アドバンスト・ディスプレイ 薄膜トランジスタアレイ基板の製造方法
US6841431B2 (en) * 2003-01-29 2005-01-11 Chunghwa Picture Tubes, Ltd. Method for reducing the contact resistance
US7144828B2 (en) * 2004-01-30 2006-12-05 Chartered Semiconductor Manufacturing Ltd. He treatment to improve low-k adhesion property
KR20060097381A (ko) * 2005-03-09 2006-09-14 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
TWI605509B (zh) 2007-09-03 2017-11-11 半導體能源研究所股份有限公司 薄膜電晶體和顯示裝置的製造方法
CN101599497B (zh) * 2009-05-19 2011-07-06 昆山龙腾光电有限公司 薄膜晶体管阵列基板及其形成方法
US8431496B2 (en) * 2010-03-05 2013-04-30 Semiconductor Energy Labortory Co., Ltd. Semiconductor device and manufacturing method thereof
US8338240B2 (en) * 2010-10-01 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
CN107316872A (zh) * 2017-07-12 2017-11-03 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、液晶显示面板
US11393681B2 (en) 2018-03-07 2022-07-19 Uchicago Argonne, Llc Methods to deposit and etch controlled thin layers of transition metal dichalcogenides
CN114171516B (zh) * 2021-12-08 2023-07-25 深圳市华星光电半导体显示技术有限公司 阵列基板的制作方法以及阵列基板、显示面板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198694A (en) * 1990-10-05 1993-03-30 General Electric Company Thin film transistor structure with improved source/drain contacts
JPH04256324A (ja) * 1991-02-08 1992-09-11 Toshiba Corp 薄膜半導体素子の製造方法
JPH05283427A (ja) * 1991-02-18 1993-10-29 Hitachi Ltd 薄膜トランジスタの製造方法及びそれを用いたアクテブマトリックス型液晶表示装置
JPH04349637A (ja) * 1991-05-28 1992-12-04 Oki Electric Ind Co Ltd アモルファスシリコン薄膜トランジスタアレイ基板の製造方法
JP3173926B2 (ja) * 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
JP2738289B2 (ja) * 1993-12-30 1998-04-08 日本電気株式会社 液晶表示装置の製造方法
JP3344072B2 (ja) * 1994-03-31 2002-11-11 ソニー株式会社 薄膜トランジスタの製造方法
US5539219A (en) * 1995-05-19 1996-07-23 Ois Optical Imaging Systems, Inc. Thin film transistor with reduced channel length for liquid crystal displays
US5532180A (en) * 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
KR100196336B1 (en) * 1996-07-27 1999-06-15 Lg Electronics Inc Method of manufacturing thin film transistor
US5917199A (en) * 1998-05-15 1999-06-29 Ois Optical Imaging Systems, Inc. Solid state imager including TFTS with variably doped contact layer system for reducing TFT leakage current and increasing mobility and method of making same

Also Published As

Publication number Publication date
KR19990066664A (ko) 1999-08-16
US5998229A (en) 1999-12-07
KR100612984B1 (ko) 2006-10-31

Similar Documents

Publication Publication Date Title
TW386315B (en) A manufacturing method of a thin film transistor
JP2762968B2 (ja) 電界効果型薄膜トランジスタの製造方法
US20120112346A1 (en) Thin-film transistor substrate and method of manufacturing the same
KR970011965A (ko) 액정표시장치 및 그 제조방법
US6495383B2 (en) Manufacturing method of a thin film transistor
JPS62291069A (ja) 非晶質シリコン電界効果トランジスタのバツクチヤネルを不活性化する方法
TW410382B (en) Method of manufacturing forming metal oxide semiconductor transistor with raised source/drain
JP2752582B2 (ja) 電子素子及びその製造方法
JPH09512667A (ja) 薄膜半導体部品の側面をパッシベーション処理する方法
JP3425925B2 (ja) 薄膜トランジスタの製造方法
US6716681B2 (en) Method for manufacturing thin film transistor panel
KR100697261B1 (ko) 바텀 게이트형 박막트랜지스터 형성방법
TW420876B (en) Manufacturing method of a thin film transistor
JPH11274514A (ja) 薄膜トランジスタの製造方法
JP3658664B2 (ja) 薄膜トランジスタの製造方法
CN116133495B (zh) 一种碳基传感芯片的制备方法
JPH06283547A (ja) 半導体装置の製造方法および薄膜トランジスタの製造方法
KR100422808B1 (ko) 매우 얇은 활성층을 가지는 박막 트랜지스터의 제조방법
JPH0566419A (ja) 液晶装置及びその製造方法
KR100503427B1 (ko) 나노크기의 반도체소자의 전극제조방법
KR100194653B1 (ko) 반도체 장치의 다결정 실리콘층 식각방법
JPH06151380A (ja) 金属／ｉｔｏ多層膜のエッチング方法
KR100202657B1 (ko) 트랜지스터의 제조방법
TW408501B (en) The method of forming metal contact in the top layer ITO thin film transistor
JP2005109321A (ja) アレイ基板の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent