CN101599497B - 薄膜晶体管阵列基板及其形成方法 - Google Patents

Abstract

本发明涉及薄膜晶体管阵列基板及其形成方法。该阵列基板包括：绝缘基底；第一金属层，位于绝缘基底上方，其第一部分形成TFT的栅极，栅极与扫描线电连接；栅极绝缘层，覆盖在第一金属层和绝缘基底的上方；非晶硅层和第一导电透明材料层，都位于栅极绝缘层上方；掺杂非晶硅层，位于非晶硅层上方，与非晶硅层一起形成TFT的半导体层；第二金属层，位于掺杂非晶硅层及第一导电透明材料层上方，其第一部分形成TFT的源极和漏极，源极与数据线电连接；钝化层，位于第二金属层上方，用作所述绝缘体；第二导电透明材料层，位于钝化层上方，其第一部分形成与漏极电连接的像素电极。其中，第一导电透明材料层形成公共电极的一部分。

Description

薄膜晶体管阵列基板及其形成方法

技术领域

本发明涉及薄膜晶体管液晶显示器，特别涉及薄膜晶体管液晶显示器中的薄膜晶体管阵列基板及其形成方法。

背景技术

薄膜晶体管液晶显示器(TFT-LCD)具有轻、薄、小等特点，加上其具有功耗低、无辐射和制造成本相对较低的优点，目前在平板显示领域占主导地位。TFT-LCD非常适合应用在台式计算机、掌上型计算机、个人数字助(PDA)、便携式电话、电视和多种办公自动化和视听设备中。液晶面板是TFT-LCD的主要组件，一般包括薄膜晶体管阵列基板(也称为阵列基板)、彩色滤光片基板以及夹在该薄膜晶体管阵列基板与该彩色滤光片基板之间的液晶层。

现有技术的TFT-LCD的阵列基板一般包括多条数据线和多条扫描线，并由数据线与扫描线垂直交叉地排列以限定多个像素区域。各个像素区域中形成有像素电极，而公共电极被设置在像素电极所在层的下层，通过像素电极与公共电极相重叠、二者之间隔有绝缘层的方式来构成相应像素区域的存储电容。薄膜晶体管形成于数据线与扫描线的交叉位置附近，并包括栅极、半导体层、源极及漏极。通常，栅极与扫描线电连接，源极与数据线电连接，而漏极与像素电极电连接。在TFT-LCD阵列基板中，存储电容是像素扫描信号结束后维持像素电极电位的主要手段，统一增大像素的存储电容，可以有效地改善画面的均一性。

图1是一种现有技术的阵列基板100的结构示意图。该阵列基板100包括基底101′、位于基底101′上的栅极102′和公共电极线109、位于栅极102′和公共电极线109上的栅极绝缘层103′、位于栅极绝缘层103′上的半导体层104、位于半导体层104和栅极绝缘层103′上的TFT源极105′和漏极106′、位于栅极绝缘层103′、源极105′和漏极106′上的钝化层107′以及位于钝化层107′上的像素电极108。

图2是该阵列基板100的制造方法的流程图。该方法采用五道掩模(mask)工艺，主要包括以下五个步骤：

a.形成栅极和公共电极线；

b.形成栅极绝缘层及半导体层；

c.形成源/漏极金属层，并形成TFT沟道；

d.形成钝化层；

e.形成像素电极。

图3是用图2所示制造方法在第一道掩模工艺之后形成的金属层图案的俯视图。其中，所形成的公共电极线109(见图1)与此后的第五道掩模工艺所形成的像素电极108(见图1)之间形成存储电容，以维持像素扫描信号结束后像素电极的电位。

如图3所示，现有技术的阵列基板上一般具有矩阵型公共电极线，避免了电极信号差异而引起的串扰(cross-talk)、闪烁(flicker)和水平白线等不良影响。尽管这种矩阵型的公共电极线在信号均一性方面做出了改善，但是因为公共电极线109是不透明的金属层，所以降低了像素的开口率。

发明内容

本发明的一个目的在于提供一种薄膜晶体管阵列基板及其形成方法，提高像素的开口率，并减少数据线与像素电极间的电容耦合，提高液晶显示器的显示质量。

根据本发明的一个方面，提供了一种薄膜晶体管阵列基板。该阵列基板具有数据线和扫描线，并由数据线与扫描线交叉排列以限定像素区域，所述阵列基板还具有薄膜晶体管和存储电容，所述存储电容包括像素电极和公共电极以及夹在二者之间的绝缘体，所述阵列基板包括：

绝缘基底；

第一金属层，位于所述绝缘基底上方，所述第一金属层的第一部分形成所述薄膜晶体管的栅极及扫描线，所述栅极与所述扫描线电连接；

栅极绝缘层，覆盖在所述第一金属层和所述绝缘基底的上方；

非晶硅层和第一导电透明材料层，都位于所述栅极绝缘层上方；

掺杂非晶硅层，位于所述非晶硅层上方，与所述非晶硅层一起形成所述薄膜晶体管的半导体层；

第二金属层，覆盖在所述第一导电透明材料层的一部分以及所述掺杂非晶硅层的一部分的上方，所述第二金属层的第一部分形成所述薄膜晶体管的源极和漏极，所述源极与所述数据线电连接；

钝化层，位于所述第二金属层上方，其一部分用作所述绝缘体；

第二导电透明材料层，位于所述钝化层上方，所述第二导电透明材料层的第一部分形成所述像素电极，所述像素电极与所述漏极电连接，

其中，所述第一导电透明材料层未被第二金属层覆盖的另一部分形成所述公共电极的一部分，所述第二金属层的第二部分形成所述公共电极的另一部分。

根据本发明的另一个方面，提供了一种用于形成薄膜晶体管阵列基板的方法，所述阵列基板具有数据线和扫描线，并由数据线与扫描线交叉排列以限定像素区域，所述阵列基板还具有薄膜晶体管和存储电容，所述存储电容包括像素电极和公共电极以及夹在二者之间的绝缘体，所述方法包括以下步骤：

a)在绝缘基底上形成第一金属层，并对所述第一金属层进行图案化以形成所述薄膜晶体管的栅极及所述扫描线；

b)在所述阵列基板上依次形成栅极绝缘层、非晶硅层和掺杂非晶硅层，并对所述掺杂非晶硅层和所述非晶硅层进行图案化，从而形成所述薄膜晶体管的半导体层；

c)在所述阵列基板的未被半导体层覆盖的区域上形成第一导电透明材料层；

d)在所述阵列基板上形成第二金属层并对所述第二金属层进行图案化以使所述第二金属层的第一部分形成所述薄膜晶体管的源极和漏极，并移除未由所述第二金属层的图案覆盖的那部分第一导电透明材料层；

e)部分地去除所述第二金属层，使第二金属层的第二部分之下的所述第一导电透明材料层露出，所述第一导电透明材料层中露出的部分形成所述公共电极的一部分，所述第二金属层的第二部分的一部分形成公共电极的另一部分；

f)在所述阵列基板上沉积钝化层并对所述钝化层进行图案化以形成第三通孔，所述第三通孔使所述漏极暴露；

g)在所述阵列基板上形成第二导电透明材料层，并对所述第二导电透明材料层进行图案化以形成电连接到所述漏极的所述像素电极。

根据本发明的薄膜晶体管阵列基板及其形成方法，能够在不减小存储电容的情况下提高像素的开口率，并减少数据线与像素电极间的电容耦合，提高液晶显示器的显示质量。

附图说明

图1是一种现有技术的阵列基板的结构示意图；

图2是图1所示阵列基板制造方法的流程图；

图3是图1中现有技术的阵列基板在第一道掩模工艺后形成的金属层图案的俯视图；

图4(a)是根据本发明的实施例，在第一道掩模和第二道掩模工艺之后，阵列基板的局部俯视图；

图4(b)是沿图4(a)中A-A’线的局部剖视图；

图4(c)是根据本发明的实施例，在沉积第一ITO层之后，阵列基板的局部俯视图；

图4(d)是根据本发明实施例的阵列基板沿图4(c)中A-A’线的局部剖视图；

图4(e)是图4(d)在光阻自定义过程之后的局部剖视图；

图4(f)是经第三道掩模工艺之后阵列基板的局部俯视图；

图4(g)是沿图4(f)中A-A’线的局部剖视图；

图4(h)是形成TFT沟道并移除第三光阻之后阵列基板的局部俯视图；

图4(i)是沿图4(h)中A-A’线的局部剖视图；

图4(j)是经第四道掩模工艺之后阵列基板的局部俯视图；

图4(k)是沿图4(j)中A-A’线的局部剖视图；

图4(l)是经第五道掩模工艺之后阵列基板的局部俯视图；

图4(m)是沿图4(l)中A-A’线的局部剖视图。

具体实施方式

下面将参照附图，详细说明本发明的示例性具体实施方式。

根据本发明示例性实施例的薄膜晶体管阵列基板包括多条数据线和多条扫描线，并由数据线与扫描线交叉排列限定多个像素区域。对于各个像素区域，通过像素电极与公共电极相重叠、二者之间隔有绝缘体的方式来构成存储电容。每个像素区域由薄膜晶体管来进行控制，薄膜晶体管主要包括栅极、半导体层、源极及漏极。栅极可以与扫描线电连接，源极可以与数据线电连接，而漏极可以与像素电极电连接。在本申请中，类似于“A与B电连接”这样的表述应当认为也包含了“A与B是相同的部件”、“A是B的一部分”或者“B是A的一部分”这样的情况。

图4(l)是根据本发明一种实施例的阵列基板200的局部俯视图，图4(m)是图4(l)中的阵列基板200沿A-A’线的局部剖视图。

如图4(m)所示，根据本实施例的阵列基板200包括：绝缘基底101；形成于绝缘基底101上的TFT栅极102，由下文所述的第一金属层M1形成；栅极绝缘层103，覆盖在栅极102以及绝缘基底101上；非晶硅(a-Si:H)层204；第一ITO层208，其与非晶硅层(a-Si:H)204处于同一层中，均直接位于栅极绝缘层103之上；掺杂非晶硅(n⁺a-Si)层2041，直接位于非晶硅层204之上；TFT的源极105和漏极106，由下文所述的第二金属层M2形成，并直接位于掺杂非晶硅层2041及第一ITO层208之上；钝化层107，直接位于第二金属层M2之上；第二ITO层209，直接位于钝化层107之上，形成阵列基板200的像素电极，并通过钝化层107中的通孔C3(也称为“第三通孔”)与TFT的漏极106电连接。另外，如图4(l)所示，第二ITO层209还在钝化层107中的通孔C1(也称为“第一通孔”)处穿过钝化层107和栅极绝缘层103与第一金属层M1的一部分电连接，并在钝化层107中的通孔C2(也称为“第二通孔”)处穿过钝化层107而与第二金属层M2中的一部分电连接，从而由第一金属层M1的一部分与第二金属层M2的一部分共同形成阵列基板200的数据线。

图4(a)-图4(m)图示了根据本实施例的阵列基板200的形成方法的各个步骤。

首先进行第一道掩模工艺。在绝缘基底101(通常为玻璃)上形成第一金属层M1，接着形成第一光阻层。以第一道掩模图案对第一光阻层进行曝光显影，从而形成第一光阻层图案。再以第一光阻层图案为遮罩对第一金属层M1进行刻蚀来进行图案化，由经过图案化的第一金属层M1形成TFT的栅极102、与TFT的栅极102连接的扫描线SL、以及数据线的第一部分DL。随后，移除第一光阻层。

随后进行第二道掩模工艺。在阵列基板200上依次形成栅极绝缘层103、非晶硅层204、掺杂非晶硅层2041，以及第二光阻层PR2。以第二道掩模图案对第二光阻层PR2进行曝光显影，从而形成第二光阻层图案。通过以第二光阻层图案为遮罩对掺杂非晶硅层2041和非晶硅层204进行刻蚀来进行图案化，从而在预定区域(例如图4(a)、(b)所示)形成具有预定图案的半导体层，作为TFT的半导体层。在第二道掩模工艺结束之后，暂时保留第二光阻层PR2而不将其移除。图4(a)示出了经过第二道掩模工艺之后，阵列基板200的局部俯视图。图4(b)为阵列基板200沿图4(a)中A-A’线的局部剖视图。

随后，在阵列基板200上形成第一导电透明材料层208。导电透明材料可以为例如导电氧化物中的铟锡氧化物(ITO)、铟锌氧化物(IZO)等。在本申请中以ITO为导电透明材料的示例，并且为了表述方便，也将“导电透明材料层”称为“ITO层”。但是应当明白，这些层的材料并不限于ITO。图4(c)示出了在光阻自定义过程之前，阵列基板200的局部俯视图，其中被第一ITO层覆盖的部分由虚线表示。图4(d)为阵列基板200沿图4(c)中A-A’线的局部剖视图。接着进行光阻自定义(lift off)过程，移除第二光阻层PR2上的那部分第一ITO层208，并移除第二光阻层PR2。图4(e)是图4(d)在经过光阻自定义过程之后的情况。

随后进行第三道掩模工艺。在上述第二道掩模工艺之后阵列基板200的绝缘基底101、半导体层图案和第一ITO层208的图案上形成第二金属层M2以及第三光阻层。以第三道掩模的图案对第三光阻层进行曝光显影，从而形成经过图案化的第三光阻层。优选地，第三道掩模可以采用半色调掩模(half tone mask)；中国专利申请公开CN1773374A公开了与半色调掩模的制造和使用方法相关的内容，该文献通过引用方式结合于此。以经过图案化的第三光阻层为遮罩对第二金属层M2进行刻蚀，从而对第二金属层M2进行图案化。经过图案化的第二金属层M2大致包括第一部分M21、第二部分M22和第三部分M23三个部分，其中第一部分M21形成TFT的源极105和漏极106，第二部分M22的一部分形成阵列基板200的部分公共电极，而第三部分M23形成与源极105相连的、数据线的第二部分DL’。之后，移除未由第二金属层M2的图案覆盖的那部分第一ITO层208。图4(f)示出了经第三道掩模工艺之后，阵列基板200的局部俯视图。图4(g)是阵列基板200沿图4(f)中A-A’线的局部剖视图。

接着，部分地去除该第二金属层M2。在第三道掩模采用了半色调掩模的情况下，可以直接利用该掩模来执行这一步骤；否则，也可以通过增加一道掩模工序来执行这一步骤。第二金属层M2中的第二部分M22被部分地去除，使其下相应的第一ITO层208露出(如图4(h)中阴影部分所示)。第二金属层M2的第二部分M22中剩余的部分M221和露出的这部分第一ITO层208将作为阵列基板200的公共电极。优选地，从与阵列基板表面垂直的方向看去，露出的这部分第一ITO层208位于与数据线的第一部分DL平行且相邻的位置处。此外，第二金属层M2中的第一部分M21也被部分地去除，使非晶硅层204暴露出来，在相应区域(如图4(h)中的B区域所示)形成TFT沟道。随后移除第三光阻层。图4(h)是在形成TFT沟道并移除第三光阻层之后，阵列基板200的局部俯视图，图4(i)是阵列基板200沿图4(h)中A-A’线的局部剖视图。

随后进行第四道掩模工艺。在阵列基板上200依次沉积钝化层107和第四光阻层。以第四道掩模的图案对第四光阻层进行曝光显影，从而形成经过图案化的第四光阻层。以经过图案化的第四光阻层为遮罩对钝化层107进行刻蚀，从而限定经过图案化的钝化层107。此外，经过图案化的钝化层107包括多个穿过该层的通孔C1、C2、C3。第一通孔C1使第一金属层M1的数据线的第一部分DL在扫描线SL的上下两端处暴露出来；第二通孔C2使第二金属层M2中与源极105相连的、数据线的第二部分DL’在扫描线SL的上下两端处暴露出来；第三通孔C3使TFT的漏极106局部地暴露出来，漏极106的该暴露位置是此后将与像素电极进行电连接的位置。最后，移除第四光阻层。图4(j)是经第四道掩模工艺之后，阵列基板200的局部俯视图，其中通孔的位置由黑色方块表示。图4(k)是阵列基板200沿图4(j)中A-A’线的局部剖视图。

随后进行第五道掩模工艺。在阵列基板200上依次形成第二ITO层209和第五光阻层。以第五道掩模的图案对第五光阻层进行曝光显影，从而形成经过图案化的第五光阻层。以经过图案化的第五光阻层为遮罩对第二ITO层209进行刻蚀，从而使第二ITO层209图案化。第二ITO层209的一部分形成像素电极并通过第三通孔C3与漏极106电连接。第二ITO层209的另一部分(可以称为“连接部分”)通过通孔C1和C2将第一金属层M1中的数据线的第一部分DL与第二金属层M2中的数据线的第二部分DL’电连接，以形成完整的数据线。最后移除第五光阻层。图4(l)是经第五道掩模工艺之后，阵列基板200的局部俯视图。图4(m)是阵列基板200沿图4(l)中A-A’线的局部剖视图。为了清楚起见，在图4(l)的俯视图中，第二金属层M2所在的区域由加粗的实线示出，阵列基板200的公共电极由露出的部分第一ITO层208(图4(l)中加粗虚线的区域)和第二金属层M2的上述区域M221共同构成，而第二ITO层209覆盖的区域由网格阴影示出。

在第五道掩模工艺之后，上述方法结束。

计算机模拟结果表明，在同等条件下，本发明像素的开口率与传统结构像素的开口率相比，提高了16％。

根据本发明的上述实施例，仍然采用了五道掩模工艺，由第二金属层M2的第二部分M221作为公共电极，第二金属层M2中的第二部分M221与第一ITO层208接触并从而电连接，并与第二ITO层209中的像素电极隔着钝化层107而彼此面对，从而形成存储电容。即，由透明的第一ITO层208部分地取代了现有技术中的不透明的第一金属层(如图4(l)中的加粗虚线部分所示)。因此，根据本发明的上述实施例，在不减小存储电容的同时有效地提高了像素的开口率。

虽然用透明的第一ITO层208代替不透明的金属层可以提高开口率，但是由于ITO材料比通常的金属导体材料电阻率高，所以如果第一ITO层208占据的面积过大，则可能引起信号传输的延迟及图像失真，如果用ITO材料取代公共电极的金属材料，则信号传输延迟和图像失真情况都将增大，甚至可能使阵列基板无法工作，故公共电极中由第一ITO层208占据的面积例如可以在20％-70％之间。在图1-图3所示的现有技术中，其阵列基板结构不能屏蔽数据线对像素电极的电容耦合。在本发明的上述实施例中，导电的第一ITO层208介于数据线和像素电极之间，可以至少部分地屏蔽数据线的第一部分DL对像素电极(即第二ITO层209)的电容耦合。

虽然已经结合附图对本发明的具体实施方式进行了说明，但应当理解，这些说明仅仅是示例性的。根据本发明的实质精神，本领域技术人员可以想到各种等效的变更和替换形式。本发明的范围由权利要求而非对具体实施方式的上述说明来限定。

Claims (14)

1.一种薄膜晶体管阵列基板(200)，具有数据线和扫描线，并由数据线与扫描线交叉排列以限定像素区域，所述阵列基板还具有薄膜晶体管和存储电容，所述存储电容包括像素电极和公共电极以及夹在二者之间的绝缘体，所述阵列基板包括：

绝缘基底(101)；

第一金属层(M1)，位于所述绝缘基底上方，所述第一金属层的第一部分形成所述薄膜晶体管的栅极(102)及所述扫描线，所述栅极与所述扫描线电连接；

栅极绝缘层(103)，覆盖在所述第一金属层和所述绝缘基底的上方；

非晶硅层(204)和第一导电透明材料层(208)，都位于所述栅极绝缘层上方；

掺杂非晶硅层(2041)，位于所述非晶硅层上方，与所述非晶硅层一起形成所述薄膜晶体管的半导体层；

第二金属层(M2)，覆盖在所述第一导电透明材料层的一部分以及所述掺杂非晶硅层的一部分的上方，所述第二金属层的第一部分(M21)形成所述薄膜晶体管的源极(105)和漏极(106)，所述源极与所述数据线电连接；

钝化层(107)，位于所述第二金属层上方，其一部分用作所述绝缘体；

第二导电透明材料层(209)，位于所述钝化层上方，所述第二导电透明材料层的第一部分形成所述像素电极，所述像素电极与所述漏极电连接，

其中，所述第一导电透明材料层未被第二金属层覆盖的另一部分形成所述公共电极的一部分，所述第二金属层的第二部分(M221)形成所述公共电极的另一部分。

2.根据权利要求1所述的阵列基板，其中，

所述第一金属层包括所述数据线的第一部分(DL)；

所述第二金属层包括第三部分(M23)，所述第二金属层的第三部分形成所述数据线的第二部分(DL’)；

所述第二导电透明材料层包括连接部分，所述数据线的第一部分与所述数据线的第二部分由所述连接部分电连接。

3.根据权利要求2所述的阵列基板，其中，所述钝化层在所述数据线的第一部分处和所述数据线的第二部分处分别具有第一通孔(C1)和第二通孔(C2)，所述第二导电透明材料层的连接部分在所述第一通孔处穿过所述钝化层和所述栅极绝缘层与所述数据线的第一部分电连接，并在所述第二通孔处穿过所述钝化层而与所述数据线的第二部分电连接。

4.根据权利要求1所述的阵列基板，其中，从与所述阵列基板表面垂直的方向看去，形成所述公共电极的一部分的所述第一导电透明材料层位于与所述数据线平行且相邻的位置处。

5.根据权利要求1所述的阵列基板，其中，形成所述公共电极的一部分的所述第一导电透明材料层占据所述公共电极面积的20％-70％。

6.一种用于形成薄膜晶体管阵列基板的方法，所述阵列基板具有数据线和扫描线，并由数据线与扫描线交叉排列以限定像素区域，所述阵列基板还具有薄膜晶体管和存储电容，所述存储电容包括像素电极和公共电极以及夹在二者之间的绝缘体，所述方法包括以下步骤：

a)在绝缘基底上形成第一金属层，并对所述第一金属层进行图案化以形成所述薄膜晶体管的栅极及所述扫描线；

b)在所述阵列基板上依次形成栅极绝缘层、非晶硅层和掺杂非晶硅层，并对所述掺杂非晶硅层和所述非晶硅层进行图案化，从而形成所述薄膜晶体管的半导体层；

c)在所述阵列基板的未被半导体层覆盖的区域上形成第一导电透明材料层；

d)在所述阵列基板上形成第二金属层并对所述第二金属层进行图案化以使所述第二金属层的第一部分形成所述薄膜晶体管的源极和漏极，并移除未由所述第二金属层的图案覆盖的那部分第一导电透明材料层；

e)部分地去除所述第二金属层，使第二金属层的第二部分之下的所述第一导电透明材料层露出，所述第一导电透明材料层中露出的部分形成所述公共电极的一部分，所述第二金属层的第二部分的一部分形成公共电极的另一部分；

f)在所述阵列基板上沉积钝化层并对所述钝化层进行图案化以形成第三通孔，所述第三通孔使所述漏极暴露；

g)在所述阵列基板上形成第二导电透明材料层，并对所述第二导电透明材料层进行图案化以形成电连接到所述漏极的所述像素电极。

7.根据权利要求6所述的方法，其中，所述步骤a)还包括：形成所述数据线的第一部分。

8.根据权利要求7所述的方法，其中，所述步骤d)中对所述第二金属层进行的图案化使所述第二金属层的第三部分形成所述数据线的第二部分。

9.根据权利要求6所述的方法，其中，所述步骤e)中部分地去除所述第二金属层使所述非晶硅层暴露出来，形成所述薄膜晶体管的源极与漏极之间的沟道。

10.根据权利要求8所述的方法，其中，所述步骤f)中对所述钝化层进行的图案化还包括：形成第一通孔使所述第一金属层在所述数据线的第一部分处暴露，并形成第二通孔使所述第二金属层在所述数据线的第二部分处暴露。

11.根据权利要求10所述的方法，其中，所述步骤g)还包括：将所述第二导电透明材料层包括的连接部分通过所述第一通孔和所述第二通孔分别与所述数据线的第一部分和所述数据线的第二部分电连接。

12.根据权利要求6所述的方法，其中，从与所述阵列基板表面垂直的方向看去，形成所述公共电极的一部分的所述第一导电透明材料层位于与所述数据线平行且相邻的位置处。

13.根据权利要求6所述的方法，其中，形成所述公共电极的一部分的所述第一导电透明材料层占据所述公共电极面积的20％-70％。

14.根据权利要求6所述的方法，其中，步骤d)中对所述第二金属层进行图案化以及步骤e)中部分地去除所述第二金属层的处理利用半色调掩模来进行。

Images