CN101034215A - 一种液晶显示器阵列基板的像素结构及其制造方法 - Google Patents
一种液晶显示器阵列基板的像素结构及其制造方法 Download PDFInfo
- Publication number
- CN101034215A CN101034215A CN 200610057243 CN200610057243A CN101034215A CN 101034215 A CN101034215 A CN 101034215A CN 200610057243 CN200610057243 CN 200610057243 CN 200610057243 A CN200610057243 A CN 200610057243A CN 101034215 A CN101034215 A CN 101034215A
- Authority
- CN
- China
- Prior art keywords
- electrode
- layer
- insulation course
- transparent pixels
- lcd
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明公开了一种液晶显示器阵列基板的像素结构,包括玻璃基板,形成于玻璃基板上的栅线,栅电极,数据线,源电极,漏电极,掺杂层,有源层,第一绝缘层,第二绝缘层,透明像素电极,钝化层,其特征在于:透明像素电极和栅线、栅电极之间有横向的隔断槽;透明像素电极和数据线、源电极之间有纵向的隔断槽。本发明同时也公开了制造该像素结构的方法。本发明适用于TFT的4mask工艺中有ITO直接沉积在源、漏电极上,并进行钝化层刻蚀的工艺中。在不增加现有工艺和设计成本的基础上,本发明可以提高生产的成品率,同时降低产品修复的数目,从而降低生产成本。
Description
技术领域
本发明适用于在薄膜晶体管(TFT)的制造领域中,特别是应用于TFT的4次掩膜(mask)工艺中有透明像素电极(ITO)直接沉积在源、漏电极上,并进行钝化层刻蚀的工艺中。
背景技术
通常,在TFT阵列常规掩模版制造工艺中采用如图1,图2所示的结构。
此结构的工艺顺序:首先,先在洁净的玻璃基板20上沉积栅金属层(如:Mo,Al/Nd,Cu等),在金属上再沉积第一层绝缘层膜(如:SiNx),在第一层绝缘层上沉积有源层膜,然后再沉积掺杂层膜(如:a-Si或者p-Si)。采用第一次掩模版得到栅小岛图形:掺杂层29,有源层28,第一层绝缘层25,栅电极26。然后,在掺杂层29上面沉积第二层绝缘层24,在第二层绝缘层24上面沉积透明金属电极层(如:氧化铟锡)。采用第二层掩模版得到来定义我们需要的沟道部分和透明像素电极部分,并暴露掺杂层29。接着,沉积源漏金属层,并使用第三次mask形成金属电极。最后沉积钝化层21,然后刻蚀暴露透明像素电极27部分。
此工艺的透明像素电极27和源电极23、漏电极22时在相邻的两步工艺,所以当工艺中发生由于灰尘或者光刻胶残留等原因容易导致透明像素电极27或者栅电极26、源电极23、漏电极22残留的时候,此两个电极容易发生短路,或者影响存储电容,在阵列工艺测试中必须进行修复。增加了制造成本和设备占用时间。
发明内容
本发明的目的是克服现有技术的缺陷,在不增加现有工艺和设计成本的基础上,提高生产的成品率,同时降低产品修复的数目,从而降低生产成本。
为了实现上述目的,本发明提供一种液晶显示器阵列基板的像素结构,包括:包括玻璃基板,形成于玻璃基板上的栅线,栅电极,数据线,源电极,漏电极,掺杂层,有源层,第一层绝缘层,第二层绝缘层,透明像素电极,钝化层,其特征在于:透明像素电极和栅线、栅电极之间有横向的隔断槽和/或透明像素电极和数据线、源电极之间有纵向的隔断槽。
为了实现上述目的,本发明同时也提供一种液晶显示器阵列基板的像素结构的制造方法,包括如下步骤:第一步,先在洁净的玻璃基板上沉积栅金属,在金属上再沉积第一层绝缘层,在第一层绝缘层上沉积有源层,然后再沉积掺杂层;采用第一次掩模版定义得到栅小岛图形,即掺杂层,有源层,第一层绝缘层,栅电极;第二步,在掺杂层上面沉积第二层绝缘层,在第二次绝缘层上面沉积透明金属电极;采用第二层掩模版定义得到沟道部分和透明像素电极部分,并暴露掺杂层;第三步,沉积源、漏金属层,并使用第三次掩模版定义得到源、漏金属电极;第四步,沉积钝化层,并使用第四次掩模版定义得到隔断槽区域及透明像素电极部分。
其中所述的第四步中使用第四次掩模版定义,将图形转移到钝化层上面时,在横向上,要暴露一部分处在透明像素电极和栅线、栅电极之间的第二层绝缘层;在纵向上,要暴露一部分处在透明像素电极和数据线、源电极之间的第二层绝缘层;也可以为仅在横向上,要暴露一部分处在透明像素电极和栅线、栅电极之间的第二层绝缘层;或仅在纵向上,要暴露一部分处在透明像素电极和数据线、源电极之间的第二层绝缘层,并在随后的刻蚀工艺中,需要在隔离槽区域刻蚀钝化层和第二层绝缘层。
本发明相对于现有技术,在不增加现有工艺和设计成本的基础上,本发明可以提高生产的成品率,同时降低产品修复的数目,从而降低生产成本。
以下,参照附图及本发明的实施例对本发明内容进行更详细的说明。
附图说明
图1为常规方法的TFT-LCD像素的俯视图;
图2为常规方法TFT-LCD像素部分截面图A-A′;
图3为本发明中TFT-LCD像素的俯视图;
图4为本发明中TFT-LCD像素部分的截面图B-B′;
图5为本发明中TFT-LCD像素部分的截面图C-C′;
图6为本发明横向方向隔断槽示意图;
图7为本发明纵向方向隔断槽示意图;
图中标识:20、玻璃基板;21、钝化层;22、漏电极;23、源电极;24、第二层绝缘层;25、第一层绝缘层;26、栅电极;27、透明像素电极;28、有源层;29、掺杂层;30、横向的隔断槽;31、纵向的隔断槽。
具体实施方式
在常规工艺中,如图1,图2所示,使用钝化层作为保护TFT的电极,并没有对此步工艺做深入的研究,本发明就是在对钝化层的刻蚀进行了研究的前提下提出的。
本发明也是利用常规工艺制作TFT-LCD基板的TFT器件部分。其四次掩模版曝光具体结构如图3、图4和图5所示。
首先,先在洁净的玻璃基板20上沉积栅金属层(如:Mo,Al/Nd,Cu等),在金属上再沉积第一层绝缘层膜(如:SiNx),在第一层绝缘层上沉积有源层膜,然后再沉积掺杂层膜(如:a-Si或者p-Si)。采用第一次掩模版得到栅小岛图形,即:掺杂层29,有源层28,第一层绝缘层25,栅电极26。然后,在掺杂层29上面沉积第二层绝缘层24,在第二层绝缘层24上面沉积透明金属电极层(如:氧化铟锡)。采用第二层掩模版来定义得到需要的沟道部分和透明像素电极27部分,并暴露掺杂层29。接着,沉积源、漏金属层,并使用第三次mask形成源电极23、漏电极22。最后沉积钝化层21。在做PVX掩模版的时候,本发明进行了改动:将钝化层21的边缘暴露于透明像素电极27之外。也就是在横向上,钝化层21边缘处于栅电极26、栅线和透明像素电极27之间;在纵向上,钝化层21边缘处于源电极23、数据线和透明像素电极27之间。接着在刻蚀工艺中,在透明像素电极27区域,刻蚀掉其上的钝化层,在隔离槽区域,刻蚀掉钝化层和第二层绝缘层24。这样通过第四次掩模版的光刻和刻蚀,在横向上,在透明像素电极27和栅电极26、栅线之间通过刻蚀形成了横向的隔断槽30;在纵向上,在透明像素电极27和源电极23、数据线之间形成纵向的隔断槽31,如图6,图7所示。
如图6所示,横向上当栅电极26、栅线或者有源层28发生残留,栅电极26、栅线和透明像素电极27产生附加的电容,与设计值发生偏差,在常规工艺中只能通过修复来解决此问题,在本发明中通过在钝化层21和栅电极26、栅线之间形成了横向的隔断槽30,此横向的隔断槽30在刻蚀过程中就可以将栅电极26、栅线残留或者有源层28残留的多余部分切断,这样就不会影响像素的功能。
如图7所示,纵向上当源电极23、数据线发生残留或者透明像素电极27发生残留时,此时会发生透明像素电极27和源电极23、数据线的短路,使TFT像素开关功能失效,常规方法时通过修复来解决此问题,在本发明中通过在钝化层21和源电极23、数据线之间形成纵向的隔断槽31,此纵向的隔断槽31在刻蚀过程中将源电极23、数据线残留或透明像素电极27残留的部分切断,这样像素的功能又回复正常。
在本发明中采用横向、纵向均有隔断槽的方式为最优的方式。此外,本发明可以仅为纵向方向有隔断槽,也可以仅为横向方向有隔断槽。
以上说明及附图给出了本发明的特定实施方式,但不言自明,本发明可以由本领域的技术人员进行各种变形来实施。但变形了的实施方式不能脱离本发明的技术思想或展望来个别地理解,必须看作本发明所附的权利要求书内包含的结构和制造方法。
Claims (9)
1、一种液晶显示器阵列基板的像素结构,包括玻璃基板,形成于玻璃基板上的栅线,栅电极,数据线,源电极,漏电极,掺杂层,有源层,第一层绝缘层,第二层绝缘层,透明像素电极,钝化层,其特征在于:透明像素电极和栅线、栅电极之间有横向的隔断槽。
2、根据权利要求1所述的一种液晶显示器阵列基板的像素结构,其特征在于:所述的透明像素电极和数据线、源电极之间有纵向的隔断槽。
3、一种液晶显示器阵列基板的像素结构,包括玻璃基板,形成于玻璃基板上的栅线,栅电极,数据线,源电极,漏电极,掺杂层,有源层,第一层绝缘层,第二层绝缘层,透明像素电极,钝化层,其特征在于:所述的透明像素电极和数据线、源电极之间有纵向的隔断槽。
4、一种液晶显示器阵列基板的像素结构的制造方法,包括如下步骤:
第一步,先在洁净的玻璃基板上沉积栅金属,在金属上再沉积第一层绝缘层,在第一层绝缘层上沉积有源层,然后再沉积掺杂层;采用第一次掩模版定义得到栅小岛图形,即掺杂层,有源层,第一层绝缘层,栅电极;
第二步,在掺杂层上面沉积第二层绝缘层,在第二层绝缘层上面沉积透明金属电极;采用第二次掩模版定义得到沟道部分和透明像素电极部分,并暴露掺杂层;
第三步,沉积源、漏金属层,并使用第三次掩模版定义得到源、漏金属电极;
第四步,沉积钝化层,并使用第四次掩模版定义得到隔断槽区域及透明像素电极部分。
5、根据权利要求4所述的一种液晶显示器阵列基板的像素结构的制造方法,其特征在于:所述的第四步中使用第四次掩模版定义,将图形转移到钝化层上面时,在横向上,要暴露一部分处在透明像素电极和栅线、栅电极之间的第二层绝缘层。
6、根据权利要求4或5所述的一种液晶显示器阵列基板的像素结构的制造方法,其特征在于:所述的第四步中使用第四次掩模版定义,将图形转移到钝化层上面时,在纵向上,要暴露一部分处在透明像素电极和数据线、源电极之间的第二层绝缘层。
7、根据权利要求4所述的一种液晶显示器阵列基板的像素结构的制造方法,其特征在于:所述的第四步中使用第四次掩模版定义,将图形转移到钝化层上面时,在纵向上,要暴露一部分处在透明像素电极和数据线、源电极之间的第二层绝缘层。
8、根据权利要求6所述的一种液晶显示器阵列基板的像素结构的制造方法,其特征在于:所述的第四步中使用第四次掩模版定义,在刻蚀工艺中,需要在隔离槽区域刻蚀钝化层和第二层绝缘层。
9、根据权利要求7所述的一种液晶显示器阵列基板的像素结构的制造方法,其特征在于:所述的第四步中使用第四次掩模版定义,在刻蚀工艺中,需要在隔离槽区域刻蚀钝化层和第二层绝缘层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100572434A CN100456089C (zh) | 2006-03-09 | 2006-03-09 | 一种液晶显示器阵列基板的像素结构及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB2006100572434A CN100456089C (zh) | 2006-03-09 | 2006-03-09 | 一种液晶显示器阵列基板的像素结构及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101034215A true CN101034215A (zh) | 2007-09-12 |
CN100456089C CN100456089C (zh) | 2009-01-28 |
Family
ID=38730835
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100572434A Active CN100456089C (zh) | 2006-03-09 | 2006-03-09 | 一种液晶显示器阵列基板的像素结构及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100456089C (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101552241B (zh) * | 2008-04-03 | 2010-11-03 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示装置 |
CN102096255A (zh) * | 2009-11-17 | 2011-06-15 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
CN101599497B (zh) * | 2009-05-19 | 2011-07-06 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其形成方法 |
CN102778793A (zh) * | 2011-12-22 | 2012-11-14 | 北京京东方光电科技有限公司 | 一种液晶显示装置、阵列基板及其制造方法 |
WO2013104300A1 (zh) * | 2012-01-12 | 2013-07-18 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
WO2015090008A1 (zh) * | 2013-12-20 | 2015-06-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN106971976A (zh) * | 2017-05-15 | 2017-07-21 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
CN110867474A (zh) * | 2019-11-26 | 2020-03-06 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板 |
CN111880346A (zh) * | 2020-08-19 | 2020-11-03 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板及配线断线的修复方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1148600C (zh) * | 1996-11-26 | 2004-05-05 | 三星电子株式会社 | 薄膜晶体管基片及其制造方法 |
KR101006434B1 (ko) * | 2003-06-26 | 2011-01-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시장치의 수리 방법 |
KR101112538B1 (ko) * | 2004-07-27 | 2012-03-13 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2006
- 2006-03-09 CN CNB2006100572434A patent/CN100456089C/zh active Active
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101552241B (zh) * | 2008-04-03 | 2010-11-03 | 北京京东方光电科技有限公司 | 阵列基板及其制造方法和液晶显示装置 |
CN101599497B (zh) * | 2009-05-19 | 2011-07-06 | 昆山龙腾光电有限公司 | 薄膜晶体管阵列基板及其形成方法 |
CN102096255B (zh) * | 2009-11-17 | 2013-08-07 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
CN102096255A (zh) * | 2009-11-17 | 2011-06-15 | 乐金显示有限公司 | 液晶显示设备的阵列基板及其制造方法 |
CN102778793A (zh) * | 2011-12-22 | 2012-11-14 | 北京京东方光电科技有限公司 | 一种液晶显示装置、阵列基板及其制造方法 |
WO2013091437A1 (zh) * | 2011-12-22 | 2013-06-27 | 北京京东方光电科技有限公司 | 液晶显示装置、阵列基板及其制造方法 |
US9348184B2 (en) | 2011-12-22 | 2016-05-24 | Beijing Boe Optoelectronics Technology Co., Ltd. | Liquid crystal display device, array substrate and method for manufacturing the same |
WO2013104300A1 (zh) * | 2012-01-12 | 2013-07-18 | 京东方科技集团股份有限公司 | 阵列基板及包括该阵列基板的显示装置 |
US8933472B2 (en) | 2012-01-12 | 2015-01-13 | Boe Technology Group Co., Ltd. | Array substrate and display device comprising the same |
WO2015090008A1 (zh) * | 2013-12-20 | 2015-06-25 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN106971976A (zh) * | 2017-05-15 | 2017-07-21 | 深圳市华星光电技术有限公司 | 阵列基板及其制作方法 |
CN110867474A (zh) * | 2019-11-26 | 2020-03-06 | 深圳市华星光电半导体显示技术有限公司 | Oled显示面板 |
CN111880346A (zh) * | 2020-08-19 | 2020-11-03 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板及配线断线的修复方法 |
CN111880346B (zh) * | 2020-08-19 | 2022-11-29 | 成都中电熊猫显示科技有限公司 | 阵列基板、显示面板及配线断线的修复方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100456089C (zh) | 2009-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100456089C (zh) | 一种液晶显示器阵列基板的像素结构及其制造方法 | |
CN103268878B (zh) | Tft阵列基板、tft阵列基板的制作方法及显示装置 | |
KR101414043B1 (ko) | 박막 트랜지스터 기판 | |
CN202033562U (zh) | 液晶显示器阵列基板 | |
JP3413000B2 (ja) | アクティブマトリックス液晶パネル | |
CN104810382A (zh) | Amoled背板的制作方法及其结构 | |
US20100133541A1 (en) | Thin film transistor array substrate, its manufacturing method, and liquid crystal display device | |
US20110269254A1 (en) | Thin-film transistor substrate, method of manufacturing same and display apparatus having same | |
KR20090003129A (ko) | 액정 표시 장치 | |
CN103885262A (zh) | Tft-lcd阵列基板及其数据线断线的修复方法 | |
CN102033370B (zh) | 液晶显示基板及其制造方法 | |
CN101609236A (zh) | 薄膜晶体管阵列基板制造方法 | |
KR20070074344A (ko) | 박막 트랜지스터 기판과 그 제조 방법 및 이를 포함한 액정표시 장치 | |
KR20080049366A (ko) | 박막 트랜지스터 기판 및 이를 포함하는 표시 장치 | |
CN103730475A (zh) | 一种阵列基板及其制造方法、显示装置 | |
CN102654698A (zh) | 液晶显示器阵列基板及其制造方法、液晶显示器 | |
CN101840121B (zh) | 阵列基板及其制造方法 | |
CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
CN102650783A (zh) | 一种显示装置、tft-lcd像素结构及其制作方法 | |
CN101436601A (zh) | 薄膜晶体管阵列基板 | |
CN103163704B (zh) | 像素结构、阵列基板及其制造方法 | |
KR100546707B1 (ko) | 박막트랜지스터 및 그의 형성방법 | |
CN101592829A (zh) | 液晶显示装置中的薄膜晶体管及其制造方法 | |
CN105870132A (zh) | Tft阵列基板及其制作方法 | |
CN102163575A (zh) | 显示装置及显示装置的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20071019 Address after: No. 8 West Central Road, Beijing economic and Technological Development Zone Applicant after: Beijing BOE Photoelectricity Science & Technology Co., Ltd. Co-applicant after: BOE Technology Group Co., Ltd. Address before: No. 10 Jiuxianqiao Road, Beijing, Chaoyang District Applicant before: BOE Technology Group Co., Ltd. |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |