CN102096255A - 液晶显示设备的阵列基板及其制造方法 - Google Patents

液晶显示设备的阵列基板及其制造方法 Download PDF

Info

Publication number
CN102096255A
CN102096255A CN2010105368543A CN201010536854A CN102096255A CN 102096255 A CN102096255 A CN 102096255A CN 2010105368543 A CN2010105368543 A CN 2010105368543A CN 201010536854 A CN201010536854 A CN 201010536854A CN 102096255 A CN102096255 A CN 102096255A
Authority
CN
China
Prior art keywords
line
layer
pattern
electrode
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010105368543A
Other languages
English (en)
Other versions
CN102096255B (zh
Inventor
千基哲
金焕
丁得洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN102096255A publication Critical patent/CN102096255A/zh
Application granted granted Critical
Publication of CN102096255B publication Critical patent/CN102096255B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及液晶显示设备的阵列基板及其制造方法。一种用于液晶显示设备的阵列基板包括：位于基板上并且彼此隔开的第一线和第二线，第一线和第二线由第一金属材料形成；连接到第一线的栅极；栅绝缘层，其位于第一线、第二线以及栅极上并且包括槽，槽露出基板并且位于第一线和第二线之间；位于栅绝缘层上并且对应于栅极的半导体层；与第一线和第二线交叉并且位于栅绝缘层上的数据线；位于半导体层上并且连接到数据线的源极；位于半导体层上并且与源极隔开的漏极；钝化层，其位于数据线、源极和漏极上并且包括开口，开口露出栅绝缘层的一部分和漏极的端部；以及位于栅绝缘层上并且位于开口中的像素电极，像素电极接触漏极的端部。

Description

液晶显示设备的阵列基板及其制造方法
技术领域
本发明涉及液晶显示(LCD)设备，更具体地说，涉及能够防止电短路问题的阵列基板及制造该阵列基板的方法。
背景技术
本申请要求2009年11月17日提交的韩国专利申请No.10-2009-0110704的权益，此处以引证的方式并入其内容。
近来，引入了具有轻重量、纤薄并且低功耗的特性的LCD设备。在这些LCD设备中，包括薄膜晶体管(TFT)作为开关元件的LCD设备(称为有源矩阵LCD(AM-LCD)设备)具有高分辨率和显示运动图像的优越特性，使得AM-LCD设备得到广泛使用。
通常，通过阵列基板工艺、滤色基板工艺和单元工艺来制造LCD设备。在阵列基板工艺中，TFT和像素电极形成在第一基板上，从而获得阵列基板。在滤色基板工艺中，滤色器和公共电极形成在第二基板上，从而获得滤色基板。然后，在单元工艺中，将液晶层置于第一基板和第二基板之间。
图1是相关技术LCD设备的分解立体图。在图1中，LCD设备包括第一基板12和第二基板22以及液晶层30。第一基板12和第二基板22彼此相对，而液晶层30置于其间。
第一基板12包括选通线14、数据线16、TFT“Tr”以及像素电极18。包括这些元件的第一基板12称为阵列基板10。选通线14和数据线16彼此交叉，使得在选通线14和数据线16之间形成区并且该区被定义为像素区“P”。在选通线14和数据线16的交叉部形成TFT“Tr”，并且在像素区“P”中形成像素电极18并将其连接到该TFT“Tr”。
第二基板22包括黑底(black matrix)25、滤色层26和公共电极28。包括这些元件的第二基板22称为滤色基板20。黑底25具有格子形状以覆盖第一基板12的非显示区，诸如第一基板12上的选通线14和数据线16。黑底25阻挡该非显示区中的漏光。滤色层26包括第一子滤色器26a、第二子滤色器26b和第三子滤色器26c。各子滤色器26a、26b和26c具有红色R、绿色G和蓝色B其中之一的颜色，并对应于各像素区“P”。公共电极28形成在黑底25和滤色层26上，并位于第二基板22的整个表面的上方。
尽管未示出，使第一基板12和第二基板22的边缘密封，从而防止液晶层30的泄漏。用于控制液晶层30中液晶分子的初始排列的第一配向层和第二配向层分别形成在第一基板12和第二基板22上。在第一基板12和第二基板22的至少一个外侧上形成偏振板。此外，在第一基板12下方设置提供光的背光单元。
当利用经由选通线14的信号导通TFT“Tr”时，信号通过数据线16施加到像素电极18，使得在像素电极18和公共电极28之间感生垂直电场。结果，液晶层30被垂直电场驱动，使得LCD设备能够产生图像。
图2是示出了用于相关技术LCD设备的阵列基板的一个像素区的平面图。在图2中，选通线55和数据线80设置在基板51上。选通线55和数据线80彼此交叉以限定像素区“P”。作为开关元件的TFT“Tr”(其连接到选通线55和数据线80)设置在像素区“P”中。此外，由与选通线58相同的材料形成并设置在同一层上的公共线59设置在基板51上。公共线59与选通线58平行并间隔开。
TFT“Tr”包括栅极57、半导体层78、源极83和漏极86。像素电极93通过漏接触孔90连接到漏极86。像素电极93与公共线59交叠以形成存储电容器“StgC”。
如上所述，公共线59设置在与选通线58的同一层上。即，通过对基板51上的金属层(未示出)进行构图来形成选通线58和公共线59。当在构图工艺中存在缺陷时，例如，粒子，选通线58和公共线59之间会出现电短路问题。通过随后工艺没有补救该电短路问题，例如，形成半导体层78的工艺、形成源极83和漏极86的工艺以及形成像素电极93的工艺。
为补救该电短路问题，需要通过照射激光束切割电短路部分的修复工艺。或者，需要去除该电短路部分的附加掩模工艺，其包括形成光刻胶(PR)层的步骤、对PR层进行曝光的步骤、对曝光过的PR层进行显影的步骤以及对金属层进行蚀刻的步骤。结果，由于电短路问题使得生产成本增加而产率降低。不仅选通线58和公共线59会产生电短路问题，而其它电线也会产生电短路问题。
发明内容
因此，本发明涉及一种用于LCD设备的阵列基板及其制造方法，其能够基本上克服因相关技术的局限和缺点带来的一个或更多个问题。
本发明的一个目的是提供能够防止电短路问题的用于LCD设备的阵列基板。
本发明的一个目的是提供一种能够降低生成成本的用于LCD设备的阵列基板的制造工艺。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种用于液晶显示设备的阵列基板包括：位于基板上并且彼此隔开的第一线和第二线，所述第一线和第二线由第一金属材料形成；连接到所述第一线的栅极；栅绝缘层，其位于所述第一线、所述第二线以及所述栅极上并且包括槽，所述槽露出所述基板并且位于所述第一线和所述第二线之间；位于所述栅绝缘层上并且对应于所述栅极的半导体层；与所述第一线和所述第二线交叉并且位于所述栅绝缘层上的数据线；位于所述半导体层上并且连接到所述数据线的源极；位于所述半导体层上并且与所述源极隔开的漏极；钝化层，其位于所述数据线、所述源极和所述漏极上并且包括开口，所述开口露出所述栅绝缘层的一部分和所述漏极的端部；以及位于所述栅绝缘层上并且位于所述开口中的像素电极，所述像素电极接触所述漏极的所述端部。
在本发明的另一个方面，一种制造用于液晶显示设备的阵列基板的方法包括以下步骤：在基板上形成第一线、第二线以及栅极，所述第一线和第二线彼此隔开，所述栅极连接到选通线，所述第一线、所述第二线以及所述栅极由第一金属材料形成；在所述第一线、所述第二线以及所述栅极上形成栅绝缘层，在所述栅绝缘层上形成有源层，并且在所述有源层上形成掺杂非晶硅图案，所述栅绝缘层包括槽，所述有源层和所述掺杂非晶硅图案对应于所述栅极，其中，所述槽露出所述基板并且位于所述第一线和所述第二线之间；在所述栅绝缘层上形成数据线并且在所述掺杂非晶硅图案上形成源极和漏极，所述数据线与所述第一线和所述第二线交叉，所述源极连接到所述数据线并且与所述漏极隔开；利用所述源极和所述漏极作为蚀刻掩模对所述掺杂非晶硅图案的一部分进行蚀刻；形成钝化层，该钝化层设置在所述数据线、所述源极和所述漏极上，并且包括露出所述栅绝缘层的一部分和所述漏极的端部的开口，并且在所述栅绝缘层上且在所述开口中形成像素电极，其中，所述像素电极接触所述漏极的所述端部。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1是相关技术LCD设备的分解立体图；
图2是示出了用于相关技术LCD设备的阵列基板的一个像素区的平面图；
图3是示出了用于根据本发明的LCD设备的阵列基板的一个像素区的平面图；
图4是沿着图3的线IV-IV所取的截面图；
图5A到5D是示出了用于根据本发明的LCD设备的阵列基板的制造工艺的平面图；以及
图6A到6L是示出了用于根据本发明的LCD设备的阵列基板的制造工艺的截面图。
具体实施方式
下面将详细描述本发明的优选实施方式，在附图中例示出了其示例。图3是示出了用于根据本发明的LCD设备的阵列基板的一个像素区的平面图，而图4是沿着图3的线IV-IV所取的截面图。图3示出了彼此相邻设置的选通线和公共线。另一方面，两条选通线彼此相邻地设置。在这种情况下，还应用防止电短路的原理。图4中限定了形成作为开关元件的TFT的开关区。
在图3和4中，在基板101上沿着第一方向设置选通线105和公共线109。公共线109与选通线105相邻并与选通线105间隔开一定距离。例如，公共线109与选通线105之间的距离可以是7到12微米。此外，连接到选通线105的栅极107设置在基板101上并且位于开关区TrA中。
在选通线105、栅极107和公共线109上设置栅绝缘层113。栅绝缘层113具有条形的槽116。槽116设置在选通线105与公共线109之间并且具有比选通线105与公共线109之间的距离小的宽度。即，基板101在选通线105和公共线109之间的部分不被栅绝缘层113覆盖。槽116的长轴平行于选通线105。槽116的短轴具有比选通线105与公共线109之间的距离小的宽度。
数据线130设置在栅绝缘层113上并且与选通线105交叉，以限定像素区P。槽116的长轴的长度小于两条相邻数据线130之间的距离，从而槽116不会与数据线130交叠。在开关区TrA中，在栅绝缘层113上设置包括有源层122和欧姆接触层125的半导体层128。此外，在半导体层128上设置源极133和漏极136。源极133和漏极136彼此间隔开。通过源极133和漏极136之间的空间露出有源层128的中心部分。有源层128的露出部分用作沟道。源极133连接到数据线130。开关区TrA中的栅极107、栅绝缘层113、半导体层128、源极133和漏极136构成了薄膜晶体管(TFT)Tr。
图3示出了I形沟道。然而，对沟道形状没有限制。例如，源极133具有U形，而漏极136插入该U型，使得沟道具有U型。另一方面，图3示出了开关区TrA定位于像素区P中。或者，选通线105的一部分用作栅极107，使得开关区TrA定位于选通线105。
钝化层142设置在TFT Tr和数据线130上。钝化层142具有开口144，用于露出漏极136的端部和像素区P中的栅绝缘层113。钝化层142设置在栅绝缘层113的槽116中。结果，槽116中的钝化层142接触基板101。
在钝化层142的开口144中和栅绝缘层113上设置像素电极153。像素电极153接触漏极136的端部。像素电极153与公共线109交叠，栅绝缘层居于其间以形成存储电容器StgC。
在本发明中，槽116形成在设置在同一层并且彼此相邻的线之间。即使产生了由粒子导致的电短路问题，当形成槽116时也能去除电短路部分。因此，根本不产生电短路问题。
图5A到5D是示出了用于根据本发明的LCD设备的阵列基板的制造工艺的平面图，而图6A到6L是示出了用于根据本发明的LCD设备的阵列基板的制造工艺的截面图。图6A到6L示出了像素区、选通连接区、选通焊盘区和数据焊盘区。
如图5A和6A中所示，通过沉积诸如钼(Mo)、钼钛合金(MoTi)、铬(Cr)、铝(Al)、铝合金(AlNd)、铜(Cu)和铜合金之类的第一金属材料在基板101上形成第一金属层(未示出)。或者，通过沉积第一金属材料中的至少两种来使第一金属层具有多层结构。
通过掩模工艺对第一金属层进行构图，以形成选通线105、公共线109、栅极107、选通连接线106和虚设金属图案110。掩模工艺包括形成光刻胶(PR)层的步骤、对PR层进行曝光的步骤、对曝光的PR层进行显影以形成PR图案的步骤和利用PR图案蚀刻第一金属层的步骤。公共线109与选通线105相邻并与选通线105间隔开。栅极107从选通线105延伸并设置在开关区TrA中。选通连接线106定位于并连接到选通线105的端部。选通连接线106设置在选通连接区GLA中。虚设金属图案110定位于选通线105和公共线109之间。虚设金属图案110定位于像素区P的内部区。即，虚设金属图案110的长度小于两条相邻数据线130之间的距离以避免与数据线130交叠。当第一金属层具有双层结构或三层结构时，选通线105、栅极107、选通连接线106、公共线109和虚设金属图案110中的每一个具有双层结构或三层结构。
接着，如图6B所示，通过依次沉积无机绝缘材料、本征非晶硅和掺杂非晶硅来在选通线105、栅极107、选通连接线106、公共线109和虚设金属图案110上层叠栅绝缘层113、本征非晶硅层120和掺杂非晶硅层123。例如，无机绝缘材料可以包括硅氧化物或硅氮化物。
接着，通过涂敷PR材料在掺杂非晶硅层123上形成PR层180。PR材料具有负属性，因此光照部分在显影工艺之后保留。或者，可以使用具有正属性的PR材料。在这种情况下，透射区和阻挡区的位置相互替换。
接着，在PR层180上设置曝光掩模191。曝光掩模191包括透射区TA、阻挡区BA和半透射区HTA。半透射区HTA的透射率小于透射区TA的透射率而大于阻挡区BA的透射率。透射区TA具有相对高的透射率，例如，大约100％，使得透过透射区TA的光能够化学地完全改变第三PR层283。阻挡区BA完全遮挡光。半透射区HTA具有缝隙结构或半透射膜，使得能够降低透过半透射区HTA的光的强度或透射率。例如，半透射区HTA的透射率范围在约10％到约90％之间。透射区TA对应于开关区TrA。换句话说，透射区TA对应于栅极107。即，透射区TA对应于将形成(图4的)半导体层128的区。阻挡区BA对应于选通连接线106的端部和虚设金属图案110。半透射区HTA对应于其它区。PR层180通过曝光掩模191曝光。
接着，如图6C所示，对曝光过的PR层180进行显影以在掺杂非晶硅层123上形成第一PR图案181a和第二PR图案181。第一PR图案181a对应于(图6B的)曝光掩模191的透射区TA并且具有第一厚度。即，第一PR图案181a对应于栅极107。完全去除对应于曝光掩模191的阻挡区BA的(图6B的)PR层180，使得通过第一PR图案181a和第二PR图案181b露出掺杂非晶硅层123的部分。即，选通连接线106的端部和虚设金属图案110上的掺杂非晶硅层123被露出。第二PR图案181b对应于曝光掩模191的半透射区HTA并且具有小于第一厚度的第二厚度。
接着，如图6D所示，通过利用第一PR图案181a和第二PR图案181b作为蚀刻掩模依次蚀刻掺杂非晶硅层123、本征非晶硅层120和栅绝缘层113来通过栅绝缘层113形成用于露出选通连接线106的端部的连接接触孔115和用于露出虚设金属图案110的槽116。
接着，如图5B和6E所示，通过对(图6D的)的第一PR图案181a和第二PR图案181b执行灰化工艺，去除具有第二厚度的第二PR图案181b，使得露出了(图6D的)掺杂非晶硅层123。同时，减小了第一PR图案181a的厚度。然而，由于第一PR图案181a的第一厚度大于第二PR图案181b的第二厚度，因此在开关区TrA中存在第三PR图案181c。
接着，利用第三PR图案181c对(图6D的)掺杂非晶硅层123和(图6D的)本征非晶硅层120进行蚀刻，以在栅绝缘层113上形成本征非晶硅的有源层122并在该有源层122上形成掺杂非晶硅的掺杂非晶硅图案124。同时，通过蚀刻(图6D的)掺杂非晶硅层123和(图6D的)本征非晶硅层120来露出栅绝缘层113。如上所述，通过栅绝缘层113形成用于露出选通连接线106的端部的连接接触孔115和用于露出虚设金属图案110的槽116。
接着，如图6F所示，对(图6E的)第三PR图案181c执行剥离工艺，使得去除第三PR图案181c。
接着，如图5C和6G中所示，通过沉积诸如钼(Mo)、钼钛合金(MoTi)、铬(Cr)、铝(Al)、铝合金(AlNd)、铜(Cu)和铜合金之类的第二金属材料在(图6F的)掺杂非晶硅图案124、栅绝缘层113和虚设金属图案110上形成第二金属层(未示出)。或者，通过沉积第一金属材料中的至少两种来使第一金属层具有多层结构。由于栅绝缘层113具有用于露出虚设金属图案110的槽116，因此第二金属层接触虚设金属层110。
用于第二金属层的第二金属材料可以与用于第一金属层的第一金属材料相同。或者，可以通过用于第一金属材料的蚀刻剂对第二金属材料进行蚀刻。例如，当第一金属材料是Al时，第二金属材料是Al或Al合金。
接着，在第二金属层上形成PR层(未示出)。通过掩模工艺对第二金属层上的PR层进行曝光和显影，以形成对应于数据线130、源极133、漏极136、选通焊盘和数据焊盘所在的区的第四PR图案(未示出)。即，第四PR图案设置在像素区P、开关区TrA、选通焊盘区GPA、选通连接区GLA和数据焊盘区DPA的边界上。露出了其它区的第三金属层。具体地，虚设金属图案110上的第二金属层不被第四PR图案覆盖。
接着，利用第四PR图案作为蚀刻掩模对第二金属层进行蚀刻以形成数据线130、源极133、漏极136、选通焊盘138和数据焊盘137。栅绝缘层113上的数据线130设置与选通线105交叉，从而限定像素区P。数据线130连接到源极133。源极133和漏极136设置在掺杂非晶硅图案124上并且彼此间隔开。掺杂非晶硅图案124的一端上覆盖有源极133，而掺杂非晶硅图案124的另一端上覆盖有漏极136。选通焊盘138设置在选通焊盘区GPA中。选通焊盘138的一端延伸进选通连接区GLA以通过连接接触孔115接触选通连接线106。数据焊盘137设置在数据焊盘区DPA中。数据焊盘137连接到数据线130的一端。
当蚀刻第二金属层时，还对虚设金属图案110进行蚀刻，使得通过槽116露出基板101。如上所述，由于第二金属层由与第一金属层相同的材料或者通过用于第一金属层的蚀刻剂蚀刻的材料形成，因此，虚设金属图案110与第二金属层被同时蚀刻。因此，即使在两条相邻线(即，选通线105和公共线109)之间产生电短路问题，当对第二金属层进行蚀刻时也去除了基板101上的虚设金属图案110，从而根本不产生电短路问题。此外，不需要用于防止电短路问题的附加掩模工艺。
接着，如图6H所示，对(图6G的)掺杂非晶硅图案124的通过源极133和漏极136之间的空间露出的部分进行干蚀刻，使得在有源层122上由掺杂非晶硅图案124形成欧姆接触层125。此外，露出了有源层122的中心部分。有源层122和欧姆接触层125构成半导体层128。
开关区TrA中的栅极107、栅绝缘层113、半导体层128、源极133和漏极136构成了薄膜晶体管(TFT)Tr。
接着，如图6I所示，通过沉积诸如硅氧化物和硅氮化物之类的无机绝缘材料在形成有数据线130和TFT Tr的基板101上方形成绝缘材料层140。在绝缘材料层140上形成PR层(未示出)。通过掩模工艺对PR层进行曝光和显影以形成第五PR图案183。绝缘材料层140的将要形成(图4的)像素电极153的部分不被第五PR图案183覆盖。此外，绝缘材料层140在选通焊盘区GPA的中心处和数据焊盘区DPA的中心处的部分不被第五PR图案183覆盖。即，第五PR图案183对应于数据线130、源极133、漏极136的一部分、选通线105、选通焊盘区GPA的两侧、选通连接区GLA和数据焊盘区DPA的两侧。
接着，如图6J所示，利用第五PR图案193作为蚀刻掩模对绝缘材料层140的露出部分进行蚀刻，以形成像素区P中的开口144、选通焊盘区GPA中的选通焊盘接触孔145和数据焊盘区DPA中的数据焊盘接触孔147。在蚀刻工艺之后保留绝缘材料层140在第五PR图案183下面的其它部分以形成钝化层142。通过开口144露出栅绝缘层113在像素区P中的部分。此外，通过开口144露出漏极136的一端。通过选通焊盘接触孔145露出选通焊盘138，而通过数据焊盘接触孔147露出数据焊盘137。在蚀刻工艺之后保留绝缘材料层140在第五PR图案183下面的其它部分以形成钝化层142。
在这种情况下，为了完全去除选通焊盘138和数据焊盘137上的绝缘材料层140，对绝缘材料层140进行过蚀刻。结果，钝化层142具有相对于第五PR图案183的底切形状。即，钝化层142的宽度小于第五PR图案183。如下所述，因为钝化层142具有底切形状，可以通过单道掩模工艺来处理用于形成像素电极和去除第五PR图案183的掀离(left-off)工艺。
接着，如图6K所示，在形成有第五PR图案183的基板101上方沉积透明导电材料，例如，铟锡氧化物(ITO)或铟锌氧化物(IZO)，以形成透明导电材料层150、像素区P中的像素电极153、选通焊盘区GPA中的选通焊盘电极155和数据焊盘区DPA中的数据焊盘电极157。透明导电材料层150覆盖第五PR图案183的上表面和侧表面。像素电极153设置在开口144中以便设置在栅绝缘层113上。像素电极153接触漏极136的端部并与公共线109交叠以形成存储电容器StgC。即，公共线109的交叠部分、像素电极153的交叠部分和公共线109和像素电极153之间的栅绝缘层构成了存储电容器StgC。选通焊盘电极155通过选通焊盘接触孔145接触选通焊盘138。数据焊盘电极157通过数据焊盘接触孔147接触数据焊盘137。
透明导电材料层150、像素电极153、选通焊盘电极155和数据焊盘电极157中的每一个的厚度小于钝化层142的厚度。如上所述，由于钝化层142具有相对于第五PR图案183的底切形状，所以在透明导电材料层150与像素电极153、选通焊盘电极155和数据焊盘电极157中各电极之间的边界处存在不连续部分。结果，通过这些不连续部分露出第五PR图案183的部分。如果透明导电材料层150、像素电极153、选通焊盘电极155和数据焊盘电极157中的每一个的厚度大于钝化层142，则不产生不连续部分。
接着，如图5D和6L所示，将形成了(图6K的)第五PR图案183、透明导电材料层150、(图6K的)像素电极153、选通焊盘电极155和数据焊盘电极157的基板101浸入剥离溶液，使得(图6K的)第五PR图案183暴露于剥离溶液。或者，可以将剥离溶液喷涂到基板101上。剥离溶液与通过不连续部分露出的第五PR图案183的材料起反应。剥离溶液渗透进第五PR图案183和钝化层142之间的界面，使得减弱了第五PR图案183和钝化层142之间的粘合强度。结果，从钝化层142去除了第五PR图案183。同时，还与第五PR图案183一起去除了第五PR图案183上的透明导电材料层150。上述工艺可以称为掀离工艺。在该掀离工艺之后，保留了像素电极153、选通焊盘电极155和数据焊盘电极157。
在本发明中，利用单道掩模工艺通过掀离工艺形成钝化层142、像素电极153、选通焊盘电极155和数据焊盘电极157。结果，可以通过四道掩模工艺获得根据本发明的阵列基板。此外，由于透过栅绝缘层113的槽116，不产生同一层上的相邻线(即，选通线105和公共线109)之间的电短路问题。这适用于其它相邻线，即，两条紧密相邻的选通线。此外，由于不需要用于槽116的附加掩模工艺，因此没有增加制造工艺和生产成本。而且，由于不需要激光修复工艺来解决电短路问题，因此增加了产率。
另一方面，可以省去虚设金属图案110。即，由第一金属层形成除虚设金属图案之外的选通线105、栅极107、公共线109、选通连接线106。在这种情况下，当通过蚀刻掺杂非晶硅层123、本征非晶硅层120和栅绝缘层113形成槽116时，通过槽116直接露出基板101。此外，用于数据线130、源极133和漏极136的第二金属层通过槽而不是虚设金属图接触基板101。当选通线105与公共线109之间产生电短路问题时，不仅通过形成槽的步骤而且通过形成数据线130、源极133和漏极136的步骤来去除电短路部分。结果，解决了电短路问题。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。

Claims (18)

1.一种用于液晶显示设备的阵列基板，该阵列基板包括：
位于基板上并且彼此隔开的第一线和第二线，所述第一线和第二线由第一金属材料形成；
连接到所述第一线的栅极；
栅绝缘层，其位于所述第一线、所述第二线以及所述栅极上并且包括槽，所述槽露出所述基板并且位于所述第一线和所述第二线之间；
位于所述栅绝缘层上并且对应于所述栅极的半导体层；
与所述第一线和所述第二线交叉并且位于所述栅绝缘层上的数据线；
位于所述半导体层上并且连接到所述数据线的源极；
位于所述半导体层上并且与所述源极隔开的漏极；
钝化层，其位于所述数据线、所述源极和所述漏极上并且包括开口，所述开口露出所述栅绝缘层的一部分和所述漏极的端部；以及
位于所述栅绝缘层上并且位于所述开口中的像素电极，所述像素电极接触所述漏极的所述端部。
2.根据权利要求1所述的阵列基板，其中，所述数据线、所述源极和所述漏极中的每一方由第二金属材料形成，所述第二金属材料与所述第一金属材料相同或被用于所述第一金属材料的蚀刻剂蚀刻。
3.根据权利要求1所述的阵列基板，其中，所述槽的宽度小于所述第一线和所述第二线之间的距离。
4.根据权利要求1所述的阵列基板，其中，所述槽的长度小于两条相邻数据线之间的距离。
5.根据权利要求1所述的阵列基板，其中，所述钝化层在所述槽处接触所述基板。
6.根据权利要求1所述的阵列基板，其中，所述像素电极的厚度小于所述钝化层。
7.根据权利要求1所述的阵列基板，该阵列基板还包括：
位于所述基板上并且连接到所述选通线的端部的选通连接线，其中，所述栅绝缘层还包括露出所述选通连接线的连接接触孔；
位于所述栅绝缘层上并且通过所述连接接触孔接触所述选通连接线的选通焊盘；
位于所述栅绝缘层上并且连接到所述数据线的端部的数据焊盘；以及
位于所述钝化层上的选通焊盘电极和数据焊盘电极，
其中，通过所述钝化层来形成露出所述选通焊盘的选通焊盘接触孔和露出所述数据焊盘的数据焊盘接触孔，并且所述选通焊盘电极和所述数据焊盘电极分别通过所述选通焊盘接触孔和所述数据焊盘接触孔接触所述选通焊盘和所述数据焊盘。
8.一种制造用于液晶显示设备的阵列基板的方法，该方法包括以下步骤：
在基板上形成第一线、第二线以及栅极，所述第一线和第二线彼此隔开，所述栅极连接到选通线，所述第一线、所述第二线以及所述栅极由第一金属材料形成；
在所述第一线、所述第二线以及所述栅极上形成栅绝缘层，在所述栅绝缘层上形成有源层，并且在所述有源层上形成掺杂非晶硅图案，所述栅绝缘层包括槽，所述有源层和所述掺杂非晶硅图案对应于所述栅极，其中，所述槽露出所述基板并且位于所述第一线和所述第二线之间；
在所述栅绝缘层上形成数据线并且在所述掺杂非晶硅图案上形成源极和漏极，所述数据线与所述第一线和所述第二线交叉，所述源极连接到所述数据线并且与所述漏极隔开；
利用所述源极和所述漏极作为蚀刻掩模对所述掺杂非晶硅图案的一部分进行蚀刻；
形成钝化层，该钝化层设置在所述数据线、所述源极和所述漏极上，并且包括露出所述栅绝缘层的一部分和所述漏极的端部的开口，并且在所述栅绝缘层上且在所述开口中形成像素电极，其中，所述像素电极接触所述漏极的所述端部。
9.根据权利要求8所述的方法，其中，形成所述钝化层和所述像素电极的步骤包括以下步骤：
在形成有所述数据线、所述源极和所述漏极的所述基板上方形成绝缘材料层；
在所述绝缘材料层上并且与所述数据线、所述源极、所述漏极的一部分以及所述第一线相对应地形成光刻胶PR图案；
利用所述PR图案作为蚀刻掩模对所述绝缘材料层进行蚀刻以形成钝化层，该钝化层具有相对于所述PR图案的底切形状；
沉积透明导电材料以形成所述像素电极和覆盖所述PR图案的透明导电材料层；以及
通过掀离工序去除所述PR图案和所述透明导电材料层。
10.根据权利要求9所述的方法，其中，所述像素电极的厚度小于所述钝化层。
11.根据权利要求8所述的方法，其中，形成所述第一线、所述第二线和所述栅极的步骤包括：在所述槽中形成虚设金属图案。
12.根据权利要求11所述的方法，其中，形成所述数据线、所述源极和所述漏极的步骤包括以下步骤：
在所述栅绝缘层和所述掺杂非晶硅图案上形成第一金属层；以及
蚀刻所述第一金属层以形成所述数据线、所述源极和所述漏极，并且蚀刻所述虚设金属图案以通过所述槽露出所述基板。
13.根据权利要求12所述的方法，其中，所述数据线、所述源极和所述漏极中的每一方由第二金属材料形成，所述第二金属材料与所述虚设金属图案的材料相同或被用于所述虚设金属图案的材料的蚀刻剂蚀刻。
14.根据权利要求8所述的方法，其中，形成所述栅绝缘层、所述有源层和所述掺杂非晶硅图案的步骤包括以下步骤：
在所述第一线、所述第二线和所述栅极上依次形成栅绝缘层、本征非晶硅层和掺杂非晶硅层；
在所述掺杂非晶硅层上形成第一PR图案和第二PR图案，所述第一PR图案对应于所述栅极并且具有大于所述第二PR图案的第一厚度，所述掺杂非晶硅层的对应于所述槽的部分通过所述第二PR图案露出；
利用所述第一PR图案和所述第二PR图案作为蚀刻掩模来对所述掺杂非晶硅层、所述本征非晶硅层和所述栅绝缘层进行蚀刻以形成所述槽；
对所述第一PR图案和所述第二PR图案进行灰化，以去除所述第二PR图案并由所述第一PR图案形成第三PR图案；
利用所述第三PR图案作为蚀刻掩模来对所述掺杂非晶硅层和所述本征非晶硅层进行蚀刻，以形成所述有源层和所述掺杂非晶硅图案；以及
去除所述第三PR图案。
15.根据权利要求8所述的方法，其中，所述槽的宽度小于所述第一线和所述第二线之间的距离。
16.根据权利要求8所述的方法，其中，所述槽的长度小于两条相邻数据线之间的距离。
17.根据权利要求8所述的方法，其中，所述钝化层在所述槽处接触所述基板。
18.根据权利要求8所述的方法，其中，形成所述第一线、所述第二线和所述栅极的步骤包括：形成位于所述基板上并且连接到所述选通线的端部的选通连接线，所述栅绝缘层还包括连接接触孔，该连接接触孔露出所述选通连接线，
其中，形成所述数据线、所述源极和所述漏极的步骤包括：在所述栅绝缘层上形成选通焊盘和数据焊盘，所述选通焊盘通过所述连接接触孔接触所述选通连接线，所述数据焊盘连接到所述数据线的端部，
其中，形成所述钝化层和所述像素电极的步骤包括：在所述钝化层上形成选通焊盘电极和数据焊盘电极，以及
其中，通过所述钝化层形成露出所述选通焊盘的选通焊盘接触孔和露出所述数据焊盘的数据焊盘接触孔，并且所述选通焊盘电极和所述数据焊盘电极分别通过所述选通焊盘接触孔和所述数据焊盘接触孔接触所述选通焊盘和所述数据焊盘。
CN2010105368543A 2009-11-17 2010-11-04 液晶显示设备的阵列基板及其制造方法 Expired - Fee Related CN102096255B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090110704A KR101248005B1 (ko) 2009-11-17 2009-11-17 어레이 기판 및 그의 제조방법
KR10-2009-0110704 2009-11-17

Publications (2)

Publication Number Publication Date
CN102096255A true CN102096255A (zh) 2011-06-15
CN102096255B CN102096255B (zh) 2013-08-07

Family

ID=44010634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010105368543A Expired - Fee Related CN102096255B (zh) 2009-11-17 2010-11-04 液晶显示设备的阵列基板及其制造方法

Country Status (3)

Country Link
US (2) US8298843B2 (zh)
KR (1) KR101248005B1 (zh)
CN (1) CN102096255B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308721A (zh) * 2013-07-08 2016-02-03 宜普电源转换公司 在氮化镓器件和集成电路中制备自对准隔离的方法
CN106653796A (zh) * 2015-10-30 2017-05-10 三星显示有限公司 有机发光显示装置
CN109445197A (zh) * 2018-12-21 2019-03-08 惠科股份有限公司 显示面板的液晶配向结构、显示面板及显示装置
CN109828419A (zh) * 2019-04-08 2019-05-31 惠科股份有限公司 阵列基板及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101701229B1 (ko) * 2010-04-19 2017-02-02 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
US9048326B2 (en) * 2012-03-02 2015-06-02 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same
CN103969865B (zh) * 2013-10-10 2017-10-27 上海中航光电子有限公司 Tft阵列基板及其制造方法、显示面板和显示装置
CN103928406B (zh) * 2014-04-01 2016-08-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板、显示装置
CN104617132B (zh) * 2014-12-31 2017-05-10 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管及其制造方法
KR102412468B1 (ko) 2015-08-11 2022-06-23 삼성디스플레이 주식회사 표시 장치
US10338440B2 (en) * 2017-04-10 2019-07-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. TFT substrate and manufacturing method thereof
CN113451334B (zh) * 2021-06-30 2024-03-08 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196359A (ja) * 2000-12-22 2002-07-12 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US20040100434A1 (en) * 2002-11-22 2004-05-27 Lg.Philips Lcd Co., Ltd. Wire structure of display device
CN101034215A (zh) * 2006-03-09 2007-09-12 京东方科技集团股份有限公司 一种液晶显示器阵列基板的像素结构及其制造方法
CN101614917A (zh) * 2008-06-25 2009-12-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060016920A (ko) * 2004-08-19 2006-02-23 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101187718B1 (ko) * 2005-11-18 2012-10-05 엘지디스플레이 주식회사 액정표시장치용 어레이 기판의 제조 방법
KR101215943B1 (ko) * 2005-12-15 2012-12-27 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI321853B (en) * 2006-11-21 2010-03-11 Innolux Display Corp Tft substrate and method of fabricating the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002196359A (ja) * 2000-12-22 2002-07-12 Nec Kagoshima Ltd アクティブマトリクス基板及びその製造方法
US20040100434A1 (en) * 2002-11-22 2004-05-27 Lg.Philips Lcd Co., Ltd. Wire structure of display device
CN101034215A (zh) * 2006-03-09 2007-09-12 京东方科技集团股份有限公司 一种液晶显示器阵列基板的像素结构及其制造方法
CN101614917A (zh) * 2008-06-25 2009-12-30 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105308721A (zh) * 2013-07-08 2016-02-03 宜普电源转换公司 在氮化镓器件和集成电路中制备自对准隔离的方法
CN105308721B (zh) * 2013-07-08 2018-11-06 宜普电源转换公司 在氮化镓器件和集成电路中制备自对准隔离的方法
CN106653796A (zh) * 2015-10-30 2017-05-10 三星显示有限公司 有机发光显示装置
CN106653796B (zh) * 2015-10-30 2022-06-03 三星显示有限公司 有机发光显示装置
CN109445197A (zh) * 2018-12-21 2019-03-08 惠科股份有限公司 显示面板的液晶配向结构、显示面板及显示装置
CN109828419A (zh) * 2019-04-08 2019-05-31 惠科股份有限公司 阵列基板及其制作方法
CN109828419B (zh) * 2019-04-08 2022-02-22 惠科股份有限公司 阵列基板及其制作方法

Also Published As

Publication number Publication date
CN102096255B (zh) 2013-08-07
US20110114955A1 (en) 2011-05-19
US8298843B2 (en) 2012-10-30
KR101248005B1 (ko) 2013-03-27
US20130099241A1 (en) 2013-04-25
KR20110054156A (ko) 2011-05-25
US8969876B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
US9052550B2 (en) Thin film transistor liquid crystal display
CN100529932C (zh) 液晶显示器件及其制造方法
US8871590B2 (en) Thin film transistor array substrate, liquid crystal display device including the same and fabricating methods thereof
CN100444013C (zh) 液晶显示器件及其制造方法
CN101598876B (zh) 用于液晶显示装置的阵列基板及其制造方法
KR101198127B1 (ko) 액정표시장치와 그 제조방법
US20060006385A1 (en) Liquid crystal display device and method of manufacturing liquid crystal display device with color filter layer on thin film transistor
KR101322885B1 (ko) 어레이 기판과 액정 디스플레이
CN1987643B (zh) 光掩模以及使用光掩模制造液晶显示器件阵列基板的方法
CN102087449A (zh) 液晶显示设备的阵列基板和制造该阵列基板的方法
CN104614902A (zh) 边缘场切换模式的液晶显示装置及其阵列基板
KR100978265B1 (ko) 액정표시장치 및 그 제조방법
CN103809340A (zh) 边缘场切换模式液晶显示装置的阵列基板及其制造方法
CN101206361B (zh) 液晶显示器件及其制造方法
CN102236227A (zh) 液晶显示设备及其制造方法
CN100456116C (zh) 液晶显示器件及其制造方法
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
CN103137555B (zh) 薄膜晶体管液晶显示器件及其制造方法
KR102484136B1 (ko) 표시 기판, 이를 포함하는 액정 표시 장치, 및 이의 제조 방법
KR101274685B1 (ko) 액정표시장치
KR101265675B1 (ko) 고개구율 액정표시장치 및 그 제조방법
KR20130027207A (ko) 액정표시장치용 어레이 기판의 제조방법
TWI413258B (zh) 薄膜電晶體基板及其製造方法
KR101263725B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130807

Termination date: 20211104