KR101187718B1 - 액정표시장치용 어레이 기판의 제조 방법 - Google Patents
액정표시장치용 어레이 기판의 제조 방법 Download PDFInfo
- Publication number
- KR101187718B1 KR101187718B1 KR1020050110750A KR20050110750A KR101187718B1 KR 101187718 B1 KR101187718 B1 KR 101187718B1 KR 1020050110750 A KR1020050110750 A KR 1020050110750A KR 20050110750 A KR20050110750 A KR 20050110750A KR 101187718 B1 KR101187718 B1 KR 101187718B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- forming
- wiring
- substrate
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 78
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims abstract description 48
- 239000010410 layer Substances 0.000 claims abstract description 107
- 238000005530 etching Methods 0.000 claims abstract description 65
- 239000011241 protective layer Substances 0.000 claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 claims abstract description 26
- 239000000463 material Substances 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 66
- 239000007769 metal material Substances 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 17
- 239000004065 semiconductor Substances 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 9
- 238000002161 passivation Methods 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 5
- 238000000926 separation method Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 description 14
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 239000012535 impurity Substances 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 239000011810 insulating material Substances 0.000 description 5
- 239000011651 chromium Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000007598 dipping method Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000005507 spraying Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000009941 weaving Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13625—Patterning using multi-mask exposure
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
- G02F1/136295—Materials; Compositions; Manufacture processes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Abstract
본 발명은 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 이격되어 동일층에 공통배선을 형성하는 단계와; 상기 게이트 배선 및 공통배선 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 데이터 배선 위로 보호층을 형성하는 단계와; 상기 보호층 및 그 하부의 게이트 절연막을 패터닝함으로써 상기 게이트 배선과 공통배선 사이의 이격영역에 상기 기판을 노출시키는 식각홀을 형성하는 단계와; 상기 식각홀을 식각액에 노출시키는 단계와; 상기 보호층 위로 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법을 제안함으로써 동일한 층에 형성되는 인접한 배선 간 영역에 도전성 이물의 부착에 의한 쇼트(short) 발생을 원천적으로 방지하여 수율 및 생산성을 향상시키는 것을 특징으로 한다.
액정표시장치, 어레이 기판, 쇼트(short), 식각홀
Description
도 1은 일반적인 횡전계형 액정표시장치의 일부를 개략적으로 도시한 단면도.
도 2는 일반적인 횡전계형 액정표시장치용 어레이 기판의 일부를 도시한 평면도.
도 3a 내지 3g는 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판의 제조 과정을 도시한 것으로, 마스크 공정 진행에 따른 제조 공정 평면도.
도 4a 내지 4g는 상기 도 3a 내지 제 3g를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 공정 단면도.
도 5a내지 도 5d는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 일부 제조 단계별 공정을 도시한 도면으로서, 제 1 실시예를 통해 제시한 액정표시장치용 어레이 기판의 제조 공정 단면도와 동일한 부분에 대한 공정 단면도.
<도면의 주요부분에 대한 간단한 설명>
110 : 어레이 기판 113 : 게이트 배선
116 : 게이트 전극 119 : 공통배선
123 : 공통전극 126 : 게이트 절연막
130 : 반도체층 130a : 액티브층
130b : 오믹콘택층 140 : 데이터 배선
143 : 소스 전극 146 : 드레인 전극
150 : 보호층 153 : 드레인 콘택홀
156 : 식각홀 163 : 화소전극
Tr : 박막 트랜지스터
본 발명은 액정표시장치(Liquid Crystal Display Device)에 관한 것으로 특히, 동일층에 형성되는 공통배선과 게이트 배선간의 쇼트(short)를 효과적으로 방직할 수 있는 액정표시장치용 어레이 기판의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 액정의 광학적 이방성과 분극성질을 이용하여 화상을 표시하는 것을 특징으로 한다. 상기 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 가지고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의해 상기 액정의 분자배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터와 상기 박막트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(AM-LCD : Active Matrix LCD 이하, 액정표시장치로 약칭함)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
액정표시장치의 구성에 대해 조금 더 상세히 설명하면, 상기 액정표시장치는 공통전극이 형성된 컬러필터 기판과 화소전극이 형성된 어레이 기판과, 상기 두 기판 사이에 개재된 액정으로 이루어지는데, 이러한 액정표시장치에서는 공통전극과 화소전극이 상하로 걸리는 전기장에 의해 액정을 구동하는 방식으로 투과율과 개구율 등의 특성이 우수하다.
그러나, 상하로 걸리는 전기장에 의한 액정구동은 시야각 특성이 우수하지 못한 단점을 가지고 있다.
따라서, 상기의 단점을 극복하기 위해 시야각 특성이 우수한 횡전계형 액정표시장치가 제안되었다.
이하, 도 1 및 도 2를 참조하여 일반적인 횡전계형 액정표시장치에 관해 설명한다.
도 1은 일반적인 횡전계형 액정표시장치의 단면을 개략적으로 도시한 단면도이다.
도시한 바와 같이, 상부의 컬러필터 기판(10)과 하부의 어레이 기판(40)이 서로 이격되어 대향하고 있으며, 이들 두 기판(10, 40)사이에는 액정층(90)이 개재 되어 있다.
상기 컬러필터 기판(10)에는 하부의 박막트랜지스터(Tr)와 각 배선(미도시)에 대응하여 블랙매트릭스(12)가 형성되어 있으며, 상기 블랙매트릭스(12)의 외부로 노출된 영역에 적, 녹, 청색 컬러필터 패턴(미도시)을 포함하는 컬러필터층(15)이 형성되어 있으며, 상기 어레이 기판(40)상에는 각 화소별로 스위칭 소자인 박막트랜지스터(Tr)가 형성되어 있고, 도면에 있어서는 끊어진 것처럼 보이나, 상기 박막트랜지스터(Tr)와 연결되어 화소전극(70)이 형성되어 있으며, 또한 상기 화소전극(70)과 이격하며 공통전극(49)이 형성됨으로서 동일 기판(40) 상에 공통전극(49) 및 화소전극(70)이 모두 형성되어 있으며 이때, 상기 액정층(90)은 상기 공통전극(49)과 화소전극(70)에 의한 수평전계(L)에 의해 작동된다.
이때, 상기 횡전계형 액정표시장치의 어레이 기판의 구조에 대해 조금 더 상세히 설명한다.
도 2는 전술한 일반적인 횡전계형 액정표시장치용 어레이 기판의 일부를 개략적으로 도시한 평면도이다.
도시한 바와 같이, 일반적인 횡전계형 액정표시장치용 어레이 기판(40)은 소정간격 이격되어 평행하게 가로방향 방향으로 구성된 다수의 게이트 배선(43)과, 상기 게이트 배선(43)에 근접하여 상기 게이트 배선(43)과 평행하게 구성된 공통배선(47)과, 상기 두 배선(43, 47)과 교차하며 특히 게이트 배선(43)과는 화소영역(P)을 정의하는 데이터 배선(60)이 구성되어 있다.
상기 게이트 배선(43)과 데이터 배선(60)의 교차지점에는 게이트 전극(45)과 반도체층(50)과 소스 드레인 전극(53, 55)으로 구성되는 박막트랜지스터(Tr)가 형성되어 있다. 이때, 상기 소스 전극(53)은 상기 데이터 배선(60)에서 분기하고 있으며, 상기 게이트 전극(45)은 상기 게이트 배선(43)에서 분기하여 형성되고 있다.
또한, 상기 화소영역(P) 내에는 상기 드레인 전극(55)과 연결되는 다수의 화소전극(70)과, 상기 화소전극(70)과 평행하게 서로 엇갈리며 구성되며, 상기 공통배선(47)으로부터 분기한 다수의 공통전극(49)이 형성되어 있다.
이러한 구성을 갖는 횡전계형 액정표시장치용 어레이 기판(40)의 제조에 있어서는 배선(43, 47, 60) 및 전극(45, 49, 70) 등을 일정한 형태를 갖도록 하기 위해, 이를 형성하기 위한 금속물질을 우선 기판(40) 전면에 소정의 두께를 갖는 금속 물질층 형태로서 형성하고, 이러한 금속 물질층 위로 포토레지스트를 도포하여 포토레지스트층을 형성하고, 상기 포토레지스트층 위로 소정의 패턴 형태를 가져 상기 패턴형태에 대해 빛의 투과를 선택적으로 할 수 있는 마스크를 이용하여 노광하고, 노광된 포토레지스트층을 현상하여 특정 형태의 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴 외부로 노출된 물질층을 식각하는 등 일련의 과정을 포함하는 마스크 공정을 진행함으로써 이루어지고 있다.
하지만, 이러한 마스크 공정을 진행하여 전술한 구조를 갖는 횡전계형 액정표시장치용 어레이 기판을 제조함에 있어, 특히 금속물질로 이루어진 게이트 배선(43)과, 상기 게이트 배선(43)과 인접하여 상기 게이트 배선(43)과 나란하게 연장하는 공통배선(47)을 동시에 형성하게 되는데, 동일한 층에 형성된 이들 두 배선(43, 47) 사이의 이격영역에 상기 게이트 배선(43)과 공통배선(47) 패터닝 시 또는 추후 공정을 진행 시 금속재질의 이물(93)이 부착되어 쇼트(short) 불량을 야기하는 문제가 있다.
이렇게 쇼트(short)가 발생한 어레이 기판(40)은, 상기 어레이 기판(40) 완성 후 진행되는 어레이 검사 단계에서 발견되는 경우, 리워크(rework) 공정을 진행함으로써 쇼트(short)된 부분을 리페어(repair) 즉, 단선시킴으로서 양품화시킬 수 있으나, 상기 리워크(rework) 공정을 진행하기 위해서는 단순히 리워크(rework) 공정만을 진행하는 것이 아니라, 상기 어레이 기판(40)의 운송, 리워크(rework) 전 세정, 리워크(rework), 리워크(rework) 후 세정 등 다른 부가적인 공정이 함께 수반되어야 하는 바, 총 제조 시간의 손실이 많아지게 되어 생산성을 저하시키게 된다.
더욱이 상기 인접한 배선간의 쇼트(short)는 상기 어레이 검사 단계에서 발견되지 않을 수도 있으며, 이러한 상태에서 컬러필터 기판과 합착하여 액정패널을 형성 할 경우, 액정패널 자체의 불량을 야기 하는 바, 액정패널의 수율을 저하시키며, 더욱이 액정패널의 경우 양품의 컬러필터 기판까지도 함께 불량 처리되는 바, 더욱 큰 손실이 발생하고 있는 실정이다.
본 발명은 이러한 종래의 액정표시장치용 어레이 기판 제조상의 문제점인 동일한 층에 형성되는 인접한 배선 간 영역에 도전성 이물의 부착에 의한 쇼트(short) 발생을 원천적으로 방지할 수 있는 액정표시장치용 어레이 기판의 제조 방 법을 제공함으로써 수율 및 제조 생산성을 향상시키는 하는 것을 그 목적으로 한다.
전술한 바와 같은 목적을 달성하기 위한 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 이격되어 동일층에 동일한 금속물질로 공통배선을 형성하는 단계와; 상기 게이트 배선 및 공통배선 위로 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와; 상기 데이터 배선 위로 보호층을 형성하는 단계와; 상기 보호층 및 그 하부의 게이트 절연막을 패터닝함으로써 상기 게이트 배선과 공통배선 사이의 이격영역에 상기 기판을 노출시키는 식각홀을 형성하는 단계와; 상기 식각홀을 상기 게이트 배선을 이루는 상기 금속물질을 식각하는 식각액에 노출시키는 단계와; 상기 보호층 위로 화소전극을 형성하는 단계를 포함한다.
이때, 상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계를 더욱 포함하며, 상기 박막트랜지스터를 형성하는 단계는 상기 게이트 배선 형성 시 상기 게이트 배선에서 분기하는 게이트 전극을 형성하는 단계와; 상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 반도체층을 형성하는 단계와; 상기 데이터 배선에서 분기하는 소스 전극과 상기 소스 전극과 이격하여 드레인 전극을 상기 반도체층과 각각 접촉하도록 형성하는 단계를 포함한다. 그리고, 상기 게이트 배선과 공통배선 사이의 이격영역에 상기 기판을 노출시키는 식각홀을 형성하는 단 계는 상기 보호층 위로 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 빛의 투과영역과 차단영역을 갖는 마스크를 통한 노광을 실시하는 단계와; 상기 노광된 포토레지스트층을 현상하여 상기 드레인 전극에 대응하는 보호층과, 상기 공통배선과 게이트 배선간의 이격영역에 대응하는 보호층을 노출시키는 포토레지스트 패턴을 형성하는 단계와; 상기 포토레지스트 패턴 외부로 노출된 보호층과 그 하부의 게이트 절연막을 동시에 제거하여 상기 드레인 전극에 대응해서는 드레인 콘택홀을 더욱 형성하며, 식각홀을 형성하는 단계를 포함한다. 이때, 또한 상기 게이트 배선과 공통배선 사이의 이격영역에 기판을 노출시키는 식각홀을 형성하는 단계와, 상기 식각홀을 금속물질을 식각하는 것을 특징으로 하는 식각액에 노출시키는 단계는 상기 보호층 위로 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와; 상기 포토레지스트층 위로 빛의 투과영역과 차단영역과 반투과영역을 갖는 마스크를 통한 노광을 실시하는 단계와; 상기 노광된 포토레지스트층을 현상하여 상기 드레인 전극에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 공통배선과 게이트 배선간의 이격영역에 대응해서는 상기 포토레지스트층이 제거되어 상기 보호층을 노출시키고, 그 외의 영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계 단계와; 상기 제 1, 2 포토레지스트 패턴 외부로 노출된 보호층과 그 하부의 게이트 절연막을 제거하여 식각홀을 형성하는 단계와; 상기 식각홀을 금속재질을 식각하는 것을 특징으로 하는 식각액에 노출시키는 단계와; 애싱(ashing)을 실시함으로써 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 보호층을 식각하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계를 포함한다.
삭제
또한, 상기 게이트 배선 및 공통배선 형성 시, 상기 화소영역 내에 상기 공통배선에서 분기한 공통전극을 더욱 형성하며, 상기 화소전극은 상기 공통배선과 엇갈려 교대로 배치되도록 형성하는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판은 기판과; 상기 기판상에 일방향으로 연장하는 게이트 배선과; 상기 게이트 배선과 이격되어 동일층에 동일한 금속물질로 형성되는 공통배선과; 상기 게이트 배선 및 공통배선 상부에 형성된 게이트 절연막과; 상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과; 상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 데이터 배선과 박막트랜지스터 상부로 형성되며, 상기 박막트랜지스터의 드레인 전극에 대응하여서는 드레인 콘택홀과, 상기 게이트 배선과 공통배선의 이격영역에 대응해서는 상기 기판을 노출시키는 식각홀을 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결된 화소전극을 포함하며, 상기 식각홀은 상기 게이트 배선을 이루는 상기 금속물질을 식각하는 식각액에 노출되어 상기 게이트 배선과 공통배선 사이에 이들 두 배선을 쇼트시키는 금속성 이물이 제거된 것이 특징이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명한다.
도 3a 내지 3g는 본 발명의 실시예에 따른 액정표시장치용 어레이 기판의 제 조 과정을 도시한 것으로 마스크 공정 진행에 따른 제조 공정 평면도이며, 도 4a 내지 4g는 상기 도 3a 내지 제 3g를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 공정 단면도이다. 이 경우, 공정 평면도에 있어서는 게이트 절연막과 보호층 등이 도시되지 않는 바, 이들 층을 이용하여 공정이 이루어지는 부분에 대해서는 전 공정과 이후 공정이 동일한 도면 상태가 되는 바 동일한 한 도면으로 표시하였고, 공정단면도에 있어서는 단면 상태로 상기 게이트 절연막과 보호층이 도시되므로 좀 더 상세하게 도면으로 제시하였다.
우선, 도 3a와 4a에 도시한 바와 같이, 절연기판(110) 상에 알루미늄(Al) 또는 알루미늄 합금(AlNd) 또는 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 금속물질을 기판(110) 전면에 증착하여 제 1 금속층(미도시)을 형성한 후, 포토레지스트를 도포하여 포토레지스트층(미도시)을 형성하고, 소정의 패턴 즉, 투과패턴과 차광패턴을 갖는 마스크(미도시)를 이용하여 상기 포토레지스트층(미도시)을 노광한다.
이후, 상기 노광된 포토레지스트층(미도시)을 현상함으로써 포토레지스트 패턴(미도시)을 형성하고, 상기 포토레지스트 패턴(미도시) 외부로 노출된 상기 제 1 금속층(미도시)을 식각하는 등의 마스크 공정을 진행하여 게이트 전극(116)을 포함하며 일방향으로 연장하는 게이트 배선(113)과, 상기 게이트 배선(113)과 인접하여 나란하게 연장하는 공통배선(119)과, 상기 공통배선(119)에서 분기한 다수의 공통전극(123)을 형성한다.
이때, 상기 금속물질이 알루미늄(Al) 또는 알루미늄 합금(AlNd)인 경우 그 상부에 몰리브덴(Mo)을 더욱 증착하여 이중층으로 게이트 전극(116) 및 게이트 배선(113)과, 공통배선(119) 및 공통전극(123)을 형성할 수도 있다.
다음, 상기 게이트 전극(116)을 포함한 게이트 배선(113)과 공통배선(119) 및 공통전극(123)이 형성된 기판(110) 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 증착하여 게이트 절연막(126)을 형성한다.
다음, 도 3b와 4b에 도시한 바와 같이, 상기 게이트 절연막(126) 위로 순수 비정질 실리콘(a-Si)과 불순물 비정질 실리콘(n+ a-Si)을 연속 증착하고, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 순수 및 불순물 비정질 실리콘의 식각 등 일련의 공정을 포함하는 마스크 공정을 진행하여 패터닝함으로써 순수 비정질 실리콘으로 이루어진 액티브층(130a)과 그 상부로 불순물 비정질 실리콘으로 이루어진 오믹콘택층(130b)을 갖는 반도체층(130)을 상기 게이트 전극(116)에 대응하여 형성한다.
다음, 도 3c와 4c에 도시한 바와 같이, 상기 반도체층(130)이 형성된 기판(110) 위로 전면에 알루미늄(Al) 또는 알루미늄 합금(AlNd) 또는 크롬(Cr), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 금속물질을 증착하여 제 2 금속층(미도시)을 형성한 후, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 게이트 배선(113)과 교차하여 연장함으로써 화소영역(P)을 정의하는 데이터 배선(140)과, 상기 데이터 배선(140)에서 분기한 소스 전극(143)과, 상기 소스 전극(143)과 상기 게이트 전극(116)을 사이에 두고 이격하는 드레인 전극(146)을 형성한다. 이때, 상 기 소스 및 드레인 전극(143, 146)은 하부의 불순물 비정질 실리콘의 오믹콘택층(130b)과 접촉하도록 형성된다.
이후, 상기 소스 및 드레인 전극(143, 146)을 마스크로 하여 상기 두 전극(143, 146) 사이로 노출된 오믹콘택층(도 4b의 130b)을 제거함으로써 서로 이격하여 각각 소스 전극(143)과 드레인 전극(146)과 접촉하는 오믹콘택층(130b)을 완성한다.
한편, 전술한 실시예에서는 반도체층(130)과, 소스 및 드레인 전극(143, 146)과 데이터 배선(140)을 각각 서로 다른 마스크 공정을 진행하여 형성함을 보이고 있으나, 변형예로써 상기 순수 비정질 실리콘과, 불순물 비정질 실리콘과 금속물질을 순차 적층하여 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 제 2 금속층을 형성하고, 그 위로 포토레지스트층을 형성한 후, 반투과영역을 포함하는 회절노광 또는 하프톤 노광을 실시함으로써 1회의 마스크 공정을 진행하여 두께가 서로 다른 포토레지스트 패턴을 형성하고, 이러한 두께를 달리하는 포토레지스트 패턴을 이용하여 상기 포토레지스트 패턴 외부로 노출되는 상기 제 2 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 순차적으로 식각함으로써 액티브층과 오믹콘택층의 반도체층과, 데이터 배선과 소스 및 드레인 전극을 형성할 수도 있다. 이 경우, 상기 데이터 배선의 하부에도 반도체층이 동일한 형태로써 형성되는 것이 특징이다.
이후 공정은 변형예와 실시예가 동일하게 진행되는 바, 변형예에 대해서는 그 설명을 생략하고 실시예만을 설명한다.
다음, 도 3d와 도 4d에 도시한 바와 같이, 상기 데이터 배선(140)과 소스 및 드레인 전극(143, 146)이 형성된 기판(110) 상에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 질화실리콘(SiNx)을 전면에 증착하거나 또는 유기절연물질 예를들면 벤조사이클로부텐(benzocyclobutene:BCB) 포토 아크릴(photo acryl), PVA(poly vinyl alcohol), PVP(poly vinyl pyrrolidone), PMMA(poly methyl meta acrylate) 중에서 선택되는 하나의 물질을 전면에 코팅함으로써 보호층(150)을 형성한다.
다음, 도 3d와 도 4e에 도시한 바와 같이, 상기 보호층(150) 위로 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시) 위로 투과영역과 차단영역을 갖는 마스크(미도시)를 위치시키고 노광을 실시하고, 현상함으로써 포토레지스트 패턴(191)을 형성한다. 이때 상기 포토레지스트 패턴(191)은 하부의 드레인 전극(146)의 일부 및, 상기 공통배선(119)과 게이트 배선(113)의 이격영역에 대응해서는 형성되지 않고 현상 시 제거됨으로써 상기 보호층(150)을 노출시키는 것이 특징이다.
다음, 도 3d와 도 4f에 도시한 바와 같이, 상기 보호층(150) 상의 포토레지스트 패턴(191) 외부로 노출된 보호층(150)을 제거함으로서 상기 드레인 전극(146)에 대응하여서는 드레인 콘택홀(153)을 형성하고, 상기 공통배선(119)과 게이트 배선(113)의 이격영역에 대응해서는 식각홀(156)을 형성한다.
이때, 상기 식각홀(156)은 하부의 게이트 절연막(126)까지 함께 식각함으로써 기판(110)을 노출시키는 형태로 형성하는 것이 바람직하다. 이 경우, 상기 드레 인 콘택홀(153)에 대응해서는 상기 드레인 전극(146)이 노출되고 이렇게 노출된 드레인 전극(146)은 상기 무기절연물질 또는 유기절연물질을 제거하기 위한 식각액에는 반응하지 않거나 또는 선택비의 차이로 아주 미세하게 식각이 진행되는 바, 상기 게이트 절연막(126)을 제거할 수 있는 정도의 시간동안 상기 식각액에 노출되어도 별 영향이 없으며, 건식식각을 통해 상기 드레인 콘택홀(153)과 식각홀(156)을 형성할 경우도 마찬가지로, 상기 식각홀(156) 내의 게이트 절연막(126)을 제거함에 있어 선택비 차이로 거의 식각되지 않으므로 문제되지 않는다.
다음, 상기 드레인 콘택홀(153)과 식각홀(156)이 형성된 기판(110) 상에 상기 데이터 배선(140)을 형성한 금속물질을 제거할 수 있는 식각액을 분사하거나 또는 상기 드레인 콘택홀(156)과 식각홀(156)이 형성된 기판(110)을 상기 식각액에 디핑(dipping)함으로써 상기 식각홀(156)내에 부착된 도전성 재질의 부착물을 식각하여 제거한다.
이렇게, 어레이 기판(110)의 제조 공정 자체에 동일한 층에 인접하여 형성되는 배선(113, 119)간 이격영역에 대해 부착된 금속재질의 부착물을 모두 식각되어 제거되는 바, 상기 금속재질의 부착물에 의해 발생하는 쇼트(short)는 원천적으로 방지할 수 있다.
이때, 상기 식각홀(156) 내의 금속재질의 부착물을 식각하는 것을 특징으로 하는 식각액을 분사하거나 또는 이러한 식각액 속에 디핑(dipping)함으로써 식각공정 진행 시, 상기 드레인 콘택홀(153)을 통해 노출된 드레인 전극(146) 또한 제거될 수 있지만, 이는 식각 시간을 조절하거나 또는 상기 게이트 배선(113) 또는 공 통배선(119)의 두께보다 상기 소스 및 드레인 전극(143, 146)과 데이터 배선(140)을 더 두껍게 형성함으로써 도 4f에 도시한 바와 같이, 완전히 제거되지 않도록 조절하거나, 또는 상기 식각홀 내의 부착물의 식각 공정 진행 시, 완전히 제거된다 하더라도 상기 드레인 콘택홀(153) 내의 측면에는 여전히 남아있게 되며, 추후 공정에서 형성되는 화소전극은 상기 드레인 콘택홀(153) 내에서 상기 드레인 전극(146)과 측면 접촉하게 되는 바, 문제되지 않는다.
다음, 도 3e와 도 4g에 도시한 바와 같이, 상기 드레인 콘택홀(153) 및 식각홀(156)을 갖는 보호층(150) 위로 남아있는 포토레지스트 패턴(도 4f의 191)을 스트립(strip)하여 제거한 후, 상기 보호층(150) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(미도시)을 형성하고, 이를 마스크 공정을 진행함으로써 각 화소영역(P)별로 독립적으로 상기 드레인 콘택홀(153)을 통해 상기 드레인 전극(146)과 (측면)접촉하는 화소전극(163)을 형성한다. 이때, 상기 화소전극(163)은 하부에 형성된 공통전극(123)과 서로 엇갈려 교대로 배치되도록 형성함으로써 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(110)을 완성한다. 이때, 상기 화소전극(163)과 상기 공통배선(119)이 중첩하는 영역은 스토리지 커패시터(StgC)를 형성하게 된다.
<제 2 실시예>
전술한 제 1 실시예에서는 식각홀을 형성 시, 드레인 콘택홀 내부로 노출된 드레인 전극이 공정 특성 상 제거될 가능성이 있으며, 상기 드레인 콘택홀 내부로 노출된 상기 드레인 전극이 제거된 경우, 이로 인해 화소전극이 상기 드레인 전극과 상기 드레인 콘택홀 내부에서 측면 접촉하도록 형성됨을 특징으로 하고 있지만, 과도식각이 될 경우, 상기 드레인 콘택홀 내에서 언더 컷(under cut)이 발생하여 상기 화소전극과 상기 드레인 전극이 측면접촉이 되지 않는 불량이 발생할 여지가 있다.
본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 방법은 식각홀 형성 후, 금속재질의 부착물 제거를 위한 식각 진행 시 상기 드레인 콘택홀을 통해 노출된 드레인 전극이 전혀 영향받지 않고 상기 드레인 콘택홀을 통해 그 표면이 노출되는 구조를 갖는 제조 방법을 제공한다.
이때, 데이터 배선과 소스 및 드레인 전극과, 그 상부로 전면에 보호층을 형성하기까지의 공정은 전술한 제 1 실시예 및 그 변형예와 동일하게 진행되는 바, 이 단계까지의 제조 공정에 대한 설명은 생략한다.
도 5a내지 도 5d는 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판의 제조 단계별 공정을 도시한 도면으로서, 제 1 실시예를 통해 제시한 액정표시장치용 어레이 기판의 제조 공정 단면도와 동일한 부분에 대한 공정 단면도이다. 이때, 도면부호는 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 부여하였다.
우선, 도 5a에 도시한 바와 같이, 데이터 배선(240)과 소스 및 드레인 전극(243, 246) 상부로 전면에 형성된 보호층(250) 위로 전면에 포토레지스트층(미도 시)을 형성 후, 이를 노광 현상함으로써 포토레지스트 패턴을 형성함에 있어, 빛의 투과영역과 차단영역 이외에 반투과영역을 더욱 갖는 회절노광 마스크 또는 하프톤 마스크를 이용하여 상기 반투과영역 대응하여 회절노광 또는 하프톤 노광을 실시하고, 상기 노광된 포토레지스트층(미도시)을 현상함으로써 상기 식각홀이 형성될 부분 즉, 게이트 배선(213)과 공통배선(219)간의 이격영역에 대응해서는 포토레지스트층(미도시)이 제거되어 상기 보호층(250)을 노출시키는 형태로, 상기 드레인 전극(243)의 일부에 대응해서는 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(291a)을, 그리고 그 이외의 영역에 대응해서는 상기 제 1 두께(t1)보다 두꺼운 제 2 두께(t2)를 갖는 제 2 포토레지스트 패턴(291b)을 형성한다.
다음, 도 5b에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(291a, 291b) 외부로 노출된 보호층(250) 및 그 하부의 게이트 절연막(226)을 식각함으로써 상기 서로 인접하여 동일층에 형성된 게이트 배선(213)과 공통배선(219) 사이의 이격영역에 기판(210)을 노출시키는 식각홀(256)을 형성한다.
다음, 상기 식각홀(256)이 형성된 상태에서 상기 데이터 배선(240)과 소스 및 드레인 전극(243, 246)을 형성한 금속재질을 제거할 수 있는 식각액에 상기 식각홀(256)이 형성된 기판(210)을 노출시킨다. 이때, 상기 식각액에의 노출은 상기 식각액을 기판(210)에 스프레이(spray)하는 분사 방식 또는 상기 식각홀(256)이 형성된 기판(210) 자체를 상기 식각액 내에 담구는 디핑(dipping) 방식 중 어느 식각 방법도 가능하다.
이렇게 식각홀(256)만이 제 1, 2 포토레지스트 패턴(291a, 291b) 외부로 노 출된 상태에서 금속재질의 부착물 제거를 위한 식각공정을 진행함으로써 드레인 전극(246) 등 타 구성요소에 전혀 영향을 주지 않고, 상기 동일한 층에 서로 인접하여 형성된 게이트 배선(213)과 공통배선(219) 사이의 영역에 부착되어 이들 두 배선(213, 219)간 쇼트(short)를 유발하는 금속재질의 부착물만을 제거하게 되므로 제 1 실시예와는 달리 드레인 콘택홀 내에서 드레인 전극(246) 등이 유실되는 문제는 발생하지 않는 것이 특징이다.
다음, 도 5c에 도시한 바와 같이, 상기 식각홀(256) 및 상기 식각홀(256) 내의 금속재질의 부착물 제거를 위한 식각공정을 진행한 기판(210)에 애싱(ashing)을 진행하여 얇은 제 1 두께를 갖는 제 1 포토레지스트 패턴(도 5b의 191a)을 제거함으로써 상기 드레인 전극(246)에 대응하는 일부 영역의 보호층(250)을 노출시킨다. 이때, 상기 애싱(ashing)에 의해 상기 제 2 포토레지스트 패턴(291b)도 어느 정도 그 두께가 줄어들게 되지만, 여전히 기판(210)상에 남아있게 되는 바 문제되지 않는다.
다음, 도 5d에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(291b) 외부로 노출된 보호층(250)을 식각함으로써 그 하부의 드레인 전극(246)을 노출시키는 드레인 콘택홀(253)을 형성한다.
다음, 도 5e에 도시한 바와 같이, 상기 드레인 콘택홀(253)이 형성된 보호층(250)상에 남아있는 제 2 포토레지스트 패턴(도 5d의 291b)을 스트립(strip)을 진행하여 제거한다.
다음, 제 1 실시예와 동일하게 상기 드레인 콘택홀(253) 및 식각홀(256)을 갖는 보호층(250) 위로 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하여 투명 도전성 물질층(alehtl)을 형성하고, 이를 마스크 공정을 진행함으로써 각 화소영역(P)별로 독립적으로 상기 드레인 콘택홀(253)을 통해 상기 드레인 전극(246)과 접촉하며, 하부에 형성된 공통전극(223)과 서로 엇갈려 교대로 배치되도록 화소전극(263)을 형성함으로써 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판을 완성한다. 이때, 상기 화소전극(263)과 상기 공통배선(219)과 중첩하는 부분은 스토리지 커패시터(StgC)를 형성하게 된다.
전술한 제 1, 2 실시예에서는 공통전극과 화소전극이 엇갈려 교대로 배치되는 특징을 갖는 횡전계형 액정표시장치용 어레이 기판의 제조 방법을 일례로서 들었지만, 동일층에 서로 인접하여 형성되는 배선 형태 일례로서 공통배선을 구비하여 스토리지 온 커먼(storage on common) 방식의 스토리지 커패시터를 형성하는 것을 특징으로 하는 액정표시장치용 어레이 기판에 있어서도 공통배선과 게이트 배선 사이의 쇼트 불량 방지에 적용될 수 있음은 자명하며, 본 발명의 사상을 벗어나지 않는 한 다양한 변형 및 변화가 가능하다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 동일층에 서로 인접하여 형성되는 배선 간 이격영역에 식각홀을 형성하고, 별도의 식각 공정을 진 행함으로써 상기 인접 형성된 배선 형성 이후 단계에서 진행되는 금속물질을 이용한 패터닝 시 상기 인접한 배선 사이에 부착물이 부착됨으로 발생하는 쇼트(short) 불량을 원천적으로 방지함으로써 수율을 향상시키고 나아가 리워크(rework) 공정을 생략함으로써 제조 생산성을 향상시키는 효과가 있다.
Claims (10)
- 기판 상에 일방향으로 연장하는 게이트 배선과, 상기 게이트 배선과 이격되어 동일층에 동일한 금속물질로 공통배선을 형성하는 단계와;상기 게이트 배선 및 공통배선 위로 게이트 절연막을 형성하는 단계와;상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하는 데이터 배선을 형성하는 단계와;상기 데이터 배선 위로 보호층을 형성하는 단계와;상기 보호층 및 그 하부의 게이트 절연막을 패터닝함으로써 상기 게이트 배선과 공통배선 사이의 이격영역에 상기 기판을 노출시키는 식각홀을 형성하는 단계와;상기 식각홀을 상기 게이트 배선을 이루는 상기 금속물질을 식각하는 식각액에 노출시키는 단계와;상기 보호층 위로 화소전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 1 항에 있어서,상기 게이트 배선과 데이터 배선과 연결된 박막트랜지스터를 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 2 항에 있어서,상기 박막트랜지스터를 형성하는 단계는상기 게이트 배선 형성 시 상기 게이트 배선에서 분기하는 게이트 전극을 형성하는 단계와;상기 게이트 절연막 위로 상기 게이트 전극에 대응하여 반도체층을 형성하는 단계와;상기 데이터 배선에서 분기하는 소스 전극과 상기 소스 전극과 이격하여 드레인 전극을 상기 반도체층과 각각 접촉하도록 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 3 항에 있어서,상기 게이트 배선과 공통배선 사이의 이격영역에 상기 기판을 노출시키는 식각홀을 형성하는 단계는상기 보호층 위로 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와;상기 포토레지스트층 위로 빛의 투과영역과 차단영역을 갖는 마스크를 통한 노광을 실시하는 단계와;상기 노광된 포토레지스트층을 현상하여 상기 드레인 전극에 대응하는 보호 층과, 상기 공통배선과 게이트 배선간의 이격영역에 대응하는 보호층을 노출시키는 포토레지스트 패턴을 형성하는 단계와;상기 포토레지스트 패턴 외부로 노출된 보호층과 그 하부의 게이트 절연막을 동시에 제거하여 상기 드레인 전극에 대응해서는 드레인 콘택홀을 더욱 형성하며, 식각홀을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 3 항에 있어서,상기 게이트 배선과 공통배선 사이의 이격영역에 기판을 노출시키는 식각홀을 형성하는 단계는,상기 보호층 위로 포토레지스트를 도포하여 포토레지스트층을 형성하는 단계와;상기 포토레지스트층을 패터닝하여 상기 드레인 전극에 대응해서는 제 1 두께의 제 1 포토레지스트 패턴을 형성하고, 상기 공통배선과 게이트 배선간의 이격영역에 대응해서는 상기 포토레지스트층이 제거되어 상기 보호층을 노출시키고, 그 외의 영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;상기 제 1, 2 포토레지스트 패턴 외부로 노출된 보호층과 그 하부의 게이트 절연막을 제거하여 식각홀을 형성하는 단계와;상기 식각홀을 금속재질을 식각하는 것을 특징으로 하는 식각액에 노출시키는 단계와;애싱(ashing)을 실시함으로써 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거하는 단계와;상기 제 1 포토레지스트 패턴이 제거됨으로써 노출된 보호층을 식각하여 상기 드레인 전극을 노출시키는 드레인 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
- 삭제
- 삭제
- 제 1 항에 있어서,상기 게이트 배선 및 공통배선 형성 시, 상기 화소영역 내에 상기 공통배선에서 분기한 공통전극을 더욱 형성하는 액정표시장치용 어레이 기판의 제조 방법.
- 제 8 항에 있어서,상기 화소전극은 상기 공통배선과 엇갈려 교대로 배치되도록 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
- 기판과;상기 기판상에 일방향으로 연장하는 게이트 배선과;상기 게이트 배선과 이격되어 동일층에 동일한 금속물질로 형성되는 공통배선과;상기 게이트 배선 및 공통배선 상부에 형성된 게이트 절연막과;상기 게이트 절연막 위로 상기 게이트 배선과 교차하여 화소영역을 정의하며 형성된 데이터 배선과;상기 게이트 배선 및 데이터 배선과 연결되며 형성된 박막트랜지스터와;상기 데이터 배선과 박막트랜지스터 상부로 형성되며, 상기 박막트랜지스터의 드레인 전극에 대응하여서는 드레인 콘택홀과, 상기 게이트 배선과 공통배선의 이격영역에 대응해서는 상기 기판을 노출시키는 식각홀을 갖는 보호층과;상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 연결된 화소전극을 포함하며, 상기 식각홀은 상기 게이트 배선을 이루는 상기 금속물질을 식각하는 식각액에 노출되어 상기 게이트 배선과 공통배선 사이에 이들 두 배선을 쇼트시키는 금속성 이물이 제거된 것이 특징인 액정표시장치용 어레이 기판.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050110750A KR101187718B1 (ko) | 2005-11-18 | 2005-11-18 | 액정표시장치용 어레이 기판의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050110750A KR101187718B1 (ko) | 2005-11-18 | 2005-11-18 | 액정표시장치용 어레이 기판의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070052936A KR20070052936A (ko) | 2007-05-23 |
| KR101187718B1 true KR101187718B1 (ko) | 2012-10-05 |
Family
ID=38275438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050110750A KR101187718B1 (ko) | 2005-11-18 | 2005-11-18 | 액정표시장치용 어레이 기판의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101187718B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101248005B1 (ko) * | 2009-11-17 | 2013-03-27 | 엘지디스플레이 주식회사 | 어레이 기판 및 그의 제조방법 |
| KR101953832B1 (ko) * | 2011-09-07 | 2019-03-05 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판의 제조방법 |
-
2005
- 2005-11-18 KR KR1020050110750A patent/KR101187718B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070052936A (ko) | 2007-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101772511B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법 | |
| KR101248005B1 (ko) | 어레이 기판 및 그의 제조방법 | |
| KR101294237B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR101248003B1 (ko) | 액정표시장치용 어레이 기판과 그 제조방법 | |
| KR101253497B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101241129B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100859524B1 (ko) | 박막 트랜지스터 기판 | |
| KR20110061773A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101682432B1 (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법 | |
| KR101294691B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101228538B1 (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR101953832B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR101258082B1 (ko) | 액정표시소자 및 제조방법 | |
| KR20070045751A (ko) | 포토 마스크 | |
| KR101187718B1 (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
| US20070273804A1 (en) | Liquid crystal display device and fabricating method thereof | |
| KR20100021152A (ko) | 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법 | |
| KR20090060078A (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR20080043969A (ko) | Ｔｆｔ 어레이 기판 및 그 제조방법 | |
| KR20080058762A (ko) | 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법 | |
| KR101275068B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법 | |
| KR101180273B1 (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR100615438B1 (ko) | 액정표시장치용 어레이 기판 제조 방법 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| KR102010393B1 (ko) | 횡전계형 액정표시장치용 어레이 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20150818 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20160816 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20170816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20180816 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20190814 Year of fee payment: 8 |