KR101241129B1 - 액정표시장치용 어레이 기판 및 그 제조방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조방법 Download PDF

Info

Publication number
KR101241129B1
KR101241129B1 KR1020060058506A KR20060058506A KR101241129B1 KR 101241129 B1 KR101241129 B1 KR 101241129B1 KR 1020060058506 A KR1020060058506 A KR 1020060058506A KR 20060058506 A KR20060058506 A KR 20060058506A KR 101241129 B1 KR101241129 B1 KR 101241129B1
Authority
KR
South Korea
Prior art keywords
gate
layer
forming
electrode
data line
Prior art date
Application number
KR1020060058506A
Other languages
English (en)
Other versions
KR20080000751A (ko
Inventor
정지현
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058506A priority Critical patent/KR101241129B1/ko
Priority to US11/819,499 priority patent/US7777228B2/en
Publication of KR20080000751A publication Critical patent/KR20080000751A/ko
Application granted granted Critical
Publication of KR101241129B1 publication Critical patent/KR101241129B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects
    • G02F1/136263—Line defects
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Abstract

본 발명은 기판상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선과; 상기 게이트 배선 상부로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부로 형성된 데이터 배선과; 상기 게이트 배선과 데이터 배선과 연결되며 게이트 전극과, 그 상부로 상기 게이트 절연막과, 그 상부로 액티브층과, 그 상부로 서로 이격하는 오믹콘택층과, 그 상부로 서로 이격하는 소스 및 드레인 전극을 포함하여 형성된 박막트랜지스터와; 상기 박막트랜지스터와 데이터 배선 위로 전면에 형성되며, 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 노출시키며, 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 화소영역 내에 상기 데이터 배선 양측으로 상기 게이트 절연막을 노출시키는 홈부를 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내에 형성된 홈부 사이에 형성된 화소전극을 포함하는 액정표시장치용 어레이 기판 및 이의 제조 방법을 제공함으로써 웨이비 노이즈(wavy noise) 불량을 방지하고 데이터 배선과 화소전극과의 쇼트 불량을 방지할 수 있다.
어레이 기판, 웨이비 노이즈, 쇼트, 리페어(repair)

Description

액정표시장치용 어레이 기판 및 그 제조방법{Array substrate for liquid crystal display device and method of fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 4마스크 공정에 의해 제조된 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도.
도 3a 내지 도 3d는 본 발명에 따른 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정 단계별 평면도.
도 4a 내지 도 4i는 도 4a 내지 도 4d를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분에 대한 제조 공정 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
201 : 기판 205 : 게이트 배선
208 : 게이트 전극 215 : 게이트 절연막
218 : 액티브층 223 : 오믹콘택층
224 : 반도체 패턴 227 : 반도체층
235 : 데이터 배선 240 : 소스 전극
243 : 드레인 전극 250 : 보호층
253 : 드레인 콘택홀 255 : 산화실리콘막
260 : 화소전극
ha : 홈부 P : 화소영역
Tr : 박막트랜지스터 TrA : 스위칭 영역
본 발명은 액정표시장치에 관한 것이며, 특히 액정표시장치용 어레이 기판의 제조방법에 관한 것이다.
최근에 액정표시장치는 소비전력이 낮고, 휴대성이 양호한 기술 집약적이며, 부가가치가 높은 차세대 첨단 디스플레이(display)소자로 각광받고 있다.
이러한 액정표시장치 중에서도 각 화소(pixel)별로 전압의 온(on),오프(off)를 조절할 수 있는 스위칭 소자인 박막트랜지스터가 구비된 액티브 매트릭스형 액정표시장치가 해상도 및 동영상 구현능력이 뛰어나 가장 주목받고 있다.
일반적으로, 액정표시장치는 박막트랜지스터 및 화소전극을 형성하는 어레이 기판 제조 공정과 컬러필터 및 공통 전극을 형성하는 컬러필터 기판 제조 공정을 통해 각각 어레이 기판 및 컬러필터 기판을 형성하고, 이들 두 기판 사이에 액정을 개재하는 셀 공정을 거쳐 완성된다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 투명한 제 1 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18)과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 투명한 제 2 기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant) 등으로 봉함(封函)된 상태에서 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 어레이 기판의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 전술한 액정표시장치에 있어 특히, 어레이 기판을 제조하는데 있어서는 여러 단계의 단위 공정을 진행해야 하며, 게이트 및 데이터 배선 및 전극 패턴은 감광성 물질인 포토레지스트를 이용한 사진식각 공정에 의해 이루어진다.
사진식각 공정에서는 금속물질층, 절연물질층 또는 반도체 물질층 상부에 포토레지스트를 도포하는 단계와, 일정패턴을 가지는 마스크를 배치하여 노광하는 단계와, 노광 처리된 포토레지스트층을 현상하여 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴을 마스크로 하여 상기 금속물질층, 절연물질층 또는 반도체 물질층을 식각하여 배선 및 전극, 콘택홀 또는 반도체 패턴을 형성하는 공정을 거치게 된다.
이때, 상기 포토레지스트 물질은 노광된 부분이 현상되는 포지티브형(positive type)과, 노광된 부분이 남는 네가티브형(negative type)으로 나뉠 수 있으며, 통상적으로 어레이 공정에서는 포지티브형 포토레지스트 물질이 이용된다.
상기 사진식각 공정은 마스크 수에 따라 공정수가 결정되기 때문에, 이하 마스크 공정으로 칭하기로 한다.
일반적으로 액정표시장치용 어레이 기판의 제조에는 게이트배선 및 전극/반도체층/소스 및 드레인을 포함하는 데이터 배선/콘택홀을 포함하는 보호층/화소전 극을 각각 서로 다른 마스크 공정을 통해 진행함으로써 즉, 총 5마스크 공정을 진행함으로써 완성하고 있지만, 최근에는 생산성을 높이기 위해 상기 5 마스크 공정 중 하나의 마스크 통합하여 4마스크 공정을 진행함으로써 완성하고 있다.
도 2는 종래의 4마스크 공정에 의해 제조된 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 단면도이다.
도시한 바와 같이, 기판(101)상에 게이트 전극(105) 및 게이트 배선(미도시)을 형성 후, 그 상부로 게이트 절연물질층과 비정질 실리콘 물질층과 불순물 비정질 물질층 그리고 금속물질층을 연속하여 형성하고 이를 회절노광 또는 하프톤 노광을 이용하여 패터닝함으로써 순수 비정질 실리콘의 액티브층(120a)과 불순물 비정질 실리콘의 오믹콘택층(120b)으로 이루어진 반도체층(120)과, 소스 및 드레인 전극(130, 135)과 데이터 배선(127)을 하나의 마스크 공정에 의해 형성함으로써 총 4회의 마스크 공정을 통해 액정표시장치용 어레이 기판(101)을 제조하는 방법에 제안되었다.
하지만, 전술한 4마스크 공정에 의해 제조된 액정표시장치는 하나의 마스크 공정을 줄이기 위해 순수 비정질 실리콘층과 불순물 비정질 실리콘층과 금속층을 순차적으로 적층하고, 포토레지스트를 도포한 후, 회절노광을 통해, 소스 및 드레인 전극(130, 135)과 액티브층(120a)과 오믹콘택층(120b)으로 구성된 반도체층(120)을 하나의 마스크 공정에 의해 형성함으로써 원치 않는 구조, 즉, 상기 소스 및 드레인 전극(130, 135) 양끝단의 외측으로 연장하여, 상기 소스 및 드레인 전극(130, 135) 외부로 노출되는 채널을 형성하는 액티브층(120) 이외의 액티브 층(121)을 노출시키는 구조를 형성함으로써, 상기 소스 및 드레인 전극(130, 135)의 끝단 외부로 노출된 액티브층(121)이, 이러한 구조를 갖는 어레이 기판(101)을 이용하여 완성된 액정표시장치(미도시)의 구동 시, 하부에 구비된 백라이트(미도시) 등으로부터 입사된 빛, 또는 외부로부터 들어온 빛에 의해 여기(excite)되어 박막트랜지스터의 스위칭 또는 데이터 신호를 입력하는 데이터 배선(127)에 영향을 미쳐 화면상에 얼룩을 유발시키는 웨이비 노이즈(wavy noise) 문제가 발생하게 된다.
또한, 액정표시장치용 어레이 기판(101)의 제조 과정 중 패터닝이 제대로 이루어지지 않아 쇼트(short) 불량이 많이 발생하고 있다. 특히, 고개구율 구조를 이루기 위해 데이터 배선(127)과 화소전극(150)을 최소한의 이격간격으로 가지며 형성함으로써 데이터 배선(127)과 이와 근접하여 형성되는 화소전극(150) 사이에 쇼트(short)불량이 다량 발생하고 있는 실정이다. 이는 상기 데이터 배선(127)의 패터닝 시 상기 패터닝이 잘 못되거나 이물이 개입되어 돌출부가 생기고 이 부분에 대해 보호층(140)이 잘 형성되지 않음으로써 상기 화소전극(150) 형성시 접촉하게 되어 쇼트 불량이 발생하는 것이다.
따라서, 이러한 쇼트(short)불량을 해결하고자 리페어(repair) 공정을 더욱 실시하고 있는데, 이는 그 자체로서 추가 공정이 되며, 리페어(repair) 공정을 진행하기 위해서는 반송 등의 공정이 더욱 추가되며, 이로인해 공정 진행 시간을 증가시키며 초기 설비 투자를 더욱 해야 하는 바, 생산성을 저하시키게 된다.
상기 문제점을 해결하기 위해서, 본 발명에서는 웨이비 노이즈(wavy noise)를 방지하며, 개구율을 저감시키지 않는 액정표시장치용 어레이 기판의 제조 방법을 제공하는 것을 그 목적으로 한다.
또한, 고개율 구조를 달성하면서도 데이터 배선과 화소전극 간의 쇼트 불량을 원천적으로 방지하여 이에 따른 리페어(repair) 공정 생략함으로써 수율 향상 및 생산성을 향상시키는 것을 또 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와; 상기 게이트 전극 상부로 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴을 형성하고, 상기 소스 드레인 패턴 하부로 불순물 및 순수 비정질 실리콘 패턴을 형성하는 단계와; 상기 데이터 배선과 소스 드레인 패턴 위로 상기 소스 드레인 패턴 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와; 상기 보호층 위로 상기 드레인 콘태홀을 통해 상기 소스 드레인 패턴과 접촉하는 투명 도전성 물질층을 형성하는 단계와; 상기 소스 드레인 패턴 일부에 대응하여 상기 투명 도전성 물질층과 보호층과 상기 소스 드레인 패턴과 불순물 비정질 실리콘 패턴을 제거하여 서로 이격하는 소스 및 드레인 전극 및 오믹콘택층을 형성하는 동시에 상기 및 상기 화소영역 내의 데이터 배선 양측면에 대응하여 상기 투명 도전성 물질층과 보호층을 제거하여 홈부를 형성하는 단계와; 상기 데이터 배선에 대응하는 투명 도전성 물질층을 제거함으로써 상기 화소영역에 화소전극을 형성하는 단계를 포함한다.
이때, 상기 데이터 배선과 소스 드레인 패턴과 불순물 및 순수 비정질 실리콘 패턴을 형성하는 단계는, 상기 게이트 전극 상부로 전면에 게이트 절연막과 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과 금속층을 순차적으로 형성하는 단계와; 마스크 공정을 통해 상기 금속층과 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 패터닝하는 단계를 포함한다.
또한, 상기 서로 이격하는 소스 및 드레인 전극과 홈부를 형성하는 단계는, 상기 투명 도전성 물질층 위로 제 1 두께의 제 1 포토레지스트 패턴과, 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1, 2 포토레지스트 패턴 외부로 노출 투명 도전성 물질층과 보호층을 제거하여 상기 소스 드레인 패턴 일부를 노출시키며 동시에 상기 게이트 절연막을 노출시키는 상기 홈부를 형성하는 단계와; 상기 노출된 소스 드레인 패턴을 제거함으로써 서로 이격하는 소스 드레인 전극을 형성하는 단계와; 상기 소스 및 드레인 전극 사이로 노출된 불순물 비정질 실리콘 패턴을 제거하여 하부의 순수 비정질 실리콘 패턴을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계를 포함한다.
또한, 상기 화소전극을 형성하기 이전에 상기 소스 및 드레인 전극 사이로 노출된 순수 비정질 실리콘 패턴 상부에 산화실리콘막을 형성하는 단계를 더욱 포 함하며, 상기 산화실리콘막은 상기 순수 비정질 실리콘 패턴이 노출된 기판을 열처리하거나 또는 산소 플라즈마에 노출시킴으로써 형성하는 것이 특징이다.
또한, 상기 게이트 배선을 형성하는 단계는, 상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 포함하며, 상기 데이터 배선을 형성하는 단계는, 상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계를 포함한다. 또한, 이때, 상기 드레인 콘택홀을 형성하는 단계는, 상기 게이트 패드전극과 데이터 패드전극을 각각 노출시키는 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계를 포함하며, 상기 화소전극을 형성하는 단계는, 상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함한다.
또한, 상기 화소전극은 상기 게이터 배선 일부까지 연장 형성되도록 함으로써 상기 게이트 배선과 이와 중첩하는 화소전극 및 이들 사이에 형성된 상기 게이트 절연막과 보호층을 유전체층으로 하여 스토리지 커패시터를 형성하는 것이 특징이다.
본 발명에 따른 액정표시장치용 어레이 기판은, 기판상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선과; 상기 게이트 배선 상부로 전면에 형성된 게이트 절연막과; 상기 게이트 절연막 상부로 형성된 데이터 배선과; 상기 게이트 배선과 데이터 배선과 연결되며 게이트 전극과, 그 상부로 상기 게이트 절연막과, 그 상부로 액티브층과, 그 상부로 서로 이격하는 오믹콘택층과, 그 상부로 서로 이 격하는 소스 및 드레인 전극을 포함하여 형성된 박막트랜지스터와; 상기 박막트랜지스터와 데이터 배선 위로 전면에 형성되며, 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 노출시키며, 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 화소영역 내에 상기 데이터 배선 양측으로 상기 게이트 절연막을 노출시키는 홈부를 갖는 보호층과; 상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내에 형성된 홈부 사이에 형성된 화소전극을 포함한다.
이때, 상기 소스 및 드레인 전극 사이로 노출된 액티브층 상부에는 산화실리콘막이 더욱 형성되며, 상기 게이트 배선 일끝단에 게이트 패드전극과, 이와 접촉하며 상기 보호층 상부에 형성된 게이트 보조 패드전극이 형성되며, 기 데이터 배선 일끝단에는 데이터 패드전극과 이와 접촉하며 상기 보호층 상부에 형성된 데이터 보조 패드전극이 더욱 형성된다.
이하, 본 발명에 따른 바람직한 실시예를 도면을 참조하여 설명한다.
도 3a 내지 도 3d는 본 발명 따른 액정표시장치용 어레이 기판의 박막트랜지스터를 포함하는 하나의 화소영역에 대한 제조 공정 단계 단면도이며, 도 4a 내지 도 4k는 도 3a 내지 도 3d를 절단선 Ⅳ-Ⅳ를 따라 절단한 부분(스위칭 영역)에 대한 제조 공정 단면도이다.
이때, 설명의 편의를 위해 각 화소영역(P) 내의 박막트랜지스터가 형성될 부분을 스위칭 영역(TrA)이라 정의한다.
우선, 도 3a와 도 4a에 도시한 바와 같이, 투명한 절연 기판(201)상에 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 구리(Cu), 구리합금, 몰리브덴(Mo) 중 하나의 금속물질을 증착하여 제 1 금속층(미도시)을 형성한 후, 포토레지스트의 도포, 마스크를 이용한 노광, 포토레지스트의 현상, 식각, 포토레지스트의 스트립(strip) 등의 공정을 포함하는 제 1 마스크 공정을 진행하여 일방향으로 연장하는 게이트 배선(205)을 형성하고, 동시에 상기 스위칭 영역(TrA)에 상기 게이트 배선(205)에서 돌출된 형태의 게이트 전극(208)을 형성한다. 또한 동시에 도면에 나타나지 않았지만, 상기 게이트 배선(205)의 일끝단이 위치한 영역(이를 게이트 패드부라 함)에 상기 게이트 배선(205) 자체로 게이트 패드전극(미도시)을 형성한다.
이때, 상기 제 1 금속층(미도시)을 전술한 금속물질 중 서로 다른 금속물질을 연속 증착하여 이중층 이상으로 형성함으로써, 이중충 또는 삼중층 구조의 게이트 배선과 게이트 전극을 형성할 수도 있다. 도면에서는 편의상 단일층으로 형성된 것으로 도시하였다.
다음, 도 3b와 도 4b에 도시한 바와 같이, 상기 게이트 배선(205)과 게이트 전극(208) 및 게이트 패드전극(미도시)이 형성된 기판(201)의 전면에 산화실리콘(SiO2) 또는 질화실리콘(SiNx)의 무기 절연물질과 순수 비정질 실리콘과 불순물 비정질 실리콘과 제 2 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 연속하여 증착함으로써 그 하부로부터 순차적으로 게이트 절연막(215)과 순수 비정질 실리콘 층과 불순물 비정질 실리콘층과 제 2 금속층을 형성한다.
이후, 상기 제 2 금속층 위로 포토레지스트를 도포하여 포토레지스트층을 형성하고, 상기 포토레지스트층을 노광 마스크를 이용한 노광 및 현상 공정을 진행하여 포토레지스트 패턴을 형성한다.
이후 상기 포토레지스트 패턴 외부로 노출된 제 2 금속층과 그 하부의 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 순차적으로 식각함으로써 상기 스위칭 영역(TrA)에 있어서는 순수 비정질 비정질의 액티브층(218)과 그 상부로 연결된 상태의 불순물 비정질 실리콘 패턴(218)과 연결된 상태의 소스 드레인 패턴(233)을 형성하고, 동시에 상기 게이트 배선(205)과 교차하여 화소영역(P)을 정의하는 데이터 배선(235)을 형성한다. 이때, 상기 데이터 배선(235) 하부에는 불순물 비정질 실리콘과 순수 비정질 실리콘의 반도체 패턴(224)이 형성된다. 또한, 상기 데이터 배선(235)의 일끝단이 형성된 영역(이하 이를 데이터 패드부라 함)에 상기 데이터 배선(235) 그 자체로 데이터 패드전극(미도시)을 형성한다.
이 경우, 상기 제 2 금속층과 불순물 및 순수 비정질 실리콘층을 동시에 식각하였다 하여도 종래와는 달리 아직 서로 이격하는 소스 및 드레인 전극을 이 단계에서 형성하지 않는 바, 상기 데이터 배선(235)과 그 하부로 형성된 불순물 및 순수 비정질 실리콘의 반도체 패턴(224)과, 상기 소스 드레인 패턴(233)과 그 하부로 형성된 불순물 비정질 실리콘 패턴(222) 및 액티브층(218)은 각각 끝단일 일치하도록 형성되게 되므로 상기 데이터 배선(235)과 소스 드레인 패턴(233) 외부로 노출되지 않는 상태가 된다. 이후 상기 소스 드레인 패턴(133) 및 데이터 배 선(235) 상부에 남아있는 포토레지스트 패턴을 스트립(strip) 또는 애싱(ashing)하여 제거한다.
다음, 도 3c와 도 4c에 도시한 바와 같이, 상기 데이터 배선(235)과 연결된 상태의 소스 드레인 패턴(233) 위로 전면에 무기 절연물질 예를들면 산화실리콘(SiO2),질화실리콘(SiNx)을 전면에 증착하거나, 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)을 전면에 도포하여 보호층(250)을 형성한다. 이때, 상기 보호층(250)의 재질은 하부의 게이트 절연막(215)과는 다른 재질로 형성하는 것이 바람직하다.
이후, 상기 보호층(250)을 마스크 공정을 진행하여 패터닝함으로써 상기 연결된 상태의 소스 드레인 패턴(233)을 노출시키는 드레인 콘택홀(253)을 형성한다. 이때, 도면에 나타나지 않았지만, 상기 게이트 및 데이터 패드부에 있어서 상기 게이트 패드전극(미도시)과 데이터 패드전극(미도시)을 각각 노출시키는 게이트 패드 콘택홀(미도시)과 데이터 패드 콘택홀(미도시) 또한 상기 드레인 콘택홀(253)을 형성함과 동시에 함께 형성한다.
다음, 도 3d와 도 4d에 도시한 바와 같이, 상기 드레인 콘택홀을 갖는 보호층 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하여 투명 도전성 물질층(257)을 형성한다. 이때, 상기 투명 도전성 물질층(257)은 상기 드레인 콘택홀(253)을 통해 상기 연결된 상태의 소스 드레인 패턴(253)과 접촉하며, 동시에 게이트 패드부 및 데이터 패드부 있어서도 각각 게이트 패드 콘택홀(미도시)과 데이터 패드 콘택홀(미도시)을 통해 상기 게이트 패드전극(미도시) 및 데이터 패드전극(미도시)과 접촉하며 형성된다.
다음, 도 3d와 도 4e에 도시한 바와 같이, 상기 전면에 형성된 투명 도전성 물질층(257) 위로 포토레지스트를 도포하여 포토레지스트층(283)을 형성한다.
이때, 본 발명에서는 상기 포토레지스트층(283)은 빛을 받은 부분이 현상 시 제거되는 특성을 갖는 포지티브 타입(positive type)을 사용하는 것을 예로서 설명하지만 빛을 받은 부분이 현상 시 남게되는 네가티브 타입(negative type)인 경우도 이후 설명할 노광 마스크(291)에 있어 투과영역(TA)과 차단영역(BA)의 위치를 바꾼 형태의 노광 마스크를 이용하면 동일한 결과를 얻을 수 있다.
다음, 상기 포토레지스트층(283)이 형성된 기판(201)의 상부에 빛의 투과영역(TA)과 차단영역(BA) 그리고, 슬릿형태로 구성되거나 또는 상기 투과영역 대비 빛의 투과를 감소시키는 코팅막(크롬 산화막)을 더욱 구비하여 통과하는 빛량을 조절할 수 있는 반투과영역(HTA)으로 구성된 노광 마스크(291)를 위치시킨 후, 노광 상기 노광 마스크(291)를 통한 노광을 실시한다.
이는 상기 반투과영역(HTA)이 구비된 노광 마스크(291)를 이용하여 노광함으로써 상기 포토레지스트층(283)에 도달되는 광량을 조절하는 회절노광기법 또는 하프톤 노광을 적용하여 두께를 달리하는 포토레지스트 패턴을 형성하기 위함이며, 상기 노광 마스크(291)를 통해 노광 시 빛이 투과되는 정도는 투과영역(TA)에서는 거의 100% 빛이 투과하고, 차단영역(BA)에서는 빛이 전혀 투과하지 못하고 차단되며, 반투과영역(HTA)에서는 슬릿의 폭과 간격 또는 코팅막(크롬 산화막)의 두께에 따라 통상적으로 10% 내지 90% 사이에서 결정되는 하나의 투과량을 갖는 빛이 투과된다.
이때, 상기 노광 마스크(291)는 상기 차단영역(BA)이 상기 화소영역(P)내의 화소전극이 형성되어야 할 부분 및 상기 게이트 배선(205)에 대응하여 스토리지 커패시터(StgC)를 형성할 부분 및 게이트 패드전극(미도시)과 데이터 패드전극(미도시)에 각각 대응되도록 하고, 동시에 상기 투과영역(TA)은 상기 스위칭 영역(TrA)의 상기 게이트 전극(208)과 중첩하여 형성된 소스 드레인 패턴(233)의 중앙 일부에 대응하도록 하는 동시에 상기 화소영역(P) 내의 상기 데이터 배선(235)의 양측 일부에 대응되도록 하고, 그 외의 영역에 대응해서는 반투과영역(HTA)이 대응되도록 위치시킨 후, 노광을 실시한다.
다음, 전술한 바와 같이 노광 마스크(291)를 기판(201)상의 포토레지스트층(283)과 대응하도록 하여 노광을 실시한 후, 노광된 포토레지스트층(283)을 현상하면, 도 3d 와 도 4f에 도시한 바와 같이, 상기 투명 도전성 물질층(258) 위로 상기 드레인 콘택홀(253)이 형성된 부분을 포함하여 화소전극이 형성될 영역 및 상기 게이트 패드전극(미도시)과 데이터 패드전극(미도시)에 대응해서는 제 1 두께(t1)를 갖는 제 1 포토레지스트 패턴(283a)이 형성되고, 상기 연결된 상태의 소스 드레인 패턴(233)의 중앙부 일부 및 상기 화소영역(P) 내의 데이터 배선(235) 양측의 일부에 대응해서는 상기 투명 도전성 물질층(258)을 노출시키며, 그 이외의 영역에 대응해서는 상기 제 1 두께(t1)보다 얇은 제 2 두께(t2)의 제 2 포토레지스트 패턴(283b)이 형성된다.
다음, 도 3d 와 도 4g에 도시한 바와 같이, 상기 제 1, 2 포토레지스트 패턴(283a, 283b) 외부로 노출된 영역에 대응하여 투명 도전성 물질층(258)을 1차 식각하여 제거하는 동시에 상기 투명 도전성 물질층(258) 하부에 위치한 보호층(250)을 식각함으로써 상기 스위칭 영역(TrA)에 있어서는 상기 소스 드레인 패턴(도 4f의 233) 일부를 노출시키며, 화소영역(P)의 상기 데이터 배선(235) 양측면에서는 게이트 절연막(215)을 노출시킨다. 이때 상기 화소영역(P) 내의 상기 데이터 배선(235) 양측면 부의 상기 보호층(250)이 제거된 부분을 홈부(ha)라 칭한다.
다음, 연속하여 상기 노출된 소스 드레인 패턴(도 4f의 233)과 그 하부의 불순물 비정질 실리콘 패턴(도 4f의 222)을 식각함으로써 상기 스위칭 영역(TrA)에 서로 이격하는 소스 및 드레인 전극(240, 243)을 형성하고, 그 하부로 서로 이격하는 불순물 비정질 실리콘의 오믹콘택층(223)을 형성한다. 이때, 상기 소스 및 드레인 전극(240, 243)의 서로 이격한 부분에 대응하여 액티브층(218)이 노출되게 되며, 상기 부분은 채널부분이 되며 박막트랜지스터(Tr)의 특성을 좌우하는 매우 중요한 부분이 되므로 이를 보호하기 위해 열처리를 하거나 또는 산소 플라즈마(O2 플라즈마) 공정을 진행함으로써 상기 소스 및 드레인 전극(240, 243) 사이로 노출된 액티브층(218) 상부에 산화실리콘막(255)을 형성한다.
한편, 상기 소스 드레인 패턴(도 4f의 233)을 식각하는 과정에서 상기 화소영역(P) 내에 상기 데이터 배선(235) 양측면에 형성된 홈부(ha)도 상기 소스 드레인 패턴(도 4f의 233) 식각에 동시에 노출되게 되는 바, 상기 데이터 배선(235) 패 터닝 시 잘 못되어 상기 데이터 배선(235) 측면으로 돌출된 부분 등이 발생한 경우 전술한 소스 드레인 패턴(도 4f의 233) 식각 시 한 번 더 상기 식각에 노출되게 되는 바, 상기 데이터 배선(235)과 화소전극의 쇼트(short)에 의한 불량을 방지할 수 있는 것이 본 발명의 제조 공정상의 특징이 된다.
다음, 도 3d 및 도 4h에 도시한 바와 같이, 애싱(ashing)을 진행하여 제 2 포토레지스트 패턴(도 4g의 283b)을 제거함으로써 화소전극을 이룰 부분과 게이트 및 데이터 패드전극(미도시)에 대응되는 부분의 투명 도전성 물질층(도 4g의 233)을 제외한 그 나머지 부분 즉, 상기 데이터 배선(235) 상부 및 스토리지 커패시터(StgC)를 형성하게 되는 부분 이외의 게이트 배선(208) 상부에 형성된 투명 도전성 물질층(도 4g의 233)을 노출시킨다.
이후, 노출된 투명 도전성 물질층(도 4g의 233)을 2차 식각하여 제거함으로써 상기 호보층(250) 상부로 상기 드레인 콘택홀(253)을 통해 드레인 전극(243)과 접촉하는 화소전극(260)과, 동시에 상기 게이트 및 데이터 패드부에 있어서 상기 게이트 및 데이터 패드전극(미도시)과 접촉하는 게이트 및 데이터 보조 패드전극(미도시)을 형성한다. 이때, 상기 화소전극(260)은 그 일부가 상기 게이트 배선(205)과 중첩하도록 형성됨으로써 상기 중첩된 게이트 배선(205) 부분을 제 1 스토리지 전극(210), 그 상부의 상기 게이트 절연막(215)과 보호층(250)을 유전체층, 그리고 상기 화소전극(260)의 일부가 제 2 스토리지 전극(263)으로 한 스토리지 커패시터(StgC)를 형성하게 된다.
이때, 상기 화소영역(P) 내의 홈부(ha)에 대응해서는 상기 투명 도전성 물질 층(도 4g의 233)의 제 2 차 식각에도 노출되는 바, 상기 투명 도전성 물질층(도 4g의 233)의 1차 식각 시 상기 부분에 식각 되지 않고 돌출되어 남아있다 하더라도 상기 투명 도전성 물질층(도 4g의 233)의 제 2 차 식각에 의해 완전히 제거되게 된다.
다음, 도 3d 및 도 4i에 도시한 바와 같이, 상기 화소전극(260)과 게이트 및 데이터 보조 패드전극(미도시) 상부에 남아있는 제 1 포토레지스트 패턴(도 4h의 283a)을 스트립(strip) 또는 애싱(ashing)을 실시하여 제거함으로써 본 발명에 따른 액정표시장치용 어레이 기판(201)을 완성할 수 있다.
본 발명은 데이터 배선과 소스 및 드레인 전극 외부로 노출되는 반도체층 또는 반도체 패턴이 없도록 하는 제조방법을 제공하는 바 상기 반도체층 또는 반도체 패턴에 기인한 웨이비 노이즈(wavy noise) 등의 화질불량을 방지할 수 있는 효과가 있다.
또한, 화소영역 내의 데이터 배선 양측에 게이트 절연막을 노출시키는 홈부를 형성함으로써 패터닝 불량에 의한 데이터 배선과 화소전극과의 쇼트 불량을 원천적으로 방지함으로써 리페어(repair) 공정 삭제를 통한 수율 및 생산성을 향상시키는 효과가 있다.

Claims (13)

  1. 화소영역이 정의된 기판 상에 일방향으로 연장하는 게이트 배선과 상기 게이트 배선에서 분기한 게이트 전극을 형성하는 단계와;
    상기 게이트배선 및 상기 게이트전극 상부로 게이트절연막을 형성하는 단계와;
    상기 게이트절연막 상부로, 순수 비정질 실리콘층과 불순물 비정질 실리콘층을 형성하는 단계와;
    상기 게이트절연막 상부로, 상기 게이트 배선과 교차하여 상기 화소영역을 정의하는 데이터 배선과, 상기 데이터 배선과 연결된 상태의 소스 드레인 패턴을 형성하고, 상기 소스 드레인 패턴 하부로 불순물 및 순수 비정질 실리콘 패턴을 형성하는 단계와;
    상기 데이터 배선과 상기 소스 드레인 패턴 위로 상기 소스 드레인 패턴 일부를 노출시키는 드레인 콘택홀을 갖는 보호층을 형성하는 단계와;
    상기 보호층 위로 상기 드레인 콘택홀을 통해 상기 소스 드레인 패턴과 접촉하는 투명 도전성 물질층을 형성하는 단계와;
    상기 소스 드레인 패턴 일부에 대응하여 상기 투명 도전성 물질층과 상기 보호층과 상기 소스 드레인 패턴과 상기 불순물 비정질 실리콘 패턴을 제거하여, 서로 이격하는 소스 및 드레인 전극과 상기 불순물 비정질 실리콘 중 제거되고 남은 부분을 오믹콘택층으로 형성하는 동시에 상기 화소영역 내의 상기 데이터 배선 양측면에 대응하여 상기 투명 도전성 물질층과 상기 보호층을 제거하여 홈부를 형성하는 단계와;
    상기 데이터 배선에 대응하는 상기 투명 도전성 물질층을 제거함으로써 상기 화소영역에 화소전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 데이터 배선과 상기 소스 드레인 패턴과 상기 불순물 및 순수 비정질 실리콘 패턴을 형성하는 단계는
    상기 게이트 전극 상부로 전면에 상기 게이트 절연막과 상기 순수 비정질 실리콘층과, 상기 불순물 비정질 실리콘층과 금속층을 순차적으로 형성하는 단계와;
    마스크 공정을 통해 상기 금속층과 상기 불순물 비정질 실리콘층과 상기 순수 비정질 실리콘층을 패터닝하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 서로 이격하는 소스 및 드레인 전극과 상기 홈부를 형성하는 단계는,
    상기 투명 도전성 물질층 위로 제 1 두께의 제 1 포토레지스트 패턴과, 제 1 두께보다 얇은 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;
    상기 제 1, 2 포토레지스트 패턴 외부로 노출된 상기 투명 도전성 물질층과 상기 보호층을 제거하여 상기 소스 드레인 패턴 일부를 노출시키며 동시에 상기 게이트 절연막을 노출시키는 상기 홈부를 형성하는 단계와;
    상기 노출된 소스 드레인 패턴을 제거함으로써 서로 이격하는 소스 드레인 전극을 형성하는 단계와;
    상기 소스 및 드레인 전극 사이로 노출된 상기 불순물 비정질 실리콘 패턴을 제거하여 하부의 상기 순수 비정질 실리콘 패턴을 노출시키며 서로 이격하는 오믹콘택층을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  4. 제 1 항에 있어서,
    상기 화소전극을 형성하기 이전에 상기 소스 및 드레인 전극 사이로 노출된 상기 순수 비정질 실리콘 패턴 상부에 산화실리콘막을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  5. 제 4 항에 있어서,
    상기 산화실리콘막은 상기 순수 비정질 실리콘 패턴이 노출된 기판을 열처리하거나 또는 산소 플라즈마에 노출시킴으로써 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  6. 제 1 항에 있어서,
    상기 게이트 배선을 형성하는 단계는,
    상기 게이트 배선 일끝단에 게이트 패드전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 데이터 배선을 형성하는 단계는,
    상기 데이터 배선 일끝단에 데이터 패드전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 드레인 콘택홀을 형성하는 단계는,
    상기 게이트 패드전극과 상기 데이터 패드전극을 각각 노출시키는 게이트 패드 콘택홀과 데이터 패드 콘택홀을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  9. 제 8 항에 있어서,
    상기 화소전극을 형성하는 단계는,
    상기 게이트 패드 콘택홀을 통해 상기 게이트 패드전극과 접촉하는 게이트 보조 패드전극과, 상기 데이터 패드 콘택홀을 통해 상기 데이터 패드전극과 접촉하는 데이터 보조 패드전극을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  10. 제 1 항에 있어서,
    상기 화소전극은 상기 게이트 배선 일부까지 연장 형성되도록 함으로써 상기 게이트 배선과 상기 게이트배선과 중첩하는 상기 화소전극 및 상기 게이트배선과 상기 화소전극 사이에 형성된 상기 게이트 절연막과 상기 보호층을 유전체층으로 하여 스토리지 커패시터를 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  11. 기판상에 서로 교차하여 화소영역을 정의하며 형성된 게이트 배선과;
    상기 게이트 배선 상부로 전면에 형성된 게이트 절연막과;
    상기 게이트 절연막 상부로 형성된 데이터 배선과;
    상기 게이트 배선으로부터 연장되는 게이트 전극과 그 상부로 상기 게이트 절연막과, 그 상부로 액티브층과, 그 상부로 서로 이격하는 오믹콘택층과, 그 상부로 서로 이격하며, 상기 데이터배선으로부터 연장되는 소스 및 드레인 전극을 포함하여 형성된 박막트랜지스터와;
    상기 박막트랜지스터와 상기 데이터 배선 위로 전면에 형성되며, 상기 소스 및 드레인 전극 사이로 노출된 액티브층을 노출시키며, 상기 드레인 전극 일부를 노출시키는 드레인 콘택홀과 상기 화소영역 내에 상기 데이터 배선 양측으로 상기 게이트 절연막을 노출시키는 홈부를 갖는 보호층과;
    상기 보호층 상부로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하며 상기 화소영역 내에 형성된 홈부 사이에 형성된 화소전극
    을 포함하는 액정표시장치용 어레이 기판.
  12. 제 11 항에 있어서,
    상기 소스 및 드레인 전극 사이로 노출된 상기 액티브층 상부에는 산화실리콘막이 더욱 형성된 액정표시장치용 어레이 기판.
  13. 제 11 항에 있어서,
    상기 게이트 배선 일끝단에 게이트 패드전극과, 상기 게이트 패드전극과 접촉하며 상기 보호층 상부에 형성된 게이트 보조 패드전극이 형성되며,
    상기 데이터 배선 일끝단에는 데이터 패드전극과 이와 접촉하며 상기 보호층 상부에 형성된 데이터 보조 패드전극이 더욱 형성된 액정표시장치용 어레이 기판.
KR1020060058506A 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법 KR101241129B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060058506A KR101241129B1 (ko) 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법
US11/819,499 US7777228B2 (en) 2006-06-28 2007-06-27 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058506A KR101241129B1 (ko) 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080000751A KR20080000751A (ko) 2008-01-03
KR101241129B1 true KR101241129B1 (ko) 2013-03-08

Family

ID=38948351

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058506A KR101241129B1 (ko) 2006-06-28 2006-06-28 액정표시장치용 어레이 기판 및 그 제조방법

Country Status (2)

Country Link
US (1) US7777228B2 (ko)
KR (1) KR101241129B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR101720524B1 (ko) 2010-06-07 2017-03-28 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US8493525B2 (en) 2010-10-28 2013-07-23 Samsung Display Co., Ltd. Thin film transistor array panel, liquid crystal display, method for repairing the same, color filter array panel and method for manufacturing the same
JP6033071B2 (ja) 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法
KR102360352B1 (ko) * 2015-09-23 2022-02-09 엘지디스플레이 주식회사 표시장치
CN107092111B (zh) * 2016-02-17 2021-06-11 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN108873509A (zh) * 2017-05-08 2018-11-23 中华映管股份有限公司 形成像素结构的方法
CN109659313B (zh) * 2018-11-12 2021-04-02 惠科股份有限公司 一种阵列基板、阵列基板的制作方法和显示面板
JP2021027082A (ja) * 2019-07-31 2021-02-22 株式会社ジャパンディスプレイ 表示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212288B1 (ko) 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6682961B1 (en) * 1995-12-29 2004-01-27 Samsung Electronics Co., Ltd. Thin film transistor array panel used for a liquid crystal display and a manufacturing method thereof
KR100679518B1 (ko) * 2000-07-13 2007-02-07 엘지.필립스 엘시디 주식회사 액정표장치용 어레이기판과 그 제조방법
US7167217B2 (en) * 2002-08-23 2007-01-23 Lg.Philips Lcd Co., Ltd. Liquid crystal display device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100212288B1 (ko) 1995-12-29 1999-08-02 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US7777228B2 (en) 2010-08-17
US20080012017A1 (en) 2008-01-17
KR20080000751A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101241129B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101253497B1 (ko) 액정표시장치용 어레이 기판의 제조방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US8305536B2 (en) Liquid crystal display device and method for fabricating the same including conductive layer pattern covering data line and active layer within opening of passivation layer
KR101248005B1 (ko) 어레이 기판 및 그의 제조방법
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20110061773A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20120049834A (ko) 어레이 기판과 액정 디스플레이
KR101682432B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이기판 및 이의 제조 방법
JPH11153809A (ja) フォトマスク及びアクティブ素子アレイ基板の製造方法
KR101333266B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101294691B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101228538B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070045751A (ko) 포토 마스크
KR20070082090A (ko) 표시 기판 및 이의 제조 방법
US8435722B2 (en) Method for fabricating liquid crystal display device
KR20090100046A (ko) 액정표시장치용 어레이 기판의 제조방법
KR101180273B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR101227408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101215943B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR101217665B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
KR100854591B1 (ko) 액정 표시 장치용 어레이 기판의 제조 방법
KR100891070B1 (ko) 액정표시장치 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee