CN105931995B - 阵列基板及其制作方法 - Google Patents

阵列基板及其制作方法 Download PDF

Info

Publication number
CN105931995B
CN105931995B CN201610284394.7A CN201610284394A CN105931995B CN 105931995 B CN105931995 B CN 105931995B CN 201610284394 A CN201610284394 A CN 201610284394A CN 105931995 B CN105931995 B CN 105931995B
Authority
CN
China
Prior art keywords
region
passivation layer
photoresist
height
agent pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201610284394.7A
Other languages
English (en)
Other versions
CN105931995A (zh
Inventor
刘玉东
刘荣铖
万云海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201610284394.7A priority Critical patent/CN105931995B/zh
Publication of CN105931995A publication Critical patent/CN105931995A/zh
Priority to US15/567,786 priority patent/US10332807B2/en
Priority to PCT/CN2017/075596 priority patent/WO2017185877A1/zh
Application granted granted Critical
Publication of CN105931995B publication Critical patent/CN105931995B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种阵列基板及其制作方法。该阵列基板的制作方法包括：在衬底基板上形成钝化层；在钝化层上形成光刻胶，并通过曝光和显影工艺形成包括光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域的第一光刻胶图案；以第一光刻胶图案作为掩膜对钝化层进行刻蚀以在钝化层中形成第一过孔；灰化第一光刻胶图案以去除光刻胶部分保留区域的光刻胶并减薄光刻胶完全保留区域的光刻胶以形成第二光刻胶图案；以及以第二光刻胶图案为掩膜对钝化层进行刻蚀以减薄光刻胶部分保留区域的钝化层。该阵列基板的制作方法可降低因阵列基板高度不均带来的各种风险。

Description

阵列基板及其制作方法
技术领域
本发明的实施例涉及一种阵列基板及其制作方法。
背景技术
液晶显示器(Liquid Crystal Display，简称：LCD)是一种广泛应用的显示装置。液晶显示器的主要包括阵列基板(Array Substrate)、对置基板(Opposed Substrate)、以及夹设在两者之间的液晶层(LC)。阵列基板中设置有薄膜晶体管(Thin Film Transistor，简称：TFT)。液晶显示器可通过与薄膜晶体管相连的像素电极和公共电极之间产生的电场来实现对液晶层的驱动控制，从而实现图像显示。
发明内容
本发明实施例提供一种阵列基板及其制作方法，该阵列基板的制作方法可在不增加掩模板的数目的前提下实现刻蚀过孔以及平坦化钝化层，从而可在不大幅增加成本的前提下使得钝化层更加平坦，降低因阵列基板高度不均带来的各种风险。
本发明至少一实施例提供一种阵列基板的制作方法，其包括：在衬底基板上形成钝化层；在所述钝化层上形成光刻胶，并通过曝光和显影工艺形成包括光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域的第一光刻胶图案；以所述第一光刻胶图案作为掩膜对所述钝化层进行刻蚀以在所述钝化层中形成第一过孔；灰化所述第一光刻胶图案以去除所述光刻胶部分保留区域的所述光刻胶并减薄所述光刻胶完全保留区域的所述光刻胶以形成第二光刻胶图案；以及以所述第二光刻胶图案为掩膜对所述钝化层进行刻蚀以减薄所述光刻胶部分保留区域的所述钝化层，所述第一光刻胶图案的所述光刻胶完全去除区域对应所述钝化层上待形成所述第一过孔的区域；所述第一光刻胶图案的所述光刻胶部分保留区域对应所述钝化层上待减薄的区域。
在本发明至少一实施例提供的阵列基板的制作方法中，根据从所述衬底基板到所述钝化层的上表面的高度，所述钝化层包括具有第一高度的区域和具有第二高度的区域，所述第一高度大于所述第二高度，所述第一光刻胶图案的所述光刻胶部分保留区域对应具有所述第一高度的区域，所述第一光刻胶图案的所述光刻胶完全保留区域对应具有所述第二高度的区域。
在本发明至少一实施例提供的阵列基板的制作方法中，减薄所述光刻胶部分保留区域的所述钝化层以使得所述钝化层具有所述第一高度的区域的上表面与所述钝化层具有所述第二高度的区域的上表面的高度相同。
本发明至少一实施例提供的阵列基板的制作方法还包括：根据所述第一高度和所述第二高度的高度差确定所述钝化层具有所述第一高度的区域待减薄的减薄厚度。
在本发明至少一实施例提供的阵列基板的制作方法中，所述减薄厚度小于所述钝化层的厚度。
在本发明至少一实施例提供的阵列基板的制作方法还包括：根据所述减薄厚度计算刻蚀具有所述减薄厚度的所述钝化层所需要的刻蚀速率和刻蚀时间。
在本发明至少一实施例提供的阵列基板的制作方法中，利用灰色调掩模板或半色调掩模板作为掩模对所述光刻胶进行曝光、显影以形成具有所述光刻胶完全保留区域、所述光刻胶部分保留区域以及所述光刻胶完全去除区域的所述第一光刻胶图案。
在本发明至少一实施例提供的阵列基板的制作方法中，所述灰色调掩模板或半色调掩模板的全透光区域对应所述第一光刻胶图案的所述光刻胶完全去除区域，所述灰色调掩模板或半色调掩模板的半透光区域对应所述第一光刻胶图案的所述光刻胶部分保留区域，所述灰色调掩模板或半色调掩模板的不透光区域对应所述第一光刻胶的所述光刻胶完全保留区域。
在本发明至少一实施例提供的阵列基板的制作方法中，在形成所述钝化层之前，还包括：形成薄膜晶体管，所述钝化层具有所述第一高度的区域对应于形成所述薄膜晶体管的区域。
在本发明至少一实施例提供的阵列基板的制作方法还包括：在所述钝化层上形成第一电极，其中，所述第一电极形成在所述钝化层具有所述第二高度的区域。
在本发明至少一实施例提供的阵列基板的制作方法中，减薄所述光刻胶部分保留区域的所述钝化层以使得所述钝化层具有所述第一高度的区域的上表面与所述第一电极的上表面的高度相同。
在本发明至少一实施例提供的阵列基板的制作方法还包括：在所述第一电极上形成绝缘层；以及在所述绝缘层上形成第二电极。
在本发明至少一实施例提供的阵列基板的制作方法中，减薄所述光刻胶部分保留区域的所述钝化层以使其上表面的高度与所述光刻胶完全保留区域的所述钝化层的上表面高度之差等于所述第一电极和所述第二电极的厚度之和。
本发明至少一实施例提供一种阵列基板，其采用如上述的阵列基板的制作方法制作。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为本发明一实施例提供的一种阵列基板的制作方法的流程图；
图2为本发明一实施例提供的在衬底基板上形成钝化层的示意图；
图3为本发明一实施例提供的在钝化层上形成光刻胶的示意图；
图4为本发明一实施例提供的曝光、显影光刻胶以形成第一光刻胶图案的示意图；
图5为本发明一实施例提供的一种形成有第一光刻胶图案的阵列基板的结构示意图；
图6为本发明一实施例提供的形成第一过孔的示意图；
图7为本发明一实施例提供的一种形成有第二光刻胶图案的阵列基板的结构示意图；
图8为本发明一实施例提供的刻蚀钝化层的示意图；
图9为本发明一实施例提供的另一种形成有第二光刻胶图案的阵列基板的结构示意图；
图10为本发明一实施例提供的一种形成有第一电极的阵列基板的结构示意图；
图11为本发明一实施例提供的一种形成有第二电极的阵列基板的结构示意图；
图12为本发明一实施例提供的另一种形成有第二电极的阵列基板的结构示意图；以及
图13为本发明一实施例提供的一种阵列基板的结构示意图。
附图标记
101-衬底基板；102-栅极；103-栅极绝缘层；104-有源层；1051-源极；1052-漏极；106-介电层；1070-光刻胶；1071-光刻胶完全保留部分；1072-光刻胶部分保留部分；1073-光刻胶完全去除部分；107-第一光刻胶图案；108-第二光刻胶图案；109-钝化层；1091-钝化层具有第一高度H1的区域；1092-钝化层具有第二高度H2的区域；1101-第一过孔；1102-第二过孔；111-第一电极；112-第二电极/公共电极；113-绝缘层；114-公共电极线；150-半色调掩模板/双色调掩模板；180-薄膜晶体管。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。
阵列基板是液晶显示器中重要的部件，其通常包括栅极层、栅极绝缘层、有源层、源漏电极层、钝化层和电极层等。在研究中，本申请的发明人发现由于不同区域所叠加的膜层并不相同，因此，阵列基板上存在不同的高度，使得阵列基板呈现不平坦的状态，从而影响液晶的效率甚至可能出现黑态分布不均等不良。通常，可通过增加钝化层的厚度来掩盖阵列基板的不平坦，然而，增加钝化层的厚度不仅会带来成本增加等问题，还会导致阵列基板的厚度增加，不利于液晶显示器的轻薄化。经过研究，本申请的发明人认为在不增加钝化层厚度以及掩模板的数目的前提下通过实现刻蚀过孔以及平坦化钝化层可在不大幅增加成本的前提下使得阵列基板更加平坦，从而降低因阵列基板高度不均带来的各种不良。
本发明的实施例提供一种阵列基板及其制作方法。该阵列基板的制作方法包括：在衬底基板上形成钝化层；在钝化层上形成光刻胶并通过曝光和显影工艺形成包括光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域的第一光刻胶图案；以第一光刻胶图案作为掩膜对钝化层进行刻蚀以在钝化层中形成第一过孔；灰化第一光刻胶图案以去除光刻胶部分保留区域的光刻胶并减薄光刻胶完全保留区域的光刻胶以形成第二光刻胶图案；以及以第二光刻胶图案为掩膜对钝化层进行刻蚀以减薄光刻胶部分保留区域的钝化层。通过减薄部分钝化层，可使得钝化层不同区域的高度差减小，增加平坦化程度。另一方面，由于减薄部分钝化层和在钝化层刻蚀过孔是在一次掩膜工艺中进行，可减少掩模板使用的次数，降低成本。
下面结合附图，对本发明实施例提供的阵列基板及其制作方法进行说明。
实施例一
本实施例提供一种阵列基板的制作方法，如图1所示，其包括以下步骤110～150。
步骤110：如图2所示，提供衬底基板101，在衬底基板101上形成钝化层109。
例如，衬底基板101可为玻璃基板、石英基板、树脂基板或其他基板；钝化层102的材料可为氮化硅(SiNx)、氧化硅(SiOX)或氮氧化硅(SiNxOy)等无机绝缘材料或聚酰亚胺等有机绝缘材料。
例如，钝化层109的厚度可为
例如，钝化层109可采用蒸镀工艺、化学气相沉积工艺、涂覆工艺、溶胶-凝胶工艺或其他工艺形成在衬底基板101上。
步骤120：如图5所示，在钝化层109上形成光刻胶1070，并通过曝光和显影工艺形成包括光刻胶完全保留区域1071、光刻胶部分保留区域1072以及光刻胶完全去除区域1073的第一光刻胶图案107。例如，光刻胶1070的厚度可为
例如，如图3-4所示，先在钝化层109上形成一层光刻胶1070，然后利用灰色调掩模板150或半色调掩模板150作为掩模板对光刻胶1070进行曝光、显影以形成具有光刻胶完全保留区域1071、光刻胶部分保留区域1072以及光刻胶完全去除区域1073的第一光刻胶图案107。
例如，如图4所示，灰色调掩模板150或半色调掩模板150的全透光区域1503可对应第一光刻胶图案107的光刻胶完全去除区域1073，灰色调掩模板150或半色调掩模板150的半透光区域1502对应第一光刻胶图案107的光刻胶部分保留区域1072，灰色调掩模板150或半色调掩模板150的不透光区域1501对应第一光刻胶107的光刻胶完全保留区域1071。当然，这里是以正性光刻胶为例进行了描述，但本实施例包括但不限于此。
步骤130：如图6所示，以第一光刻胶图案107作为掩膜对钝化层109进行刻蚀以在钝化层109中形成第一过孔1101。
步骤140：如图7所示，灰化第一光刻胶图案107以去除光刻胶部分保留区域1072的光刻胶1070并减薄光刻胶完全保留区域1071的光刻胶1070以形成第二光刻胶图案108。
步骤150：如图8所示，以第二光刻胶图案108为掩膜对钝化层109进行刻蚀以减薄光刻胶部分保留区域1072的钝化层109。
在本实施例提供的阵列基板的制作方法中，通过减薄光刻胶部分保留区域1072的钝化层109可使得钝化层109不同区域的高度差减小，提高钝化层109表面的平坦度，从而提高钝化层109所在的阵列基板的平坦度，进而降低因阵列基板不平坦带来的液晶效率低以及黑态分布不均等各种不良。另外，本实施例提供的阵列基板的制作方法通过在钝化层109上形成包括光刻胶完全保留区域1071、光刻胶部分保留区域1072以及光刻胶完全去除区域1073的第一光刻胶图案107可在一次掩膜工艺中形成第一过孔1101以及减薄部分钝化层109，从而可减少掩模板使用的次数，降低成本。
例如，在本实施例一示例提供的阵列基板的制作方法中，如图5所示，第一光刻胶图案107的光刻胶完全去除区域1073对应钝化层109上待形成第一过孔的区域；第一光刻胶图案107的光刻胶部分保留区域1072对应钝化层109上待减薄的区域。由此，可通过刻蚀工艺在钝化层109上对应于第一光刻胶图案107的光刻胶完全去除区域1073的区域形成第一过孔，通过灰化工艺去除第一光刻胶图案107的光刻胶部分保留区域1072，再通过刻蚀工艺减薄钝化层109上对应于第一光刻胶图案107的光刻胶部分保留区域1072的区域。需要说明的是，上述的刻蚀工艺包括干法刻蚀或湿法刻蚀，本实施例在此不作限制。
例如，在本实施例一示例提供的阵列基板的制作方法中，如图6所示，根据从衬底基板101到钝化层109的上表面的高度，钝化层109包括具有第一高度H1的区域1091和具有第二高度H2的区域1092，第一高度H1大于第二高度H2，第一光刻胶图案107的光刻胶部分保留区域1072可对应具有第一高度H1的区域1091，第一光刻胶图案107的光刻胶完全保留区域1073对应具有第二高度H2的区域1092。由此，可将钝化层109具有第一高度H1的区域1091减薄，以接近钝化层109具有第二高度的区域1092，从而平坦化钝化层109。需要说明的是，由于上述的第一高度H1和第二高度H2用于确定钝化层109需要减薄的区域以达到平坦化的目的，因此第一高度H1和第二高度H2可根据实际情况进行设置。需要说明的是，上述的第一高度H1或第二高度H2不仅可指具有某一特定的值的高度，还可指具有一定数值范围内的高度，上述的第一高度H1数值范围内的不同高度的差值远小于第一高度H1与第二高度H2的差值。
例如，在本实施例一示例提供的阵列基板的制作方法中，减薄光刻胶部分保留区域1072的钝化层109以使得钝化层109具有第一高度H1的区域1091的上表面与钝化层109具有第二高度H2的区域1092的上表面的高度相同，从而可使得钝化层109的平坦度大大增加。例如，如图8所示，钝化层109具有第一高度H1的区域1091经减薄后的厚度为h1，h1与第二高度H2相等，从而大大增加了钝化层109的平坦度。
例如，在本实施例一示例提供的阵列基板的制作方法中，上述的第一高度H1指具有一定数值范围内的高度，也就是说，钝化层109具有第一高度H1的区域1091具有不同的高度，并且上述不同的高度的差值远小于第一高度H1与第二高度H2的差值；此时，可将具有不同高度的对应钝化层中面积较大的一个的上表面与具有第二高度H2的区域1092的上表面平齐，从而可优化钝化层109的平坦程度。也就是说，在钝化层具有第一高度H1的区域具有多个高度的情况下，可以选取该区域内钝化层的面积较大的部分的高度作为衡量标准，使之与钝化层的具有第二高度H2的区域的上表面齐平。同样，在钝化层具有第二高度H2的区域具有多个高度的情况下，也可以选取该区域内钝化层的面积较大的部分的高度作为衡量标准，从而使得具有第一高度的区域减薄后的高度与之相等。
例如，本实施例一示例提供的阵列基板的制作方法还可包括：根据第一高度H1和第二高度H2的高度差确定钝化层109具有第一高度H1的区域1091待减薄的减薄厚度。例如，钝化层109具有第一高度H1的区域1091待减薄的减薄厚度可等于第一高度H1和第二高度H2的高度差。
例如，本实施例一示例提供的阵列基板的制作方法中，减薄厚度小于钝化层的厚度。需要说明的是，因为钝化层需要对其下的结构进行绝缘保护，减薄后的钝化层需要一定的厚度，因此，减薄厚度小于钝化层本身的厚度。
例如，本实施例一示例提供的阵列基板的制作方法还可包括：根据减薄厚度计算刻蚀具有减薄厚度的钝化层所需要的刻蚀速率和刻蚀时间，从而精确地刻蚀钝化层，以达到平坦化的目的。
例如，可根据钝化层和刻蚀剂的材料针对不同厚度进行试验，从而确定出单位厚度所需要的刻蚀速率和刻蚀时间，再根据上述的减薄厚度，计算刻蚀具有减薄厚度的钝化层所需要的刻蚀速率和刻蚀时间。
例如，如图7所示，本实施例一示例提供的阵列基板的制作方法，在形成钝化层之前，还可包括：形成薄膜晶体管180，其中，钝化层109具有第一高度H1的区域1091对应于形成有薄膜晶体管180的区域。
例如，如图7所示，本实施例一示例提供的阵列基板的制作方法中，形成薄膜晶体管180的步骤包括：在衬底基板101上形成栅极102；在栅极102上形成栅极绝缘层103；在栅极绝缘层103上形成有源层104；以及在有源层104上形成与有源层104相连的源极1051和漏极1052，钝化层109形成在源极1051和漏极1052上，第一过孔1101形成在漏极1052上以暴露漏极1052。
需要说明的是，在钝化层109具有第一高度H1的区域1091中，形成在有源层104上的源极1051和漏极1052上的钝化层109可具有较高的高度，形成在有源层104沟道区上的钝化层109可具有较矮的高度。由于这两个高度的差值远小于第一高度H1和第二高度H2的差值，因此，形成在有源层104上的源极1051和漏极1052上的钝化层109和形成在有源层104沟道区上的钝化层109可视为具有第一高度H1的区域1091。当钝化层109的厚度较厚时，可将减薄厚度设置的较大，可将形成在有源层104上的源极1051和漏极1052上的钝化层109的上表面的高度作为第一高度H1的衡量标准，使之与钝化层109具有第二高度H2的区域1092的上表面的高度相同；当钝化层109的厚度较薄，不足以减薄上述的减薄厚度时，可将将减薄厚度设置的较小，可将形成在有源层104沟道区上的钝化层109的上表面的高度作为第一高度H1的衡量标准，使之与钝化层109具有第二高度H2的区域1092的上表面的高度相同。另外，根据实际需求，也可将形成在有源层上的源极和漏极上的钝化层视为钝化层具有第一高度H1的区域，将形成在有源层沟道区上的钝化层视为钝化层具有第二高度H2的区域，从而使形成在薄膜晶体管上方的钝化层平坦化。也就是说，本实施例可用于将钝化层上具有任意不同高度的两个区域平坦化，本实施例在此不作限制。
例如，在本实施例一示例提供的阵列基板的制作方法中，如图7所示，钝化层109具有第一高度H1的区域与钝化层109具有第二高度H2的高度差大体上可由栅极102的厚度、有源层104的厚度、或源极1051和漏极1052的厚度决定。因此，也可根据实际情况中栅极102的厚度、有源层104的厚度、或源极1051和漏极1052的厚度来设定减薄厚度的大小。
例如，如图9所示，本实施例一示例提供的阵列基板的制作方法中，形成薄膜晶体管180的步骤包括：在衬底基板101上形成有源层104；在有源层104上形成栅极绝缘层103；在栅极绝缘层103上形成栅极102；在栅极上形成介电层106；在介电层106和栅极绝缘层103中形成暴露有源层104的第二过孔1102；以及在介电层106上形成源极1051、漏极1052，源极1051和漏极1052分别通过第二过孔1102与有源层104相连，钝化层109形成在源极1051和漏极1052上，第一过孔1101形成在漏极1052上以暴露漏极1052。如图9所示，钝化层109具有第一高度H1的区域1091对应于形成有薄膜晶体管180的区域。需要说明的是，上述的薄膜晶体管180为底栅型薄膜晶体管，在此情形下，钝化层的形成的刻蚀、光刻胶图案的形成和灰化可参照前述的相关内容，在此不再赘述。
例如，以图7中所示的形成有顶栅型薄膜晶体管的阵列基板为例，如图10所示，本实施例一示例提供的阵列基板的制作方法还可包括：在钝化层109上形成第一电极111，其中，第一电极111形成在钝化层109具有第二高度H2的区域1092。
例如，本实施例一示例提供的阵列基板的制作方法中，如图10所示，减薄光刻胶部分保留区域1072的钝化层109以使得钝化层109具有第一高度H1的区域1091的上表面与第一电极111的上表面的高度相同。由此，相对于第二高度H2，钝化层109具有第一高度H1的区域1091可预留一个第一电极111的高度，从而使得形成第一电极111后的阵列基板整体的平坦度进一步增加。显然，如图9所示的具有底栅型薄膜晶体管的阵列基板同样可包括第一电极，其具体形成步骤、配置以及效果在此不再赘述。
例如，以图10中所示的形成有顶栅型薄膜晶体管的阵列基板为例，如图11所示，本实施例一示例提供的阵列基板的制作方法还可包括：在第一电极111上形成绝缘层113；以及在绝缘层113上形成第二电极112。
例如，本实施例一示例提供的阵列基板的制作方法中，如图11所示，减薄光刻胶部分保留区域1072的钝化层109，并且，相对于第二高度H2，钝化层109具有第一高度H1的区域1091可预留一个第一电极111的高度和一个第二电极112的高度，从而使得在钝化层109具有第一高度H1的区域1091的阵列基板的上表面与第二电极112的上表面的高度相同，从而使得形成第一电极111和第二电极112后的阵列基板整体的平坦度进一步增加。显然，如图9所示的具有底栅型薄膜晶体管的阵列基板同样可包括第一电极，其具体形成步骤、配置以及效果在此不再赘述。
例如，以图7中所示的形成有顶栅型薄膜晶体管的阵列基板为例，如图12所示，本实施例一示例提供的阵列基板的制作方法还可包括：在衬底基板101上形成第二电极112，第二电极112形成在钝化层109具有第二高度H2的区域1092并形成在钝化层109与衬底基板101之间。也就是说，减薄光刻胶部分保留区域的钝化层109以使其上表面的高度与光刻胶完全保留区域的钝化层109的上表面高度之差等于第一电极111和第二电极112的厚度之和。显然，如图9所示的具有底栅型薄膜晶体管的阵列基板同样可包括第二电极，其具体形成步骤、配置以及效果在此不再赘述。
例如，本实施例一示例提供的阵列基板的制作方法中，第一电极111包括像素电极，第二电极112包括公共电极，或者，第一电极111包括公共电极，第二电极112包括像素电极。
例如，如图12所示，本实施例一示例提供的阵列基板的制作方法还可包括：形成与公共电极112相连的公共电极线114。
实施例二
本实施例提供一种阵列基板，其通过上述实施例一中的阵列基板的制作方法制作而成。如图13所示，钝化层109在阵列基板上形成有薄膜晶体管180的区域具有较小的厚度，从而可减小钝化层109之下不同区域所叠加的膜层并不相同导致的高度不均，使得整个阵列基板的平坦度增加，进而降低因阵列基板不平坦带来的液晶效率低以及黑态分布不均等各种不良。
有以下几点需要说明：
(1)本发明实施例附图中，只涉及到与本发明实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本发明的实施例的附图中，层或微结构的厚度和尺寸被放大。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”，或者可以存在中间元件。
(3)在不冲突的情况下，本发明同一实施例及不同实施例中的特征可以相互组合。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板的制作方法，包括：
在衬底基板上形成钝化层；
在所述钝化层上形成光刻胶，并通过曝光和显影工艺形成包括光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域的第一光刻胶图案；
以所述第一光刻胶图案作为掩膜对所述钝化层进行刻蚀以在所述钝化层中形成第一过孔；
灰化所述第一光刻胶图案以去除所述光刻胶部分保留区域的所述光刻胶并减薄所述光刻胶完全保留区域的所述光刻胶以形成第二光刻胶图案；
以所述第二光刻胶图案为掩膜对所述钝化层进行刻蚀以减薄所述光刻胶部分保留区域的所述钝化层；
在所述钝化层上形成第一电极，其中，所述第一电极形成在所述钝化层具有第二高度的区域；
在所述第一电极上形成绝缘层；以及
在所述绝缘层上形成第二电极，
其中，所述第一光刻胶图案的所述光刻胶完全去除区域对应所述钝化层上待形成所述第一过孔的区域；所述第一光刻胶图案的所述光刻胶部分保留区域对应所述钝化层上待减薄的区域；
根据从所述衬底基板到所述钝化层的上表面的高度，所述钝化层包括具有第一高度的区域和具有所述第二高度的区域，所述第一高度大于所述第二高度，所述第一光刻胶图案的所述光刻胶部分保留区域对应具有所述第一高度的区域，所述第一光刻胶图案的所述光刻胶完全保留区域对应具有所述第二高度的区域；以及
减薄所述光刻胶部分保留区域的所述钝化层以使得所述光刻胶部分保留区域的所述钝化层的上表面的高度与所述光刻胶完全保留区域的所述钝化层的上表面高度的差值等于所述第一电极和所述第二电极的厚度之和。
2.根据权利要求1所述的阵列基板的制作方法，还包括：
根据所述第一高度和所述第二高度的高度差确定所述钝化层具有所述第一高度的区域待减薄的减薄厚度。
3.根据权利要求2所述的阵列基板的制作方法，其中，所述减薄厚度小于所述钝化层的厚度。
4.根据权利要求2或3所述的阵列基板的制作方法，还包括：
根据所述减薄厚度计算刻蚀具有所述减薄厚度的所述钝化层所需要的刻蚀速率和刻蚀时间。
5.根据权利要求1-3中任一项所述的阵列基板的制作方法，其中，利用灰色调掩模板或半色调掩模板作为掩模板对所述光刻胶进行曝光、显影以形成具有所述光刻胶完全保留区域、所述光刻胶部分保留区域以及所述光刻胶完全去除区域的所述第一光刻胶图案。
6.根据权利要求5所述的阵列基板的制作方法，其中，所述灰色调掩模板或半色调掩模板的全透光区域对应所述第一光刻胶图案的所述光刻胶完全去除区域，所述灰色调掩模板或半色调掩模板的半透光区域对应所述第一光刻胶图案的所述光刻胶部分保留区域，所述灰色调掩模板或半色调掩模板的不透光区域对应所述第一光刻胶的所述光刻胶完全保留区域。
7.根据权利要求1所述的阵列基板的制作方法，在形成所述钝化层之前，还包括：
形成薄膜晶体管，其中，所述钝化层具有所述第一高度的区域对应于形成有所述薄膜晶体管的区域；以及所述第一过孔与所述薄膜晶体管在垂直于所述衬底基板的方向上至少部分交叠。
8.一种阵列基板的制作方法，包括：
在衬底基板上形成钝化层；
在所述钝化层上形成光刻胶，并通过曝光和显影工艺形成包括光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域的第一光刻胶图案；
以所述第一光刻胶图案作为掩膜对所述钝化层进行刻蚀以在所述钝化层中形成第一过孔；
灰化所述第一光刻胶图案以去除所述光刻胶部分保留区域的所述光刻胶并减薄所述光刻胶完全保留区域的所述光刻胶以形成第二光刻胶图案；
以所述第二光刻胶图案为掩膜对所述钝化层进行刻蚀以减薄所述光刻胶部分保留区域的所述钝化层；以及
在所述钝化层上形成第一电极，
其中，所述第一电极形成在所述钝化层具有第二高度的区域；
所述第一光刻胶图案的所述光刻胶完全去除区域对应所述钝化层上待形成所述第一过孔的区域；所述第一光刻胶图案的所述光刻胶部分保留区域对应所述钝化层上待减薄的区域；
根据从所述衬底基板到所述钝化层的上表面的高度，所述钝化层包括具有第一高度的区域和具有所述第二高度的区域，所述第一高度大于所述第二高度，所述第一光刻胶图案的所述光刻胶部分保留区域对应具有所述第一高度的区域，所述第一光刻胶图案的所述光刻胶完全保留区域对应具有所述第二高度的区域；以及
减薄所述光刻胶部分保留区域的所述钝化层以使得所述钝化层具有所述第一高度的区域的上表面与所述第一电极的上表面的高度相同。
9.一种阵列基板的制作方法，包括：
在衬底基板上形成钝化层；
在所述钝化层上形成光刻胶，并通过曝光和显影工艺形成包括光刻胶完全保留区域、光刻胶部分保留区域以及光刻胶完全去除区域的第一光刻胶图案；
以所述第一光刻胶图案作为掩膜对所述钝化层进行刻蚀以在所述钝化层中形成第一过孔；
灰化所述第一光刻胶图案以去除所述光刻胶部分保留区域的所述光刻胶并减薄所述光刻胶完全保留区域的所述光刻胶以形成第二光刻胶图案；以及
以所述第二光刻胶图案为掩膜对所述钝化层进行刻蚀以减薄所述光刻胶部分保留区域的所述钝化层，
其中，所述第一光刻胶图案的所述光刻胶完全去除区域对应所述钝化层上待形成所述第一过孔的区域；所述第一光刻胶图案的所述光刻胶部分保留区域对应所述钝化层上待减薄的区域；
根据从所述衬底基板到所述钝化层的上表面的高度，所述钝化层包括具有第一高度的区域和具有第二高度的区域，所述第一高度大于所述第二高度，所述第一光刻胶图案的所述光刻胶部分保留区域对应具有所述第一高度的区域，所述第一光刻胶图案的所述光刻胶完全保留区域对应具有所述第二高度的区域；
减薄所述光刻胶部分保留区域的所述钝化层以使得所述钝化层具有所述第一高度的区域的上表面与所述钝化层具有所述第二高度的区域的上表面的高度相同；以及
所述第一过孔与所述阵列基板的薄膜晶体管在垂直于所述衬底基板的方向上至少部分交叠。
10.一种阵列基板，采用如权利要求1-9中任一项所述的阵列基板的制作方法制作。
CN201610284394.7A 2016-04-29 2016-04-29 阵列基板及其制作方法 Expired - Fee Related CN105931995B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610284394.7A CN105931995B (zh) 2016-04-29 2016-04-29 阵列基板及其制作方法
US15/567,786 US10332807B2 (en) 2016-04-29 2017-03-03 Array substrate and manufacturing method thereof
PCT/CN2017/075596 WO2017185877A1 (zh) 2016-04-29 2017-03-03 阵列基板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610284394.7A CN105931995B (zh) 2016-04-29 2016-04-29 阵列基板及其制作方法

Publications (2)

Publication Number Publication Date
CN105931995A CN105931995A (zh) 2016-09-07
CN105931995B true CN105931995B (zh) 2018-11-23

Family

ID=56837779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610284394.7A Expired - Fee Related CN105931995B (zh) 2016-04-29 2016-04-29 阵列基板及其制作方法

Country Status (3)

Country Link
US (1) US10332807B2 (zh)
CN (1) CN105931995B (zh)
WO (1) WO2017185877A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN106653764A (zh) * 2016-10-19 2017-05-10 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板、显示装置
CN106684037B (zh) * 2017-03-22 2019-09-24 深圳市华星光电半导体显示技术有限公司 优化4m制程的tft阵列制备方法
CN108155196B (zh) * 2017-12-28 2020-11-03 深圳市华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN108538855B (zh) * 2018-03-30 2020-06-30 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
WO2020191661A1 (zh) * 2019-03-27 2020-10-01 京东方科技集团股份有限公司 显示基板、显示装置、掩模板和制造方法
WO2024127225A1 (en) * 2022-12-12 2024-06-20 Ecole Polytechnique Federale De Lausanne (Epfl) Duv photolithography electrode fabrication method and electrode produced using the method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341382A (ja) * 2001-05-21 2002-11-27 Sharp Corp 液晶用マトリクス基板およびその製造方法
CN1668151A (zh) * 2001-08-06 2005-09-14 三星Sdi株式会社 平板显示器及其制造方法
CN101556417A (zh) * 2008-04-11 2009-10-14 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板结构及其制造方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6753804B2 (en) 2002-05-21 2004-06-22 Visteon Global Technologies, Inc. Target vehicle identification based on the theoretical relationship between the azimuth angle and relative velocity
KR100886241B1 (ko) * 2002-09-10 2009-02-27 엘지디스플레이 주식회사 액정표시소자의 제조방법
JP4593094B2 (ja) * 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
KR101086477B1 (ko) * 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
TWI287869B (en) * 2005-02-16 2007-10-01 Hannstar Display Corp Structure and manufacturing method of imager array unit
JP4805587B2 (ja) * 2005-02-24 2011-11-02 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR100957614B1 (ko) * 2005-10-17 2010-05-13 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101241129B1 (ko) 2006-06-28 2013-03-08 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI306668B (en) * 2006-08-16 2009-02-21 Au Optronics Corp Display panel and method of manufacturing the same
KR101579846B1 (ko) * 2008-12-24 2015-12-24 주식회사 이엔에프테크놀로지 포토레지스트 패턴 제거용 조성물 및 이를 이용한 금속 패턴의 형성 방법
CN101995709B (zh) * 2009-08-27 2012-10-03 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN103123910B (zh) * 2012-10-31 2016-03-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN103208491B (zh) * 2013-02-25 2015-12-02 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
CN103236419B (zh) * 2013-04-26 2014-12-17 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板以及显示装置
CN103560088B (zh) * 2013-11-05 2016-01-06 京东方科技集团股份有限公司 阵列基板的制作方法
US20150187825A1 (en) * 2013-12-31 2015-07-02 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of Manufacturing Array Substrate of LCD
CN104157613B (zh) * 2014-07-31 2017-03-08 京东方科技集团股份有限公司 一种阵列基板的制备方法
CN104218041B (zh) * 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN104638017B (zh) * 2015-02-04 2017-10-13 京东方科技集团股份有限公司 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
CN104867942B (zh) * 2015-04-29 2018-03-06 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
CN105161504B (zh) * 2015-09-22 2019-01-04 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN105931995B (zh) * 2016-04-29 2018-11-23 京东方科技集团股份有限公司 阵列基板及其制作方法
CN106094366B (zh) * 2016-08-23 2019-02-01 深圳市华星光电技术有限公司 Ips型阵列基板的制作方法及ips型阵列基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002341382A (ja) * 2001-05-21 2002-11-27 Sharp Corp 液晶用マトリクス基板およびその製造方法
CN1668151A (zh) * 2001-08-06 2005-09-14 三星Sdi株式会社 平板显示器及其制造方法
CN101556417A (zh) * 2008-04-11 2009-10-14 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板结构及其制造方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法

Also Published As

Publication number Publication date
WO2017185877A1 (zh) 2017-11-02
US20180211888A1 (en) 2018-07-26
CN105931995A (zh) 2016-09-07
US10332807B2 (en) 2019-06-25

Similar Documents

Publication Publication Date Title
CN105931995B (zh) 阵列基板及其制作方法
CN102156369B (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN102629046B (zh) 阵列基板及其制造方法、液晶显示器件
CN104102059B (zh) Tft阵列基板及其制造方法
CN102723269B (zh) 阵列基板及其制作方法、显示装置
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
US10192905B2 (en) Array substrates and the manufacturing methods thereof, and display devices
CN105655290B (zh) 液晶显示面板、阵列基板及其制造方法
CN102738007B (zh) 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN105137665A (zh) 显示基板及其制备方法、显示装置
CN102023433A (zh) Tft-lcd阵列基板及其制造方法
CN101685229A (zh) 液晶显示器阵列基板的制造方法
CN102023430A (zh) Ffs型tft-lcd阵列基板及其制造方法
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
WO2020133651A1 (zh) 像素电极结构及其制作方法
KR101467710B1 (ko) Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치
US10444582B1 (en) Method for manufacturing array substrate
KR102083641B1 (ko) 표시패널 및 이의 제조방법
CN106711153A (zh) 一种阵列基板、阵列基板的制备方法及其显示面板
CN108646487A (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN102629588A (zh) 阵列基板的制造方法
JP2010002594A (ja) 液晶表示装置およびその製造方法
CN104392920A (zh) Tft阵列基板及其制作方法、显示装置
CN109524356A (zh) 一种阵列基板的制造方法、阵列基板及显示面板
CN105390505B (zh) 薄膜晶体管阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181123