CN101685229A - 液晶显示器阵列基板的制造方法 - Google Patents

液晶显示器阵列基板的制造方法 Download PDF

Info

Publication number
CN101685229A
CN101685229A CN200810222792A CN200810222792A CN101685229A CN 101685229 A CN101685229 A CN 101685229A CN 200810222792 A CN200810222792 A CN 200810222792A CN 200810222792 A CN200810222792 A CN 200810222792A CN 101685229 A CN101685229 A CN 101685229A
Authority
CN
China
Prior art keywords
layer
substrate
metal level
etching
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810222792A
Other languages
English (en)
Other versions
CN101685229B (zh
Inventor
崔承镇
宋泳锡
刘圣烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN2008102227921A priority Critical patent/CN101685229B/zh
Priority to US12/565,953 priority patent/US8017465B2/en
Priority to JP2009221180A priority patent/JP5593047B2/ja
Priority to KR1020090091041A priority patent/KR101089259B1/ko
Publication of CN101685229A publication Critical patent/CN101685229A/zh
Application granted granted Critical
Publication of CN101685229B publication Critical patent/CN101685229B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种液晶显示器阵列基板的制造方法，包括如下步骤：提供依次形成有栅线、栅绝缘层及有源层图形的基板；在完成步骤1的基板上依次沉积第一透明导电层及源漏金属层；在所述源漏金属层上部，通过三调掩膜板形成感光层；湿法蚀刻所述感光层暴露出的源漏金属层及第一透明导电层；对所述感光层进行第一次灰化工艺，对暴露出的源漏金属层、第一透明导电层及有源层图形进行干法蚀刻；对所述感光层进行第二次灰化工艺，对暴露出的源漏金属层进行湿法蚀刻；去掉剩余的感光层。本发明能够降低TFT沟道的过度蚀刻的程度，保障液晶显示器的显示性能。

Description

液晶显示器阵列基板的制造方法
技术领域
本发明涉及一种液晶显示器阵列基板的制造方法，尤其是涉及一种能够降低过度蚀刻程度的液晶显示器阵列基板的制造方法。
背景技术
液晶显示器阵列基板利用光刻工艺制造。由于光刻工艺需要使用造价非常昂贵的掩膜板，随着液晶显示器制造工艺的进一步发展，如何减少掩膜板的使用数量，已成为业内降低成本，提高竞争力的关键所在。
现有技术中提出了很多种方法，达到减少掩膜板使用数量的目的。例如，公开了一种利用一个双调掩膜板(dual-tone mask)，形成透明电极(ITO、IZO等)、源电极、漏电极及薄膜晶体管(TFT)沟道的方法。这种方法可以利用于扭曲向列型(TN)液晶显示器和边缘电场切换型(FFS)液晶显示器等的阵列基板的制造工艺中。
现有的四次光刻工艺制造TN型液晶显示器的阵列基板的方法如下：
步骤1、沉积栅金属层，通过第一次光刻工艺利用第一掩膜板形成栅线，按需要也可以突出形成与栅线一体的栅电极；
步骤2、在完成步骤1的基板上，沉积栅绝缘层、有源层(半导体层和掺杂半导体层)，通过第二次光刻工艺利用第二掩膜板形成有源层(ACTIVE)图形；
步骤3、在完成步骤2的基板上，依次沉积透明导电层和源漏金属层，通过第三次光刻工艺利用第三掩膜板(双调掩膜板)形成像素电极、源电极、漏电极及TFT沟道；
步骤4、在完成步骤3的基板上，沉积钝化层，通过第四次光刻工艺利用第四掩膜板形成钝化层图形及过孔。
现有的4次光刻法制造FFS型液晶显示器的阵列基板的方法如下：
步骤1、沉积栅金属层，通过第一次光刻工艺利用第一掩膜板形成栅线，按需要也可以突出形成与栅线一体的栅电极；
步骤2、在完成步骤1的基板上，沉积栅绝缘层、有源层(半导体层和掺杂半导体层)，通过第二次光刻工艺利用第二掩膜板形成有源层(ACTIVE)图形；
步骤3、在完成步骤2的基板上，依次沉积第一透明导电层和源漏金属层，通过第三次光刻工艺利用第三掩膜板(双调掩膜板)形成像素电极、源电极、漏电极及TFT沟道；
步骤4、在完成步骤3的基板上，沉积钝化层及第二透明导电层，通过第四次光刻工艺利用第四掩膜板形成钝化层图形、过孔及公共电极。
上述两种液晶显示器的阵列基板的制造方法虽然通过一次光刻工艺仅用一个双调掩膜板就完成了像素电极、源电极、漏电极及TFT沟道的图形，节省了成本，但是本发明的发明人在实践中发现，这种现有的方法会导致液晶显示器的显示性能降低的重大缺陷。详述如下：
请一并参阅图1及图2A-2F，图1为现有的液晶显示器阵列基板的结构示意图。图2A为现有的形成有栅电极、栅绝缘层、有源层图形的基板上，沉积了第一透明导电层及源漏金属层之后的基板的截面图；图2B为在图2A的基板上利用双调掩膜板对光刻胶进行曝光和显影处理形成感光层后的截面图；图2C为对图2B的基板进行了蚀刻后的截面图；图2D为对图2C的基板上的感光层进行了灰化工艺后的截面图；图2E为对图2D的基板进行了蚀刻后的截面图。图2F为去掉了图2E的感光层后的截面图。
如图1所示，液晶显示器阵列基板由像素区域101和非显示区域和TFT区域102构成，所述非显示区域包括位于像素区域101之间的配线区域及其他区域，该TFT区域102包括TFT沟道区域1021、源电极区域1022及漏电极区域1023；该配线区域包括栅线区域103及数据线区域104。像素区域101为很多像素电极141所组成的区域；栅线区域103为数个栅线11所构成的区域；数据线区域104为数个数据线16所构成的区域。
根据图2A-2F具体说明现有的液晶显示器的阵列基板制造方法，其包括如下步骤：
步骤1、在形成有栅线11及与其一体的栅电极111、栅绝缘层12及有源层图形13的基板10上依次沉积第一透明导电层14和源漏金属层15，如图2A；
步骤2、涂上一层光刻胶，通过双调掩膜板进行曝光处理和显影处理形成感光层100，所述像素区域101的感光层100的厚度比所述源电极区域1022、漏电极区域1023及数据线区域104的感光层100的厚度薄，如图2B；
步骤3、对基板10进行大面积湿法蚀刻，蚀刻掉基板10上暴露出的区域的源漏金属层15、第一透明导电层14及部分有源层，形成源电极151和TFT沟道131，如图2C；
步骤4、对感光层100进行灰化工艺，使像素区域101的源漏金属层15暴露，如图2D；
步骤5、对基板10进行大面积湿法蚀刻，蚀刻掉基板上暴露出的区域的源漏金属层15，形成像素电极141、漏电极152，如图2E；
步骤6、去掉剩余感光层100，如图2F.
上述步骤3和步骤5中，为了形成TFT沟道、源电极、漏电极及像素电极，需要对整个基板进行两次大面积蚀刻，这种大面积蚀刻，只能采用湿法蚀刻进行，即将基板浸泡于蚀刻液中，蚀刻掉没有被光刻胶所覆盖且可被该蚀刻液侵蚀的部分。上述方法中可以看出TFT沟道区域被湿法蚀刻了两次，由于湿法蚀刻很难控制蚀刻程度，因此，就不可避免的产生了TFT沟道过度蚀刻(Over Etch)的问题。对于阵列基板中有重大意义的TFT沟道，这种过度蚀刻是不可忽视的缺陷，会引起TFT沟道变宽，对液晶显示器的整体性能产生重大的不良影响。
发明内容
本发明的目的是提供一种液晶显示器阵列基板的制造方法，使其能够降低TFT沟道的过度蚀刻的程度，保障液晶显示器的显示性能。
为实现上述目的，本发明提供了一种液晶显示器阵列基板的制造方法，其包括如下步骤：
步骤1、提供依次形成有栅线、栅绝缘层及有源层图形的基板；
步骤2、在完成步骤1的基板上依次沉积第一透明导电层及源漏金属层；
步骤3、在所述源漏金属层上部，通过三调掩膜板形成感光层；
步骤4、湿法蚀刻所述感光层暴露出的源漏金属层及第一透明导电层；
步骤5、对所述感光层进行第一次灰化工艺，对暴露出的源漏金属层、第一透明导电层及有源层图形进行干法蚀刻；
步骤6、对所述感光层进行第二次灰化工艺，对暴露出的源漏金属层进行湿法蚀刻；
步骤7、去掉剩余的感光层。
为实现上述目的，本发明还提供了一种液晶显示器阵列基板的制造方法，包括：
步骤11、提供在TFT区域上具有第一金属层、第一绝缘层、半导体层及掺杂半导体层的基板，且该基板被所述第一绝缘层覆盖，所述基板包括像素区域、TFT区域和非显示区域，该TFT区域包括源电极区域、漏电极区域及TFT沟道区域；
步骤12、在完成步骤11的基板上，依次沉积第一透明导电层及第二金属层；
步骤13、在所述第二金属层上形成感光层，且所述TFT沟道区域的感光层具有第一厚度，所述像素区域的感光层具有第二厚度，所述源电极区域和漏电极区域的感光层具有第三厚度，所述感光层的第一厚度比第二厚度薄，第二厚度比第三厚度薄；
步骤14、蚀刻所述非显示区域的第二金属层及第一透明导电层；
步骤15、对所述感光层进行第一次灰化工艺，暴露出所述TFT沟道区域的第二金属层；
步骤16、蚀刻TFT沟道区域的第二金属层、透明导电层及掺杂半导体层；
步骤17、对所述感光层进行第二次灰化工艺，暴露出所述像素区域的第二金属层；
步骤18、蚀刻所述像素区域的第二金属层；
步骤19、去掉剩余感光层。
本发明采用三调掩膜板在TFT沟道区域上也形成了感光层，使得在第一次湿法蚀刻时，TFT沟道区域得以被感光层保护，然后利用能够精确控制蚀刻程度的干法蚀刻，蚀刻出了TFT沟道，这样，相较于现有技术的TFT沟道经历两次湿法蚀刻相比，本发明的TFT沟道经历了一次干法蚀刻和一次湿法蚀刻，由于减少了TFT沟道被湿法蚀刻的次数，减少了过度蚀刻的程度，避免了TFT沟道的宽度过宽而影响液晶显示器的显示性能。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为现有的液晶显示器阵列基板的结构示意图；
图2A为现有的形成有栅电极、栅绝缘层、有源层图形的基板上，沉积了第一透明导电层及源漏金属层之后的基板的截面图；
图2B为在图2A的基板上利用双调掩膜板对光刻胶进行曝光和显影处理形成感光层后的截面图；
图2C为对图2B的基板进行了蚀刻后的截面图；
图2D为对图2C的基板上的感光层进行了灰化工艺后的截面图；
图2E为对图2D的基板进行了蚀刻后的截面图；
图2F为去掉了图2E的感光层后的截面图；
图3为本发明的液晶显示器阵列基板的制造方法的流程图；
图4A为形成有栅线及与栅线一体的栅电极的基板的剖面图；
图4B为在图4A的基板上形成栅绝缘层和有源层图形后的剖面图；
图4C为在图4B的基板上沉积第一透明导电层和源漏金属层后的截面图；
图4D为在图4C的基板上形成感光层后的截面图；
图4E为图4D的基板经湿法蚀刻后的截面图；
图4F为图4E的感光层经第一次灰化工艺后的截面图；
图4G为图4F的TFT沟道区域经干法蚀刻后的截面图；
图4H为图4G的感光层经第二次灰化工艺后的截面图；
图4I为图4H的基板经湿法蚀刻后的截面图；
图4J为去掉图4I中的感光层后的截面图。
10-基板；           11-栅线；
111-栅电极；        12-栅绝缘层；
13-有源层图形；     14-第一透明导电层；
141-像素电极；      15-源漏金属层；
151-源电极；        152-漏电极；
16-数据线；         131-TFT沟道；
100-感光层；        101-像素区域；
102：TFT区域；      103-栅线区域；
104-数据线区域；    1021-TFT沟道区域
1022-源电极区域；   1023-漏电极区域。
具体实施方式
请参阅图3，为本发明的液晶显示器阵列基板的制造方法的流程图，本发明的液晶显示器阵列基板的制造方法，包括：
步骤1：提供依次形成有栅线及与栅线一体的栅电极、栅绝缘层及有源层图形的基板；
步骤2：在完成步骤1的基板上依次沉积第一透明导电层及源漏金属层；
步骤3：在所述源漏金属层上部，通过三调掩膜板形成感光层；
步骤4：湿法蚀刻所述感光层暴露出的源漏金属层及第一透明导电层；
步骤5：对所述感光层进行第一次灰化工艺，对经第一次灰化工艺暴露出的源漏金属层、第一透明导电层及有源层图形进行干法蚀刻，形成TFT沟道及源电极；
步骤6：对所述感光层进行第二次灰化工艺，对暴露出的源漏金属层进行湿法蚀刻，形成像素电极和漏电极；
步骤7：去掉剩余的感光层。
上述通过三调掩膜板形成的感光层，其在经所述步骤5中的第一次灰化工艺暴露出的区域的厚度薄于经所述步骤6中的第二次灰化工艺暴露出的区域的厚度，且在经所述步骤6中的所述第二次灰化工艺暴露出的区域的厚度薄于所述步骤7中剩余的区域的厚度。
本发明采用三调掩膜板在TFT沟道区域上也形成了感光层，使得在第一次湿法蚀刻时，TFT沟道区域得以被感光层保护，然后利用能够精确控制蚀刻程度的干法蚀刻，蚀刻出了TFT沟道，这样，相较于现有技术的TFT沟道经历两次湿法蚀刻相比，本发明的TFT沟道经历了一次干法蚀刻和一次湿法蚀刻，由于减少了TFT沟道被湿法蚀刻的次数，减少了过度蚀刻的程度，避免了TFT沟道的宽度过宽而影响液晶显示器的显示性能。
本发明的液晶显示器阵列基板的制造方法还包括：
步骤8：在完成步骤7的基板上沉积绝缘层，通过光刻工艺形成钝化层图形及过孔；还可以继续进行步骤9：在完成步骤8的基板上沉积透明导电层，通过光刻工艺形成公共电极。步骤8和步骤9还可以通过离地剥离工艺(lift off)，采用一次光刻工艺完成，具体如下：
步骤10、在完成步骤7的基板上，依次沉积绝缘层和第二透明导电层，通过光刻工艺形成钝化层图形，并通过离地剥离工艺在钝化层图形的上部形成公共电极。
下面详细说明本发明液晶显示器阵列基板制造方法的较佳实施例。
如图1所示，液晶显示器阵列基板由像素区域101和非显示区域和TFT区域102构成，所述非显示区域包括位于像素区域101之间的配线区域及其他区域，该TFT区域102包括TFT沟道区域1021、源电极区域1022及漏电极区域1023；该配线区域包括栅线区域103及数据线区域104。像素区域101为很多像素电极141所组成的区域；栅线区域103为数个栅线11所构成的区域；数据线区域104为数个数据线16所构成的区域。
请参阅一并参阅图1及图4A-图4J，图4A为形成有栅线及与栅线一体的栅电极的基板的剖面图；图4B为在图4A的基板上形成栅绝缘层和有源层图形后的剖面图；图4C为在图4B的基板上沉积第一透明导电层和源漏金属层后的截面图；图4D为在图4C的基板上形成感光层后的截面图；图4E为图4D的基板经湿法蚀刻后的截面图；图4F为图4E的感光层经第一次灰化工艺后的截面图；图4G为图4F的TFT沟道区域经干法蚀刻后的截面图；图4H为图4G的感光层经第二次灰化工艺后的截面图；图4I为图4H的基板经湿法蚀刻后的截面图；图4J为去掉图4I中的感光层后的截面图。
本发明液晶显示器阵列基板的制造方法，包括如下步骤。
步骤11、提供在TFT区域102上形成有第一金属层、第一绝缘层及半导体层及掺杂半导体层的基板10，且该基板10被所述第一绝缘层覆盖，所述第一金属层还形成于栅线区域103内。第一金属层为Cr、W、Ti、Ta、Mo、Al或Cu的单层膜，或Cr、W、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜，形成在TFT区域102内的第一金属层是做为栅电极111，形成于栅线区域103内的第一金属层是作为栅线11。第一绝缘层是作为栅绝缘层12覆盖在栅线11和栅电极111上，使得栅线11和栅电极111与其他结构绝缘。具体地，先在基板10上沉积第一金属层后，通过光刻工艺保留TFT区域102内的第一金属层而形成栅电极111，保留栅线区域103内的第一金属层而形成栅线11(参阅图1)，如图4A。然后，依次沉积栅绝缘层12及有源层(半导体层及掺杂半导体层)，通过光刻工艺仅保留TFT区域102内的有源层而得到有源层图形13，如图4B。
步骤12、在完成步骤11的基板上，依次沉积第一透明导电层14及第二金属层，所述第二金属层为源漏金属层15，如图4C。所述源漏金属层是Cr、W、Ti、Ta、Mo、Al或Cu的单层膜，或Cr、W、Ti、Ta、Mo、Al和Cu任意组合所构成的复合膜。第一透明导电层为ITO或IZO。
步骤13、在所述第二金属层上通过三调掩模板形成感光层100，且TFT沟道区域1021的感光层100具有第一厚度，所述像素区域101的感光层100具有第二厚度，所述源电极区域1022、漏电极区域1023及数据线区域104(参阅图1)的感光层100具有第三厚度；感光层的第一厚度比第二厚度薄，第二厚度比第三厚度薄，如图4D。
步骤14、蚀刻所述数据线区域104(参阅图1)之外的非显示区域的第二金属层(源漏金属层15)及第一透明导电层14，如图4E。由于需要进行整个基板的大面积蚀刻，因此需要通过湿法蚀刻进行。此时，由于TFT沟道区域1021内还存在感光层100，因此，TFT沟道区域1021没有被蚀刻。
步骤15、将所述感光层100进行第一次灰化工艺，暴露出TFT沟道区域1021的第二金属层(源漏金属层15)，如图4F。此时，通过灰化工艺去掉的感光层100的厚度为第一厚度，因此，TFT沟道区域1021的感光层100被去掉，暴露出源漏金属层15。其余部分的感光层100也相应的减少了相当于第一厚度程度的厚度。
步骤16、蚀刻TFT沟道区域1021的第二金属层(源漏金属层15)、第一透明导电层14及部分有源层图形13；由于对小面积的TFT沟道区域1021进行蚀刻，因此，可以采用干法蚀刻来精确控制蚀刻程度，蚀刻掉源漏金属层15、第一透明导电层14和部分有源层图形13(掺杂半导体层)，形成TFT沟道131及源点极151，如图4G。
步骤17、将所述感光层100进行第二次灰化工艺，暴露出像素区域101的第二金属层(源漏金属层15)，如图4H；此时，去掉的感光层100为相当于第二厚度减去第一厚度的差值程度的厚度，因此，暴露出了像素区域101的源漏金属层15。
步骤18、蚀刻所述像素区域101的第二金属层(源漏金属层15)；由于需要进行整个基板的大面积蚀刻，因此需要通过湿法蚀刻进行。蚀刻掉像素区域101的源漏金属层15，形成漏电极152和像素电极141，如图4I。
步骤19、去掉剩余感光层，如图4j。
另外，可以在完成步骤9的基板上，沉积第二绝缘层，并通过光刻工艺形成钝化层图形；或还可以继续沉积第二透明导电层，通过光刻工艺形成公共电极；此外，还可以在完成步骤9的基板上依次沉积第二绝缘层和第二透明导电层，通过光刻工艺形成钝化层图形，并通过离地剥离工艺(lift off)在钝化层图形的上部形成公共电极。
本发明通过在TFT沟道区域之上保留一层感光层，使得第一次湿法蚀刻时，TFT沟道区域得以被保护，然后利用能够精确控制蚀刻程度的干法蚀刻，蚀刻出了TFT沟道，这样，相较于现有技术的TFT沟道经历两次湿法蚀刻相比，本发明的TFT沟道经历了一次干法蚀刻和一次湿法蚀刻，由于减少了TFT沟道被湿法蚀刻的次数，降低了过度蚀刻的程度，避免了TFT沟道的宽度过宽而影响液晶显示器的性能。
本领域技术人员也可以将上述制造方法应用到TN型或FFS型液晶显示器的制造方法中，通过一次光刻工艺形成源电极、漏电极、TFT沟道及像素电极图形的同时，解决TFT沟道过度蚀刻的问题。
最后应说明的是：以上实施例仅用以说明本发明的技术方案而非对其进行限制，尽管参照较佳实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对本发明的技术方案进行修改或者等同替换，而这些修改或者等同替换亦不能使修改后的技术方案脱离本发明技术方案的精神和范围。

Claims (10)

1、一种液晶显示器阵列基板的制造方法，其特征在于，包括：
步骤1、提供依次形成有栅线、栅绝缘层及有源层图形的基板；
步骤2、在完成步骤1的基板上依次沉积第一透明导电层及源漏金属层；
步骤3、在所述源漏金属层上部，通过三调掩膜板形成感光层；
步骤4、湿法蚀刻所述感光层暴露出的源漏金属层及第一透明导电层；
步骤5、对所述感光层进行第一次灰化工艺，对暴露出的源漏金属层、第一透明导电层及有源层图形进行干法蚀刻；
步骤6、对所述感光层进行第二次灰化工艺，对暴露出的源漏金属层进行湿法蚀刻；
步骤7、去掉剩余的感光层。
2、根据权利要求1所述的液晶显示器阵列基板的制造方法，其特征在于，所述通过三调掩膜板形成的感光层，其在经所述步骤5中的第一次灰化工艺暴露出的区域的厚度薄于经所述步骤6中的第二次灰化工艺暴露出的区域的厚度，且在经所述步骤6中的所述第二次灰化工艺暴露出的区域的厚度薄于所述步骤7中剩余的区域的厚度。
3、根据权利要求2所述的液晶显示器阵列基板的制造方法，其特征在于还包括：
步骤8、在完成步骤7的基板上沉积绝缘层，通过光刻工艺形成钝化层图形及过孔。
4、根据权利要求3所述的液晶显示器阵列基板的制造方法，其特征在于，还包括：
步骤9、在完成步骤8的基板上沉积第二透明导电层，通过光刻工艺形成公共电极。
5、根据权利要求2所述的液晶显示器阵列基板的制造方法，其特征在于，还包括：
步骤10、在完成步骤7的基板上，依次沉积绝缘层和第二透明导电层，通过光刻工艺形成钝化层图形及过孔，并通过离地剥离工艺在钝化层图形的上部形成公共电极。
6、一种液晶显示器阵列基板的制造方法，其特征在于，包括：
步骤11、提供在TFT区域上具有第一金属层、第一绝缘层、半导体层及掺杂半导体层的基板，且该基板被所述第一绝缘层覆盖，所述基板包括像素区域、TFT区域和非显示区域，该TFT区域包括源电极区域、漏电极区域及TFT沟道区域；
步骤12、在完成步骤11的基板上，依次沉积第一透明导电层及第二金属层；
步骤13、在所述第二金属层上形成感光层，且所述TFT沟道区域的感光层具有第一厚度，所述像素区域的感光层具有第二厚度，所述源电极区域和漏电极区域的感光层具有第三厚度，所述感光层的第一厚度比第二厚度薄，第二厚度比第三厚度薄；
步骤14、蚀刻所述非显示区域的第二金属层及第一透明导电层；
步骤15、对所述感光层进行第一次灰化工艺，暴露出所述TFT沟道区域的第二金属层；
步骤16、蚀刻TFT沟道区域的第二金属层、透明导电层及掺杂半导体层；
步骤17、对所述感光层进行第二次灰化工艺，暴露出所述像素区域的第二金属层；
步骤18、蚀刻所述像素区域的第二金属层；
步骤19、去掉剩余感光层。
7、根据权利要求6所述的液晶显示器阵列基板的制造方法，其特征在于，所述步骤14中通过湿法蚀刻进行蚀刻，所述步骤16中通过干法蚀刻进行蚀刻，所述步骤18中通过湿法蚀刻进行蚀刻。
8、根据权利要求7所述的液晶显示器阵列基板的制造方法，其特征在于，还包括：
步骤20、在完成步骤19的基板上，沉积第二绝缘层，并通过光刻工艺形成钝化层图形及过孔。
9、根据权利要求8所述的液晶显示器阵列基板的制造方法，其特征在于，还包括：
步骤21、在完成步骤20的基板上，沉积第二透明导电层，通过光刻工艺形成公共电极。
10、根据权利要求7所述的液晶显示器阵列基板的制造方法，其特征在于，还包括：
步骤22、在完成步骤19的基板上依次沉积第二绝缘层和第二透明导电层，通过光刻工艺形成钝化层图形及过孔，并通过离地剥离工艺在钝化层图形的上部形成公共电极。
CN2008102227921A 2008-09-25 2008-09-25 液晶显示器阵列基板的制造方法 Expired - Fee Related CN101685229B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN2008102227921A CN101685229B (zh) 2008-09-25 2008-09-25 液晶显示器阵列基板的制造方法
US12/565,953 US8017465B2 (en) 2008-09-25 2009-09-24 Method for manufacturing array substrate of liquid crystal display
JP2009221180A JP5593047B2 (ja) 2008-09-25 2009-09-25 液晶表示装置のアレイ基板の製造方法
KR1020090091041A KR101089259B1 (ko) 2008-09-25 2009-09-25 액정 표시 장치의 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008102227921A CN101685229B (zh) 2008-09-25 2008-09-25 液晶显示器阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN101685229A true CN101685229A (zh) 2010-03-31
CN101685229B CN101685229B (zh) 2012-02-29

Family

ID=42038078

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008102227921A Expired - Fee Related CN101685229B (zh) 2008-09-25 2008-09-25 液晶显示器阵列基板的制造方法

Country Status (4)

Country Link
US (1) US8017465B2 (zh)
JP (1) JP5593047B2 (zh)
KR (1) KR101089259B1 (zh)
CN (1) CN101685229B (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237397A (zh) * 2010-04-22 2011-11-09 北京京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法
CN102637648A (zh) * 2011-07-15 2012-08-15 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN102799038A (zh) * 2012-07-25 2012-11-28 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN102881598A (zh) * 2012-09-17 2013-01-16 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN103943636A (zh) * 2014-04-04 2014-07-23 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104617112A (zh) * 2015-02-09 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2016138741A1 (zh) * 2015-03-02 2016-09-09 京东方科技集团股份有限公司 像素结构的制造方法
CN106057880A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法
WO2017024718A1 (zh) * 2015-08-13 2017-02-16 京东方科技集团股份有限公司 薄膜晶体管的制作方法和阵列基板的制作方法
CN108701695A (zh) * 2017-05-17 2018-10-23 深圳市柔宇科技有限公司 阵列基板及其制造方法
WO2019179128A1 (zh) * 2018-03-23 2019-09-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板、显示面板和显示装置
CN113219749A (zh) * 2016-02-17 2021-08-06 群创光电股份有限公司 主动元件阵列基板以及显示面板
WO2022188519A1 (zh) * 2021-03-09 2022-09-15 滁州惠科光电科技有限公司 阵列基板的制造方法和显示面板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148259B (zh) * 2010-10-12 2014-04-16 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和液晶显示器
CN102456619B (zh) * 2010-10-22 2014-01-15 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102456620B (zh) * 2010-10-22 2015-04-15 北京京东方光电科技有限公司 阵列基板及其制造方法
KR20160024081A (ko) 2014-08-22 2016-03-04 삼성디스플레이 주식회사 금속 패턴의 형성 방법 및 표시 기판의 제조 방법
CN106783737B (zh) * 2017-04-07 2020-02-21 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN108417583B (zh) * 2018-03-09 2021-10-29 惠科股份有限公司 一种阵列基板的制造方法和阵列基板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100333273B1 (ko) * 1999-08-02 2002-04-24 구본준, 론 위라하디락사 박막트랜지스터형 액정표시장치의 어레이기판과 그 제조방법
JP4920140B2 (ja) * 2001-05-18 2012-04-18 ゲットナー・ファンデーション・エルエルシー 液晶表示装置及びその製造方法
KR100476366B1 (ko) * 2002-04-17 2005-03-16 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100499371B1 (ko) * 2002-04-17 2005-07-04 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100971955B1 (ko) * 2002-11-11 2010-07-23 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP4651929B2 (ja) * 2002-11-15 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
KR100619624B1 (ko) 2003-10-11 2006-09-08 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
TWI382452B (zh) * 2004-03-19 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及其製造方法
KR101107270B1 (ko) * 2004-12-31 2012-01-19 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법과, 그를 이용한액정 패널 및 그 제조 방법
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
CN100462825C (zh) * 2005-12-23 2009-02-18 北京京东方光电科技有限公司 一种薄膜晶体管液晶显示器的阵列基板结构及其制造方法
JP2007189120A (ja) * 2006-01-16 2007-07-26 Idemitsu Kosan Co Ltd Ｔｆｔ基板及びその製造方法
KR20070075808A (ko) * 2006-01-16 2007-07-24 삼성전자주식회사 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
JP5063936B2 (ja) * 2006-06-08 2012-10-31 三菱電機株式会社 Ｔｆｔアレイ基板の製造方法
CN100442132C (zh) 2006-11-17 2008-12-10 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
CN100461433C (zh) 2007-01-04 2009-02-11 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
JP5090745B2 (ja) * 2007-01-17 2012-12-05 株式会社ジャパンディスプレイイースト 表示装置および表示装置の製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102237397B (zh) * 2010-04-22 2013-04-17 北京京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法
CN102237397A (zh) * 2010-04-22 2011-11-09 北京京东方光电科技有限公司 电极结构及制备方法、阵列基板及制备方法
CN102637648A (zh) * 2011-07-15 2012-08-15 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
CN102637648B (zh) * 2011-07-15 2014-03-05 京东方科技集团股份有限公司 薄膜晶体管液晶显示器、阵列基板及其制造方法
US9209308B2 (en) 2012-07-25 2015-12-08 Boe Technology Group Co., Ltd. Thin film transistor, array substrate and method for manufacturing the same, display device
CN102799038A (zh) * 2012-07-25 2012-11-28 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN102769040B (zh) * 2012-07-25 2015-03-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
CN102799038B (zh) * 2012-07-25 2015-04-01 北京京东方光电科技有限公司 一种阵列基板、显示装置及阵列基板的制造方法
CN102769040A (zh) * 2012-07-25 2012-11-07 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US9171941B2 (en) 2012-09-17 2015-10-27 Boe Technology Group Co., Ltd. Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN102881598A (zh) * 2012-09-17 2013-01-16 京东方科技集团股份有限公司 薄膜晶体管的制造方法、阵列基板的制造方法及显示装置
CN103943636A (zh) * 2014-04-04 2014-07-23 深圳莱宝高科技股份有限公司 一种薄膜晶体管阵列基板及其制作方法
CN104617112B (zh) * 2015-02-09 2017-10-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104617112A (zh) * 2015-02-09 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
WO2016138741A1 (zh) * 2015-03-02 2016-09-09 京东方科技集团股份有限公司 像素结构的制造方法
CN106057880A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法
CN106057880B (zh) * 2015-04-07 2021-03-02 三星电子株式会社 包括二维材料的电子器件以及制造该电子器件的方法
WO2017024718A1 (zh) * 2015-08-13 2017-02-16 京东方科技集团股份有限公司 薄膜晶体管的制作方法和阵列基板的制作方法
US9881945B2 (en) 2015-08-13 2018-01-30 Boe Technology Group Co., Ltd. Methods of manufacturing thin film transistor and array substrate
CN113219749A (zh) * 2016-02-17 2021-08-06 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN113219749B (zh) * 2016-02-17 2023-01-10 群创光电股份有限公司 主动元件阵列基板以及显示面板
CN108701695A (zh) * 2017-05-17 2018-10-23 深圳市柔宇科技有限公司 阵列基板及其制造方法
WO2019179128A1 (zh) * 2018-03-23 2019-09-26 京东方科技集团股份有限公司 阵列基板的制造方法、阵列基板、显示面板和显示装置
WO2022188519A1 (zh) * 2021-03-09 2022-09-15 滁州惠科光电科技有限公司 阵列基板的制造方法和显示面板

Also Published As

Publication number Publication date
JP5593047B2 (ja) 2014-09-17
CN101685229B (zh) 2012-02-29
KR20100035131A (ko) 2010-04-02
US8017465B2 (en) 2011-09-13
US20100075450A1 (en) 2010-03-25
KR101089259B1 (ko) 2011-12-02
JP2010079302A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
CN101685229B (zh) 液晶显示器阵列基板的制造方法
CN102148196B (zh) Tft-lcd阵列基板及其制造方法
CN101957529B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102148195B (zh) Tft-lcd阵列基板及其制造方法
CN100524781C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
CN102023432B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102156368A (zh) 薄膜晶体管液晶显示阵列基板及其制造方法
CN104102059A (zh) Tft阵列基板及其制造方法
CN101894807A (zh) Tft-lcd阵列基板及其制造方法
CN103107133B (zh) 阵列基板及其制造方法和显示装置
CN102012590B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN103295970A (zh) 阵列基板、其制造方法及显示装置
CN102629608B (zh) 一种阵列基板及其制造方法和显示装置
CN101661941B (zh) Tft-lcd阵列基板结构及其制备方法
US9053988B2 (en) TFT array substrate, manufacturing method of the same and display device
CN101718950B (zh) 薄膜构图方法及制造液晶显示装置的方法
CN101963726B (zh) Ffs型tft-lcd阵列基板及其制造方法
CN102468243B (zh) Tft阵列基板、制造方法及液晶显示装置
CN102629588B (zh) 阵列基板的制造方法
CN102655117B (zh) 阵列基板及制造方法、显示装置
CN102655116B (zh) 阵列基板的制造方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN102044490B (zh) 制造薄膜晶体管阵列基板的方法
CN102799038B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN100444012C (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150624

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150624

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150624

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd.

Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120229

Termination date: 20210925

CF01 Termination of patent right due to non-payment of annual fee