CN101661941B - Tft-lcd阵列基板结构及其制备方法 - Google Patents
Tft-lcd阵列基板结构及其制备方法 Download PDFInfo
- Publication number
- CN101661941B CN101661941B CN2008101188489A CN200810118848A CN101661941B CN 101661941 B CN101661941 B CN 101661941B CN 2008101188489 A CN2008101188489 A CN 2008101188489A CN 200810118848 A CN200810118848 A CN 200810118848A CN 101661941 B CN101661941 B CN 101661941B
- Authority
- CN
- China
- Prior art keywords
- waveform
- substrate
- semiconductor layer
- base
- data wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 173
- 238000002360 preparation method Methods 0.000 title claims abstract description 37
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000010408 film Substances 0.000 claims description 145
- 238000005516 engineering process Methods 0.000 claims description 122
- 239000004065 semiconductor Substances 0.000 claims description 121
- 239000000203 mixture Substances 0.000 claims description 117
- 238000009413 insulation Methods 0.000 claims description 60
- 229920002120 photoresistant polymer Polymers 0.000 claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000002161 passivation Methods 0.000 claims description 24
- 238000000151 deposition Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 15
- 239000002019 doping agent Substances 0.000 claims description 4
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 34
- 238000002207 thermal evaporation Methods 0.000 description 12
- 239000003595 mist Substances 0.000 description 8
- 239000000047 product Substances 0.000 description 8
- 238000000427 thin-film deposition Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 230000000116 mitigating effect Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004062 sedimentation Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种TFT-LCD阵列基板结构及其制备方法。其中，TFT-LCD阵列基板结构包括栅线和数据线，栅线和数据线限定了像素区域，并在交叉处形成薄膜晶体管，薄膜晶体管与形成在像素区域内的像素电极连接，所述栅线或数据线与基板之间形成有用于形成所述栅线和/或数据线的波浪形底座，所述波浪形底座沿宽度方向的横截面形状为波浪形，形成在所述波浪形底座上的栅线和/或数据线为波浪形栅线和/或波浪形数据线。本发明可减小栅线或数据线的线电阻，有利于减小信号延迟，同时不会降低TFT-LCD的开口率；或者，在保持栅线或数据线的关键尺寸不变的同时，可增大TFT-LCD的开口率，从而提高产品性能。
Description
技术领域
本发明涉及显示领域，特别是涉及一种在薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display，简称TFT-LCD)阵列基板结构及其制备方法。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前平板显示器市场占据了主导地位。对于TFT-LCD来说，阵列基板(Array)结构及制造工艺对产品性能具有重要的影响，其中，振荡电路的信号延迟(RC Delay)、开口率(Aperture Ratio)等参数是衡量产品性能的重要参数。为满足市场需求，大尺寸显示器是TFT-LCD发展的趋势之一；而大尺寸的TFT-LCD对阵列基板结构的各项性能指标都提出了更高的要求。例如：随着TFT-LCD尺寸的加大，阵列基板中栅线(Gate Line)、数据线(DateLine)等金属电极长度增加，将有可能增加金属电极的线电阻，从而造成振荡电路的信号延迟(RC Delay)加剧，严重影响TFT-LCD产品性能。
现有技术中，阵列基板上的栅线或数据线均为直线。为了减小TFT-LCD，特别是大尺寸TFT-LCD阵列基板中振荡电路的信号延迟，通常采用增加阵列基板中栅线或数据线关键尺寸(Critical Dimension，简称CD)的方法，即增加栅线或数据线沿宽度方向的截面宽度，来减小栅线或数据线的线电阻，从而缓解信号延迟的问题。
但发明人在实现本发明过程中发现，该现有技术中增加阵列基板中栅线或数据线沿宽度方向的截面宽度虽然能缓解信号延迟，但在阵列基板面积相同时，增加栅线或数据线的沿宽度方向的截面宽度，则会减小阵列基板的有效显示区域，导致TFT-LCD的开口率(Aperture Ratio)降低。可见，现有技术至少存在降低TFT-LCD的开口率等技术缺陷。
发明内容
本发明要解决的技术问题是提供一种TFT-LCD阵列基板结构及其制备方法，用以实现在减小信号延迟的同时，不会减小TFT-LCD的开口率，或者，在不增加线电阻的同时，增大开口率。
为解决上述技术问题，本发明提供了一种TFT-LCD阵列基板结构，包括栅线和数据线，栅线和数据线限定了像素区域，并在交叉处形成薄膜晶体管，薄膜晶体管与形成在像素区域内的像素电极连接，所述栅线或数据线与基板之间形成有用于形成所述栅线和/或数据线的波浪形底座，所述波浪形底座沿宽度方向的横截面形状为波浪形，形成在所述波浪形底座上的栅线和/或数据线为波浪形栅线和/或波浪形数据线。
为解决上述技术问题，本发明还提供了一种TFT-LCD阵列基板结构的制备方法，包括：
步骤11、通过构图工艺在基板上形成用于形成波浪形栅线的第一波浪形底座；所述第一波浪形底座沿宽度方向的横截面形状为波浪形；
步骤12、在完成步骤11的基板上，通过构图工艺形成栅电极和波浪形栅线；
步骤13、在完成步骤12的基板上，通过构图工艺分别形成栅绝缘层、半导体层、掺杂半导体层、源漏电极、数据线、钝化层和像素电极。
为解决上述技术问题，本发明又提供了另一种TFT-LCD阵列基板结构的制备方法，包括：
步骤21、通过构图工艺在基板上形成栅电极和栅线；
步骤22、在完成步骤21的基板上，通过构图工艺形成栅绝缘层、半导体层、掺杂半导体层、第二波浪形底座、源电极、漏电极和波浪形数据线；所述第二波浪形底座用于形成波浪形数据线；并且所述第二波浪形底座沿宽度方向的横截面形状为波浪形；
步骤23、在完成步骤22的基板上，通过构图工艺形成钝化层和像素电极。
本发明提供的一种TFT-LCD阵列基板结构及其制备方法，通过在基板上形成用于形成栅线或数据线的波浪形底座，在波浪形底座上形成的栅线或数据线为波浪形栅线或波浪形数据线，如果保持阵列基板的开口率不变，形成的波浪形栅线和波浪形数据线增加了栅线或数据线的沿宽度方向的截面积，可减小栅线或数据线的线电阻，有利于减小信号延迟，同时不会降低TFT-LCD的开口率；或者，如果保持栅线或数据线的关键尺寸不变，通过将沉积在波浪形底座上形成的波浪形栅线或波浪形数据线，使得波浪形栅线或波浪形数据线覆盖基板的面积，相对于正常波浪形栅线或波浪形数据线覆盖基板的面积较小，可增大TFT-LCD的开口率，从而提高产品性能。
附图说明
图1a为本发明TFT-LCD阵列基板结构的平面图；
图1b为图1a中A-A向截面图；
图1c为图1a中B-B向截面图；
图2a为本发明TFT-LCD阵列基板结构第一实施例第一次构图工艺前的平面图；
图2b为图2a中D-D向截面图；
图2c为本发明TFT-LCD阵列基板结构第一实施例第一次构图工艺后的平面图；
图2d为图2c中E-E向截面图；
图2e为形成第一波浪形底座采用的掩膜板结构示意图；
图3a为本发明TFT-LCD阵列基板结构第一实施例第二次构图工艺后的平面图；
图3b为图3a中F-F向截面图；
图4a为本发明TFT-LCD阵列基板结构第一实施例第三次构图工艺后的平面图；
图4b为图4a中G-G向截面图；
图5a为本发明TFT-LCD阵列基板结构第一实施例第四次构图工艺后的平面图；
图5b为图5a中H-H向截面图；
图6a为本发明TFT-LCD阵列基板结构第一实施例第五次构图工艺后的平面图；
图6b为图6a中I-I向截面图；
图7a为本发明TFT-LCD阵列基板结构第二实施例第一次构图工艺后的平面图；
图7b为图7a中J-J向截面图；
图8a为本发明TFT-LCD阵列基板结构第二实施例第二次构图工艺前的平面图；
图8b为图8a中L-L向截面图；
图8c为本发明TFT-LCD阵列基板结构第二实施例第二次构图工艺后的平面图；
图8d为图8c中M-M向截面图；
图8e为形成第二波浪形底座采用的掩膜板结构示意图；
图9a为本发明TFT-LCD阵列基板结构第二实施例第三次构图工艺后的平面图；
图9b为图9a中N-N向截面图；
图10a为本发明TFT-LCD阵列基板结构第二实施例第四次构图工艺后的平面图；
图10b为图10a中O-O向截面图；
图11a为本发明TFT-LCD阵列基板结构第二实施例第五次构图工艺后的平面图；
图11b为图11a中P-P向截面图；
图12为本发明一种TFT-LCD阵列基板结构制备方法的流程图；
图13为本发明另一种TFT-LCD阵列基板结构制备方法的流程图。
附图标记说明：
1—基板； 101—第一底座层； 102—第一波浪形底座；
103—第二底座层； 104—第二波浪形底座； 111—不透光区；
112—狭缝； 21—栅线； 211—波浪形栅线；
212—正常栅线； 23—栅电极； 3—栅绝缘层；
4—半导体层； 5—掺杂半导体层； 6—源漏电极；
61—源电极； 62—漏电极； 63—数据线；
631—正常数据线； 632—波浪形数据线； 7—TFT沟道；
8—钝化层； 9—过孔； 10—像素电极。
具体实施方式
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
在下列各详述实施例中，正常栅线或正常数据线即为采用现有TFT-LCD阵列基板结构制备方法形成的栅线或数据线，该栅线或数据线截面的形状为矩形；波浪形栅线或波浪形数据线即为可采用本发明改进的TFT-LCD阵列基板结构制备方法形成的新栅线或新数据线，该新栅线或新数据线形成在基板的波浪形底座上，波浪形底座沿宽度方向的横截面形状为波浪形；形成在波浪形底座上的新栅线或新数据线沿宽度方向的横截面形状为类似波浪的起伏曲线，即为波浪形。
图1a为本发明TFT-LCD阵列基板结构的平面图。如图1a所示，TFT-LCD阵列基板结构包括栅线21、数据线63和像素电极10，栅线21和数据线63限定了像素区域，并在交叉处形成TFT。TFT包括与栅线21连接的栅电极23、TFT沟道7、漏电极62和源电极61；其中，源电极61与数据线63连接，漏电极62与像素电极10通过过孔连接。图1b为图1a中A-A向截面图；图1c为图1a中B-B向截面图。如图1a～图1c所示，本发明TFT-LCD阵列基板结构区别于现有技术TFT-LCD阵列基板结构的特征主要包括：在波浪形栅线211与基板1之间还形成有用于形成栅线的波浪形底座(以下称为：第一波浪形底座102)，如图1b所示；和/或，在波浪形数据线632与基板1之间还形成有用于形成数据线的波浪形底座(以下称为：第二波浪形底座104)，如图1c所示。第一波浪形底座102和第二波浪形底座104沿各自宽度方向的横截面形状均为波浪形。
图1b中，栅线为波浪线栅线21，在波浪形栅线211与基板1之间还形成有用于形成栅线的第一波浪形底座102。
图1c中，数据线为波浪线数据线632，在波浪形数据线632与基板1之间还形成有用于形成数据线的第二波浪形底座104。图1c示出了第二波浪形底座104位于形成有栅线21、栅电极23、栅绝缘层3、半导体层4和掺杂半导体层5的基板1上的情形。此外，第二波浪形底座104还可位于形成有栅线21和栅电极23的基板1上；或者，位于形成有栅线21、栅电极23和栅绝缘层3的基板1上；或者，位于形成有栅线21、栅电极23、栅绝缘层3和半导体层4的基板1上。
在图1b和图1c技术方案的基础上，本发明TFT-LCD阵列基板结构还可同时包括第一波浪形底座102和第二波浪形底座104，用于形成波浪形栅线211和波浪形数据线632。此时，阵列基板中，栅线和数据线的重叠处可为平整表面，或，栅线和数据线的重叠处可为波浪形栅线和波浪形数据线的叠加波形。
为了有效保证阵列基板的性能，在阵列基板结构制备过程中，栅线(GateLine)或数据线(Date Line)的宽度通常需保持在一个合理的设计范围：如果栅线或数据线的宽度较大，则会减小阵列基板的有效显示区域，导致TFT-LCD的开口率(Aperture Ratio)降低；如果栅线或数据线的宽度较小，则会增加栅线或数据线的线电阻，导致栅线或数据线的信号延迟(RC Delay)。本发明TFT-LCD阵列基板结构通过形成用于形成栅线的第一波浪形底座，或用于形成数据线的第二波浪形底座，可达到如下技术效果：如果保持阵列基板的开口率不变，形成的波浪形栅线和波浪形数据线增加了栅线或数据线的截面积，可减小栅线或数据线的线电阻，有利于减小信号延迟，同时不会降低TFT-LCD的开口率；或者，如果保持栅线或数据线的关键尺寸不变，通过在波浪形底座上形成波浪形栅线或波浪形数据线，使得波浪形栅线或波浪形数据线覆盖基板的面积较小，可增大TFT-LCD的开口率，从而提高产品性能。
下面通过TFT-LCD阵列基板结构的二个实施例的制造工艺过程进一步说明本发明的技术方案。
图2a～图6b为本发明TFT-LCD阵列基板结构第一实施例的制造示意图。
本发明TFT-LCD阵列基板结构第一实施例第一次构图工艺用于形成第一波浪形底座图形。图2a为本发明TFT-LCD阵列基板结构第一实施例第一次构图工艺前的平面图；图2b为图2a中D-D向截面图。如图2a和2b所示，在基板1(如玻璃基板或石英基板)上形成厚度为0.1μm～5μm的第一底座层101。第一底座层101可采用绝缘材料。为了简化工艺，优选的，第一底座层101采用光刻胶(PR胶)。采用旋涂的方法，在基板1(如玻璃基板或石英基板)上涂覆一层厚度0.1μm～5μm的光刻胶，即形成光刻胶底座层。
图2c为本发明TFT-LCD阵列基板结构第一实施例第一次构图工艺后的平面图；图2d为图2c中E-E向截面图。在如图2b所示形成第一底座层101后，采用狭缝掩膜板或灰色调掩膜板掩膜，通过曝光工序，使基板上的第一底座层101(光刻胶底座层)形成不同程度的曝光区域接着对第一底座层101(光刻胶底座)不同程度的曝光区域进行显影处理，在基板上形成第一波浪形底座102，如图2d所示。其中，在制备第一波浪形底座采用的掩膜板实施例如图2e所示。掩膜板可包括不透光区111和狭缝(Slit bar)112。狭缝光刻的原理是在掩膜板上设置特定尺寸的狭缝，通过产生光学衍射来控制光的透过率，从而有选择地控制曝光的光刻胶的厚度。本实施例可使用正性光刻胶或负性光刻胶。以下以负性光刻胶为例，说明本实施形成第一底座的具体方法。负光刻胶在显影工序中，经过曝光处理的光刻胶保留，而未经过曝光处理的光刻胶去除。由于透过狭缝的光发生干涉和衍射，因此可形成波浪形的曝光区域；再通过显影工序即可形成第一波浪形底座102。具体的，例如狭缝112的宽度可为1.2μm～1.4μm；两两狭缝112之间的不透光区111宽度为1.7μm～1.9μm等。如图2e所示的掩膜板只是一个实施例，本领域技术人员可根据实际需要设计掩膜板的具体形状，或采用其他方式，例如：采用半透膜替代掩膜板上的狭缝，掩膜版上的不透光区具体为不透膜等。半透膜的透过率可设计为30％～50％。通过改变掩膜板相应区域的光透过率，来调节第一底座层101(光刻胶底座)的曝光程度，从而形成第一波浪形底座102。在基板1上形成第一波浪形底座102之后，可采用现有的TFT-LCD阵列基板结构制备方法形成TFT和数据线。
本发明TFT-LCD阵列基板结构第一实施例第二次构图工艺用于形成波浪形栅线和栅电极图形。图3a为本发明TFT-LCD阵列基板结构第一实施例第二次构图工艺后的平面图；图3b为图3a中F-F向截面图。采用溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积栅金属薄膜。栅金属薄膜可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金制备而成；栅金属薄膜也可以由多层金属薄膜组成，具体厚度可根据实际需要进行设计。通过第二次构图工艺可在基板1上形成栅电极23和波浪形栅线211，如图3a和图3b所示。
本发明TFT-LCD阵列基板结构第一实施例第三次构图工艺用于形成栅绝缘层、有源层、源漏电极、数据线和TFT沟道图形。图4a为本发明TFT-LCD阵列基板结构第一实施例第三次构图工艺后的平面图；图4b为图4a中G-G向截面图。如图4a和4b所示，在完成栅电极和栅线图形的基板上，通过等离子体增强化学气相沉积(简称PECVD)方法连续沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜半导体层薄膜和掺杂半导体层薄膜组成有源层薄膜。其中，栅绝缘层薄膜可以选用氧化物、氮化物或者氧氮化合物制备而成，对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。半导体层薄膜(如：非晶硅层)对应的反应气体可为SiH4、H2的混合气体或SiH2Cl2、H2的混合气体。掺杂半导体层薄膜(如：掺杂非晶硅层薄膜)在制备过程中对应的反应气体可为SiH4、H2、PH3的混合气体或SiH2Cl2、H2、PH3的混合气体。之后，在掺杂半导体层薄膜上通过溅射或热蒸发的方法，沉积源漏金属层薄膜。源漏金属层薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金制备而成。上述各层薄膜沉积完成后，进行第三次构图工艺。首先在沉积上述各层薄膜的基板上涂覆厚度为1μm～2.5μm光刻胶，采用狭缝掩膜板或灰色调掩膜板，经过曝光和显影处理，使基板上的光刻胶形成完全曝光区域、部分曝光区域和未曝光区域。连续刻蚀掉完全曝光区域下方的源漏金属层薄膜、掺杂半导体层薄膜、半导体层薄膜，形成漏电极62、源电极61、正常数据线631和有源层图形。接着对光刻胶部分曝光区域进行灰化处理，连续刻蚀掉原部分曝光区域下方的源漏金属层薄膜和掺杂半导体层薄膜，并刻蚀少部分的半导体层薄膜，形成TFT沟道7，去除未曝光区域上方的光刻胶。
本发明TFT-LCD阵列基板结构第一实施例第四次构图工艺用于形成钝化层图形以及在钝化层上形成过孔。图5a为本发明TFT-LCD阵列基板结构第一实施例第四次构图工艺后的平面图；图5b为图5a中H-H向截面图。如图5a和5b所示，在图4a和图4b形成的基板上，通过溅射或热蒸发的方法，沉积钝化层薄膜。钝化层薄膜可选用氧化物、氮化物或者氧氮化合物制备而成，在制备过程中对应的反应气体可以为SiH4、NH3、N2的混合气体或SiH2Cl2、NH3、N2的混合气体。钝化层薄膜沉积完成后，进行第四次构图工艺。通过第四次构图工艺可在图4a形成的基板1上，形成钝化层8以及在钝化层8上形成过孔9。
本发明TFT-LCD阵列基板结构第一实施例第五次构图工艺用于形成像素电极图形。图6a为本发明TFT-LCD阵列基板结构第一实施例第五次构图工艺后的平面图；图6b为图6a中I-I向截面图。在图5a形成的基板1上，通过溅射或热蒸发的方法，沉积像素电极薄膜。像素电极薄膜为透明导电薄膜，如氧化铟锡(Indium Tin Oxide，简称ITO)或氧化铟锌(Indium Zinc-Oxide，简称IZO)薄膜等。像素电极薄膜沉积完成后，进行第五次构图工艺。通过第五次构图工艺可在图6a形成的基板1上，形成像素电极10。像素电极10通过过孔9与漏电极62连接。
由上述本发明TFT-LCD阵列基板结构第一实施例的制造工艺过程可以看出，本实施例在形成栅线之前，通过构图工艺在基板上形成第一波浪形底座，使得形成的栅线为波浪形栅线。如果保持阵列基板的开口率不变，形成的波浪形栅线增加了栅线的截面积，可减小栅线的线电阻，有利于减小信号延迟；或者，如果保持栅线截面积的宽度不变，即保持栅线的关键尺寸不变，通过将沉积在第一波浪形底座上形成的波浪形栅线，使得波浪形栅线覆盖基板的所需的面积较小，可增大TFT-LCD的开口率，从而提高产品性能。
本实施例在第一波浪形底座后，在形成有第一波浪形底座的基板上制备阵列基板的方法，可采用图3a～图6b所示的4次构图工艺(进行4次掩膜(4MASK))，此外，还可采用3次构图工艺(进行3次掩膜(4MASK))或5次构图工艺(进行5次掩膜(4MASK))的阵列基板的制备工艺；不再赘述。
图7a～图11b为本发明TFT-LCD阵列基板结构第二实施例的制造示意图。
本发明TFT-LCD阵列基板结构第二实施例第一次构图工艺用于形成栅线和栅电极图形。图7a为本发明TFT-LCD阵列基板结构第二实施例第一次构图工艺后的平面图；图7b为图7a中J-J向截面图。如图7a和7b所示，采用溅射或热蒸发的方法，在基板1(如玻璃基板或石英基板)上沉积栅金属薄膜。通过第一次构图工艺可在基板1上形成栅电极23和正常栅线212。
本发明TFT-LCD阵列基板结构第二实施例第二次构图工艺用于形成第二波浪形底座，该第二波浪形底座是用于沉积数据线的波浪形底座，使得形成的数据线为波浪形数据线。图8a为本发明TFT-LCD阵列基板结构第二实施例第二次构图工艺前的平面图；图8b为图8a中L-L向截面图。图8c为本发明TFT-LCD阵列基板结构第二实施例第二次构图工艺后的平面图；图8d为图8c中M-M向截面图。如图8a和8b所示，在完成栅电极和栅线图形的基板上，通过等离子体增强化学气相沉积方法连续沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜，其中半导体层薄膜和掺杂半导体层薄膜形成有源层薄膜。在沉积有上述各层薄膜的基板上，涂覆一层厚度为0.1μm～5μm的光刻胶后，形成如图8b所示形成第二底座层103，采用狭缝掩膜板或灰色调掩膜板掩膜，经过曝光和显影处理，使第二底座层103(光刻胶底座)形成不同程度的曝光区域。接着对第二底座层103(光刻胶底座)不同程度的曝光区域进行显影处理，在基板上形成第二波浪形底座104，如图8c和图8d所示。其中，在制备第二波浪形底座采用的掩膜板实施例如图8e所示。掩膜板可包括不透光区111和狭缝(Slit bar)112。狭缝光刻的原理是在掩膜板上设置特定尺寸的狭缝，通过产生光学衍射来控制光的透过率，从而有选择地控制光刻胶曝光的厚度。本实施例在形成第二波浪形底座时使用的光刻胶可为正性光刻胶或负性光刻胶。以下以负性光刻胶为例，说明本实施例形成第二波浪形底座的方法。负光刻胶在显影工序中，经过曝光处理的光刻胶保留，而未经过曝光处理的光刻胶去除。由于透过狭缝的光发生干涉和衍射，因此可形成波浪形的曝光区域；再通过显影处理，即可形成第二波浪形底座104。如图8e所示的掩膜板只是一个实施例，本领域技术人员可根据实际需要设计掩膜板的具体形状，或采用其他方式，例如：采用半透膜替代掩膜板上的狭缝，掩膜版上的不透光区具体为不透膜等。半透膜的透过率可设计为30％～50％。通过改变掩膜板相应区域的光透过率，来调节第二底座层103(光刻胶底座层)的曝光程度，从而形成第二波浪形底座104。
本发明TFT-LCD阵列基板结构第二实施例第三次构图工艺用于形成波浪形数据线、源漏电极、TFT沟道、掺杂半导体层和半导体层图形。图9a为本发明TFT-LCD阵列基板结构第二实施例第三次构图工艺后的平面图；图9b为图9a中N-N向截面图。如图9a和9b所示，在完成第二波浪形底座104图形的基板1上，通过溅射或热蒸发的方法，沉积源漏金属层薄膜。源漏金属层薄膜可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金制备而成。沉积完成后，进行第三次构图工艺。首先在图8b形成的基板上涂覆厚度为光刻胶，采用狭缝掩膜板或灰色调掩膜板掩膜，通过曝光工序，使基板上的光刻胶形成完全曝光区域、部分曝光区域和未曝光区域。连续刻蚀掉完全曝光区域下方的源漏金属层薄膜、掺杂半导体层薄膜、半导体层薄膜，形成漏电极62、源电极61、波浪形数据线632和有源层图形。接着对光刻胶部分曝光区域进行灰化处理，连续刻蚀掉原部分曝光区域下方的源漏金属层薄膜和掺杂半导体层薄膜，并刻蚀少部分的半导体层薄膜，形成TFT沟道7，去除未曝光区域上方的光刻胶，如图9b所示。
本发明TFT-LCD阵列基板结构第二实施例第四次构图工艺用于形成钝化层以及在钝化层上形成过孔。图10a为本发明TFT-LCD阵列基板结构第二实施例第四次构图工艺后的平面图；图10b为图10a中0-0向截面图。如图10a和10b所示，通过溅射或热蒸发的方法，在图9b形成的基板1上沉积钝化层薄膜。钝化层薄膜沉积完成后，进行第四次构图工艺。通过第四次构图工艺可在图9a形成的基板1上，形成钝化层8并在钝化层8上形成过孔9。
本发明TFT-LCD阵列基板结构第二实施例第五次构图用于形成像素电极图形。图11a为本发明TFT-LCD阵列基板结构第二实施例第五次构图工艺后的平面图；图11b为图11a中P-P向截面图。如图11a和11b所示，在图10a形成的基板1上，通过溅射或热蒸发的方法，沉积像素电极薄膜。像素电极薄膜为透明导电薄膜，如氧化铟锡或氧化铟锌薄膜等。像素电极薄膜沉积完成后，进行第五次构图工艺。通过第五次构图工艺可在图10a形成的基板1上，形成像素电极10；像素电极10通过过孔9与漏电极62连接。
由上述本发明TFT-LCD阵列基板结构第二实施例的制造工艺过程可以看出，本实施例在形成数据线之前，通过构图工艺在基板上形成第二波浪形底座，使得形成在第二波浪形底座上的数据线为波浪形数据线。如果保持阵列基板的开口率不变，形成的波浪形数据线增加了数据线的截面积，可减小数据线的线电阻，有利于减小信号延迟；或者，如果保持数据线截面积的宽度不变，即保持数据线的关键尺寸不变，通过将沉积在第二波浪形底座上形成的波浪形栅线，使得波浪形数据线覆盖基板的所需的面积较小，可增大TFT-LCD的开口率，从而提高产品性能。
在本发明TFT-LCD阵列基板结构上述实施例技术方案的基础上，还可在基板沉积栅金属薄膜之前，在基板上形成用于形成波浪形栅线的第一波浪形底座；并且，在形成波浪形栅线和栅电极、且沉积有栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜图形后的基板上，形成用于形成波浪形数据线的第二波浪形底座。阵列基板中，栅线和数据线的重叠处可为平整表面，或，栅线和数据线的重叠处可为波浪形栅线和波浪形数据线的叠加波形。本实施例关于第一波浪形底座的形成方法，可参见本发明TFT-LCD阵列基板结构第一实施例图2a～图2e的记载；在第一波浪形底座上波浪形栅线和栅极图形的形成方法，可参见本发明TFT-LCD阵列基板结构第一实施例图3a～图3b的记载；关于第二波浪形底座的形成方法，可参见本发明TFT-LCD阵列基板结构第二实施例图8a～图8e的记载；在第二波浪形底座上波浪形数据线、源电极和漏电极等图形的形成方法，可参见本发明TFT-LCD阵列基板结构第二实施例图9a～图9b的记载；不再赘述。
在本发明TFT-LCD阵列基板结构上述实施例技术方案的基础上，第二波浪形底座的沉积顺序非常灵活，可在栅线和栅电极图形形成后且在源漏金属层薄膜沉积之前的基板上，通过构图工艺形成第二波浪形底座即可，例如：可在形成有栅线和栅电极的基板上，形成第二波浪形底座，之后在形成有第二波浪形底座的基板上依次沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜；或，可在形成有栅线和栅电极、且沉积有栅绝缘层薄膜的基板上，形成第二波浪形底座，之后在形成有第二波浪形底座的基板上继续沉积半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜等；其波浪形数据线的制备方法与本发明TFT-LCD阵列基板结构第二实施例相似，不再赘述。
图12为本发明一种TFT-LCD阵列基板结构制备方法的流程图，包括：
步骤11、通过构图工艺在基板上形成用于形成栅线的波浪形底座，即：第一波浪形底座，该第一波浪形底座沿宽度方向的横截面形状为波浪形；；
步骤12、在完成步骤11的基板上，通过构图工艺形成栅电极和波浪形栅线；
步骤13、在完成步骤12的基板上，通过构图工艺分别形成栅绝缘层、半导体层、掺杂半导体层、源漏电极、数据线、钝化层和像素电极。
在上述技术方案的基础上，步骤11可具体包括：
步骤111、在基板上涂覆一层厚度为0.1μm～5μm的光刻胶；
步骤112、在完成步骤111形成的基板上，经过曝光和显影处理，形成第一波浪形底座。
步骤12可具体包括：在完成步骤11的基板上，采用溅射或热蒸发的方法，在基板上沉积栅金属薄膜，通过构图工艺形成栅电极和栅线图形；该栅线为波浪形栅线。
在上述实施例技术方案的基础上，步骤13可采用五次构图工艺(采用五次掩模(5MASK))、四次构图工艺(采用四次掩模(4MASK))或三次构图工艺(采用三次掩模(3MASK))等TFT-LCD阵列基板结构制备方法，在形成有第一波浪形底座的基板上，制备阵列基板，制备后的阵列基板包括的栅线为波浪形栅线。此外，在形成源漏金属薄膜层之前，还可形成用于形成数据线的第二波浪形底座，使得在形成有第二波浪形底座的基板上，制备的阵列基板中的数据线为波浪形数据线；此时，步骤13具体包括：
步骤131、在完成步骤12的基板上，通过构图工艺形成栅绝缘层、半导体层、掺杂半导体层、第二波浪形底座、源漏电极和波浪形数据线；所述第二波浪形底座，用于形成波浪形数据线；并且第二波浪形底座沿宽度方向的横截面形状为波浪形；
步骤132、在完成步骤131的基板上，通过构图工艺依次形成钝化层和像素电极。
其中，第二波浪形底座可形成在形成有栅线和栅电极的基板上；该情形下，步骤131具体包括：
所述步骤131包括：
步骤1311a、在完成步骤12的基板上，通过构图工艺形成第二波浪形底座；
步骤1312a、在完成步骤1311a的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
或者，第二波浪形底座可形成在形成有栅线和栅电极、且沉积有栅绝缘层薄膜的基板上；该情形下，步骤131具体包括：
步骤1311b、在完成步骤12的基板上，沉积栅绝缘层薄膜；
步骤1312b、在完成步骤1311b的基板上，通过构图工艺形成第二波浪形底座；
步骤1313b、在完成步骤1312b的基板上，依次沉积半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
或者，第二波浪形底座可形成在形成有栅线和栅电极，且沉积有栅绝缘层薄膜和半导体层薄膜的基板上；该情形下，步骤131具体包括：
步骤1311c、在完成步骤12的基板上，依次沉积栅绝缘层薄膜和半导体层薄膜；
步骤1312c、在完成步骤1311c的基板上，通过构图工艺形成第二波浪形底座；
步骤1313c、在完成步骤1312c的基板上，依次沉积掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
或者，第二波浪形底座可形成在形成有栅线和栅电极、且沉积有栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜的基板上；
步骤1311d、在完成步骤12的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜；
步骤1312d、在完成步骤1311d的基板上，通过构图工艺形成第二波浪形底座；
步骤1313d、在完成步骤1312d的基板上，沉积源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
上述技术方案中，形成所述第二波浪形底座的步骤包括：在相应基板上涂覆一层厚度为0.1μm～5μm的光刻胶；之后，经过曝光和显影处理，形成第二波浪形底座。
步骤132可具体包括：
步骤1321、在完成步骤131的基板上，采用溅射或热蒸发的方法，沉积厚度为300nm～500nm的钝化层薄膜，通过构图工艺在漏电极上方的钝化层上形成过孔。
步骤1322、在完成步骤1321的基板上，采用溅射或热蒸发的方法，沉积厚度为100nm～200nm的像素电极薄膜(如：透明导电薄膜)，通过构图工艺形成像素电极，其中，像素电极通过过孔与漏电极连接。
阵列基板中，栅线和数据线的重叠处可为平整表面，或，栅线和数据线的重叠处可为波浪形栅线和波浪形数据线的叠加波形。
图13为本发明另一种TFT-LCD阵列基板结构制备方法的流程图，包括：
步骤21、通过构图工艺在基板上形成栅电极和栅线；
步骤22、在完成步骤21的基板上，通过构图工艺形成栅绝缘层、半导体层、掺杂半导体层、第二波浪形底座、源电极、漏电极和波浪形数据线；该第二波浪形底座用于形成波浪形数据线；并且第二波浪形底座沿宽度方向的横截面形状为波浪形；
步骤23、在完成步骤22的基板上，通过构图工艺形成钝化层和像素电极。
在上述实施例技术方案的基础上，步骤22中，第二波浪形底座可形成在形成有栅线和栅电极的基板上；该情形下，步骤22可具体包括：
步骤221a、在完成步骤21的基板上，通过构图工艺形成第二波浪形底座；
步骤222a、在完成步骤221a的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
或者，第二波浪形底座可形成在形成有栅线和栅电极、且沉积有栅绝缘层薄膜的基板上；该情形下，步骤22可具体包括：
步骤221b、在完成步骤21的基板上，沉积栅绝缘层薄膜；
步骤222b、在完成步骤221b的基板上，通过构图工艺形成第二波浪形底座；
步骤223b、在完成步骤222b的基板上，依次沉积半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
或者，第二波浪形底座可形成在形成有栅线和栅电极、且沉积有栅绝缘层薄膜和半导体层薄膜的基板上；该情形下，步骤22可具体包括：
步骤221c、在完成步骤21的基板上，依次沉积栅绝缘层薄膜和半导体层薄膜；
步骤222c、在完成步骤221c的基板上，通过构图工艺形成第二波浪形底座；
步骤223c、在完成步骤222c的基板上，依次沉积掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
或者，第二波浪形底座可形成在形成有栅线和栅电极、且栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜的基板上。该情形下，步骤22可具体包括：
步骤221d、在完成步骤21的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜；
步骤222d、在完成步骤221d的基板上，通过构图工艺形成第二波浪形底座；
步骤223d、在完成步骤222d的基板上，沉积源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
在上述实施例技术方案的基础上，第二波浪形底座的形成步骤可包括：在相应基板上涂覆一层厚度为0.1μm～5μm的光刻胶；之后，经过曝光和显影处理，形成第二波浪形底座。
在上述实施例技术方案的基础上，在沉积栅线和栅电极之前，还可形成用于形成栅线的第一波浪形底座，使得在形成有第一波浪形底座的基板上，制备的阵列基板中的栅线线为波浪形栅线；此时，步骤21可具体包括：
步骤211、通过构图工艺在基板上形成用于形成波浪形栅线的第一波浪形底座；该第一波浪形底座沿宽度方向的横截面形状为波浪形；
步骤212、在完成步骤211的基板上，通过构图工艺在基板上形成栅电极和波浪形栅线。
进一步的，在上述实施例技术方案的基础上，步骤211还可具体包括：
步骤2111、在基板上涂覆一层厚度为0.1μm～5μm的光刻胶；
步骤2112、在完成步骤2111形成的基板上，经过曝光和显影处理，形成第一波浪形底座。
步骤212具体包括：在完成步骤2112的基板上，采用溅射或热蒸发的方法，在基板上沉积厚度为100nm～450nm的栅金属薄膜，通过构图工艺形成栅电极和栅线图形；该栅线为波浪形栅线。
阵列基板中，栅线和数据线的重叠处可为平整表面，或，对于形成有第一波浪形底座和第二波浪形底座的阵列基板，栅线和数据线的重叠处还可为波浪形栅线和波浪形数据线的叠加波形。
本发明提供的TFT-LCD阵列基板结构制备方法，通过在基板上形成用于形成栅线或数据线的波浪形底座，在波浪形底座上形成的栅线或数据线为波浪形栅线或波浪形数据线，如果保持阵列基板的开口率不变，形成的波浪形栅线和波浪形数据线增加了栅线或数据线的截面积，可减小栅线或数据线的线电阻，有利于减小信号延迟，同时不会降低TFT-LCD的开口率；或者，如果保持栅线或数据线的关键尺寸不变，通过在波浪形底座上形成波浪形栅线或波浪形数据线，使得波浪形栅线或波浪形数据线覆盖基板的面积，相对于正常波浪形栅线或波浪形数据线覆盖基板的面积较小，可增大TFT-LCD的开口率，从而提高产品性能。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (13)
1.一种TFT-LCD阵列基板结构，包括栅线和数据线，栅线和数据线限定了像素区域，并在交叉处形成薄膜晶体管，薄膜晶体管与形成在像素区域内的像素电极连接，其特征在于，所述栅线或数据线与基板之间形成有用于形成所述栅线和/或数据线的波浪形底座，所述波浪形底座沿宽度方向的横截面形状为波浪形，形成在所述波浪形底座上的栅线和/或数据线为波浪形栅线和/或波浪形数据线。
2.根据权利要求1所述的TFT-LCD阵列基板结构，其特征在于，所述底座为光刻胶底座。
3.根据权利要求1所述的TFT-LCD阵列基板结构，其特征在于，所述波浪形底座的波峰和波谷之间的高度为0.1μm～5μm。
4.根据权利要求1-3所述的任一TFT-LCD阵列基板结构，其特征在于，所述波浪形底座包括第一波浪形底座和/或第二波浪形底座；
所述第一波浪形底座用于形成所述波浪形栅线，位于所述波浪形栅线与基板之间；
所述第二波浪形底座用于形成所述波浪形数据线，位于形成有栅线和栅电极的基板上；或者，位于形成有栅线、栅电极和栅绝缘层的基板上；或者，位于形成有栅线、栅电极、栅绝缘层和半导体层的基板上；或者，位于形成有栅线、栅电极、栅绝缘层、半导体层和掺杂半导体层的基板上。
5.一种TFT-LCD阵列基板结构的制备方法，其特征在于，包括：
步骤11、通过构图工艺在基板上形成用于形成波浪形栅线的第一波浪形底座；所述第一波浪形底座沿宽度方向的横截面形状为波浪形；
步骤12、在完成步骤11的基板上，通过构图工艺形成栅电极和波浪形栅线；
步骤13、在完成步骤12的基板上，通过构图工艺分别形成栅绝缘层、半导体层、掺杂半导体层、源漏电极、数据线、钝化层和像素电极。
6.根据权利要求5所述的TFT-LCD阵列基板结构的制备方法，其特征在 于，所述步骤11包括：
步骤111、在基板上涂覆一层厚度为0.1μm～5μm的光刻胶；
步骤112、在完成步骤111形成的基板上，经过曝光和显影处理，形成第一波浪形底座。
7.根据权利要求5所述的TFT-LCD阵列基板结构的制备方法，其特征在于，所述步骤13包括：
步骤131、在完成步骤12的基板上，通过构图工艺形成栅绝缘层、半导体层、掺杂半导体层、第二波浪形底座、源漏电极和波浪形数据线；所述第二波浪形底座用于形成波浪形数据线，并且所述第二波浪形底座沿宽度方向的横截面形状为波浪形；
步骤132、在完成步骤131的基板上，通过构图工艺依次形成钝化层和像素电极。
8.根据权利要求7所述的TFT-LCD阵列基板结构的制备方法，其特征在于，所述步骤131包括：
步骤1311a、在完成步骤12的基板上，通过构图工艺形成第二波浪形底座；
步骤1312a、在完成步骤1311a的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层；或者
所述步骤131包括：
步骤1311b、在完成步骤12的基板上，沉积栅绝缘层薄膜；
步骤1312b、在完成步骤1311b的基板上，通过构图工艺形成第二波浪形底座；
步骤1313b、在完成步骤1312b的基板上，依次沉积半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层；或者
所述步骤131包括：
步骤1311c、在完成步骤12的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜；
步骤1312c、在完成步骤1311c的基板上，通过构图工艺形成第二波浪形底座；
步骤1313c、在完成步骤1312c的基板上，依次沉积掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层；或者
所述步骤131包括：
步骤1311d、在完成步骤12的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜；
步骤1312d、在完成步骤1311d的基板上，通过构图工艺形成第二波浪形底座；
步骤1313d、在完成步骤1312d的基板上，沉积源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
9.根据权利要求8所述的TFT-LCD阵列基板结构的制备方法，其特征在于，形成所述第二波浪形底座的步骤包括：
在相应基板上涂覆一层厚度为0.1μm～5μm的光刻胶；之后，经过曝光和显影处理，形成第二波浪形底座。
10.一种TFT-LCD阵列基板结构的制备方法，其特征在于，包括：
步骤21、通过构图工艺在基板上形成栅电极和栅线；
步骤22、在完成步骤21的基板上，通过构图工艺形成栅绝缘层、半导体层、掺杂半导体层、第二波浪形底座、源电极、漏电极和波浪形数据线；所述第二波浪形底座用于形成波浪形数据线；并且所述第二波浪形底座沿宽度方向的横截面形状为波浪形；
步骤23、在完成步骤22的基板上，通过构图工艺形成钝化层和像素电 极。
11.根据权利要求10所述的TFT-LCD阵列基板结构的制备方法，其特征在于，
所述步骤22包括：
步骤221a、在完成步骤21的基板上，通过构图工艺形成第二波浪形底座；
步骤222a、在完成步骤221a的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层；或者
所述步骤22包括：
步骤221b、在完成步骤21的基板上，沉积栅绝缘层薄膜；
步骤222b、在完成步骤221b的基板上，通过构图工艺形成第二波浪形底座；
步骤223b、在完成步骤222b的基板上，依次沉积半导体层薄膜、掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层；或者
所述步骤22包括：
步骤221c、在完成步骤21的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜；
步骤222c、在完成步骤221c的基板上，通过构图工艺形成第二波浪形底座；
步骤223c、在完成步骤222c的基板上，依次沉积掺杂半导体层薄膜和源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层；或者
所述步骤22包括：
步骤221d、在完成步骤21的基板上，依次沉积栅绝缘层薄膜、半导体层薄膜和掺杂半导体层薄膜；
步骤222d、在完成步骤221d的基板上，通过构图工艺形成第二波浪形底座；
步骤223d、在完成步骤222d的基板上，沉积源漏金属层薄膜，通过构图工艺分别形成源电极、漏电极和波浪形数据线、掺杂半导体层、半导体层和栅绝缘层。
12.根据权利要求11所述的TFT-LCD阵列基板结构的制备方法，其特征在于，形成所述第二波浪形底座的步骤包括：
在相应基板上涂覆一层厚度为0.1μm～5μm的光刻胶；之后，经过曝光和显影处理，形成第二波浪形底座。
13.根据权利要求10所述的TFT-LCD阵列基板结构的制备方法，其特征在于，所述步骤21包括：
步骤211、通过构图工艺在基板上形成用于沉积波浪形栅线的第一波浪形底座；所述第一波浪形底座沿宽度方向的横截面形状为波浪形；
步骤212、在完成步骤211的基板上，通过构图工艺在基板上形成栅电极和波浪形栅线，其中，所述步骤211包括：
步骤2111、在基板上涂覆一层厚度为0.1μm～5μm的光刻胶；
步骤2112、在完成步骤2111形成的基板上，经过曝光和显影处理，形成第一波浪形底座。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101188489A CN101661941B (zh) | 2008-08-25 | 2008-08-25 | Tft-lcd阵列基板结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101188489A CN101661941B (zh) | 2008-08-25 | 2008-08-25 | Tft-lcd阵列基板结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101661941A CN101661941A (zh) | 2010-03-03 |
| CN101661941B true CN101661941B (zh) | 2011-07-20 |
Family
ID=41789846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101188489A Expired - Fee Related CN101661941B (zh) | 2008-08-25 | 2008-08-25 | Tft-lcd阵列基板结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101661941B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446925B (zh) * | 2010-09-30 | 2015-05-20 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
| CN102929061B (zh) * | 2012-11-19 | 2016-01-20 | 深圳市华星光电技术有限公司 | 一种液晶显示装置及其制造方法 |
| CN104238217B (zh) * | 2014-09-05 | 2017-03-01 | 深圳市华星光电技术有限公司 | 一种抗色偏显示面板 |
| CN104617107A (zh) * | 2015-01-26 | 2015-05-13 | 京东方科技集团股份有限公司 | 基板、基板制作方法和显示装置 |
| CN104733476A (zh) * | 2015-03-27 | 2015-06-24 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
| CN110827762B (zh) | 2018-08-14 | 2021-07-09 | 云谷（固安）科技有限公司 | 显示面板、显示屏及其控制方法以及显示终端 |
| CN110767680B (zh) * | 2018-09-30 | 2022-10-21 | 昆山国显光电有限公司 | 显示面板、显示屏及显示终端 |
| CN110767700B (zh) * | 2018-12-29 | 2022-05-06 | 云谷（固安）科技有限公司 | Oled阵列基板及制备方法、显示屏及显示终端 |
| CN110323196B (zh) * | 2019-05-09 | 2021-11-16 | 京东方科技集团股份有限公司 | 一种显示基板及其制备方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302987A (en) * | 1991-05-15 | 1994-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate including connecting electrode with extended portion |
| CN101004522A (zh) * | 2006-01-16 | 2007-07-25 | 精工爱普生株式会社 | 电光装置、电子设备及投影机 |
| CN101165905A (zh) * | 2006-10-17 | 2008-04-23 | 胜华科技股份有限公司 | 薄膜晶体管数组结构及其制造方法 |
-
2008
- 2008-08-25 CN CN2008101188489A patent/CN101661941B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302987A (en) * | 1991-05-15 | 1994-04-12 | Sharp Kabushiki Kaisha | Active matrix substrate including connecting electrode with extended portion |
| CN101004522A (zh) * | 2006-01-16 | 2007-07-25 | 精工爱普生株式会社 | 电光装置、电子设备及投影机 |
| CN101165905A (zh) * | 2006-10-17 | 2008-04-23 | 胜华科技股份有限公司 | 薄膜晶体管数组结构及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101661941A (zh) | 2010-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101661941B (zh) | Tft-lcd阵列基板结构及其制备方法 | |
| CN102023433B (zh) | Tft-lcd阵列基板及其制造方法 | |
| US8816346B2 (en) | TFT array substrate and manufacturing method thereof | |
| CN101526707B (zh) | Tft-lcd阵列基板制造方法 | |
| CN101630640B (zh) | 光刻胶毛刺边缘形成方法和tft-lcd阵列基板制造方法 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN101656232B (zh) | 薄膜晶体管阵列基板制造方法 | |
| CN102629046B (zh) | 阵列基板及其制造方法、液晶显示器件 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN102646634B (zh) | Tft-lcd阵列基板制造方法 | |
| CN101957526B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101520580B (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| US8223312B2 (en) | Method of manufacturing a display device using a barrier layer to form an ohmic contact layer | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN102890378B (zh) | 一种阵列基板及其制造方法 | |
| CN104102059A (zh) | Tft阵列基板及其制造方法 | |
| US8343787B2 (en) | Method for fabricating liquid crystal display device | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| CN106992187B (zh) | 液晶显示装置和制造该液晶显示装置的方法 | |
| CN101807584B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN108646487A (zh) | Ffs型阵列基板的制作方法及ffs型阵列基板 | |
| CN101452163B (zh) | Tft-lcd阵列基板结构及其制造方法 | |
| CN102655117B (zh) | 阵列基板及制造方法、显示装置 | |
| CN102655116B (zh) | 阵列基板的制造方法 | |
| CN102637631A (zh) | 一种薄膜晶体管液晶显示器阵列基板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY Effective date: 20141208 Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD. Effective date: 20141208 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100176 DAXING, BEIJING TO: 100015 CHAOYANG, BEIJING |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20141208 Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee after: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8 Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201130 Address after: 215200 No. 1700, Wujiang economic and Technological Development Zone, Suzhou, Jiangsu, Zhongshan North Road Patentee after: K-TRONICS (SUZHOU) TECHNOLOGY Co.,Ltd. Patentee after: BOE TECHNOLOGY GROUP Co.,Ltd. Address before: 100015 Jiuxianqiao Road, Beijing, No. 10, No. Patentee before: BOE TECHNOLOGY GROUP Co.,Ltd. Patentee before: BEIJING BOE OPTOELECTRONICS TECHNOLOGY Co.,Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110720 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |