CN102446925B - 阵列基板、液晶显示器及阵列基板的制造方法 - Google Patents
阵列基板、液晶显示器及阵列基板的制造方法 Download PDFInfo
- Publication number
- CN102446925B CN102446925B CN201010502101.0A CN201010502101A CN102446925B CN 102446925 B CN102446925 B CN 102446925B CN 201010502101 A CN201010502101 A CN 201010502101A CN 102446925 B CN102446925 B CN 102446925B
- Authority
- CN
- China
- Prior art keywords
- pattern
- reserve area
- film
- photoresist
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 37
- 239000004973 liquid crystal related substance Substances 0.000 title abstract description 20
- 238000002161 passivation Methods 0.000 claims abstract description 85
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 238000000034 method Methods 0.000 claims description 115
- 229920002120 photoresistant polymer Polymers 0.000 claims description 77
- 238000009413 insulation Methods 0.000 claims description 55
- 238000000059 patterning Methods 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 32
- 238000001259 photo etching Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000004380 ashing Methods 0.000 claims description 16
- 238000003384 imaging method Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 7
- 238000002207 thermal evaporation Methods 0.000 claims description 5
- 239000010409 thin film Substances 0.000 abstract description 12
- 239000000203 mixture Substances 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 210
- 239000010408 film Substances 0.000 description 98
- 238000005520 cutting process Methods 0.000 description 15
- 238000000151 deposition Methods 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000003860 storage Methods 0.000 description 12
- 230000008021 deposition Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000010276 construction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 238000004062 sedimentation Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 125000003963 dichloro group Chemical group Cl* 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板、液晶显示器及阵列基板的制造方法。阵列基板包括：衬底基板，衬底基板上形成有栅线、数据线、薄膜晶体管、像素电极、有源层、钝化层和栅绝缘层；薄膜晶体管包括与栅线连接的栅电极、与数据线连接的源电极和与像素电极连接的漏电极；栅绝缘层形成于栅电极上方；钝化层设置于有源层与源电极和漏电极之间；且钝化层上设有源电极过孔和漏电极过孔；源电极和漏电极分别通过源电极过孔和漏电极过孔与有源层连接。本发明技术方案通过一次构图形成有源层、钝化层和栅绝缘层，减少了构图次数，提高了生产效率；同时实现了钝化层位于有源层上方的阵列基板结构，避免了在形成源电极和漏电极时对TFT沟道造成损伤。
Description
技术领域
本发明涉及液晶显示技术，尤其涉及一种阵列基板、液晶显示器及阵列基板的制造方法。
背景技术
液晶显示器是目前常用的平板显示器，其中薄膜晶体管液晶显示器(ThinFilm Transistor Liquid Crystal Display；简称为：TFT-LCD)由于具有体积小、功耗低、无辐射等优点，而成为液晶显示器中的主流产品。通常TFT-LCD包括液晶面板、驱动电路和背光源。液晶面板是TFT-LCD中的主要部件，由阵列基板和彩膜基板对盒而成，其间填充有液晶层；通过控制驱动电路提供的电压使液晶分子有序发生偏转，产生光的明暗变化，其中电压的控制是由薄膜晶体管完成的。阵列基板有时又被称为TFT阵列基板。
如图1A和图1B所示，现有技术TFT阵列基板的结构包括：衬底基板1，形成在衬底基板1上的栅线2和栅电极3，形成在栅电极3上的栅绝缘层4、有源层6(可以包括半导体层61和掺杂半导体层62)，之上形成数据线5、源电极7、漏电极8、钝化层9和像素电极11，钝化层9覆盖整个衬底基板1，位于漏电极8的上方开设有钝化层过孔10，像素电极11通过钝化层过孔10与漏电极8连接。上述结构构成像素区域，在衬底基板1上除了像素区域外，还包括接口区域(未示出)。衬底基板1上的上述结构是通过若干次薄膜沉积和光刻工艺形成图案来完成，一次光刻工艺形成一层图案。要形成一层图案，首先要在衬底基板上沉积一层薄膜；然后在薄膜表面涂覆一层光敏材料，通过掩膜板对光敏材料进行曝光显影；然后通过光刻工艺进行刻蚀形成最终图案；最后，将光敏感材料剥离，并形成下一层薄膜图案。其中，每一层图案都要在精确的位置准确的罩在另一层图案上；每层图案可以具有相同或不同的材料，且厚度一般为几百纳米到几个微米。
现有技术中通常采用四次光刻技术，即利用灰色调掩膜板(Gray ToneMask)进行光刻的技术。利用四次光刻技术制造TFT阵列基板的过程如下：
步骤1、在衬底基板上沉积栅金属薄膜；
步骤2、采用单色调掩膜板，通过构图工艺刻蚀所述栅金属薄膜，形成包括栅线和栅电极的图案；
步骤3、在形成上述图案的衬底基板上形成栅绝缘层、有源层薄膜和数据线金属薄膜；
步骤4、采用双色调掩膜板，通过构图工艺刻蚀所述数据线金属薄膜和有源层薄膜，形成包括数据线、源电极、漏电极和有源层的图案；
步骤5、在形成上述图案的衬底基板上形成钝化层；
步骤6、采用单色调掩膜板，通过构图工艺刻蚀所述钝化层形成包括钝化层过孔的图案；
步骤7、在形成上述图案的衬底基板上沉积透明导电薄膜；
步骤8、采用单色调掩膜板，通过构图工艺刻蚀所述透明导电薄膜形成包括像素电极的图案。
在上述步骤4中，具体包括以下子步骤：
步骤41、在衬底基板上沉积有源层薄膜和数据线金属薄膜；
步骤42、在所述数据线金属薄膜上涂覆光刻胶；
步骤43、采用双色调掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、半保留区域和完全去除区域的光刻胶图案，所述完全保留区域的光刻胶厚度大于所述半保留区域的光刻胶厚度；双色调掩膜板可以为单色调掩膜板和半色调掩膜板。
步骤44、进行第一次刻蚀，刻蚀掉所述完全去除区域对应的数据线金属薄膜和有源层薄膜，形成包括数据线、源电极和漏电极的图案；
步骤45、按照所述半保留区域光刻胶的厚度灰化去除光刻胶；
步骤46、进行第二次刻蚀，刻蚀掉所述半保留区域对应的数据线金属薄膜，形成包括有源层的图案；
步骤47、灰化去除剩余的光刻胶。
通过上述步骤可以看出，在现有四次光刻技术中，通过一次光刻工艺完成有源层图案和源电极、漏电极图案的制作。而由于无论采用何种刻蚀技术，都会对下层图案的表面造成损伤，因此，上述现有技术在形成源电极和漏电极的图案时，会对TFT沟道造成损伤。
发明内容
本发明提供一种阵列基板、液晶显示器及阵列基板的制造方法，以解决现有技术在制造阵列基板时损伤TFT沟道的问题，并且提高了阵列基板的性能和生产效率。
本发明提供一种阵列基板，包括衬底基板，所述衬底基板上形成有栅线、数据线、薄膜晶体管、像素电极、有源层、钝化层和栅绝缘层；所述薄膜晶体管包括与所述栅线连接的栅电极、与所述数据线连接的源电极和与所述像素电极连接的漏电极；所述栅绝缘层形成于所述栅电极上方；所述钝化层设置于所述有源层与所述源电极和所述漏电极之间；且所述钝化层上设有源电极过孔和漏电极过孔；所述源电极和所述漏电极分别通过所述源电极过孔和所述漏电极过孔与所述有源层连接。
本发明提供一种液晶显示器，包括本发明提供的阵列基板。
本发明提供一种阵列基板的制造方法，包括：
在衬底基板上沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅电极和栅线的图案；
在形成上述图案的衬底基板上沉积栅绝缘层薄膜、有源层薄膜和钝化层薄膜，通过构图工艺形成包括钝化层、有源层和栅绝缘层的图案；所述钝化层上包括源电极过孔和漏电极过孔；所述栅绝缘层上包括接触过孔，所述接触过孔位于所述像素电极上方；
在形成上述图案的衬底基板上沉积数据线金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图案；所述源电极和所述漏电极分别通过所述源电极过孔和所述漏电极过孔与所述有源层连接，所述漏电极通过所述接触过孔与所述像素电极连接。
本发明提供的阵列基板、液晶显示器及阵列基板的制造方法，通过形成栅绝缘层、位于栅绝缘层上方的有源层以及位于有源层上方的钝化层，并在钝化层之上形成源电极和漏电极，使得形成的阵列基板改变了现有技术阵列基板中有源层、钝化层和源电极、漏电极的结构关系。本发明技术方案将钝化层形成于有源层和源电极、漏电极中间，并通过在钝化层上形成源电极过孔和漏电极过孔，使源电极和漏电极分别通过源电极过孔和漏电极过孔与有源层连接，实现了薄膜晶体管的基本结构。在本发明的制造工艺和结构中，形成于有源层上方的钝化层对有源层起到了保护作用，避免了在形成源电极和漏电极图案时的刻蚀工艺对有源层(即源电极和漏电极之间的TFT沟道)造成损伤，从而提高了阵列基板的性能。同时，本发明技术方案在一次光刻工艺中同时形成了包括有源层、钝化层和栅绝缘层的图案，实现了三次光刻工艺，减少了光刻次数，提高了阵列基板的生产效率。
附图说明
图1A为现有技术阵列基板的局部俯视结构示意图；
图1B为图1A中沿A-A线的侧视剖切结构示意图；
图2A为本发明实施例一提供的阵列基板的局部俯视结构示意图；
图2B为图2A中沿A-A线的侧视剖切结构示意图；
图3A为本发明实施例一形成包括栅线、栅电极和像素电极的图案后的阵列基板的局部俯视示意图；
图3B为图3A中沿A-A线的侧视剖切结构示意图；
图4A为本发明实施例一形成包括钝化层、有源层和栅绝缘层的图案后的阵列基板的局部俯视示意图；
图4B为本发明实施例一的阵列基板在形成光刻胶图案后沿图4A中A-A线的侧视剖切结构示意图；
图4C为本发明实施例一的阵列基板在第一次刻蚀形成栅绝缘层后沿图4A中A-A线的侧视剖切结构示意图；
图4D为本发明实施例一的阵列基板在第一灰化处理后沿图4A中A-A线的侧视剖切结构示意图；
图4E为本发明实施例一的阵列基板在第二次刻蚀形成有源层后沿图4A中A-A线的侧视剖切结构示意图；
图4F为本发明实施例一的阵列基板在第二次灰化处理后沿图4A中A-A线的侧视剖切结构示意图；
图4G为本发明实施例一的阵列基板在第三次刻蚀形成钝化层后沿图4A中A-A线的侧视剖切结构示意图；
图4H为本发明实施例一的阵列基板在第三次灰化处理后沿图4A中A-A线的侧视剖切结构示意图；
图5A为本发明实施例一形成包括数据线、源电极和漏电极的图案后的阵列基板的局部俯视示意图；
图5B为图5A中沿A-A线的侧视剖切结构示意图；
图6A为本发明实施例二提供的阵列基板的制造方法的流程图；
图6B为本发明实施例二中步骤61的实施方法的流程图；
图6C为本发明实施例二中步骤62的实施方法的流程图；
图6D为本发明实施例二中步骤63的实施方法的流程图。
附图标记：
1-衬底基板；2-栅线；3-栅电极；
4-栅绝缘层； 5-数据线； 6-有源层；
61-半导体层；62-掺杂半导体层；7-源电极；
8-漏电极； 9-钝化层； 10-钝化层过孔；
11-像素电极；12-源电极过孔； 13-漏电极过孔；
14-接触过孔；15-像素电极薄膜；16-光刻胶；
17-存储电容。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图2A为本发明实施例一提供的阵列基板的局部俯视结构示意图；图2B为图2A中沿A-A线的侧视剖切结构示意图。如图2A和图2B所示，本实施例的阵列基板包括：衬底基板1，衬底基板1上形成有栅线2、数据线5、薄膜晶体管(TFT)、像素电极11、有源层6、钝化层9和栅绝缘层4。其中，TFT包括栅电极3、源电极7和漏电极8；栅电极3与栅线2连接，源电极7与数据线5连接，漏电极8与像素电极11连接。其中，栅绝缘层4形成于栅电极3上方；有源层6形成于栅绝缘层4上方；钝化层9形成于有源层6上方；而源电极7和漏电极8形成于钝化层9上。
其中，钝化层9上对应源电极7的位置上包括源电极过孔12，源电极7通过该源电极过孔12与有源层6连接；钝化层9上对应漏电极8的位置上包括漏电极过孔13，漏电极8通过该漏电极过孔13与有源层6连接。通过该技术方案形成了TFT的基本结构，其中有源层6相当于源电极7和漏电极8之间的TFT沟道。当栅电极3输送扫描信号时，可使源电极7和漏电极8通过有源层6导通，进而将数据线5通过源电极7输送的数据信号，提供给像素电极11，以控制液晶分子有序偏转，产生光的明暗变化。
本实施例的阵列基板，通过将钝化层设置于有源层和源电极、漏电极之间，并在其上设置过孔，使源电极和漏电极分别通过相应的过孔与有源层连接，进而形成TFT。其中，通过构图工艺形成源电极和漏电极图案时，位于有源层上方的钝化层可以起到保护有源层(即TFT沟道)的作用，因此，可以避免刻蚀工艺对TFT沟道造成损伤，进而提高了阵列的性能(例如增大开态电流、增大电子迁移率等)。
进一步，在本实施例的阵列基板中，像素电极11直接形成在衬底基板1上，且位于栅绝缘层4下方；其中，栅绝缘层4上包括接触过孔14，接触过孔位于像素电极11的上方，像素电极11通过该接触过孔14与漏电极8连接。具体的，在本实施例中漏电极8的一部分直接形成于栅绝缘层4上方，且部分漏电极8填充至接触过孔14中，实现与像素电极11的连接。
基于上述技术方案，本实施例阵列基板中的栅线2、栅电极3和像素电极11可以同层设置。具体的，由于像素电极11直接形成在衬底基板1上，因此，当栅线2和栅电极3采用与像素电极11相同的材料时，可以同时在像素电极薄膜上刻蚀出栅线2和栅电极3。采用这种方式可以简化光刻工艺，只需一次刻蚀工艺即可。
但是，由于栅线2和栅电极3主要用于扫描信号的传输，其对导电性能和时间延迟有一定的要求。而金属导电材料的导电性能优于透明导电材料的导电性能，因此，栅线2和栅电极3通常采用与像素电极11的材料不同的金属导电材料。而由于金属导电材料与透明导电材料是不同的材料，因此，无法通过一次刻蚀工艺实现栅线2和栅电极3与像素电极11同层设置的结构。
基于上述，本实施例另提供一种栅线2和栅电极3的设置方式。如图2B所示，栅线2和栅电极3下面设有一层像素电极薄膜15，其材料为与像素电极11相同的透明导电材料。上述结构可以使得像素电极11和栅线2以及栅电极3各自根据其作用选择最佳材料，而不用受工艺的限制。
进一步，本实施例的接触过孔14、源电极过孔12和漏电极过孔13的横截面可以为圆形、椭圆形、多边形或半圆形。由于圆形结构在制造工艺中具有简单易实施的优点，因此源电极过孔12和漏电极过孔13的形状优选为圆形，且在本实施例中也是以圆形为例。由于接触过孔14设置于栅绝缘层4上，其相对面积较大。因此，可以形成较大直径的接触过孔14以使像素电极11和漏电极8更加充分的接触，加速信号的传输，且如图2B所示本实施例的接触过孔14的截面形状为梯形(一种特殊的多边形)。
图3A-图5B为本发明实施例一的阵列基板的局部结构的制造示意图。下面结合本实施例的阵列基板的制造工艺详细说明本实施例的技术方案。且在以下说明中，本发明所称的构图工艺包括涂覆光刻胶、掩膜、曝光显影、刻蚀和剥离等工艺。
图3A为本发明实施例一形成包括栅线、栅电极和像素电极的图案后的阵列基板的局部俯视示意图；图3B为图3A沿A-A线的侧视剖切结构示意图。首先，在衬底基板1上采用溅射或热蒸发的方法依次沉积一层厚度约为的透明导电薄膜和一层厚度约为的栅金属薄膜。其中，衬底基板1可以为透明玻璃基板或者石英基板。透明导电薄膜可以采用氧化锡(ITO)或氧化铟锌(IZO)等材料，也可以采用其他的金属及金属氧化物。栅金属薄膜可以使用一种材料，例如：铬(Cr)、钨(W)、钛(Ti)、钽(Ta)、钼(Mo)、铝(Al)、铜(Cu)等金属或合金；其可以为单层结构，也可以为由多层金属组合成的多层结构。然后，通过构图工艺对透明导电薄膜和栅金属薄膜进行构图，在衬底基板1上形成包括栅线2、栅电极3和像素电极11的图案。由图3B可以看出，本实施例的栅电极3下面设有一层像素电极薄膜15，即透明导电薄膜；同理栅线2下方设有一层像素电极薄膜15。其中，如图3A所示，栅电极3与栅线2连接，在实际构图工艺中为一体成型。栅线2用于传送扫描信号，以向TFT的栅电极3提供导通时所需的电压，并以此选择需要的TFT。
其中，本实施例形成上述图案的构图工艺的过程具体包括：在栅金属薄膜上涂覆光刻胶；采用半色调或灰色调掩膜板对光刻胶进行曝光显影，形成包括完全去除区域、部分保留区域和完全保留区的光刻胶图案。然后进行第一次刻蚀，刻蚀掉完全除区域对应的栅金属薄膜和透明导电薄膜，形成包括栅电极和栅线的图案；接着按照部分保留区域的光刻胶厚度灰化去除光刻胶，此时部分保留区域的光刻胶完全被去除，而完全保留区域的光刻胶被部分保留。接着进行第二次刻蚀，刻蚀掉部分保留区域对应的栅金属薄膜，形成了包括像素电极的图案；最后去除光刻胶，具体是指去除完全保留区域残留的光刻胶。通过上述具体构图工艺形成了如图3A和图3B所示图案。
图4A为本发明实施例一形成包括钝化层、有源层和栅绝缘层的图案后的阵列基板的局部俯视示意图。在完成上述图案的衬底基板1上首先采用等离子体增强化学气相沉积(Plasma Chemical Vapor Deposition；简称为：PECVD)方法连续沉积一层厚度约为的栅绝缘层薄膜，接着采用溅射方法沉积一层厚度为的有源层薄膜；最后在通过PECVD方法连续沉积一层厚度为的钝化层薄膜。其中，栅绝缘层薄膜和钝化层薄膜可以采用氧化物、氮化物或者氧氮化合物，对应在PECVD过程中所使用的反应气体可以为硅烷(SiH4)，氨气(NH3)，氮气(N2)或二氯氢硅(SiH2Cl2)，氨气(NH3)，氮气(N2)。其中，有源层薄膜通常为金属氧化物半导体，可以选用非晶氧化铟镓锌(a-IGZO)，也可以选用其他的金属氧化物半导体材料。然后，通过构图工艺对上述三种薄膜进行构图，形成包括钝化层9、有源层6和栅绝缘层4的图案。
其中，图4B-图4H为本发明实施例一的形成包括钝化层、有源层和栅绝缘层的图案的构图工艺的过程示意图，且图4B-图4H均为沿图4A中A-A线的侧视剖切结构示意图。则本实施例形成上述图案的构图工艺的过程具体为：首先，在钝化层薄膜上涂覆光刻胶16；采用掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域、半保留区域和完全去除区域的光刻胶图案；其中，部分保留区域的光刻胶厚度大于半保留区域的光刻胶厚度，而小于完全保留区域的光刻胶厚度，具体如图4B所示。其中所用掩膜板为设有狭缝的双色调掩膜板，其中，掩膜板上对应于半保留区域的地方的狭缝密度较大，而对应于部分保留区域的地方的狭缝密度较小。
接着，进行第一次刻蚀形成图4C所示的图案结构。第一次刻蚀时，将刻蚀掉完全去除区域对应的钝化层薄膜、有源层薄膜和栅绝缘层薄膜，在栅绝缘层薄膜上形成接触过孔14，此时即形成了包括栅绝缘层4的图案；在本实施例中，当形成接触过孔14时，还可以刻蚀掉完全去除区域对应的钝化层薄膜、有源层薄膜和栅绝缘层薄膜，形成像素区域之外的接口区域(未示出)，此时形成的是与栅极对应的接口区域，称之为栅极接口区域(Gate PAD)。
接着，进行第一次灰化处理，获取图4D所示的结构。具体的，按照半保留区域的光刻胶厚度去除光刻胶。经过该步骤后，半保留区域的光刻胶完全被去除，部分保留区域和完全保留区域的光刻胶被部分去除，且部分保留区域的剩余光刻胶厚度仍小于完全保留区域剩余光刻胶厚度。
接下来，进行第二次刻蚀，形成图4E所示的图案。在第二次刻蚀时，刻蚀掉半保留区域对应的钝化层薄膜和有源层薄膜，形成包括有源层6的图案。
接下来，进行第二次灰化处理，按照部分保留区域的光刻胶厚度灰化去除光刻胶。此时，部分保留区域的光刻胶将完全被去除，而完全保留区域的光刻胶仍有部分残留，进而形成图4F所示的结构。
在进行第二次灰化处理后，进行第三次刻蚀，形成图4G所示的图案。在第三次刻蚀时，刻蚀掉部分保留区域对应的钝化层薄膜，在钝化层薄膜上形成源电极过孔12和漏电极过孔13，即形成了包括钝化层9的图案。即本实施例的阵列基板中的钝化层9上形成有源电极过孔12和漏电极过孔13，其与现有技术中的钝化层不同。
最后，去除完全保留区域的残留光刻胶，并最终得到图4H所示的图案结构。至此，在衬底基板1上形成了包括钝化层9、栅绝缘层4和有源层6的图案。
在本实施例中，在形成钝化层9的同时在钝化层9上刻蚀出源电极过孔12和漏电极过孔13。通过源电极过孔12和漏电极过孔13，可以使源电极7和漏电极8与有源层6连接。其中，在上述过程中同时形成了源电极7和漏电极8之间的TFT沟道，且由于有源层6上覆盖有钝化层9因此可以对有源层6起到保护作用，避免有源层6被刻蚀工艺造成损伤，提高阵列基板的性能。进一步，在本实施例中，栅绝缘层4覆盖于像素电极11之上，因此，在栅绝缘层4上同时刻蚀出接触过过孔14，以使漏电极8可以通过该接触过孔14与像素电极11连接。即在本次构图工艺中，同时为源电极7和漏电极8预留出了与有源层6和像素电极11进行连接的通道。
图5A为本发明实施例一形成包括数据线、源电极和漏电极的图案后的阵列基板的局部俯视示意图；图5B为图5A中沿A-A线的侧视剖切结构示意图。首先，在形成包括钝化层9、栅绝缘层4和有源层6的图案的衬底基板1上采用溅射或热蒸发方法沉积一层厚度约为的数据线金属薄膜。其中，该数据线金属薄膜可以为Cr、W、Ti、Ta、Mo等金属或合金，且其可以是一种单层结构，也可以是一种多层结构。然后通过构图工艺对上述数据线金属薄膜进行构图，形成包括数据线5、源电极7和漏电极8的图案。
其中，本实施例形成包括数据线5、源电极7和漏电极8的图案的构图工艺包括以下步骤：首先，在数据线金属薄膜上涂覆光刻胶；采用掩膜板对光刻胶进行曝光显影，形成包括完全保留区域和完全去除区域的光刻胶图案；其中，所用掩膜板可以为灰色调掩膜板或半色调掩膜板。然后，对数据线金属薄膜进行刻蚀，刻蚀掉完全去除区域对应的数据线金属薄膜，即形成了包括数据线5、源电极7和漏电极8的图案；最后，进行光刻胶去除处理，去除完全保留区域的光刻胶，得到最终的图案，如图2B所示的图案，其中图5B所示为未进行光刻胶去除之前的图案。
进一步，图5A与图2A的区别在于，图5A中还包括有存储电容17。即在本实施例中，在刻蚀数据线金属薄膜形成数据线、源电极和漏电极的同时，还可以同时刻蚀出存储电容17。但是，需要说明在本实施例中对存储电容17的位置以及宽度均不做具体限定，可以结合实际应用进行适应性调整；且还可以通过其他工艺单独形成存储电容17。
在本实施例的上述技术方案中，在第二次构图工艺中，同时形成了钝化层、有源层和栅绝缘层图案，进而使得通过三次构图工艺完成了本发明实施例的阵列基板。与现有四次构图工艺相比，由于本实施例的阵列基板的制造过程中减少了构图工艺的次数，因此本实施例的阵列基板具有较高的生产效率；另外，本实施例在制造过程中，由于调整了钝化层、有源层、源电极和漏电极的位置关系，使钝化层位于有源层之上，对有源层起到了保护作用，因此克服了现有技术中刻蚀源电极和漏电极时对有源层造成损伤的缺陷，因此，本实施例提供的阵列基板的性能较佳。
实施例二
图6A为本发明实施例二提供的阵列基板的制造方法的流程图。如图6A所示，本实施例的方法包括：
步骤61、在衬底基板上沉积透明导电薄膜和栅金属薄膜，通过构图工艺形成包括像素电极、栅电极和栅线的图案；
步骤62、在形成上述图案的衬底基板上沉积栅绝缘层薄膜、有源层薄膜和钝化层薄膜，通过构图工艺形成包括钝化层、有源层和栅绝缘层的图案；其中，钝化层上包括源电极过孔和漏电极过孔；栅绝缘层上包括接触过孔，所述接触过孔位于像素电极上方；
步骤63、在形成上述图案的衬底基板上沉积数据线金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图案；源电极和漏电极分别通过源电极过孔和漏电极过孔与有源层连接，漏电极通过接触过孔与像素电极连接。
本实施例的阵列基板的制造方法可以用于制备本发明实施例所提供的阵列基板，该方法具备形成相应结构的步骤。本实施例的阵列基板的制造方法通过一次构图工艺同时形成包括钝化层、有源层和栅绝缘层的图案，使得可以通过三次构图工艺完成本实施例的阵列基板。与现有技术相比，本实施例的制造方法减少了构图工艺的次数，可以提高制造阵列基板的效率。同时，本实施例的阵列基板的制造方法，先通过沉积栅绝缘层薄膜、有源层薄膜和钝化层薄膜，利用构图工艺形成栅绝缘层、有源层和钝化层；然后再在上述图案上沉积数据线金属薄膜，并通过构图工艺形成源电极和漏电极。由于钝化层覆盖于有源层之上，因此，在通过刻蚀工艺形成源电极和漏电极时，钝化层可以对有源层起到保护作用，进而避免对有源层(即源电极和漏电极之间的TFT沟道)造成损伤，进而提高了制造出的阵列基板的性能。
在上述技术方案中，本实施例中步骤61具体可由沉积和构图两个工艺组成，且沉积工艺和构图工艺为两个独立的过程，并不相互依赖。其中，在本发明以下描述中分别提供了一种沉积和构图工艺的优选实施方式；则在上述优选实施方式的基础上，本实施例的步骤61具体包括沉积步骤、涂覆光刻胶步骤、曝光显影步骤、刻蚀步骤以及光刻胶去除步骤等操作。具体如图6B所示，步骤61的具体实施包括：
步骤611、采用溅射或热蒸发的方法依次在衬底基板上沉积透明导电薄膜和栅金属薄膜；
步骤612、在栅金属薄膜上涂覆光刻胶；
步骤613、采用半色调掩膜板或灰色调掩膜板对光刻胶进行曝光显影，形成包括完全去除区域、部分保留区域和完全保留区的光刻胶图案；
步骤614、进行第一次刻蚀，刻蚀掉完全去除区域对应的栅金属薄膜和透明导电薄膜，形成包括栅电极和栅线的图案；
步骤615、按照部分保留区域的光刻胶厚度灰化去除光刻胶；
步骤616、进行第二次刻蚀，刻蚀掉部分保留区域对应的栅金属薄膜，形成包括像素电极的图案；
步骤617、去除完全保留区域的光刻胶。
进一步，本实施例中步骤62具体可由沉积和构图两个工艺组成，且沉积工艺和构图工艺为两个独立的过程，并不相互依赖。其中，在本发明以下描述中分别提供了一种沉积和构图工艺的优选实施方式；则在上述优选实施方式的基础上，本实施例的步骤62具体包括沉积步骤、涂覆光刻胶步骤、曝光显影步骤、刻蚀步骤以及光刻胶去除步骤等操作。如图6C所示，本实施例的步骤62具体包括：
步骤620、采用PECVD方法在形成包括栅线、栅电极和像素电极的图案的衬底基板上连续沉积栅绝缘层薄膜；
步骤621、采用溅射方法在栅绝缘层薄膜上沉积有源层薄膜；
步骤622、采用PECVD方法在有源层薄膜上沉积钝化层薄膜；
步骤623、在钝化层薄膜上涂覆光刻胶；
步骤624、采用掩膜板对光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域、半保留区域和完全去除区域的光刻胶图案；其中，部分保留区域的光刻胶厚度大于半保留区域的光刻胶厚度，且小于完全保留区域的光刻胶厚度；
步骤625、进行第一次刻蚀，刻蚀掉完全去除区域对应的钝化层薄膜、有源层薄膜和栅绝缘层薄膜，形成包括栅绝缘层的图案，且在栅绝缘层上形成有接触过孔；
步骤626、按照半保留区域的光刻胶厚度灰化去除光刻胶；
步骤627、进行第二次刻蚀，刻蚀掉半保留区域对应的钝化层薄膜和有源层薄膜，形成包括有源层的图案；
步骤628、按照部分保留区域的光刻胶厚度灰化去除光刻胶；
步骤629、进行第三次刻蚀，刻蚀掉部分保留区域对应的钝化层薄膜，形成包括钝化层的图案，钝化层上包括有源电极过孔和漏电极过孔；
步骤630、去除完全保留区域的光刻胶。
进一步，在本实施例的步骤625中还可以同时刻蚀出接口区域，该接口区域主要是指栅线2与外部驱动电路连接的栅极接口区域。具体的，接口区域对应于步骤624形成的光刻胶图案中的半保留区域，在刻蚀掉半保留区域对应的钝化层薄膜和有源层薄膜之后，露出部分栅线，以作为接口区域。本实施例技术方案可以在形成栅绝缘层的同时形成接口区域，并未增加光刻工艺，使得本发明通过三次光刻工艺即可制造出阵列基板，提高了阵列基板的生产效率。
在上述技术方案的基础上，本实施例中步骤63同样可由沉积和构图两个工艺组成，且沉积工艺和构图工艺为两个独立的过程，并不相互依赖。其中，在本发明以下描述中分别提供了一种沉积和构图工艺的优选实施方式；则在上述优选实施方式的基础上，本实施例的步骤63具体包括沉积步骤、涂覆光刻胶步骤、曝光显影步骤、刻蚀步骤以及光刻胶去除步骤等操作。如图6D所示，本实施例的步骤63具体包括：
步骤631、采用溅射或热蒸发的方法在上述形成包括钝化层、有源层和栅绝缘层的图案的衬底基板上沉积数据线金属薄膜；
步骤632、在数据线金属薄膜上涂覆光刻胶；
步骤633、采用掩膜板对光刻胶进行曝光显影，形成包括完全保留区域和完全去除区域的光刻胶图案；
步骤634、对数据线金属薄膜进行刻蚀，刻蚀掉完全去除区域对应的数据线金属薄膜，形成包括数据线、源电极和漏电极的图案；
在该步骤中，还可以同时刻蚀出存储电容，即形成存储电容的位置对应于步骤633形成的光刻胶图案的完全保留区域，这样刻蚀掉完全去除区域对应的数据线金属薄膜后，即可同时生成存储电容和数据线、以及源电极和漏电极。
步骤635、去除完全保留区域的光刻胶。
其中，在本实施例的步骤634中同时刻蚀出的存储电容是利用数据线形成的，其与现有技术中利用栅线形成的存储电容的作用和功效相同；但是，在形成数据线的同时形成存储电容，可以简化制作工艺，提高阵列基板的生产效率。
实施三
本发明实施例三提供一种液晶显示器，包括外框架、液晶面板和驱动电路等部件。其中液晶面板是由彩膜基板和本发明提供的阵列基板对盒而成，并在其间填充有液晶层。且其中的阵列基板可以采用本发明实施例提供的阵列基板的制造方法制造而成。其中关于阵列基板的结构以及制造阵列基板的方法流程在本实施例中不再详细论述，可以详见本发明上述实施例。
综上所述，本发明的液晶显示器由于具有本发明提供的阵列基板，因此，同样具有生产效率高、性能较好的优点。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (4)
1.一种阵列基板的制造方法，其特征在于，包括：
在衬底基板上沉积透明导电薄膜和栅金属薄膜，通过一次构图工艺形成包括像素电极、栅电极和栅线的图案；
在形成上述图案的衬底基板上沉积栅绝缘层薄膜、有源层薄膜和钝化层薄膜，通过一次构图工艺形成包括钝化层、有源层和栅绝缘层的图案；所述钝化层上包括源电极过孔和漏电极过孔；所述栅绝缘层上包括接触过孔，所述接触过孔位于所述像素电极上方；
在形成上述图案的衬底基板上沉积数据线金属薄膜，通过一次构图工艺形成包括数据线、源电极和漏电极的图案；所述源电极和所述漏电极分别通过所述源电极过孔和所述漏电极过孔与所述有源层连接，所述漏电极通过所述接触过孔与所述像素电极连接；
其中，所述通过一次构图工艺形成包括钝化层、有源层和栅绝缘层的图案的步骤具体包括：
在所述钝化层薄膜上涂覆光刻胶；
采用掩膜板对所述光刻胶进行曝光显影，形成包括完全保留区域、部分保留区域、半保留区域和完全去除区域的光刻胶图案，所述部分保留区域的光刻胶厚度大于所述半保留区域的光刻胶厚度，且小于所述完全保留区域的光刻胶厚度；
进行第一次刻蚀，刻蚀掉所述完全去除区域对应的所述钝化层薄膜、所述有源层薄膜和所述栅绝缘层薄膜，形成包括所述栅绝缘层的图案，所述栅绝缘层上包括所述接触过孔；
按照所述半保留区域的光刻胶厚度灰化去除光刻胶；
进行第二次刻蚀，刻蚀掉所述半保留区域对应的所述钝化层薄膜和所述有源层薄膜，形成包括有源层的图案；
按照所述部分保留区域的光刻胶厚度灰化去除光刻胶；
进行第三次刻蚀，刻蚀掉所述部分保留区域对应的所述钝化层薄膜，形成包括钝化层的图案，所述钝化层上包括所述源电极过孔和所述漏电极过孔；
其中，所述掩膜板为设有狭缝的双色调掩膜板；所述双色调掩膜板上对应所述半保留区域处的狭缝密度大于对应所述部分保留区域处的狭缝密度。
2.根据权利要求1所述的阵列基板的制造方法，其特征在于，通过构图工艺形成包括像素电极、栅电极和栅线的图案的步骤包括：
在所述栅金属薄膜上涂覆光刻胶；
采用半色调掩膜板或灰色调掩膜板对所述光刻胶进行曝光显影，形成包括完全去除区域、部分保留区域和完全保留区域的光刻胶图案；
进行第一次刻蚀，刻蚀掉所述完全去除区域对应的所述栅金属薄膜和所述透明导电薄膜，形成包括所述栅电极和所述栅线的图案；
按照所述部分保留区域的光刻胶厚度灰化去除所述光刻胶；
进行第二次刻蚀，刻蚀掉所述部分保留区域对应的所述栅金属薄膜，形成包括所述像素电极的图案。
3.根据权利要求1所述的阵列基板的制造方法，其特征在于，在形成上述图案的衬底基板上沉积数据线金属薄膜，通过构图工艺形成包括数据线、源电极和漏电极的图案具体包括：
采用溅射或热蒸发的方法在形成上述图案的衬底基板上沉积数据线金属薄膜；
在所述数据线金属薄膜上涂覆光刻胶；
采用掩膜板对光刻胶进行曝光显影，形成包括完全保留区域和完全去除区域的光刻胶图案；
对所述数据线金属薄膜进行刻蚀，刻蚀掉所述完全去除区域对应的数据线金属薄膜，形成包括数据线、源电极和漏电极的图案。
4.根据权利要求1-3任一项所述的阵列基板的制造方法，其特征在于，还包括：
在形成所述栅绝缘层时通过光刻形成接口区域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010502101.0A CN102446925B (zh) | 2010-09-30 | 2010-09-30 | 阵列基板、液晶显示器及阵列基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010502101.0A CN102446925B (zh) | 2010-09-30 | 2010-09-30 | 阵列基板、液晶显示器及阵列基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102446925A CN102446925A (zh) | 2012-05-09 |
| CN102446925B true CN102446925B (zh) | 2015-05-20 |
Family
ID=46009273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010502101.0A Expired - Fee Related CN102446925B (zh) | 2010-09-30 | 2010-09-30 | 阵列基板、液晶显示器及阵列基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102446925B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103872040B (zh) * | 2012-12-14 | 2017-02-08 | 京东方科技集团股份有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN103107134B (zh) * | 2013-01-28 | 2014-12-10 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、液晶显示装置 |
| CN103219284B (zh) * | 2013-03-19 | 2015-04-08 | 北京京东方光电科技有限公司 | Tft阵列基板、tft阵列基板的制作方法及显示装置 |
| CN103456687B (zh) * | 2013-09-02 | 2015-12-09 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制作方法 |
| CN104576650B (zh) * | 2013-10-12 | 2017-06-30 | 北京京东方光电科技有限公司 | 阵列基板及其制作方法、显示装置 |
| CN103941448B (zh) * | 2013-12-26 | 2018-03-02 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
| CN103943631A (zh) * | 2013-12-26 | 2014-07-23 | 上海天马微电子有限公司 | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
| CN104078423A (zh) * | 2014-06-24 | 2014-10-01 | 京东方科技集团股份有限公司 | 一种阵列基板的制造方法、阵列基板及显示装置 |
| CN104795401A (zh) * | 2015-04-09 | 2015-07-22 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制造方法 |
| CN106601689B (zh) * | 2016-12-08 | 2019-04-09 | 惠科股份有限公司 | 主动开关阵列基板及其制备方法 |
| CN107507838A (zh) * | 2017-08-24 | 2017-12-22 | 惠科股份有限公司 | 显示面板和显示面板的制备方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661941A (zh) * | 2008-08-25 | 2010-03-03 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板结构及其制备方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5402254B1 (en) * | 1990-10-17 | 1998-09-22 | Hitachi Ltd | Liquid crystal display device with tfts in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films before the deposition of silicon |
| JP2004527124A (ja) * | 2001-04-10 | 2004-09-02 | サーノフ コーポレイション | 有機薄膜トランジスタを使用する高性能アクティブマトリクスピクセルを提供する方法及び装置 |
| CN100495178C (zh) * | 2006-07-21 | 2009-06-03 | 北京京东方光电科技有限公司 | 薄膜晶体管液晶显示器阵列基板像素结构及其制造方法 |
| CN100454558C (zh) * | 2006-09-11 | 2009-01-21 | 北京京东方光电科技有限公司 | 一种tft矩阵结构及其制造方法 |
| CN101656232B (zh) * | 2008-08-19 | 2011-10-12 | 北京京东方光电科技有限公司 | 薄膜晶体管阵列基板制造方法 |
-
2010
- 2010-09-30 CN CN201010502101.0A patent/CN102446925B/zh not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101661941A (zh) * | 2008-08-25 | 2010-03-03 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102446925A (zh) | 2012-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102446925B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| CN102034750B (zh) | 阵列基板及其制造方法 | |
| CN102468306B (zh) | 阵列基板、液晶显示器及阵列基板的制造方法 | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| US9236405B2 (en) | Array substrate, manufacturing method and the display device thereof | |
| US9349760B2 (en) | Method of manufacturing a TFT-LCD array substrate having light blocking layer on the surface treated semiconductor layer | |
| CN104217994B (zh) | 一种薄膜晶体管阵列基板及其制备方法、显示装置 | |
| CN106505033B (zh) | 阵列基板及其制备方法、显示装置 | |
| US6791144B1 (en) | Thin film transistor and multilayer film structure and manufacturing method of same | |
| CN101957529A (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| JP2007294970A (ja) | Ｔｆｔ−ｌｃｄアレー基板及びその製造方法 | |
| CN101807585B (zh) | Tft-lcd阵列基板及其制造方法 | |
| JP5685565B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN101770124B (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN101807583A (zh) | Tft-lcd阵列基板及其制造方法 | |
| CN102033370B (zh) | 液晶显示基板及其制造方法 | |
| CN101561604A (zh) | 薄膜晶体管液晶显示器阵列基板结构及制造方法 | |
| CN102637648B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN102569185A (zh) | 阵列基板及其制造方法和液晶显示器 | |
| CN102456620B (zh) | 阵列基板及其制造方法 | |
| EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
| CN102693938B (zh) | 薄膜晶体管液晶显示器、阵列基板及其制造方法 | |
| CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| CN202009000U (zh) | 阵列基板及液晶显示器 | |
| CN102655117B (zh) | 阵列基板及制造方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150520 Termination date: 20210930 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |