CN103456687B - 一种阵列基板及其制作方法 - Google Patents
一种阵列基板及其制作方法 Download PDFInfo
- Publication number
- CN103456687B CN103456687B CN201310393337.9A CN201310393337A CN103456687B CN 103456687 B CN103456687 B CN 103456687B CN 201310393337 A CN201310393337 A CN 201310393337A CN 103456687 B CN103456687 B CN 103456687B
- Authority
- CN
- China
- Prior art keywords
- source
- layer
- pattern
- etch stopper
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种阵列基板及其制作方法,该方法包括:在衬底基板上形成第一透明导电图形和栅极图形,所述栅极图形位于所述第一透明导电图形的上方;在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形,所述刻蚀阻挡层图形位于所述有源层图形的上方,所述源漏极图形位于所述刻蚀阻挡层图形的上方;在所述源漏极图形上方形成过孔和第二透明导电图形,所述第二透明导电图形通过所述过孔与所述源漏极图形电连接。本发明的技术方案可以减少掩模板的使用次数,提高生产效率和降低成本。
Description
技术领域
本发明涉及液晶显示技术领域,特别涉及一种阵列基板及其制作方法。
背景技术
薄膜晶体管液晶显示器(英文:ThinFilmTransistorLiquidCrystalDisplay,简称:TFT-LCD)具有体积小、功耗低、无辐射等特点,在当前的平板显示器时长占了主导地位。
高超维场转换技术(AdvancedSuperDimensionSwitch,简称:ADS),通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间形成多维电场,使液晶盒内狭缝电极间、电极正上方的所有取向液晶分子都能够产生旋转,从而提高了液晶工作效率并增大了透光率。因此ADS技术可以提高产品的画面品质,具有高分辨率、高透过率、低功耗、宽视角等优点。
铟镓锌氧化物(IndiumGalliumZincOxide,简称,IGZO)是新一代用于TFT有源层的材料,其载流子迁移率是非晶硅的5~10倍,可以大大提高对像素电极的充放电速度,提高像素的响应速度,实现更快刷新率。
目前一般采用构图工艺制作ADS铟镓锌氧化物TFT-LCD的阵列基板,一次构图工艺形成一层薄膜图形,每次构图工艺都需要把掩模板图形转移到薄膜图形上,而每一层薄膜图形都需要精确的覆盖在另一层薄膜图形上,因此,构图工艺的次数可以衡量制作铟镓锌氧化物TFT-LCD阵列基板的繁简程度。现有技术一般采用七次或者八次的构图工艺来制作铟镓锌氧化物TFT-LCD阵列基板,这样用到的掩模板数量较多,生产效率较低,生产成本较高。
发明内容
本发明提供一种阵列基板及其制作方法,可以减少掩模板的使用次数,提高生产效率和降低成本。
为实现上述目的,本发明提供一种阵列基板的制作方法,包括:在衬底基板上形成第一透明导电图形和栅极图形,所述栅极图形位于所述第一透明导电图形的上方;
在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形,所述刻蚀阻挡层图形位于所述有源层图形的上方,所述源漏极图形位于所述刻蚀阻挡层图形的上方;
在所述源漏极图形上方形成过孔和第二透明导电图形,所述第二透明导电图形通过所述过孔与所述源漏极图形电连接。
可选地,所述在衬底基板上形成第一透明导电图形和栅极图形包括:
在衬底基板上连续沉积第一透明导电材料层和栅极材料层,通过一次构图工艺,在所述衬底基板上形成所述第一透明导电图形和所述栅极图形。
可选地,在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形包括:
在所述栅极图形上方连续沉积有源材料层和刻蚀阻挡材料层,通过一次构图工艺,在所述栅极图形上方形成所述有源层图形和所述刻蚀阻挡层图形;
在所述刻蚀阻挡层图形上方沉积源漏金属材料层,通过构图工艺形成源漏极图形。
可选地,在所述栅极图形上方连续沉积有源材料层和刻蚀阻挡材料层,通过一次构图工艺,在所述栅极图形上方形成所述有源层图形和所述刻蚀阻挡层图形具体包括:
在所述栅极图形上沉积栅绝缘层,在栅绝缘层上连续沉积有源材料层和刻蚀阻挡材料层,通过采用包括透光区、半透光区和不透光区的掩模板对有源材料层和刻蚀阻挡材料层进行掩模,接着进行曝光、显影、第一次干法刻蚀、湿法刻蚀、灰化工艺、第二次干法刻蚀和剥离剩余光刻胶,形成有源层和刻蚀阻挡层;
在所述刻蚀阻挡层图形上沉积源漏金属材料层,通过构图工艺形成源漏极图形具体包括:
在所述刻蚀阻挡层上沉积源漏金属材料层,通过采用普通掩模板对源漏金属材料层进行掩模,接着进行曝光、显影、湿法刻蚀和剥离形成源极和漏极。
可选地,在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形包括:
在所述栅极图形上方沉积有源材料层,通过构图工艺,形成所述有源层图形;在所述有源层图形上方沉积刻蚀阻挡材料层,通过剥离工艺形成所述刻蚀阻挡层图形。
在所述刻蚀阻挡层图形上方沉积源漏金属材料层,通过构图工艺形成源漏极图形。
可选地,在所述栅极图形上方沉积有源材料层,通过构图工艺,在所述栅极图形上方形成所述有源层图形;在所述有源层图形上方沉积刻蚀阻挡材料层,通过剥离工艺形成所述刻蚀阻挡层图形具体包括:
在所述栅极图形上沉积栅绝缘层,在栅绝缘层上沉积有源材料层,通过采用包括透光区、半透光区和不透光区的掩模板对有源材料层进行掩模,然后进行曝光、显影、湿法刻蚀和灰化工艺形成有源层,接着在有源层上沉积刻蚀阻挡材料层,通过剥离工艺形成刻蚀阻挡层;
在所述刻蚀阻挡层上沉积源漏金属材料层,通过构图工艺形成所述源漏极图形具体包括:
在所述刻蚀阻挡层上沉积源漏金属材料层,通过采用普通掩模板对源漏金属材料层进行掩模,接着进行曝光、显影、湿法刻蚀和湿法剥离形成源极和漏极。
可选地,在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形包括:
在所述栅极图形上方沉积有源材料层,通过构图工艺,在所述栅极图形上方形成所述有源层图形;
在所述有源层图形上方沉积刻蚀阻挡材料层,通过构图工艺,形成所述刻蚀阻挡层图形,在所述的刻蚀阻挡层图形上方沉积源漏金属材料层,通过剥离工艺形成所述源漏极图形。
可选地,在所述栅极图形上方沉积有源材料层,通过构图工艺,在所述栅极图形上方形成所述有源层图形具体包括:
在所述栅极图形上沉积栅绝缘层,在栅绝缘层上沉积有源材料层,通过采用普通掩模板对有源材料层进行掩模,接着进行曝光、显影、湿法刻蚀和剥离形成有源层;
在所述有源层图形上方沉积刻蚀阻挡材料层,通过构图工艺,在所述有源层图形上方形成所述刻蚀阻挡层图形,在所述的刻蚀阻挡层图形上方沉积源漏金属材料层,通过剥离工艺形成所述源漏极图形具体包括:
在所述有源层图形上方沉积刻蚀阻挡材料层,通过采用包括透光区和不透光区的掩模板对刻蚀阻挡材料层进行掩模,接着进行曝光和显影,采用干法刻蚀形成刻蚀阻挡层,在刻蚀阻挡层上沉积源漏金属材料层,通过剥离工艺形成源极和漏极。
可选地,在所述源漏极图形上方形成过孔和第二透明导电图形包括:
在所述源漏极图形上方沉积钝化材料层,通过构图工艺,形成过孔图形,在所述过孔图形上方沉积第二透明导电材料层,通过剥离工艺形成第二透明导电图形。
为实现上述目的,本发明提供一种阵列基板,包括上述阵列基板的制作方法制得的阵列基板。
本发明提供的阵列基板及其制作方法,通过构图工艺,可以使得第一透明导电图形和栅极图形在一次构图工艺中形成、有源层图形和刻蚀阻挡层图形在一次构图工艺中形成或刻蚀阻挡层图形和源漏极图形在一次构图工艺中形成,过孔和第二透明导电图形在一次构图工艺中形成,从而减少掩模板的使用次数,提高生产效率和降低成本。
附图说明
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图;
图2为本发明实施例二提供的阵列基板的制作方法的流程示意图;
图3a为对第一透明导电材料层和栅极材料层进行掩模板掩模和曝光的示意图;
图3b为对第一透明导电材料层和栅极材料层进行显影的示意图;
图3c为对第一透明导电材料层和栅极材料层进行第一次刻蚀的示意图;
图3d为对第一透明导电材料层和栅极材料层进行灰化和第二次刻蚀的示意图;
图3e为对光刻胶进行剥离的示意图;
图3f为对有源材料层和刻蚀阻挡材料层进行掩模板掩模和曝光的示意图;
图3g为对有源材料层和刻蚀阻挡材料层进行显影的示意图;
图3h为对有源材料层和刻蚀阻挡材料层进行第一次刻蚀的示意图;
图3i为对有源材料层和刻蚀阻挡材料层进行灰化和第二次刻蚀的示意图;
图3j为对光刻胶进行剥离的示意图;
图3k为对源漏金属材料层进行掩模板掩模和曝光的示意图;
图3l为对源漏金属材料层进行显影的示意图;
图3m为对源漏金属材料层进行刻蚀的示意图;
图3n为对光刻胶进行剥离的示意图;
图3o为对钝化层进行掩模板掩模和曝光的示意图;
图3p为对钝化材料层进行显影的示意图;
图3q为对钝化层进行刻蚀的示意图;
图3r为对钝化层进行灰化的示意图;
图3s为在过孔上方沉积第二透明导电材料层的示意图;
图3t为对第二透明导电材料层进行剥离的示意图;
图4为本发明实施例三提供的阵列基板的制作方法的流程示意图;
图5a为对有源材料层进行掩模板掩模和曝光的示意图;
图5b为进行显影的示意图;
图5c为对有源材料层进行刻蚀的示意图;
图5d为对有源层图形进行灰化的示意图;
图5e为在有源层图形上沉积刻蚀阻挡材料层的示意图;
图5f为剥离剩余光刻胶图形示意图;
图5g为对源漏金属材料层进行掩模板掩模和曝光的示意图;
图5h为对源漏金属材料层进行显影的示意图;
图5i为对源漏金属材料层刻蚀的示意图;
图5j为对光刻胶进行剥离的示意图;
图6为本发明实施例四提供的阵列基板的制作方法的流程示意图;
图7a为对有源材料层进行掩模板掩模和曝光的示意图;
图7b为进行显影的示意图;
图7c为对有源材料层进行刻蚀的示意图;
图7d为剥离剩余未曝光光刻胶图形的示意图;
图7e为对刻蚀阻挡材料进行掩模板掩模和曝光的示意图;
图7f为进行显影的示意图;
图7g为对刻蚀阻挡材料层进行刻蚀的示意图;
图7h为在刻蚀阻挡层图形上沉积源漏金属材料层的示意图;
图7i为剥离剩余未曝光光刻胶图形的示意图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案,下面结合附图对本发明提供的一种阵列基板及其制作方法作进一步详细描述。
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图,如图1所示,该方法包括:
步骤S11、在衬底基板上形成第一透明导电图形和栅极图形,栅极图形位于第一透明导电图形的上方;
步骤S12、在栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形;刻蚀阻挡层图形位于有源层图形的上方,源漏极图形位于刻蚀阻挡层图形的上方;
步骤S13、在源漏极图形上方形成过孔和第二透明导电图形,第二透明导电图形通过过孔与源漏极图形电连接。
通过构图工艺形成上述各个步骤中的图形,构图工艺至少可包括:光刻胶涂覆、掩模板掩模、曝光、显影、刻蚀等工艺。
本发明提供的阵列基板及其制作方法,通过构图工艺,可以使得第一透明导电图形和栅极图形在一次构图工艺中形成、有源层图形和刻蚀阻挡层图形在一次构图工艺中形成或刻蚀阻挡层图形和源漏极图形在一次构图工艺中形成,过孔和第二透明导电图形在一次构图工艺中形成,从而减少掩模板的使用次数,提高生产效率和降低成本。
图2为本发明实施例二提供的阵列基板的制作方法的流程示意图,如图2所示,该方法包括:
步骤S21、在衬底基板上连续沉积第一透明导电材料层和栅极材料层,通过一次构图工艺,在所述衬底基板上形成所述第一透明导电图形和所述栅极图形。
本实施例中,作为一种优选实施例,第一透明导电图形可包括:公共电极和公共电极线,栅极图形可包括:栅极。可选地,在形成栅极图形的同时还可形成栅线。
步骤S21具体可包括:
步骤S211、在衬底基板上连续沉积第一透明导电材料层和栅极材料层。
步骤S212、在第一透明导电材料层和栅极材料层上涂覆光刻胶。
步骤S213、对完成步骤S212的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图3a为对第一透明导电材料层和栅极材料层进行掩模板掩模和曝光的示意图,如图3a所示,提供一衬底基板1,在衬底基板1上连续沉积第一透明导电材料层2和栅极材料层3,在栅极材料层3上涂覆光刻胶,通过掩模板60对光刻胶进行掩模板掩模和曝光处理,形成已曝光光刻胶图形40和未曝光光刻胶图形50。其中,掩模板60可包括透光区、半透光区和不透光区,透光区用于形成已曝光光刻胶图形40,不透光区用于形成未曝光光刻胶图形50,半透光区用于形成部分已曝光光刻胶图形。
步骤S214、对完成步骤S213的衬底基板进行显影,去除已曝光光刻胶图形。
图3b为对第一透明导电材料层和栅极材料层进行显影的示意图,如图3b所示,对完成步骤S213的衬底基板1上的光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形50。
步骤S215、对第一透明导电材料层和栅极材料层进行第一次刻蚀,形成公共电极和栅极。
图3c为对第一透明导电材料层和栅极材料层进行第一次刻蚀的示意图,如图3c所示,通过第一次刻蚀工艺去除暴露出的第一透明导电材料层2和栅极材料层3,形成栅极图形8。
步骤S216、对第一透明导电材料层和栅极材料层进行灰化和第二次刻蚀,形成公共电极线和公共电极。
图3d为对第一透明导电材料层和栅极材料层进行灰化和第二次刻蚀的示意图,如图3d所示,通过灰化和第二次刻蚀工艺,去除部分已曝光变薄的光刻胶图形,形成公共电极10和公共电极线9。
步骤S217、进行光刻胶剥离工艺。
图3e为对光刻胶进行剥离的示意图,如图3e所示,剥离剩余的未曝光光刻胶图形,保留栅极8、公共电极10和公共电极线9。
步骤S22、在所述栅极图形上方连续沉积有源材料层和刻蚀阻挡材料层,通过一次构图工艺,在所述栅极图形上方形成所述有源层图形和所述刻蚀阻挡层图形。
本实施例中,步骤S22具体可包括:
步骤S221、在栅极图形上方沉积栅绝缘层,在栅绝缘层上连续沉积有源材料层和刻蚀阻挡材料层。
步骤S222、在有源材料层和刻蚀阻挡材料层上涂覆光刻胶。
步骤S223、对完成步骤S222的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图3f为对有源材料层和刻蚀阻挡层材料层进行掩模板掩模和曝光的示意图,如图3f所示,在栅极图形上方沉积栅绝缘层11,在栅绝缘层11上连续沉积有源材料层12和刻蚀阻挡材料层13,在刻蚀阻挡材料层13上涂覆一层光刻胶,通过掩模板61对光刻胶进行掩模板掩模和曝光,形成已曝光光刻胶图形41和未曝光光刻胶图形51。其中,掩模板61可包括透光区、半透光区和不透光区。
步骤S224、对完成步骤S223的衬底基板进行显影,去除已曝光光刻胶图形。
图3g为对有源材料层和刻蚀阻挡材料层进行显影的示意图,如图3g所示,对完成步骤S213的衬底基板1的光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形51。
步骤S225、对有源材料层和刻蚀阻挡材料层进行第一次刻蚀,形成有源层。
图3h为对有源材料层和刻蚀阻挡材料层进行第一次刻蚀的示意图,如图3h所示,通过湿法刻蚀工艺去除暴露出的有源材料层,通过干法刻蚀去除暴露出的刻蚀阻挡材料层,形成有源层图形16。
步骤S226、对有源材料层和刻蚀阻挡材料层进行灰化和第二次刻蚀,形成刻蚀阻挡层图形。
图3i为对有源材料层和刻蚀阻挡材料层进行灰化和第二次刻蚀的示意图,如图3i所示,通过灰化工艺,去除部分已曝光变薄的光刻胶图形51,通过第二次刻蚀工艺,去除暴露出的刻蚀阻挡材料层,形成刻蚀阻挡层图形17。
步骤S227、进行光刻胶剥离工艺。
图3j为对光刻胶进行剥离的示意图,如图3j所示,剥离剩余未曝光光刻胶图形,保留有源层图形16、刻蚀阻挡层图形17。
步骤S23、在所述刻蚀阻挡层图形上方沉积源漏金属材料层,通过构图工艺形成源漏极图形。
本实施例中,作为一个优选实施例,源漏极图形可包括:源极、漏极。可选地,在形成源漏极图形的同时还可形成数据线。
步骤S23具体可包括:
步骤S231、在刻蚀阻挡层图形上方沉积源漏金属材料层。
步骤S232、在源漏金属材料层上涂覆光刻胶。
步骤S233、对完成步骤S232的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图3k为对源漏金属材料层进行掩模板掩模和曝光的示意图,如图3k所示,在刻蚀阻挡层图形17上沉积源漏金属材料层18,并涂覆一层光刻胶,通过掩模板62对光刻胶进行掩模板掩模和曝光处理,形成已曝光光刻胶图形42和未曝光光刻胶图形52。
步骤S234、对完成步骤S233的衬底基板进行显影,去除已曝光光刻胶图形。
图3l为对源漏金属材料层进行显影的示意图,如图3l所示,对光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形52。
步骤S235、对源漏金属材料层进行刻蚀,形成源极和漏极。
图3m为对源漏金属材料层刻蚀的示意图,如图3m所示,通过湿法刻蚀工艺去除暴露出的源漏金属材料层,形成源极19、漏极20。
步骤S236、进行光刻胶剥离工艺。
图3n为对光刻胶进行剥离的示意图,如图3n所示,剥离剩余未曝光光刻胶图形,保留源极19、漏极20。
步骤S24、在所述源漏极图形上方沉积钝化材料层,通过构图工艺,形成过孔图形,在所述过孔图形上方沉积第二透明导电材料层,通过剥离工艺形成第二透明导电图形。
本实施例中,作为一个优选实施例,第二透明导电图形可包括:像素电极。
步骤S24具体可包括:
步骤S241、在源漏极图形上方沉积钝化层。
步骤S242、在钝化层上涂覆光刻胶。
步骤S243、对完成步骤S242的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图3o为对钝化层进行掩模板掩模和曝光的示意图,如图3o所示,在源漏极图形上沉积钝化层22,并涂覆一层光刻胶,通过掩模板63对光刻胶进行掩模板掩模和曝光,形成已曝光光刻胶图形43和未曝光光刻胶图形53。
步骤S244、对完成步骤S243的衬底基板进行显影,去除已曝光光刻胶图形。
图3p为对钝化材料层进行显影的示意图,如图3p所示,对光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形53。
步骤S245、对钝化层进行刻蚀,形成过孔。
图3q为对钝化层进行刻蚀的示意图,如图3q所示,通过刻蚀工艺,去除暴露出的钝化材料层,形成过孔23。
步骤S246、对钝化层进行灰化处理,去除部分已曝光光刻胶图形。
图3r为对钝化层进行灰化的示意图,如图3r所示,通过灰化工艺去除部分曝光变薄的光刻胶图形,保留未曝光光刻胶图形53。
步骤S247、在过孔上方沉积第二透明导电材料层。
图3s为在过孔上方沉积第二透明导电材料层的示意图,如图3s所示,在过孔上沉积第二透明导电材料层24。
步骤S248、剥离剩余部分未曝光光刻胶图形,形成第二透明导电图形。
图3t为对第二透明导电材料层进行剥离的示意图,如图3t所示,采用剥离工艺剥离未曝光光刻胶图形53和其上方的第二透明导电材料层,保留剩余的第二透明导电材料层,形成像素电极25。其中,漏极20通过过孔23与像素电极25电连接。
本实施例采用四次构图工艺,通过在构图工艺中采用具有透光区、不透光区和半透区的掩模板,可以使得第一透明导电图形和栅极图形在一次构图工艺中形成,有源层图形和刻蚀阻挡层图形在一次构图工艺中形成,过孔和第二透明导电图形在一次构图工艺中形成,因此,只需采用四次构图工艺即可完成阵列基板的制作过程,从而减少掩模板的使用次数,提高生产效率和降低成本。
图4为本发明实施例三提供的阵列基板的制作方法的流程示意图,如图4所示,该方法包括:
步骤S41、在衬底基板上连续沉积第一透明导电材料层和栅极材料层,通过一次构图工艺,在所述衬底基板上形成所述第一透明导电图形和所述栅极图形。
本实施例中的步骤S41与上述实施例二中的步骤S21相同,具体描述可参见实施例二中步骤S21及其对应附图中的描述,此处不再赘述。
步骤S42、在所述栅极图形上方沉积有源材料层,通过构图工艺,形成所述有源层图形;在所述有源层图形上方沉积刻蚀阻挡材料层,通过剥离工艺形成所述刻蚀阻挡层图形。
本实施例中,步骤S42具体可包括:
步骤S421、在栅极图形上方沉积有源材料层。
步骤S422、在有源材料层上涂覆光刻胶。
步骤S423、对完成步骤S422的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图5a为对有源材料层进行掩模板掩模和曝光的示意图,如图5a所示,在栅极图形上方沉积栅绝缘层11,在栅绝缘层11上沉积有源材料层12,在有源材料层12上涂覆一层光刻胶,通过掩模板64对光刻胶进行掩模板掩模和曝光,形成已曝光光刻胶图形44和未曝光光刻胶图形54。其中,掩模板64可包括透光区、半透光区和不透光区。
步骤S424、对完成步骤S423的衬底基板进行显影,去除已曝光光刻胶图形。
图5b为进行显影的示意图,如图5b所示,对完成步骤S423的衬底基板1的光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形54。
步骤S425、对有源材料层进行第一次刻蚀,形成有源层图形。
图5c为对有源材料层进行第一次刻蚀的示意图,如图5c所示,通过湿法刻蚀工艺去除暴露出的有源材料层,形成有源层图形16。
步骤S426、对有源层图形进行灰化工艺,去除部分已曝光变薄的光刻胶图形。
图5d为对有源层图形进行灰化的示意图,如图5d所示,通过灰化工艺,去除有源层图形16上的部分已曝光光刻胶图形,保留未曝光光刻胶图形54。
步骤S427、在有源层图形上沉积刻蚀阻挡材料层。
图5e为在有源层图形上沉积刻蚀阻挡材料层的示意图,如图5e所示,在有源层图形上沉积刻蚀阻挡材料层13。
步骤S428、剥离剩余光刻胶,形成刻蚀阻挡层图形17。
图5f为剥离剩余光刻胶图形示意图,如图5f所示,剥离未曝光光刻胶图形54和其上方的刻蚀阻挡材料层13,形成刻蚀阻挡层图形17。
步骤S43、在所述刻蚀阻挡层图形上方沉积源漏金属材料层,通过构图工艺形成源漏极图形。
本实施例中,作为一个优选实施例,源漏极图形可包括:源极、漏极。
步骤S43具体可包括:
步骤S431、在刻蚀阻挡层图形上方沉积源漏金属材料层。
步骤S432、在源漏金属材料层上涂覆光刻胶。
步骤S433、对完成步骤S432的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图5g为对源漏金属材料层进行掩模板掩模和曝光的示意图,如图5g所示,在刻蚀阻挡层图形17上沉积源漏金属材料层18,并涂覆一层光刻胶,通过掩模板67对光刻胶进行掩模板掩模和曝光处理,形成已曝光光刻胶图形47和未曝光光刻胶图形57。
步骤S434、对完成步骤S433的衬底基板进行显影,去除已曝光光刻胶图形。
图5h为对源漏金属材料层进行掩模板显影的示意图,如图5h所示,对光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形57。
步骤S435、对源漏金属材料层进行第一次刻蚀,形成源极和漏极。
图5i为对源漏金属材料层第一次刻蚀的示意图,如图5i所示,通过湿法刻蚀工艺去除暴露出的源漏金属材料层,形成源极19、漏极20。
步骤S436、进行光刻胶剥离工艺。
图5j为对光刻胶进行剥离的示意图,如图5j所示,剥离剩余未曝光光刻胶图形,保留源极19、漏极20。
步骤S44、在所述源漏极图形上方沉积钝化材料层,通过构图工艺,形成过孔图形,在所述过孔图形上方沉积第二透明导电材料层,通过剥离工艺形成第二透明导电图形。
本实施例中的步骤S44与上述实施例二中的步骤S24相同,具体描述可参见实施例二中步骤S24及其对应附图中的描述,此处不再赘述。
本实施例采用四次构图工艺,通过在构图工艺中采用具有透光区、不透光区和半透区的掩模板,可以使得第一透明导电图形和栅极图形在一次构图工艺中形成,有源层图形和刻蚀阻挡层图形在一次构图工艺中形成,过孔和第二透明导电图形在一次构图工艺中形成,因此,只需采用四次构图工艺即可完成阵列基板的制作过程,从而减少掩模板的使用次数,提高生产效率和降低成本。
图6为本发明实施例四提供的阵列基板的制作方法的流程示意图,如图6所示,该方法包括:
步骤S61、在衬底基板上连续沉积第一透明导电材料层和栅极材料层,通过一次构图工艺,在所述衬底基板上形成所述第一透明导电图形和所述栅极图形。
本实施例中的步骤S61与上述实施例二中的步骤S21相同,具体描述可参见实施例二中步骤S21及其对应附图中的描述,此处不再赘述。
步骤S62、在所述栅极图形上方沉积有源材料层,通过构图工艺,在所述栅极图形上方形成所述有源层图形。
本实施例中,步骤S62具体可包括:
步骤S621、在栅极图形上方沉积栅绝缘层,在栅绝缘层上沉积有源材料层。
步骤S622、在有源材料层上涂覆光刻胶。
步骤S623、对完成步骤S622的衬底基板依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图7a为对有源材料层进行掩模板掩模和曝光的示意图,如图7a所示,在栅极图形上方沉积栅绝缘层11,在栅绝缘层11上沉积有源材料层12,在有源材料层12上涂覆一层光刻胶,通过掩模板65对光刻胶进行掩模板掩模和曝光,形成已曝光光刻胶图形45和未曝光光刻胶图形55。其中,掩模板65可包括透光区和不透光区。
步骤S624、对完成步骤S623的衬底基板进行显影,去除已曝光光刻胶图形。
图7b为进行显影的示意图,如图7b所示,对完成步骤S623的衬底基板1的光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形55。
步骤S625、对有源材料层进行第一次刻蚀,形成有源层图形。
图7c为对有源材料层进行第一次刻蚀的示意图,如图7c所示,通过湿法刻蚀工艺去除暴露出的有源材料层12,形成有源层图形16。
步骤S625、剥离剩余未曝光光刻胶图形,形成有源层图形16。
图7d为剥离剩余未曝光光刻胶图形的示意图,如图7d所示,剥离剩余未曝光光刻胶图形,保留有源层图形16。
步骤S63、在所述有源层图形上方沉积刻蚀阻挡材料层,通过构图工艺,形成所述刻蚀阻挡层图形,在所述的刻蚀阻挡层图形上方沉积源漏金属材料层,通过剥离工艺形成所述源漏极图形。
本实施例中,步骤S63具体可包括:
步骤S631、在有源层图形上方沉积刻蚀阻挡材料层。
步骤S632、在刻蚀阻挡材料层上涂覆光刻胶。
步骤S633、对完成步骤S632的衬底基板1上依次进行掩膜掩模板掩模和曝光,形成已曝光光刻胶图形和未曝光光刻胶图形。
具体地,图7e为对刻蚀阻挡材料层进行掩模板掩模和曝光的示意图,如图7e所示,在有源层图形16上方沉积刻蚀阻挡材料层13,在刻蚀阻挡材料层13上涂覆一层光刻胶,通过掩模板66对光刻胶进行掩模板掩模和曝光,形成已曝光光刻胶图形46和未曝光光刻胶图形56。其中,掩模板66可包括透光区和不透光区。
步骤S634、对完成步骤S633的衬底基板1进行显影,去除已曝光光刻胶图形。
图7f为进行显影的示意图,如图7f所示,对完成步骤S633的衬底基板1的光刻胶进行显影处理,去除已曝光光刻胶图形,保留未曝光光刻胶图形56。
步骤S635、对刻蚀阻挡材料层进行第一次刻蚀,形成刻蚀阻挡层图形。
图7g为对刻蚀阻挡材料层进行刻蚀的示意图,如图7g所示,通过干法刻蚀工艺去除暴露出的刻蚀阻挡材料层,形成刻蚀阻挡层图形17。
步骤S636、在刻蚀阻挡层图形上沉积源漏金属材料层,形成源漏金属图形。
图7h为在刻蚀阻挡层图形上沉积源漏金属材料层的示意图,如图7h所示,在刻蚀阻挡层图形上沉积源漏金属材料层18。
步骤S637、剥离剩余未曝光光刻胶图形,形成源极19、漏极20。
图7i为剥离剩余未曝光光刻胶图形的示意图,如图7i所示,剥离剩余未曝光光刻胶图形和其上方的源漏金属材料层,保留源极19、漏极20。
步骤S64、在所述源漏极图形上方沉积钝化材料层,通过构图工艺,形成过孔图形,在所述过孔图形上方沉积第二透明导电材料层,通过剥离工艺形成第二透明导电图形。
本实施例中的步骤S64与上述实施例二中的步骤S24相同,具体描述可参见实施例二中步骤S24及其对应附图中的描述,此处不再赘述。
本实施例采用四次构图工艺,通过在构图工艺中采用具有透光区、不透光区和半透区的掩模板,可以使得第一透明导电图形和栅极图形在一次构图工艺中形成,刻蚀阻挡层图形和源漏极图形在一次构图工艺中形成,过孔和第二透明导电图形在一次构图工艺中形成,因此,只需采用四次构图工艺即可完成阵列基板的制作过程,从而减少掩模板的使用次数,提高生产效率和降低成本。
可以理解的是,以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式,然而本发明并不局限于此。对于本领域内的普通技术人员而言,在不脱离本发明的精神和实质的情况下,可以做出各种变型和改进,这些变型和改进也视为本发明的保护范围。
Claims (7)
1.一种阵列基板的制作方法,其特征在于,包括:
在衬底基板上形成第一透明导电图形和栅极图形,所述栅极图形位于所述第一透明导电图形的上方;
在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源、漏极图形,所述刻蚀阻挡层图形位于所述有源层图形的上方,所述源漏极图形位于所述刻蚀阻挡层图形的上方;
在所述源漏极图形上方形成过孔和第二透明导电图形,所述第二透明导电图形通过所述过孔与所述源漏极图形电连接;其中,
在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形包括:
在所述栅极图形上沉积栅绝缘层,在栅绝缘层上沉积有源材料层,通过采用包括透光区、半透光区和不透光区的掩模板对有源材料层进行掩模,然后进行曝光、显影、湿法刻蚀和灰化工艺形成有源层,接着在有源层上沉积刻蚀阻挡材料层,通过剥离工艺形成刻蚀阻挡层;
在所述刻蚀阻挡层上沉积源漏金属材料层,通过采用普通掩模板对源漏金属材料层进行掩模,接着进行曝光、显影、湿法刻蚀和湿法剥离形成源极和漏极;
在所述刻蚀阻挡层上沉积源漏金属材料层,通过构图工艺形成所述源漏极图形。
2.根据权利要求1所述的阵列基板的制作方法,其特征在于,所述在衬底基板上形成第一透明导电图形和栅极图形包括:
在衬底基板上连续沉积第一透明导电材料层和栅极材料层,通过一次构图工艺,在所述衬底基板上形成所述第一透明导电图形和所述栅极图形。
3.根据权利要求1所述的阵列基板的制作方法,其特征在于,在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形包括:
在所述栅极图形上方连续沉积有源材料层和刻蚀阻挡材料层,通过一次构图工艺,在所述栅极图形上方形成所述有源层图形和所述刻蚀阻挡层图形;
在所述刻蚀阻挡层图形上方沉积源漏金属材料层,通过构图工艺形成源漏极图形。
4.根据权利要求3所述的阵列基板的制作方法,其特征在于,在所述栅极图形上方连续沉积有源材料层和刻蚀阻挡材料层,通过一次构图工艺,在所述栅极图形上方形成所述有源层图形和所述刻蚀阻挡层图形具体包括:
在所述栅极图形上沉积栅绝缘层,在栅绝缘层上连续沉积有源材料层和刻蚀阻挡材料层,通过采用包括透光区、半透光区和不透光区的掩模板对有源材料层和刻蚀阻挡材料层进行掩模,接着进行曝光、显影、第一次干法刻蚀、湿法刻蚀、灰化工艺、第二次干法刻蚀和剥离剩余光刻胶,形成有源层和刻蚀阻挡层;
在所述刻蚀阻挡层图形上沉积源漏金属材料层,通过构图工艺形成源漏极图形具体包括:
在所述刻蚀阻挡层上沉积源漏金属材料层,通过采用普通掩模板对源漏金属材料层进行掩模,接着进行曝光、显影、湿法刻蚀和剥离形成源极和漏极。
5.根据权利要求1所述的阵列基板的制作方法,其特征在于,在所述栅极图形上形成有源层图形、刻蚀阻挡层图形和源漏极图形包括:
在所述栅极图形上方沉积有源材料层,通过构图工艺,在所述栅极图形上方形成所述有源层图形;
在所述有源层图形上方沉积刻蚀阻挡材料层,通过构图工艺,在所述有源层图形上方形成所述刻蚀阻挡层图形,在所述的刻蚀阻挡层图形上方沉积源漏金属材料层,通过剥离工艺形成所述源漏极图形。
6.根据权利要求5所述的阵列基板的制作方法,其特征在于,在所述栅极图形上方沉积有源材料层,通过构图工艺,在所述栅极图形上方形成所述有源层图形具体包括:
在所述栅极图形上沉积栅绝缘层,在栅绝缘层上沉积有源材料层,通过采用普通掩模板对有源材料层进行掩模,接着进行曝光、显影、湿法刻蚀和剥离形成有源层;
在所述有源层图形上方沉积刻蚀阻挡材料层,通过构图工艺,在所述有源层图形上方形成所述刻蚀阻挡层图形,在所述的刻蚀阻挡层图形上方沉积源漏金属材料层,通过剥离工艺形成所述源漏极图形具体包括:
在所述有源层图形上方沉积刻蚀阻挡材料层,通过采用包括透光区和不透光区的掩模板对刻蚀阻挡材料层进行掩模,接着进行曝光和显影,采用干法刻蚀形成刻蚀阻挡层,在刻蚀阻挡层上沉积源漏金属材料层,通过剥离工艺形成源极和漏极。
7.根据权利要求1所述的阵列基板的制作方法,其特征在于,在所述源漏极图形上方形成过孔和第二透明导电图形包括:
在所述源漏极图形上方沉积钝化材料层,通过构图工艺,在所述源漏极图形上方形成过孔图形,在所述过孔图形上方沉积第二透明导电材料层,通过剥离工艺形成第二透明导电图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310393337.9A CN103456687B (zh) | 2013-09-02 | 2013-09-02 | 一种阵列基板及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310393337.9A CN103456687B (zh) | 2013-09-02 | 2013-09-02 | 一种阵列基板及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103456687A CN103456687A (zh) | 2013-12-18 |
CN103456687B true CN103456687B (zh) | 2015-12-09 |
Family
ID=49738912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310393337.9A Active CN103456687B (zh) | 2013-09-02 | 2013-09-02 | 一种阵列基板及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103456687B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290421A (zh) * | 2010-06-17 | 2011-12-21 | 三星移动显示器株式会社 | 平板显示装置和制造该平板显示装置的方法 |
CN102629664A (zh) * | 2012-01-04 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20050068197A (ko) * | 2003-12-29 | 2005-07-05 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
CN102446925B (zh) * | 2010-09-30 | 2015-05-20 | 京东方科技集团股份有限公司 | 阵列基板、液晶显示器及阵列基板的制造方法 |
-
2013
- 2013-09-02 CN CN201310393337.9A patent/CN103456687B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102290421A (zh) * | 2010-06-17 | 2011-12-21 | 三星移动显示器株式会社 | 平板显示装置和制造该平板显示装置的方法 |
CN102629664A (zh) * | 2012-01-04 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN103456687A (zh) | 2013-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103560110B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103151359B (zh) | 一种显示装置、阵列基板及其制作方法 | |
US20130169903A1 (en) | Tft-lcd array substrate | |
CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
CN104037126A (zh) | 一种阵列基板的制备方法、阵列基板和显示装置 | |
KR20100126228A (ko) | Tft-lcd 어레이 기판 및 그 제조방법 | |
KR101900170B1 (ko) | 어레이 기판의 제조 방법, 어레이 기판 및 디스플레이 디바이스 | |
CN104617115A (zh) | Ffs型薄膜晶体管阵列基板及其制备方法 | |
CN101685229A (zh) | 液晶显示器阵列基板的制造方法 | |
KR20070071491A (ko) | Tft 어레이 기판 및 그 제조방법 | |
CN102629608B (zh) | 一种阵列基板及其制造方法和显示装置 | |
CN102629569B (zh) | 一种tft阵列基板及其制造方法 | |
CN103456746B (zh) | 一种阵列基板及其制备方法、显示装置 | |
CN103165529B (zh) | 一种阵列基板的制备方法 | |
CN103022056B (zh) | 一种阵列基板及制备方法、显示装置 | |
CN102651322A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 | |
KR101467710B1 (ko) | Tft 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
CN102629573A (zh) | 一种薄膜晶体管液晶显示器阵列基板及制作方法 | |
CN102646630B (zh) | 一种制造tft-lcd阵列基板的方法及其产品 | |
CN103022055A (zh) | 一种阵列基板及制备方法、显示装置 | |
EP2819155A1 (en) | Thin film transistor array substrate and producing method thereof | |
CN103413784A (zh) | 一种阵列基板及其制备方法及显示装置 | |
CN202443225U (zh) | 一种tft-lcd阵列基板和液晶显示器 | |
CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
CN103456687B (zh) | 一种阵列基板及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |