CN103560110B - 一种阵列基板及其制备方法、显示装置 - Google Patents

一种阵列基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN103560110B
CN103560110B CN201310597112.5A CN201310597112A CN103560110B CN 103560110 B CN103560110 B CN 103560110B CN 201310597112 A CN201310597112 A CN 201310597112A CN 103560110 B CN103560110 B CN 103560110B
Authority
CN
China
Prior art keywords
via hole
layer
photoresist
mos
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310597112.5A
Other languages
English (en)
Other versions
CN103560110A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310597112.5A priority Critical patent/CN103560110B/zh
Publication of CN103560110A publication Critical patent/CN103560110A/zh
Priority to PCT/CN2014/083086 priority patent/WO2015074439A1/zh
Priority to EP14859300.7A priority patent/EP3073522B1/en
Priority to US14/432,048 priority patent/US10192904B2/en
Application granted granted Critical
Publication of CN103560110B publication Critical patent/CN103560110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供了一种阵列基板及其制备方法、显示装置，涉及显示技术领域，可减少构图工艺次数，节约成本。该方法包括：在衬底基板上通过一次构图工艺形成包括像素电极的图案层、栅电极、栅线的图案层；在形成有包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在像素电极上方形成露出像素电极的第一过孔；在形成有刻蚀阻挡层的基板上，通过一次构图工艺形成包括源电极、漏电极和数据线的图案层；其中，源电极和漏电极均与金属氧化物半导体有源层接触，漏电极与像素电极通过第一过孔电连接。用于制备阵列基板、显示装置等。

Description

一种阵列基板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示装置。
背景技术
根据薄膜晶体管(ThinFilmTransistor，简称TFT)结构中的有源层所采用的不同材料，可将TFT分为：非晶硅TFT、多晶硅TFT、单晶硅TFT以及金属氧化物半导体TFT；其中，金属氧化物半导体TFT具有较高的载流子迁移率，能够更好地满足超大尺寸的液晶显示器的驱动要求，并且，金属氧化物半导体TFT还具有组分均一、成本较低、透明率较高等特点，因此备受研发人员的关注。
现有技术中，在刻蚀形成金属氧化物半导体有源层之上的源电极和漏电极的金属层时，金属氧化物半导体有源层往往会被源电极和漏电极的金属层的刻蚀液腐蚀，导致金属氧化物半导体TFT的成品率下降；因此，需要在金属氧化物半导体有源层之上形成刻蚀阻挡层，用来阻挡源电极和漏电极的刻蚀液对金属氧化物半导体有源层的腐蚀。
目前，制备具有刻蚀阻挡层的金属氧化物半导体TFT的阵列基板一般至少需要采用六次构图工艺，具体包括形成包括栅极的图案层、形成栅绝缘层、形成金属氧化物半导体有源层、形成刻蚀阻挡层、形成包括源电极、漏电极的图案层、形成像素电极的工艺过程。而每一次构图工艺均包括成膜、曝光、显影、刻蚀和剥离等工艺；显然，构图工艺的次数越多，TFT阵列基板的制作成本就越高，相应地，会导致制备TFT阵列基板的工艺难度的增加，从而可能引起TFT阵列基板性能的不稳定，即导致TFT阵列基板的良品率越低。因此，如何减少金属氧化物半导体TFT阵列基板的制备过程中所采用的构图工艺次数，是本领域技术人员亟需解决的重要技术问题。
发明内容
本发明的实施例提供一种阵列基板及其制备方法、显示装置，可减少包括刻蚀阻挡层的金属氧化物半导体TFT阵列基板的制备过程中使用的构图工艺次数，简化了所述阵列基板的制备工艺，提高了生产效率。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种阵列基板的制备方法，所述制备方法包括：在衬底基板上通过一次构图工艺形成包括像素电极的图案层、以及包括栅电极、栅线的图案层；在形成有所述包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在所述像素电极上方形成露出所述像素电极的第一过孔；在形成有所述刻蚀阻挡层的基板上，通过一次构图工艺形成包括源电极、漏电极和数据线的图案层；其中，所述源电极和所述漏电极均与所述金属氧化物半导体有源层接触，所述漏电极与所述像素电极通过所述第一过孔电连接。
另一方面，本发明实施例还提供了一种采用上述方法制备的阵列基板，所述阵列基板包括：包括栅电极、栅线的图案层，栅绝缘层，金属氧化物半导体有源层，像素电极，以及包括源电极、漏电极和数据线的图案层；所述阵列基板还包括：设置于所述包括栅电极、栅线的图案层下方的透明导电图案层，所述透明导电图案与所述像素电极同层；设置于所述金属氧化物半导体有源层上方的刻蚀阻挡层；其中，所述源电极和漏电极位于所述刻蚀阻挡层上方，且所述漏极通过位于所述像素电极上方的第一过孔与所述像素电极电连接。
再一方面，本发明实施例还提供了一种显示装置，所述显示装置包括上述任一项所述的阵列基板。
本发明的实施例提供了一种阵列基板及其制备方法、显示装置，通过三次构图工艺、或最多通过四次构图工艺，即可形成所述阵列基板，与采用六次构图工艺的现有技术相比，本发明实施例提供的一种阵列基板的制备方法明显简化了所述阵列基板制备过程中的构图工艺的次数，提高了所述阵列基板的生产效率，降低了所述阵列基板的生产成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种制备阵列基板的制备流程示意图；
图2为本发明实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图一；
图3为本发明实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图二；
图4为本发明实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图三；
图5为本发明实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图四；
图6为本发明实施例提供的一种通过一次构图工艺形成像素电极、栅电极、以及栅线的制备过程示意图五；
图7为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图一；
图8为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图二；
图9为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图三；
图10为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图四；
图11为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图五；
图12为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图六；
图13为本发明实施例提供的一种通过两次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图七；
图14为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图一；
图15为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图二；
图16为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图三；
图17为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图四；
图18为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图五；
图19为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图六；
图20为本发明实施例提供的一种通过一次构图工艺形成栅绝缘层、金属氧化物半导体有源层、以及刻蚀阻挡层的制备过程示意图七；
图21为本发明实施例提供的一种通过一次构图工艺形成源电极、漏电极以及数据线的制备过程示意图一；
图22为本发明实施例提供的一种通过一次构图工艺形成源电极、漏电极以及数据线的制备过程示意图二；
图23为本发明实施例提供的一种形成包括钝化层和公共电极的阵列基板的制备过程示意图。
附图标记：
01-阵列基板；10-衬底基板；20-像素电极；201-透明导电薄膜；201a-透明导电图案层；30-栅电极；301-金属薄膜；301a-部分金属薄膜；40-栅绝缘层；401-栅绝缘层薄膜；50-金属氧化物半导体有源层；501-金属氧化物半导体有源层薄膜；501a-金属氧化物半导体有源层保留图案；60-刻蚀阻挡层；601-刻蚀阻挡层薄膜；601a-刻蚀阻挡层保留图案；71-第一过孔；72-第二过孔；73-第三过孔；74-第四过孔；75-第五过孔；80a-源电极；80b-漏电极；90-光刻胶；90a-光刻胶完全保留部分；90b-光刻胶半保留部分；90c-光刻胶完全去除部分；101-第一半色调掩膜板；102-第二半色调掩膜板；103-第三半色调掩膜板；100a-完全不透明部分；100b-半透明部分；100c-完全透明部分；110-钝化层；111-公共电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板01的制备方法，如图1所示，所述制备方法包括以下3个主要步骤：
S01、在衬底基板10上通过一次构图工艺形成包括像素电极20的图案层、以及包括栅电极30、栅线的图案层。
S02、在形成有所述包括栅电极30、所述栅线的图案层的基板上，最多通过两次构图工艺形成所述栅绝缘层40、至少包括所述金属氧化物半导体有源层50的图案层、以及至少包括所述刻蚀阻挡层60的图案层。
其中，在所述像素电极20上方形成露出所述像素电极20的第一过孔71。
S03、在形成有所述刻蚀阻挡层60的基板上，通过一次构图工艺形成包括源电极80a、漏电极80b和数据线的图案层。
其中，所述源电极80a和所述漏电极80b均与所述金属氧化物半导体有源层50接触，所述漏电极80b与所述像素电极20通过所述第一过孔71电连接。
需要说明的是，第一，尽管本发明实施例中未提及栅线引线，但本领域技术人员应当明白，通过一次构图工艺形成所述栅电极30以及所述栅线的同时，还形成与所述栅线相连的栅线引线；当然，在通过一次构图工艺形成包括源电极80a、漏电极80b和数据线的同时，还形成与所述数据线相连的数据线引线。
第二，上述的步骤S02是指：通过一次构图工艺、或通过两次构图工艺，即可完全形成所述栅绝缘层40、所述金属氧化物半导体有源层50、以及所述刻蚀阻挡层60，并且，在所述像素电极20上方形成露出所述像素电极20的第一过孔71。
其中，所述第一过孔71至少穿过所述栅绝缘层40，针对采用一次构图工艺的情况，所述第一过孔71同时穿过所述栅绝缘层40、所述金属氧化物半导体有源层50以及所述刻蚀阻挡层60，即在所述栅绝缘层40、所述金属氧化物半导体有源层50以及所述刻蚀阻挡层60上均有所述第一过孔71；针对采用两次构图工艺的情况，所述第一过孔71穿过所述栅绝缘层40，即在所述栅绝缘层40中包括所述第一过孔71。
第三，在本发明所有实施例中，所述一次构图工艺是相对于应用一次掩膜工艺而言的，通过应用一次掩膜板制作并完成某些具有特定图案的图案层称为进行了一次构图工艺；其中，所述掩膜板可以是普通掩模板、或半色调掩模板、或灰色调掩模板。
本发明实施例提供了一种阵列基板01的制备方法，包括：在衬底基板10上通过一次构图工艺形成包括像素电极20的图案层、以及包括栅电极30、栅线的图案层；在形成有所述包括栅电极30、所述栅线的图案层的基板上，最多通过两次构图工艺形成所述栅绝缘层40、至少包括所述金属氧化物半导体有源层50的图案层、以及至少包括所述刻蚀阻挡层60的图案层；其中，在所述像素电极20上方形成露出所述像素电极20的第一过孔71；在形成有所述刻蚀阻挡层60的基板上形成包括源电极80a、漏电极80b和数据线的图案层；其中，所述源电极80a和所述漏电极80b均与所述金属氧化物半导体有源层50接触，所述漏电极80b与所述像素电极20通过所述第一过孔71电连接。
本发明实施例中，通过三次构图工艺、或最多通过四次构图工艺，即可形成所述阵列基板01，与现有技术的六次构图工艺相比，本发明实施例明显简化了所述阵列基板01制备过程中的构图工艺的次数，提高了所述阵列基板的生产效率，降低了所述阵列基板01的生产成本。
针对上述步骤S01，优选的，具体可以包括以下5个子步骤：
S11、如图2所示，在所述衬底基板10上依次形成透明导电薄膜201和金属薄膜301，并在所述金属薄膜301上形成光刻胶90；采用第三灰色调掩膜板或第三半色调掩膜板103对形成有所述光刻胶90的衬底基板10进行曝光，显影后形成光刻胶完全保留部分90a、光刻胶半保留部分90b和光刻胶完全去除部分90c；其中，所述光刻胶完全保留部分90a对应待形成的包括所述栅电极30、栅线的图案层的区域，所述光刻胶半保留部分90b对应待形成的包括所述像素电极20的图案层的区域，所述光刻胶完全去除部分90c对应其他区域。
这里，所述透明导电薄膜201可采用铟锡氧化物(IndiumTinOxide，简称ITO)、或铟锌氧化物(IndiumZincOxide，简称IZO)等透明导电材料；所述金属薄膜301可采用铬(Cr)、或钨(W)、或铜(Cu)、或钛(Ti)、或钽(Ta)、或钼(Mo)等金属单质或金属合金材料。所述透明导电薄膜201和所述金属薄膜301例如可以采用溅射法或热蒸发的方法在所述衬底基板10上依次沉积，其中，所述透明导电薄膜201的厚度范围例如可以为所述金属薄膜301的厚度范围例如可以为
此处，首先对普通掩模板的工作原理加以说明，以便更好地理解上述的半色调掩膜板的工作原理：
普通掩模板是指在透明衬底材料上形成具有特定图形的一层遮光金属层，以便实现对所述光刻胶90选择性曝光的一种装置。其中，所述遮光金属层覆盖的区域是完全不透明的，而没有被所述遮光金属层覆盖的区域则是完全透明的；当通过所述普通掩模板对所述光刻胶90进行曝光时，由于紫外光无法照射到与所述普通掩模板的完全不透明部分对应的光刻胶90，从而在显影后形成了所述光刻胶完全保留部分90a，而与所述普通掩模板的完全透明部分对应的光刻胶90，在显影后形成了光刻胶完全去除部分90c；这样以来，在刻蚀所述光刻胶90覆盖的至少一层薄膜时，所述光刻胶完全保留部分90a覆盖的薄膜均会被保留，而所述光刻胶完全去除部分90c覆盖的薄膜会被完全刻蚀去除，从而形成具有特性图案的至少一层图案层。
通过采用所述普通掩模板，上述的至少一层图案层形成的图案均相同；而当需要通过一次构图工艺得到不同图案的至少两层图案层时，就需要采用上述的半色调掩膜板或灰色调掩膜板。
以半色调掩膜板为103例，参考图2所示，所述半色调掩膜板103与所述普通掩膜板相比，所述半色调掩膜板103除包括完全不透明部分100a和完全透明部分100c外，还包括半透明部分100b；即：半色调掩膜板103是指在透明衬底材料上在某些区域形成不透光的遮光金属层，在另外一些区域形成半透光的遮光金属层，其他区域不形成任何遮光金属层；其中，所述半透光的遮光金属层的厚度小于所述完全不透光的遮光金属层的厚度；此外，可以通过调节所述半透光的遮光金属层的厚度来改变所述半透光的遮光金属层对紫外光的透过率。
基于上述描述，所述半色调掩膜板工103作原理说明如下：通过控制所述半色调掩膜板103上不同区域处遮光金属层的厚度，使曝光在不同区域的透过光的强度有所不同，从而使光刻胶90进行有选择性的曝光、显影后，形成与所述半色调掩膜板103的完全不透明部分100a、半透明部分100b以及完全透明部分100c分别对应的光刻胶完全保留部分90a、光刻胶半保留部分90b、光刻胶完全去除部分90c。这样以来，在第一次刻蚀时，所述光刻胶完全保留部分90a和所述光刻胶半保留部分90b覆盖的薄膜均会被保留，此后，由于光刻胶完全保留部分90a的厚度大于所述光刻胶半保留部分90b的厚度，当把所述光刻胶半保留部分90b的光刻胶灰化掉后，光刻胶完全保留部分90a的光刻胶还存在，这样便可以对露出部分的薄膜进行有选择的刻蚀，从而可以得到不同图案的至少两层图案层。
所述灰色调掩膜板的原理与所述半色调掩膜板103的原理类似，此处不再赘述，仅对所述灰色调掩膜板与所述半色调掩膜板103不同之处加以说明：所述半色调掩膜板103的半透明部分100b，是通过在所述透明衬底材料上形成厚度相对较薄的半透光的遮光金属层，即，通过控制金属层的厚度来调节紫外光的透过率，从而使与该部分对应的光刻胶的曝光量与其他区域的曝光量不同；而所述灰色调掩模板的半透明部分，是通过制作一些窄条形的狭缝结构，当紫外光通过狭缝结构时，发生散射、衍射等光学现象，从而使与该部分对应的所述光刻胶90的曝光量与其他区域的曝光量不同。
其中，本发明所有实施例中所指的所述光刻胶90均为正性胶，即所述光刻胶完全去除部分90c对应的区域为完全曝光区域，对应所述半色调掩膜板103或灰色调掩模板的完全透明部分100c；所述光刻胶半保留部分90b对应的区域为半曝光区域，对应所述半色调掩膜板103或灰色调掩模板的半透明部分100b，所述光刻胶完全保留部分90a对应的区域为不曝光区域，对应所述半色调掩膜板103或灰色调掩模板的完全不透明部分100a。
S12、在完成步骤S11的基板上，如图3所示，采用刻蚀工艺去除所述光刻胶完全去除部分90c的所述金属薄膜301和所述透明导电薄膜201，形成包括所述栅电极30、栅线的图案层以及包括所述栅电极30、栅线的图案层下方的透明导电图案层201a、所述像素电极20、以及所述像素电极20上方的部分金属薄膜301a。
S13、在完成步骤S12的基板上，如图4所示，采用灰化工艺去除所述光刻胶半保留部分90b的光刻胶。
S14、在完成步骤S13的基板上，如图5所示，采用刻蚀工艺去除露出的所述像素电极20上方的部分金属薄膜301a。
S15、在完成步骤S14的基板上，如图6所示，采用剥离工艺去除所述光刻胶完全保留部分90a的光刻胶，露出所述栅电极30以及所述栅线。
通过上述步骤S11～S15，便在衬底基板10上形成了包括栅电极30、栅线的图案层、像素电极20、以及与所述像素电极同层且位于包括栅电极30、栅线的图案层下方的透明导电图案层201a。
针对上述步骤S02，可选的，可以包括如下两种实现方式。
第一种方式，具体可以包括以下7个子步骤：
S211、如图7所示，在上述S11～S15的基础上，形成栅绝缘层薄膜401，在所述栅绝缘层薄膜401上通过一次构图工艺形成所述金属氧化物半导体有源层50。
此处，可应用普通掩模板，采用一次构图工艺，在形成有所述栅绝缘层薄膜401的基板上形成所述金属氧化物半导体有源层50，具体构图过程不再赘述。
其中，所述栅绝缘层薄膜401例如可以采用等离子体增强化学气相沉积法（PlasmaEnhancedChemicalVaporDeposition，简称PECVD）沉积，其厚度范围例如可以为在形成所述金属氧化物半导体有源层50之前，例如可以采用溅射法或热蒸发的方法沉积铟镓锌氧化物（IndiumGalliumZincOxide，简称IGZO）薄膜，其厚度范围例如可以为
S212、在完成步骤S211的基板上，如图8所示，在形成有所述金属氧化物半导体有源层50的基板上形成刻蚀阻挡层薄膜601，并在所述刻蚀阻挡层薄膜上形成光刻胶90。
其中，所述刻蚀阻挡层薄膜601例如可以采用PECVD方法沉积，其厚度范围例如可以为
S213、在完成步骤S212的基板上，如图9所示，采用第一灰色调掩膜板或第一半色调掩膜板101对形成有所述光刻胶90的衬底基板进行曝光，显影后形成光刻胶完全保留部分90a、光刻胶半保留部分90b和光刻胶完全去除部分90c。
其中，所述光刻胶完全保留部分90a对应待形成的所述刻蚀阻挡层60的区域，所述光刻胶完全去除部分90c对应待形成的所述第一过孔71的区域，所述光刻胶半保留部分90c对应其他区域。
S214、在完成步骤S213的基板上，如图10所示，采用刻蚀工艺去除所述光刻胶完全去除部分90c的所述刻蚀阻挡层薄膜601和栅绝缘层薄膜401，形成带有所述第一过孔71的所述栅绝缘层40。
S215、在完成步骤S214的基板上，如图11所示，采用灰化工艺去除所述光刻胶半保留部分90b的光刻胶。
S216、在完成步骤S215的基板上，如图12所示，采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜601，形成所述刻蚀阻挡层60。
此处，考虑到在刻蚀去除露出的所述刻蚀阻挡层薄膜601时，如果所述刻蚀阻挡层薄膜601的材料与所述栅绝缘层40所采用的材料相同，将会同时将所述栅绝缘层40也刻蚀去除，因此，所述刻蚀阻挡层薄膜601的材料与所述栅绝缘层40所采用的材料应不相同，例如，在所述栅绝缘层40采用氧化硅、或氮化硅、或氧氮化硅等材料的情况下，所述刻蚀阻挡层薄膜601可采用氧化铝等不同材料。
S217、在完成步骤S216的基板上，如图13所示，采用剥离工艺去除所述光刻胶完全保留部分90a的光刻胶，露出所述刻蚀阻挡层。
第二种方式，具体可以包括以下6个子步骤：
S221、如图14所示，在上述S11～S15的基础上，依次形成所述栅绝缘层薄膜401、金属氧化物半导体有源层薄膜501、以及所述刻蚀阻挡层薄膜601，并在所述刻蚀阻挡层薄膜601上形成光刻胶90。
这里，为了更好地理解本发明实施例提供的所述制备阵列基板01的方法，针对所述S221～S226步骤，以所述阵列基板01的边缘处的第一个待形成的像素单元和第二个像素单元为例进行阐述。
S222、在完成步骤S221的基板上，如图15所示，采用第二灰色调掩膜板或第二半色调掩膜板102对形成有所述光刻胶90的衬底基板进行曝光，显影后形成光刻胶完全保留部分90a、光刻胶半保留部分90b和光刻胶完全去除部分90c。
其中，所述光刻胶半保留部分90b对应待形成的用于连接所述源电极80a和所述金属氧化物半导体有源层50的第二过孔、以及用于连接所述漏电极80b和所述金属氧化物半导体有源层50的第三过孔的区域；所述光刻胶完全去除部分90c对应待形成的用于连接所述漏电极80b和所述像素电极20的所述第一过孔，以及沿所述栅线方向位于所述第一过孔右侧且靠近所述第一过孔的第四过孔、以及位于所述第四过孔右侧且靠近所述第二过孔的第五过孔的区域；所述光刻胶完全保留部分90a对应其他区域。
这里，所述第四过孔和所述第五过孔的作用是隔断相邻两个像素单元内的所述金属氧化物半导体有源层50和该两个金属氧化物半导体有源层50之间的金属氧化物半导体有源层保留图案501a。
S223、在完成步骤S222的基板上，如图16所示，采用刻蚀工艺去除所述光刻胶完全去除部分90c的所述刻蚀阻挡层薄膜601、金属氧化物半导体有源层薄膜501、所述栅绝缘层薄膜401，形成带有所述第一过孔71、所述第四过孔74和所述第五过孔75的所述栅绝缘层40，以及形成包括带有所述第一过孔71的金属氧化物半导体有源层50和金属氧化物半导体有源层保留图案501a的图案层。
其中，沿栅线方向，由位于任意相邻的两个所述栅极30之间的所述第四过孔74和所述第五过孔75之间的区域限定所述金属氧化物半导体有源层保留图案501a。沿栅线方向，由位于所述栅极30两侧的所述第四过孔74与所述第五过孔75之间的区域限定了所述金属氧化物半导体有源层50。
S224、在完成步骤S223的基板上，如图17所示，采用灰化工艺去除所述光刻胶半保留部分90b的光刻胶。
S225、在完成步骤S224的基板上，如图18所示，采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜601，形成所述第二过孔72和所述第三过孔73、以及包括所述刻蚀阻挡层60和刻蚀阻挡层保留图案601a的图案层。
其中，沿栅线方向，由位于所述栅电极30两侧的所述第二过孔72和所述第三过孔73之间的区域限定所述刻蚀阻挡层60，其余剩余的所述刻蚀阻挡层薄膜601为刻蚀阻挡层保留图案601a。
S226、在完成步骤S225的基板上，如图19所示，采用剥离工艺去除所述光刻胶完全保留部分90a的光刻胶，露出所述刻蚀阻挡层60以及所述刻蚀阻挡层保留图案601a。
这里，考虑到所述漏电极80b需要与所述金属氧化物半导体有源层50以及所述像素电极20均有良好的电接触，优选的，参考图19所示，所述第一过孔71和所述第三过孔73具有间距。
当然，如图20所示，也可以将所述第一过孔71和所述第三过孔73相连接，即在沿所述栅线的方向上，所述第一过孔71和所述第三过孔73之间没有间距。
通过上述步骤S211～S217或S221～S226，便可以在形成有包括栅电极30、栅线的图案层、包括像素电极20、透明导电图案层201a的图案层的基板上，形成所述栅绝缘层40、金属氧化物半导体有源层50、以及包括刻蚀阻挡层60。
在上述基础上，考虑到构图工艺的次数越少，所述阵列基板01的制作成本就越低，相应地，所述阵列基板01的性能越稳定，因此，本发明实施例优选为采用第二种方式，即仅通过一次构图工艺完全形成所述栅绝缘层40、所述金属氧化物半导体有源层50、以及所述刻蚀阻挡层60，并且为了保证所述漏电极80b与所述金属氧化物半导体有源层50以及所述像素电极20均有良好的电接触，本发明实施例优选为所述第一过孔71和所述第三过孔73具有间距。
针对上述步骤S03，具体步骤如下所述：
如图21所示，在上述S221～S226的基础上，采用溅射法或热蒸发的方法沉积一层金属薄膜301，其厚度例如为进一步的，如图22所示，通过普通掩膜板采用一次构图工艺即可形成包括所述源电极80a、所述漏电极80b和所述数据线的图案层。
其中，所述源电极80a通过所述第二过孔72与所述金属氧化物半导体有源层50接触，所述漏电极80b通过所述第三过孔73与所述金属氧化物半导体有源层50接触，并通过所述第一过孔71与所述像素电极20电连接。
进一步地，如图23所示，还可以形成钝化层110和公共电极111。
下面提供一个具体的实施例，参考图2～6、图14～19以及图21和图22，用来详细描述上述的阵列基板01的制备方法：
S101、参考图2所示，采用溅射法，在所述衬底基板10上依次形成一层厚度为的ITO透明导电薄膜201以及一层厚度为的Mo金属薄膜301，并在所述Mo金属薄膜301上形成光刻胶90。
S102、在完成步骤S101的基板上，参考图2所示，采用第三半色调掩膜板103对形成有所述光刻胶90的基板进行曝光，显影后形成光刻胶完全保留部分90a、光刻胶半保留部分90b和光刻胶完全去除部分90c。
其中，所述光刻胶完全保留部分90a对应待形成的包括所述栅电极30、栅线的图案层的区域，所述光刻胶半保留部分90b对应待形成的包括所述像素电极20的图案层的区域，所述光刻胶完全去除部分90c对应其他区域。
S103、在完成步骤S102的基板上，参考图3所示，采用刻蚀工艺去除所述光刻胶完全去除部分90c的所述金属薄膜301和所述透明导电薄膜201，形成包括所述栅电极30、栅线的图案层以及包括所述栅电极30、栅线的图案层下方的透明导电图案层201a、所述像素电极20、以及所述像素电极20上方的部分金属薄膜301a。
S104、在完成步骤S103的基板上，参考图4所示，采用灰化工艺去除所述光刻胶半保留部分90b的光刻胶。
S105、在完成步骤S104的基板上，参考图5所示，采用刻蚀工艺去除露出的所述像素电极20上方的部分金属薄膜301a。
S106、在完成步骤S105的基板上，参考图6所示，采用剥离工艺去除所述光刻胶完全保留部分90a的光刻胶。
S107、在完成步骤S106的基板上，参考图14所示，依次采用PECVD方法沉积一层厚度为的氮化硅栅绝缘层薄膜401、采用热蒸发方法沉积一层厚度为的IGZO金属氧化物半导体有源层薄膜501、采用PECVD方法沉积一层厚度为的氧化铝刻蚀阻挡层薄膜601，并在所述刻蚀阻挡层薄膜601上形成光刻胶90。
S108、在完成步骤S107的基板上，参考图15所示，采用第二半色调掩膜板102对形成有所述光刻胶90的基板进行曝光，显影后形成光刻胶完全保留部分90a、光刻胶半保留部分90b和光刻胶完全去除部分90c。
其中，所述光刻胶半保留部分90b对应待形成的用于连接所述源电极80a和所述金属氧化物半导体有源层50的第二过孔72、以及用于连接所述漏电极80b和所述金属氧化物半导体有源层50的第三过孔73的区域；所述光刻胶完全去除部分90c对应待形成的用于连接所述漏电极80b和所述像素电极20的所述第一过孔71，以及沿所述栅线方向位于所述第一过孔71右侧且靠近所述第一过孔的第四过孔74、和位于所述第四过孔右侧且靠近所述第二过孔72的第五过孔75的区域；所述光刻胶完全保留部分90a对应其他区域。
S109、在完成步骤S108的基板上，参考图16所示，采用刻蚀工艺去除所述光刻胶完全去除部分90c的所述刻蚀阻挡层薄膜601、金属氧化物半导体有源层薄膜501和栅绝缘层薄膜401，形成带有所述第一过孔71、所述第四过孔74和所述第五过孔75的所述栅绝缘层40，以及形成包括带有所述第一过孔71的金属氧化物半导体有源层50和金属氧化物半导体有源层保留图案501a的图案层。
其中，所述第一过孔71和所述第三过孔73具有间距；并且，沿栅线方向，由位于任意相邻的两个所述栅极30之间的所述第四过孔74和所述第五过孔75之间的区域限定所述金属氧化物半导体有源层保留图案501a；由位于所述栅极30两侧的所述第四过孔74与所述第五过孔75之间的区域限定了所述金属氧化物半导体有源层50。
S110、在完成步骤S109的基板上，参考图17所示，采用灰化工艺去除所述光刻胶半保留部分90b的光刻胶。
S111、在完成步骤S110的基板上，参考图18所示，采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜601，形成所述第二过孔72和所述第三过孔73、以及包括所述刻蚀阻挡层60和刻蚀阻挡层保留图案601a的图案层。
其中，由位于所述栅电极30两侧的所述第二过孔72和所述第三过孔73之间的区域限定所述刻蚀阻挡层60，其余剩余的所述刻蚀阻挡层薄膜601为刻蚀阻挡层保留图案601a。
S112、在完成步骤S111的基板上，参考图19所示，采用剥离工艺去除所述光刻胶完全保留部分90a的光刻胶。
S113、在完成步骤S112的基板上，参考图21所示，采用溅射法，沉积一层厚度为的W金属薄膜301。
S114、在完成步骤S113的基板上，参考图22所示，通过应用普通掩膜板，采用一次构图工艺形成所述源电极80a、所述漏电极80b和所述数据线的图案层。
其中，所述源电极80a通过所述第二过孔72与所述金属氧化物半导体有源层50接触，所述漏电极80b通过所述第三过孔73与所述金属氧化物半导体有源层50接触，并通过所述第一过孔71与所述像素电极20电连接。
这样，通过上述步骤S101～S14，应用普通掩膜板及半色调掩膜板，仅采用3次构图工艺即可形成所述阵列基板，与现有技术的6次构图工艺相比明显减少了工艺次数，显著提高了所述阵列基板的生产效率。
在上述基础上，如图23所示，进一步可选的，所述阵列基板01的制备方法还包括：在形成包括有所述源电极80a、所述漏电极80b以及所述数据线的图案层的基板上形成钝化层110和公共电极111。
本发明实施例还提供了一种采用上述方法制备的阵列基板01，参考图22所示，所述阵列基板01包括：包括栅电极30、栅线的图案层，栅绝缘层40，金属氧化物半导体有源层50，像素电极20，以及包括源电极80a、漏电极80b和数据线的图案层。此外，所述阵列基板01还包括：设置于所述包括栅电极30、栅线的图案层下方的透明导电图案层201a，所述透明导电图案与所述像素电极20同层；以及设置于所述金属氧化物半导体有源层50上方的刻蚀阻挡层60。
其中，所述源电极80a和漏电极80b位于所述刻蚀阻挡层60上方，且所述漏电极80b通过位于所述像素电极20上方的第一过孔71与所述像素电极20电连接。
优选的，所述阵列基板01还包括：与所述金属氧化物半导体有源层50同层的金属氧化物半导体有源层保留图案501a，以及与所述刻蚀阻挡层60同层的刻蚀阻挡层保留图案601a。
其中，沿所述栅线方向，由位于所述栅电极30两侧的所述第二过孔72和所述第三过孔73之间的区域限定所述刻蚀阻挡层60，其余剩余的所述刻蚀阻挡层薄膜601为刻蚀阻挡层保留图案601a。并且，由位于任意相邻的两个所述栅电极30之间且靠近所述第一过孔71的所述第四过孔74、和位于所述第四过孔74右侧且靠近所述第二过孔72的第五过孔75之间的区域限定所述金属氧化物半导体有源层保留图案501a；由位于所述栅极30两侧的所述第四过孔74与所述第五过孔75之间的区域限定了所述金属氧化物半导体有源层50。
这里，所述第二过孔72和所述第三过孔73的作用露出所述金属氧化物半导体有源层50。所述第四过孔和所述第五过孔的作用是隔断相邻两个像素单元内的所述金属氧化物半导体有源层50和该两个金属氧化物半导体有源层50之间的金属氧化物半导体有源层保留图案501a。
在此基础上，所述源电极80a通过所述第二过孔72与所述金属氧化物半导体有源层50接触，所述漏电极80b通过所述第三过孔73与所述金属氧化物半导体有源层50接触，且所述漏电极80b通过所述第一过孔71与所述像素电极20电连接。
这里，考虑到所述漏电极80b需要与所述金属氧化物半导体有源层50以及所述像素电极20均有良好的电接触，优选的，参考图22所示，在所述的阵列基板01中，所述第一过孔71和所述第三过孔73具有间距。
当然，可选的，参考图20所示，在所述阵列基板01中，所述第一过孔71和所述第三过孔73相连接，即在沿所述栅线的方向上，所述第一过孔71和所述第三过孔73之间没有间距。
进一步可选的，参考图23所示，所述阵列基板01还包括依次设置在所述基板上的钝化层110和公共电极111。
这里，位于上层的公共电极111可以为包含多个电连接的条状电极，所述公共电极111为狭缝结构或梳状结构；位于下层的像素电极20为板状电极。
本发明实施例还提供了一种显示装置，包括上述任一种所述的阵列基板01。
其中，本发明实施例所提供的显示装置可以为：液晶面板、电子纸、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
基于上述描述，本领域技术人员应该明白，本发明实施例中所有附图是所述阵列基板的简略的示意图，只为清楚描述本方案中与本发明点相关的结构，对于其他的与本发明点无关的结构是现有结构，在附图中并未体现或只体现部分。
此外，尽管在本发明实施例中，均以所述漏电极与所述像素电极电连接为例进行了说明，然而本领域技术人员应当明白，由于薄膜晶体管的所述源电极和所述漏电极在结构和组成上的可互换性，也可以将所述源电极与所述像素电极相连，这属于本发明的上述实施例的等同变换。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阵列基板的制备方法，其特征在于，包括：
在衬底基板上通过一次构图工艺形成包括像素电极的图案层、以及包括栅电极、栅线的图案层；
在形成有所述包括栅电极、栅线的图案层的基板上，最多通过两次构图工艺形成栅绝缘层、至少包括金属氧化物半导体有源层的图案层、以及至少包括刻蚀阻挡层的图案层；其中，在所述像素电极上方形成露出所述像素电极的第一过孔；形成所述第一过孔时，金属氧化物半导体有源层被所述刻蚀阻挡层所覆盖；具体包括，
在形成有所述包括栅电极、栅线的图案层的基板上，依次形成所述栅绝缘层薄膜、金属氧化物半导体有源层薄膜、以及所述刻蚀阻挡层薄膜，并在所述刻蚀阻挡层薄膜上形成光刻胶；
采用第二灰色调掩膜板或第二半色调掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶半保留部分对应待形成的用于连接源电极和金属氧化物半导体有源层的第二过孔、以及用于连接漏电极和金属氧化物半导体有源层的第三过孔的区域；所述光刻胶完全去除部分对应待形成的用于连接所述漏电极和所述像素电极的所述第一过孔，以及沿所述栅线方向位于所述第一过孔右侧且靠近所述第一过孔的第四过孔和位于所述第四过孔右侧且靠近所述第二过孔的第五过孔的区域；所述光刻胶完全保留部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述刻蚀阻挡层薄膜、所述金属氧化物半导体有源层薄膜、所述栅绝缘层薄膜，形成带有所述第一过孔、所述第四过孔和所述第五过孔的所述栅绝缘层，以及形成包括带有所述第一过孔的所述金属氧化物半导体有源层和金属氧化物半导体有源层保留图案的图案层；其中，由位于任意相邻的两个所述栅电极之间的所述第四过孔和所述第五过孔之间的区域限定所述金属氧化物半导体有源层保留图案；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
采用刻蚀工艺去除露出的所述刻蚀阻挡层薄膜，形成所述第二过孔和所述第三过孔、以及包括所述刻蚀阻挡层和刻蚀阻挡层保留图案的图案层；其中，由位于所述栅电极两侧的所述第二过孔和所述第三过孔之间的区域限定所述刻蚀阻挡层，其余剩余的所述刻蚀阻挡层薄膜为刻蚀阻挡层保留图案；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶；
在形成有所述刻蚀阻挡层的基板上，通过一次构图工艺形成包括所述源电极、所述漏电极和数据线的图案层；其中，所述源电极和所述漏电极均与所述金属氧化物半导体有源层接触，所述漏电极与所述像素电极通过所述第一过孔电连接。
2.根据权利要求1所述的制备方法，其特征在于，所述第一过孔和所述第三过孔具有间距。
3.根据权利要求1所述的制备方法，其特征在于，所述第一过孔和所述第三过孔相连接。
4.根据权利要求1至3任一项所述的制备方法，其特征在于，通过一次构图工艺形成包括像素电极的图案层、以及包括栅电极、栅线的图案层，包括：
在所述衬底基板上依次形成透明导电薄膜和金属薄膜，并在所述金属薄膜上形成光刻胶；
采用第三灰色调掩膜板或第三半色调掩膜板对形成有所述光刻胶的基板进行曝光，显影后形成光刻胶完全保留部分、光刻胶半保留部分和光刻胶完全去除部分；其中，所述光刻胶完全保留部分对应待形成的所述包括栅电极、栅线的图案层的区域，所述光刻胶半保留部分对应待形成的所述包括像素电极的图案层的区域，所述光刻胶完全去除部分对应其他区域；
采用刻蚀工艺去除所述光刻胶完全去除部分的所述金属薄膜和所述透明导电薄膜，形成所述包括栅电极、栅线的图案层以及所述包括栅电极、栅线的图案层下方的透明导电图案层、所述像素电极、以及所述像素电极上方的部分金属薄膜；
采用灰化工艺去除所述光刻胶半保留部分的光刻胶；
采用刻蚀工艺去除露出的所述像素电极上方的部分金属薄膜；
采用剥离工艺去除所述光刻胶完全保留部分的光刻胶。
5.根据权利要求1所述的制备方法，其特征在于，所述方法还包括：形成钝化层和公共电极。
6.一种采用权利要求1至5任一项所述的方法制备的阵列基板，包括：包括栅电极、栅线的图案层，栅绝缘层，金属氧化物半导体有源层，像素电极，以及包括源电极、漏电极和数据线的图案层；其特征在于，还包括：
设置于所述包括栅电极、栅线的图案层下方的透明导电图案层，所述透明导电图案与所述像素电极同层；
设置于所述金属氧化物半导体有源层上方的刻蚀阻挡层；其中，所述源电极和漏电极位于所述刻蚀阻挡层上方，且所述漏电极通过位于所述像素电极上方的第一过孔与所述像素电极电连接；
与所述金属氧化物半导体有源层同层的金属氧化物半导体有源层保留图案，以及与所述刻蚀阻挡层同层的刻蚀阻挡层保留图案；
其中，沿所述栅线方向，由位于所述栅电极两侧的第二过孔和第三过孔之间的区域限定所述刻蚀阻挡层，其余剩余的所述刻蚀阻挡层薄膜为刻蚀阻挡层保留图案；
由位于任意相邻的两个所述栅电极之间且靠近所述第一过孔的第四过孔、和位于所述第四过孔右侧且靠近所述第二过孔的第五过孔之间的区域限定所述金属氧化物半导体有源层保留图案；
所述源电极通过所述第二过孔与所述金属氧化物半导体有源层接触，所述漏电极通过所述第三过孔与所述金属氧化物半导体有源层接触，且所述漏电极通过所述第一过孔与所述像素电极电连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述第一过孔和所述第三过孔具有间距。
8.根据权利要求6所述的阵列基板，其特征在于，所述第一过孔和所述第三过孔相连接。
9.根据权利要求6-8任一项所述的阵列基板，其特征在于，所述阵列基板还包括钝化层和公共电极。
10.一种显示装置，其特征在于，包括权利要求6至9任一项所述的阵列基板。
CN201310597112.5A 2013-11-22 2013-11-22 一种阵列基板及其制备方法、显示装置 Active CN103560110B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201310597112.5A CN103560110B (zh) 2013-11-22 2013-11-22 一种阵列基板及其制备方法、显示装置
PCT/CN2014/083086 WO2015074439A1 (zh) 2013-11-22 2014-07-25 阵列基板及其制备方法、显示装置
EP14859300.7A EP3073522B1 (en) 2013-11-22 2014-07-25 Array substrate and preparation method therefor, and display device
US14/432,048 US10192904B2 (en) 2013-11-22 2014-07-25 Array substrate and manufacturing method thereof, display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310597112.5A CN103560110B (zh) 2013-11-22 2013-11-22 一种阵列基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN103560110A CN103560110A (zh) 2014-02-05
CN103560110B true CN103560110B (zh) 2016-02-17

Family

ID=50014323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310597112.5A Active CN103560110B (zh) 2013-11-22 2013-11-22 一种阵列基板及其制备方法、显示装置

Country Status (4)

Country Link
US (1) US10192904B2 (zh)
EP (1) EP3073522B1 (zh)
CN (1) CN103560110B (zh)
WO (1) WO2015074439A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103560110B (zh) 2013-11-22 2016-02-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104112711B (zh) * 2014-07-22 2017-05-03 深圳市华星光电技术有限公司 共平面型氧化物半导体tft基板的制作方法
KR102269080B1 (ko) * 2015-01-23 2021-06-24 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN105161455A (zh) * 2015-07-31 2015-12-16 深圳市华星光电技术有限公司 一种ffs阵列基板及其制造方法和显示装置
CN105931985A (zh) * 2016-05-13 2016-09-07 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
EP3818558A1 (en) * 2018-07-02 2021-05-12 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
CN108957887B (zh) * 2018-07-26 2021-06-04 上海中航光电子有限公司 显示面板和显示装置
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
WO2020154440A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
CN111290658B (zh) * 2020-01-21 2022-04-22 京东方科技集团股份有限公司 阵列基板及其制备方法和触控显示面板
CN111725134A (zh) * 2020-05-21 2020-09-29 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN111710652A (zh) * 2020-06-12 2020-09-25 信利(仁寿)高端显示科技有限公司 一种tft基板的连接孔制作方法及tft基板
CN115347005B (zh) * 2022-10-18 2023-03-24 广州华星光电半导体显示技术有限公司 显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569185A (zh) * 2010-12-22 2012-07-11 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102629051A (zh) * 2011-08-12 2012-08-08 京东方科技集团股份有限公司 一种tft-lcd阵列基板及其制造方法
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100433805B1 (ko) * 2001-10-11 2004-06-02 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판과 그 제조방법
JP2004343018A (ja) * 2003-03-20 2004-12-02 Fujitsu Ltd 半導体装置及びその製造方法
KR100930916B1 (ko) * 2003-03-20 2009-12-10 엘지디스플레이 주식회사 횡전계형 액정표시장치 및 그 제조방법
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN100495178C (zh) * 2006-07-21 2009-06-03 北京京东方光电科技有限公司 薄膜晶体管液晶显示器阵列基板像素结构及其制造方法
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
CN102983135B (zh) 2012-12-13 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
KR101993334B1 (ko) * 2013-04-01 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치, 유기 발광 표시 장치의 리페어 방법 및 유기 발광 표시 장치의 구동 방법
KR20140146523A (ko) * 2013-06-17 2014-12-26 엘지디스플레이 주식회사 액정 표시 장치 및 이를 제조하는 방법
CN103560110B (zh) * 2013-11-22 2016-02-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569185A (zh) * 2010-12-22 2012-07-11 京东方科技集团股份有限公司 阵列基板及其制造方法和液晶显示器
CN102629051A (zh) * 2011-08-12 2012-08-08 京东方科技集团股份有限公司 一种tft-lcd阵列基板及其制造方法
CN103208491A (zh) * 2013-02-25 2013-07-17 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Also Published As

Publication number Publication date
CN103560110A (zh) 2014-02-05
EP3073522A1 (en) 2016-09-28
WO2015074439A1 (zh) 2015-05-28
US20160027820A1 (en) 2016-01-28
US10192904B2 (en) 2019-01-29
EP3073522A4 (en) 2017-06-28
EP3073522B1 (en) 2019-11-13

Similar Documents

Publication Publication Date Title
CN103560110B (zh) 一种阵列基板及其制备方法、显示装置
CN100576550C (zh) 薄膜晶体管阵列基板及其制造方法
CN103489877B (zh) 阵列基板及其制造方法和显示装置
CN104022078B (zh) 一种阵列基板的制备方法
CN105161505A (zh) 一种阵列基板及其制作方法、显示面板
US7687330B2 (en) TFT-LCD pixel structure and manufacturing method thereof
US10566458B2 (en) Array substrate and method for manufacturing the same
CN103646966A (zh) 一种薄膜晶体管、阵列基板及其制备方法、显示装置
CN104201152A (zh) 制作显示面板的方法
CN107230661A (zh) 一种阵列基板及其制备方法、显示装置
CN102629569B (zh) 一种tft阵列基板及其制造方法
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN111180471A (zh) 阵列基板及其制造方法
CN103022056B (zh) 一种阵列基板及制备方法、显示装置
CN109524419A (zh) Tft阵列基板的制作方法
CN101556935B (zh) 薄膜晶体管阵列基板制造方法
CN104157613A (zh) 一种阵列基板及其制备方法、显示装置
CN102723309B (zh) 一种阵列基板及其制造方法和显示装置
CN103633098B (zh) 显示装置及其制造方法
CN103489874B (zh) 阵列基板及其制备方法、显示装置
CN103545252B (zh) 阵列基板及其制备方法、液晶显示装置
US9716117B2 (en) Method for producing a via, a method for producing an array substrate, an array substrate, and a display device
CN104810321A (zh) 一种tft阵列基板及显示装置的制备方法
CN108538725B (zh) 薄膜晶体管及其制造方法
CN101625492B (zh) 薄膜晶体管阵列基板制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant