CN105931985A - 阵列基板及其制作方法、显示装置 - Google Patents
阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN105931985A CN105931985A CN201610320311.5A CN201610320311A CN105931985A CN 105931985 A CN105931985 A CN 105931985A CN 201610320311 A CN201610320311 A CN 201610320311A CN 105931985 A CN105931985 A CN 105931985A
- Authority
- CN
- China
- Prior art keywords
- insulating barrier
- array base
- underlay substrate
- photoresist
- base palte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 4
- 238000000034 method Methods 0.000 claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 claims abstract description 31
- 238000000059 patterning Methods 0.000 claims abstract description 21
- 230000004888 barrier function Effects 0.000 claims description 63
- 230000000994 depressogenic effect Effects 0.000 claims description 42
- 229920002120 photoresistant polymer Polymers 0.000 claims description 42
- 230000008569 process Effects 0.000 claims description 35
- 239000012212 insulator Substances 0.000 claims description 30
- 238000009413 insulation Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 23
- 239000010409 thin film Substances 0.000 description 5
- 238000001259 photo etching Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 2
- 229910004304 SiNy Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
Abstract
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置，所述阵列基板的制作方法包括以下步骤：在衬底基板上形成具有凹陷区和凸起区的第一绝缘层；在形成有所述第一绝缘层的所述衬底基板上形成透明导电薄膜；对所述透明导电薄膜进行图案化处理，以形成梳状的第一透明电极和梳状的第二透明电极，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。本发明提供的阵列基板的制作方法，像素电极与公共电极在一次构图工艺中同时形成，可以减少构图工艺次数，简化制作工艺，降低生产成本，提高了生产效率。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着显示技术的不断发展，薄膜晶体管液晶显示器(Thin FilmTransistor Liquid Crystal Display，TFT-LCD)由于具有体积小、功耗低、无辐射等优点，在平板显示领域中占据了主导地位。其中，高级超维场转换(Advanced super Dimension Switch，ADSDS)型TFT-LCD采用水平电场来驱动液晶，因其具有宽视角、高开口率、高透过率等优点而被广泛的应用。现有ADSDS结构的阵列基板上设置有栅层(包括栅极和栅线)、栅极绝缘层、有源层、源漏电极层(包括源极、漏极和数据线)、像素电极层和公共电极层等结构，需要通过多次图案化工艺形成，从而增加了生产成本，并且降低了生产效率。
发明内容
本发明要解决的技术问题为：如何简化ADSDS结构的阵列基板的制作工艺，以降低生产成本，提高生产效率。
为解决上述问题，本发明提供了一种阵列基板的制作方法，包括：
在衬底基板上形成具有凹陷区和凸起区的第一绝缘层；
在形成有所述第一绝缘层的所述衬底基板上形成透明导电薄膜；
对所述透明导电薄膜进行图案化处理，以形成梳状的第一透明电极和梳状的第二透明电极，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。
可选地，所述在衬底基板上形成具有凹陷区和凸起区的第一绝缘层之前还包括：
在所述衬底基板上形成栅极、栅线和公共电极线；
在形成有所述栅极、所述栅线和所述公共电极线的所述衬底基板上形成栅极绝缘层；
在形成有所述栅极绝缘层的所述衬底基板上依次形成有源层和源漏电极层。
可选地，所述在衬底基板上形成具有凹陷区和凸起区的第一绝缘层包括：
在所述衬底基板上形成绝缘薄膜；
对所述绝缘薄膜进行图案化处理，以形成具有所述凹陷区和凸起区的第一绝缘层。
可选地，所述凹陷区的凹陷深度不小于所述第一绝缘层的厚度。
可选地，在一次构图工艺中同时形成所述凹陷区、所述凸起区、用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔、用于将所述第二透明电极与所述公共电极线相连的第二过孔。
可选地，在一次构图工艺中同时形成所述凹陷区、所述凸起区、用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔、用于将所述第二透明电极与所述公共电极线相连的第二过孔包括：
在所述绝缘薄膜上涂覆光刻胶；
对所述光刻胶进行曝光、显影以形成光刻图案，所述光刻图案包括光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应所述凸起区，所述光刻胶半保留区域对应所述凹陷区以及用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔，所述光刻胶去除区域对应用于将所述第二透明电极与所述公共电极线相连的第二过孔；
采用刻蚀工艺去除所述光刻胶去除区域的绝缘薄膜和栅极绝缘层，形成所述第二过孔的图案；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的绝缘薄膜，形成所述凹陷区以及所述第一过孔的图案；
剥离所述光刻胶全保留区域的光刻胶。
可选地，在形成所述栅极绝缘层之后，在形成所述有源层、所述源漏电极层之前还包括：在所述栅极绝缘层上形成第二绝缘层。
可选地，所述第二绝缘层与所述第一绝缘层的选择刻蚀比大于1。
可选地，所述第一绝缘层的材料包括氮化硅，所述第二绝缘层的材料包括以下的至少一种：氮氧化硅、氧化硅。
本发明还提供一种阵列基板，包括衬底基板，所述衬底基板上设置有梳状的第一透明电极、梳状的第二透明电极以及具有凹陷区和凸起区的第一绝缘层，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。
可选地，还包括：
设置在所述第一绝缘层靠近所述衬底基板一侧的源漏电极层；
设置在所述源漏电极层靠近所述衬底基板一侧的有源层；
设置在所述有源层靠近所述衬底基板一侧的栅极绝缘层；
设置在所述栅极绝缘层靠近所述衬底基板一侧的栅极、栅线和公共电极线；
其中，所述第一透明电极通过贯穿所述第一绝缘层的第一过孔与所述源漏电极层中漏极相连，所述第二透明电极通过贯穿所述第一绝缘层以及栅极绝缘层的第二过孔与所述公共电极线相连。
可选地，所述凹陷区的凹陷深度不小于所述第一绝缘层的厚度。
可选地，还包括：位于所述栅极绝缘层与所述有源层之间的第二绝缘层。
可选地，所述第二绝缘层与所述第一绝缘层的选择刻蚀比大于1。
可选地，其特征在于，所述第一绝缘层的材料包括氮化硅，所述第二绝缘层的材料包括以下的至少一种：氮氧化硅、氧化硅。
本发明还提供一种显示装置，其包括如上所述的阵列基板。
与现有技术和产品相比，本发明有如下优点：
1、本发明提供的阵列基板的制作方法，像素电极与公共电极在一次构图工艺中同时形成，可以减少构图工艺次数，简化制作工艺，降低生产成本，提高了生产效率；
2、本发明提供的阵列基板，在一次构图工艺中同时形成不在一个平面的像素电极和公共电极，更高效的实现ADSDS模式显示，从而提升了阵列基板的性能。
附图说明
图1是本发明实施例提供的阵列基板的制作方法的流程图；
图2A-2F是本发明实施例提供的制作阵列基板的示意图；
图3是本发明实施例提供的阵列基板的俯视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阵列基板的制作方法。如图1所示，该制作方法包括以下步骤：
步骤S101、在衬底基板上形成具有凹陷区和凸起区的第一绝缘层。
例如，可以在衬底基板上形成绝缘薄膜，对该绝缘薄膜进行图案化处理，以形成具有凹陷区和凸起区的第一绝缘层。
步骤S102、在形成有所述第一绝缘层的所述衬底基板上形成透明导电薄膜。
步骤S103、对所述透明导电薄膜进行图案化处理，以形成梳状的第一透明电极和梳状的第二透明电极，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。
本实施例中提供的阵列基板的制作方法，像素电极与公共电极在一次构图工艺中同时形成，可以减少构图工艺次数，从而简化了制作工艺，降低了生产成本，提高了生产效率。
其中，在上述制作工艺中，第一透明电极可以为像素电极，也可以为公共电极，当第一透明电极为像素电极时，第二透明电极为公共电极，当第一透明电极为公共电极时，第二透明电极为像素电极。
下面通过一个的实施例，对本发明技术方案一种阵列基板的制作方法进行解释说明，该阵列基板的制作方法可以包括：
步骤S201、如图2A所示，首先在衬底基板1上形成栅极2、栅线(图中未示出)和公共电极线3，例如，可以在衬底基板上形成一层或多层金属薄膜，通过对所形成的金属薄膜进行图案化处理，可以在一次构图工艺中同时形成栅极、栅线和公共电极线的图案；
步骤S202、如图2B所示，在形成有栅极2、栅线和公共电极线3的所述衬底基板1上形成栅极绝缘层4；
步骤S203、如图2C所示，在形成有栅极绝缘层4的衬底基板1上依次形成有源层5和源漏电极层6，例如，有源层可以采用非晶硅(a-Si)制成，源漏电极层可以采用金属等导电材料形成；
步骤S204、如图2D所示，在所述衬底基板上形成绝缘薄膜7(PVX)，例如，绝缘薄膜7的材料可以包括氮化硅；
步骤S205、对所述绝缘薄膜7进行图案化处理，以形成具有所述凹陷区71和凸起区72的第一绝缘层；
优选地，凹陷区71的凹陷深度可以不小于绝缘薄膜7的厚度，即凹陷区71的凹陷深度可以不小于第一绝缘层的厚度，从而可以使得上述的凹陷区以及用于将源漏电极层中漏极与像素电极相连的过孔在一次构图工艺中同时形成，例如，凹陷区71的凹陷深度可以等于绝缘薄膜7的厚度。
为进一步地减少构图工艺次数，可以在一次构图工艺中同时形成所述凹陷区、所述凸起区、用于将所述第一透明电极(用作像素电极)与所述源漏电极层中漏极相连的第一过孔、用于将第二透明电极(用作公共电极)与所述公共电极线相连的第二过孔，例如，可以利用半透掩膜版进行构图工艺，具体可以包括如下步骤：
步骤S2051、在所述绝缘薄膜7上涂覆光刻胶；
步骤S2052、对所述光刻胶进行曝光、显影以形成光刻图案，所述光刻图案包括光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应所述凸起区，所述光刻胶半保留区域对应所述凹陷区以及用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔74，所述光刻胶去除区域对应用于将所述第二透明电极与所述公共电极线相连的第二过孔73；
步骤S2053、采用刻蚀工艺去除所述光刻胶去除区域的绝缘薄膜和栅极绝缘层，形成所述第二过孔的图案；
步骤S2054、利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
步骤S2055、利用刻蚀工艺去除所述光刻胶半保留区域的绝缘薄膜，形成所述凹陷区以及所述第一过孔的图案；
步骤S2056、剥离所述光刻胶全保留区域的光刻胶，从而形成如图2E所示的结构。
在上述的阵列基板的制作方法中，通过利用半透过掩膜版对绝缘薄膜进行图案化处理，从而能够解决用于将第二透明电极与公共电极线3相连的第二过孔73和第一透明电极的凹陷区71深度不同不能一次刻蚀的问题，实现构图工艺次数的减少。
步骤S206、在形成有所述第一绝缘层的所述衬底基板1上形成透明导电薄膜。如图2F所示，对所述透明导电薄膜进行图案化处理，以形成梳状的第一透明电极8和梳状的第二透明电极9，其中，所述第一透明电极8的梳齿81位于所述凹陷区71，所述第二透明电极9的梳齿91位于所述凸起区72，该阵列基板的俯视图如图3所示。
为实现均匀的电场，第一透明电极的多个梳齿可以均匀地布置在第二透明电极的狭缝里(即凹陷区)，凹陷区的深度可以均匀。
优选地，在上述制作过程中，在形成栅极绝缘层之后，在形成有源层5、源漏电极层6之前，所述方法还包括：在栅极绝缘层4上形成第二绝缘层，通过该第二绝缘层可以减弱或避免对栅极绝缘层的刻蚀，进而使像素电极与公共电极的距离满足需求，确保第一透明电极8的梳齿81以及第二透明电极9的梳齿91之间距离的均匀性。
例如，可以通过不同选择比膜材和工艺气体控制方法等实现具有相同深度的凹陷区和第二过孔图案。例如，第二绝缘层可以选取相比第一绝缘层成分高、难以被刻蚀的材料，其中，第二绝缘层与第一绝缘层的选择刻蚀比大于1，例如第二绝缘层与第一绝缘层的选择刻蚀比可以为2、3、4或5等，例如，第一绝缘层的材料包括氮化硅(SiNx)，第二绝缘层的材料包括以下的至少一种：氮氧化硅(SiNyOx)、氧化硅(SiOx)。此外，在对第一绝缘层进行干刻时，还可以通过对功率和气氛进行控制，减弱等离子体轰击作用，通过调整反应气体来减弱或避免对栅极绝缘层的刻蚀，进而使像素电极与公共电极的距离满足需求。
通过上述阵列基板的制作方法可以形成ADSDS结构的阵列基板。
基于同样的发明构思，本发明还提供一种阵列基板，该阵列基板为可以ADSDS结构的阵列基板，其包括衬底基板，所述衬底基板上设置有梳状的第一透明电极、梳状的第二透明电极以及具有凹陷区和凸起区的第一绝缘层，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。
其中，本实施例中提出的阵列基板还包括：
设置在所述第一绝缘层靠近所述衬底基板一侧的源漏电极层；
设置在所述源漏电极层靠近所述衬底基板一侧的有源层；
设置在所述有源层靠近所述衬底基板一侧的栅极绝缘层；
设置在所述栅极绝缘层靠近所述衬底基板一侧的栅极、栅线和公共电极线；
其中，所述第一透明电极通过贯穿所述第一绝缘层的第一过孔与所述源漏电极层中漏极相连，所述第二透明电极通过贯穿所述第一绝缘层以及栅极绝缘层的第二过孔与所述公共电极线相连。
进一步地，所述凹陷区的凹陷深度不小于所述第一绝缘层的厚度。
其中，本实施例中提出的阵列基板还包括：位于所述栅极绝缘层与所述有源层之间的第二绝缘层。
进一步地，所述第二绝缘层与所述第一绝缘层的选择刻蚀比大于1。例如，第二绝缘层可以选取相比第一绝缘层成分高、难以被刻蚀的材料。
进一步地，所述第一绝缘层的材料包括氮化硅(SiNx)，所述第二绝缘层的材料包括以下的至少一种：氮氧化硅(SiNyOx)、氧化硅(SiOx)。
本发明实施例提供的阵列基板为可以ADSDS结构的阵列基板，其中像素电极和公共电极可以在一次构图工艺中同时形成，可以减少构图工艺次数，从而简化了制作工艺，降低了生产成本，提高了生产效率，更高效的实现ADSDS模式显示，提升了阵列基板的性能。
基于同样的发明构思，本发明实施例提供一种包括上述任意一种阵列基板的显示装置。该显示装置可以为：液晶显示面板、手机、平板电脑、电视机、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置由于包括上述任意一种阵列基板，因而可以解决同样的技术问题，并取得相同的技术效果。
在本发明中，构图工艺，可只包括光刻工艺，或，包括光刻工艺以及刻蚀步骤，同时还可以包括打印、喷墨等其他用于形成预定图形的工艺；光刻工艺，是指包括成膜、曝光、显影等工艺过程的利用光刻胶、掩模板、曝光机等形成图形的工艺。可根据本发明中所形成的结构选择相应的构图工艺。
在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (16)
1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上形成具有凹陷区和凸起区的第一绝缘层；
在形成有所述第一绝缘层的所述衬底基板上形成透明导电薄膜；
对所述透明导电薄膜进行图案化处理，以形成梳状的第一透明电极和梳状的第二透明电极，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在衬底基板上形成具有凹陷区和凸起区的第一绝缘层之前还包括：
在所述衬底基板上形成栅极、栅线和公共电极线；
在形成有所述栅极、所述栅线和所述公共电极线的所述衬底基板上形成栅极绝缘层；
在形成有所述栅极绝缘层的所述衬底基板上依次形成有源层和源漏电极层。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述在衬底基板上形成具有凹陷区和凸起区的第一绝缘层包括：
在所述衬底基板上形成绝缘薄膜；
对所述绝缘薄膜进行图案化处理，以形成具有所述凹陷区和凸起区的第一绝缘层。
4.根据权利要求3所述的阵列基板的制作方法，其特征在于，所述凹陷区的凹陷深度不小于所述绝缘薄膜的厚度。
5.根据权利要求3所述的阵列基板的制作方法，其特征在于，在一次构图工艺中同时形成所述凹陷区、所述凸起区、用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔、用于将所述第二透明电极与所述公共电极线相连的第二过孔。
6.根据权利要求5所述的阵列基板的制作方法，其特征在于，在一次构图工艺中同时形成所述凹陷区、所述凸起区、用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔、用于将所述第二透明电极与所述公共电极线相连的第二过孔包括：
在所述绝缘薄膜上涂覆光刻胶；
对所述光刻胶进行曝光、显影以形成光刻图案，所述光刻图案包括光刻胶全保留区域、光刻胶半保留区域以及光刻胶去除区域，其中，所述光刻胶全保留区域对应所述凸起区，所述光刻胶半保留区域对应所述凹陷区以及用于将所述第一透明电极与所述源漏电极层中漏极相连的第一过孔，所述光刻胶去除区域对应用于将所述第二透明电极与所述公共电极线相连的第二过孔；
采用刻蚀工艺去除所述光刻胶去除区域的绝缘薄膜和栅极绝缘层，形成所述第二过孔的图案；
利用灰化工艺去除所述光刻胶半保留区域的光刻胶；
利用刻蚀工艺去除所述光刻胶半保留区域的绝缘薄膜，形成所述凹陷区以及所述第一过孔的图案；
剥离所述光刻胶全保留区域的光刻胶。
7.根据权利要求4-6任一项所述的阵列基板的制备方法，其特征在于，在形成所述栅极绝缘层之后，在形成所述有源层、所述源漏电极层之前还包括：在所述栅极绝缘层上形成第二绝缘层。
8.根据权利要求7所述的阵列基板的制作方法，其特征在于，所述第二绝缘层与所述第一绝缘层的选择刻蚀比大于1。
9.根据权利要求8所述的阵列基板的制作方法，其特征在于，所述第一绝缘层的材料包括氮化硅，所述第二绝缘层的材料包括以下的至少一种：氮氧化硅、氧化硅。
10.一种阵列基板，其特征在于，包括衬底基板，所述衬底基板上设置有梳状的第一透明电极、梳状的第二透明电极以及具有凹陷区和凸起区的第一绝缘层，其中，所述第一透明电极的梳齿位于所述凹陷区，所述第二透明电极的梳齿位于所述凸起区。
11.根据权利要求10所述的阵列基板，其特征在于，还包括：
设置在所述第一绝缘层靠近所述衬底基板一侧的源漏电极层；
设置在所述源漏电极层靠近所述衬底基板一侧的有源层；
设置在所述有源层靠近所述衬底基板一侧的栅极绝缘层；
设置在所述栅极绝缘层靠近所述衬底基板一侧的栅极、栅线和公共电极线；
其中，所述第一透明电极通过贯穿所述第一绝缘层的第一过孔与所述源漏电极层中漏极相连，所述第二透明电极通过贯穿所述第一绝缘层以及栅极绝缘层的第二过孔与所述公共电极线相连。
12.根据权利要求10所述的阵列基板，其特征在于，所述凹陷区的凹陷深度不小于所述第一绝缘层的厚度。
13.根据权利要求11或12所述的阵列基板，其特征在于，还包括：位于所述栅极绝缘层与所述有源层之间的第二绝缘层。
14.根据权利要求13所述的阵列基板，其特征在于，所述第二绝缘层与所述第一绝缘层的选择刻蚀比大于1。
15.根据权利要求14所述的阵列基板，其特征在于，所述第一绝缘层的材料包括氮化硅，所述第二绝缘层的材料包括以下的至少一种：氮氧化硅、氧化硅。
16.一种显示装置，其特征在于，包括如权利要求10-15任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610320311.5A CN105931985A (zh) | 2016-05-13 | 2016-05-13 | 阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610320311.5A CN105931985A (zh) | 2016-05-13 | 2016-05-13 | 阵列基板及其制作方法、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105931985A true CN105931985A (zh) | 2016-09-07 |
Family
ID=56835948
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610320311.5A Pending CN105931985A (zh) | 2016-05-13 | 2016-05-13 | 阵列基板及其制作方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105931985A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103144A (zh) * | 2018-08-24 | 2018-12-28 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN112328111A (zh) * | 2020-03-23 | 2021-02-05 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| CN113327940A (zh) * | 2021-05-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083080A (ko) * | 2002-04-19 | 2003-10-30 | 비오이 하이디스 테크놀로지 주식회사 | 자기정렬 전극을 가지는 액정표시소자의 제조방법 |
| CN1782838A (zh) * | 2004-12-04 | 2006-06-07 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN103018990A (zh) * | 2012-12-14 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板和其制备方法、及液晶显示装置 |
| CN103066126A (zh) * | 2011-10-24 | 2013-04-24 | 株式会社半导体能源研究所 | 半导体装置 |
| CN103560110A (zh) * | 2013-11-22 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN103698950A (zh) * | 2012-09-27 | 2014-04-02 | 乐金显示有限公司 | 液晶显示面板及其制造方法 |
| CN103926752A (zh) * | 2013-07-30 | 2014-07-16 | 上海中航光电子有限公司 | 一种液晶显示器、平面转换模式的阵列基板及其制造方法 |
| CN105549278A (zh) * | 2016-01-11 | 2016-05-04 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
-
2016
- 2016-05-13 CN CN201610320311.5A patent/CN105931985A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030083080A (ko) * | 2002-04-19 | 2003-10-30 | 비오이 하이디스 테크놀로지 주식회사 | 자기정렬 전극을 가지는 액정표시소자의 제조방법 |
| CN1782838A (zh) * | 2004-12-04 | 2006-06-07 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN103066126A (zh) * | 2011-10-24 | 2013-04-24 | 株式会社半导体能源研究所 | 半导体装置 |
| CN103698950A (zh) * | 2012-09-27 | 2014-04-02 | 乐金显示有限公司 | 液晶显示面板及其制造方法 |
| CN103018990A (zh) * | 2012-12-14 | 2013-04-03 | 京东方科技集团股份有限公司 | 一种阵列基板和其制备方法、及液晶显示装置 |
| CN103926752A (zh) * | 2013-07-30 | 2014-07-16 | 上海中航光电子有限公司 | 一种液晶显示器、平面转换模式的阵列基板及其制造方法 |
| CN103560110A (zh) * | 2013-11-22 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN105549278A (zh) * | 2016-01-11 | 2016-05-04 | 深圳市华星光电技术有限公司 | Ips型tft-lcd阵列基板的制作方法及ips型tft-lcd阵列基板 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109103144A (zh) * | 2018-08-24 | 2018-12-28 | 合肥京东方光电科技有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN112328111A (zh) * | 2020-03-23 | 2021-02-05 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| CN112328111B (zh) * | 2020-03-23 | 2023-09-01 | 友达光电股份有限公司 | 像素结构及其制造方法 |
| CN113327940A (zh) * | 2021-05-28 | 2021-08-31 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| CN113327940B (zh) * | 2021-05-28 | 2024-06-18 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11506948B2 (en) | Array substrate and manufacturing method thereof, display panel and display apparatus | |
| CN103489877B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN103413812B (zh) | 阵列基板及其制备方法、显示装置 | |
| CN101685229B (zh) | 液晶显示器阵列基板的制造方法 | |
| CN104617115A (zh) | Ffs型薄膜晶体管阵列基板及其制备方法 | |
| CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN101661941B (zh) | Tft-lcd阵列基板结构及其制备方法 | |
| CN107452808A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| WO2015149469A1 (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| CN105870169A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN102709241A (zh) | 一种薄膜晶体管阵列基板及制作方法和显示装置 | |
| CN105047723A (zh) | 一种薄膜晶体管、其制作方法、阵列基板及显示装置 | |
| CN105957867A (zh) | 阵列基板母板及其制作方法、显示装置 | |
| JP2015515125A (ja) | 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス | |
| CN102651322A (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示器件 | |
| CN106019751A (zh) | 阵列基板及其制造方法、显示装置 | |
| CN109742151A (zh) | 薄膜晶体管及其制作方法、阵列基板和显示面板 | |
| CN103515375B (zh) | 阵列基板及其制造方法、以及显示装置 | |
| CN106129063B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105931985A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN101846857B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN105529274A (zh) | 薄膜晶体管的制作方法、阵列基板和显示装置 | |
| CN103700663B (zh) | 一种阵列基板及其制作方法、显示装置 | |
| CN102655117B (zh) | 阵列基板及制造方法、显示装置 | |
| CN104952934A (zh) | 薄膜晶体管及制造方法、阵列基板、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160907 |
|
| RJ01 | Rejection of invention patent application after publication |