CN107452808A - 薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN107452808A
CN107452808A CN201710538052.8A CN201710538052A CN107452808A CN 107452808 A CN107452808 A CN 107452808A CN 201710538052 A CN201710538052 A CN 201710538052A CN 107452808 A CN107452808 A CN 107452808A
Authority
CN
China
Prior art keywords
active layer
grid
thin film
source electrode
underlay substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710538052.8A
Other languages
English (en)
Other versions
CN107452808B (zh
Inventor
徐攀
林奕呈
盖翠丽
张保侠
李全虎
王玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201710538052.8A priority Critical patent/CN107452808B/zh
Publication of CN107452808A publication Critical patent/CN107452808A/zh
Priority to PCT/CN2018/092834 priority patent/WO2019007228A1/zh
Priority to US16/620,663 priority patent/US11257957B2/en
Application granted granted Critical
Publication of CN107452808B publication Critical patent/CN107452808B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种薄膜晶体管及其制备方法、阵列基板和显示装置，该薄膜晶体管包括：位于衬底基板上的源极、漏极、有源层和栅极，其中，源极与漏极同层设置，源极与有源层为薄膜晶体管中相邻两层结构，源极和漏极均与有源层连接，有源层背向衬底基板的一侧形成有栅绝缘层，栅极位于栅绝缘层背向衬底基板的一侧，栅极、源极、漏极在有源层上的正投影不重叠，有源层背向衬底基板的一侧未被栅极、源极和漏极所覆盖的区域被导体化。本发明的技术方案可在减小薄膜晶体管尺寸的同时有效避免寄生电容的产生。

Description

薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管及其制备方法、阵列基板和显示装置。
背景技术
图1是现有技术中一种薄膜晶体管的结构示意图，如图1所示，该薄膜晶体管为底栅型薄膜晶体管，即栅极1位于有源层3的下方，为使得有源层3中能够形成连接源极4和漏极5的导电沟道，则会将栅极1的尺寸做的尽量较大。然而，此时栅极1的部分区域与源极4(以及漏极5)的部分区域正对，从而在正对区域A产生寄生电容，进而对薄膜晶体管的工作特性产生影响。
为解决该寄生电容的问题，现有技术中又提供的一种顶栅型薄膜晶体管。图2为现有技术中又一种薄膜晶体管的结构示意图，如图 2所示，该薄膜晶体管中栅极1位于有源层3的上方，源极4和漏极 5也位于有源层3的上方，源极4和漏极5均通过过孔7与有源层3 连接。由于此时栅极1与源极4、漏极5之间不存在正对区域，因而可有效解决寄生电容的问题。
然而，在图2所示薄膜晶体管中，由于需要在位于有源层3上方的第二绝缘层6上设置过孔7，以使得后续形成的源极4和漏极5 能够通过过孔7与有源层3连接。由于该过孔7的需要占用一定的体积，则会使得整个薄膜晶体管的尺寸较大，不利于薄膜晶体管的小尺寸化，不利于显示面板高分辨率的实现。
由此可见，如何在避免产生寄生电容的同时减小薄膜晶体管的尺寸，是本领域技术人员亟需解决的技术问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提出了一种薄膜晶体管及其制备方法、阵列基板和显示装置。
为实现上述目的，本发明提供了一种薄膜晶体管，包括：位于衬底基板上的源极、漏极、有源层和栅极；
所述源极与所述漏极同层设置，所述源极与所述有源层为所述薄膜晶体管中相邻两层结构，所述源极和所述漏极均与所述有源层连接，所述有源层的背向所述衬底基板的一侧形成有栅绝缘层，所述栅极位于所述栅绝缘层背向所述衬底基板的一侧；
所述栅极、所述源极、所述漏极在所述有源层上的正投影不重叠，所述有源层背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极的所覆盖的区域被导体化。
可选地，所述栅绝缘层的图形与所述栅极的图形相同。
可选地，所述栅极和所述源极位于所述有源层的相同侧或相对侧。
为实现上述目的，本发明还提供了一种阵列基板，包括：如上述的薄膜晶体管。
可选地，还包括：位于所述薄膜晶体管背向所述衬底基板的一侧的钝化层和位于所述钝化层背向所述衬底基板的一侧的导电电极，所述钝化层上对应所述薄膜晶体管的漏极的区域形成有过孔，所述导电电极通过所述过孔与所述漏极连接。
为实现上述目的，本发明还提供了一种显示装置，包括：如上述的阵列基板。
为实现上述目的，本发明还提供了一种薄膜晶体管的制备方法，包括：
在衬底基板上形成源极、漏极和有源层，所述源极和所述漏极同层设置，所述源极与所述有源层为所述薄膜晶体管中相邻两层结构，所述源极和所述漏极均与所述有源层连接；
在所述有源层背向所述衬底基板的一侧形成栅绝缘层和栅极，所述栅极位于所述栅绝缘层背向所述衬底基板的一侧，所述栅极、所述源极、所述漏极在所述有源层上的正投影不重叠；
对所述有源层上背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极所覆盖的区域进行导体化处理。
可选地，所述在所述有源层背向所述衬底基板的一侧形成栅绝缘层和栅极的步骤包括：
在所述有源层的背向所述衬底基板的形成栅绝缘材料薄膜；
在所述栅绝缘材料薄膜背向所述衬底基板的一侧形成栅导电材料薄膜；
在所述栅导电材料薄膜背向所述衬底基板的一侧涂布光刻胶；
使用掩膜板对所述光刻胶进行曝光处理，并对曝光处理后的光刻胶进行显影处理，位于待形成栅极的区域的光刻胶完全保留；
分别对所述栅导电材料薄膜和栅绝缘材料薄膜进行刻蚀处理，以得到栅极的图形和栅绝缘层的图形，所述栅极的图形和栅绝缘层的图形相同。
可选地，所述有源层的材料为金属氧化物半导体；
所述对所述有源层上背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极所覆盖的区域进行导体化处理的步骤具体包括：
对所述有源层上背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极所覆盖的区域进行脱氧处理，以使得对应位置的氧化物半导体导体化。
可选地，所述在衬底基板上形成源极、漏极和有源层的步骤包括：
在衬底基板上形成有源层材料薄膜；
对所述有源层材料薄膜晶体管进行构图工艺以得到有源层的图形；
对有源层背向所述衬底基板的一侧且未被后续形成源极和漏极所覆盖的区域进行激光晶化处理；
在有源层背向衬底基板的一侧形成导电材料薄膜；
对所述导电材料薄膜进行构图工艺以得到源极和漏极的图形。
本发明具有以下有益效果：
本发明提供了一种薄膜晶体管及其制备方法、阵列基板和显示装置，该薄膜晶体管包括：源极、漏极、有源层和栅极，其中，源极与漏极同层设置，源极与有源层为薄膜晶体管中相邻两层结构，源极和漏极均与有源层连接，有源层背向衬底基板的一侧形成有栅绝缘层，栅极位于栅绝缘层背向衬底基板的一侧，栅极、源极、漏极在有源层上的正投影不重叠，有源层背向衬底基板的一侧未被栅极、源极和漏极所覆盖的区域被导体化。本发明的技术方案可在减小薄膜晶体管尺寸的同时有效避免寄生电容的产生。
附图说明
图1是现有技术中一种薄膜晶体管的结构示意图；
图2为现有技术中又一种薄膜晶体管的结构示意图；
图3为本发明实施例一提供的一种薄膜晶体管的结构示意图；
图4为本发明实施例二提供的一种薄膜晶体管的结构示意图；
图5a为本发明实施例三提供的一种阵列基板的结构示意图；
图5b为本发明实施例三提供的又一种阵列基板的结构示意图，
图6为本发明实施例五提供的一种薄膜晶体管的制备方法的流程图；
图7a～图7g为采用图6所示制备方法制备薄膜晶体管的中间结构示意图；
图8为有源层位于源极和漏极上方时对有源层进行导体化处理时的示意图；
图9a为在薄膜晶体管上方形成钝化层时的示意图；
图9b为在钝化层上形成导电电极和导电走线的示意图。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的一种薄膜晶体管及其制备方法、阵列基板和显示装置进行详细描述。
图3为本发明实施例一提供的一种薄膜晶体管的结构示意图，如图3所示，该薄膜晶体管包括：为位于衬底基板16上的源极4、漏极5、有源层3和栅极1，其中，源极4与漏极5同层设置，源极 4与有源层3为薄膜晶体管中相邻两层结构，源极4和漏极5均与有源层3连接，有源层3背向衬底基板16的一侧形成有栅绝缘层2，栅极1位于栅绝缘层2背向衬底基板16的一侧，栅极1、源极4、漏极5在有源层3上的正投影不重叠，有源层3背向衬底基板16的一侧未被栅极1、源极4和漏极5所覆盖的区域B被导体化。
需要说明的是，图3中源层3背向衬底基板16的一侧未被栅极 1、源极4和漏极5所覆盖的区域B是指，有源层3上除了被栅极1 的正投影、源极4的正投影、漏极的正投影所覆盖的区域之外的区域。
可选地，有源层3的材料为金属氧化物半导体，即该薄膜晶体管为金属氧化物型薄膜晶体管。
在本发明中，由于源极4和漏极5所构成的电极层与有源层3 为薄膜晶体管中相邻两层结构，即源极4和漏极5直接与有源层3 连接，因而无需设置过孔，从而有利于薄膜晶体管的小尺寸化。与此同时，由于栅极1、源极4、漏极5在有源层3上的正投影不重叠，因此栅极1与源极4和漏极5之间不会存在正对区域，因而可有效避免寄生电容的产生。
由此可见，本发明的技术方案可在减小薄膜晶体管尺寸的同时有效避免寄生电容的产生。
本实施例中，优选地，栅绝缘层2的图形与栅极1的图形相同。此时可使用同一掩膜板来实现栅绝缘层2和栅极1的图案化，从而有效减少生产工序中掩膜板的数量，节约生成成本。此外，通过使得栅绝缘层2与栅极1的图形相同，还能方便后续对有源层3背向衬底基板16的一侧未被栅极1、源极4和漏极5所覆盖的区域的导体化工序的进行，具体原理可参见下方相应内容。
图4为本发明实施例二提供的一种薄膜晶体管的结构示意图，如图4所示，与图3所示薄膜晶体管中栅极1和源极4位于有源层3 的相同侧的情况不同的是，本实施例提供的薄膜晶体管中栅极1和源极4位于有源层3的不同侧，即栅极1位于有源层3背向衬底基板 16的一侧，源极4和漏极5位于有源层3的朝向衬底基板16的一侧。
需要说明的是，图4中源层3背向衬底基板16的一侧未被栅极 1、源极4和漏极5所覆盖的区域是指，有源层3上除了被栅极1的正投影所覆盖的区域之外的区域。
在本实施例中，有源层3上仅被栅极1的正投影所覆盖的区域未被导体化，而有源层3上未被栅极1的正投影所覆盖的区域全部被导体化。此时可有效增大源极4、漏极5与有源层3上被导体化部分的接触面积，从而有效减小源极4、漏极5与有源层3上被导体化部分的接触电阻。
需要说明的是，上述有源层3上被源极4、漏极5的正投影所覆盖的区域也被导体化的情况为本发明的优选方案，其不会对本发明的技术方案产生限制。本领域技术人员应该知晓的是，在本发明中仅需使得有源层3上未被栅极1、源极4和漏极5的正投影所覆盖的区域被导体化，即可保证薄膜晶体管的正常工作。
图5a为本发明实施例三提供的一种阵列基板的结构示意图，如图5a所示，该阵列基板包括：薄膜晶体管TFT，该薄膜晶体管TFT 采用上述实施例一或实施例二中提供的薄膜晶体管(图5中仅示例出阵列基板上的薄膜晶体管为实施例一中薄膜晶体管的情况)，对于该薄膜晶体管TFT的描述可参见上述实施例一和实施例二中的内容，此处不再赘述。
需要说明的是，本实施例中的阵列基板为液晶显示面板(Liquid CrystalDisplay，简称LCD)中的阵列基板，或者是有机发光二极管面板(Organic Light-EmittingDiode，简称OLED)中的阵列基板。
该阵列基板还包括：钝化层8和导电电极9，其中，钝化层8 位于薄膜晶体管背向衬底基板16的一侧，导电电极9位于钝化层8 背向衬底基板16的一侧，钝化层8上对应薄膜晶体管的漏极5的区域形成有过孔，导电电极9通过过孔与漏极5连接。
需要说明的是，当该阵列基板为LCD中的阵列基板时，该导电电极9为像素电极；当该阵列基板为OLED中的阵列基板时，该导电电极9为发光二极管的阳极。
当然，本实施例提供的阵列基板还可包括栅线12和数据线11，其中，栅线12与栅极1同层设置，数据线11与源极4同层设置，数据线11直接与源极4连接，栅线12通过导电走线13与栅极1电连接。
在实际制备过程中，可通过一次构图工艺以同时制备出源极4 和数据线11，通过一次构图工艺以同时制备出栅极1和栅线12，栅线的下方存在栅绝缘层2，以使得栅线12和数据线11在交叉处绝缘。此外，钝化层8的上对应栅线12和栅极1的位置也形成有过孔，导电走线13通过过孔与栅线12和栅极1均连接。
本实施例中，导电走线13与导电电极9同层设置，即可通过一次构图工艺以同时制备出导电走线13和导电电极9，从而可大大减少工艺过程中所需掩膜板的数量，降低生产成本。
图5b为本发明实施例三提供的又一种阵列基板的结构示意图，如图5a所示，当该阵列基板为OLED中的阵列基板，且该阵列基板上的发光器件为底发射发光器件时，则在薄膜晶体管TFT的下方需要设置遮光图形14和绝缘层15。其中，遮光图形14可与薄膜晶体管TFT 的源极或漏极连接，以避免遮光图形14悬空(Floating)。可选地，该遮光图形14的材料为金属材料。
本发明实施例四提供了一种显示装置，该显示装置包括阵列基板，该阵列基板采用上述实施例三中的阵列基板，对于该阵列基板的描述可参见上述实施例三中的内容，此处不再赘述。
需要说明的是，本实施例中的显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
图6为本发明实施例五提供的一种薄膜晶体管的制备方法的流程图，图7a～图7g为采用图6所示制备方法制备薄膜晶体管的中间结构示意图，如图6至图7g所示，该制备方法可制备出上述实施例一和实施例二中的薄膜晶体管，该制备方法包括：
步骤S1、在衬底基板上形成源极、漏极和有源层，源极和漏极同层设置，源极与有源层为薄膜晶体管中相邻两层结构，源极和漏极均与有源层连接。
步骤S1具体包括：
步骤S101、在衬底基板上形成有源层。
参见图7a所示，首先，通过涂覆、磁控溅射或气相沉积工艺在衬底基板16上形成一层有源层材料薄膜，可选地，有源层材料为金属氧化物半导体材料；然后，对该有源层材料薄膜进行构图工艺，以得到有源层3的图形。
需要说明的是，本发明中的构图工艺是指包括光刻胶涂布、曝光、显影、刻蚀、光刻胶剥离等工艺。
步骤S102、在有源层背向衬底基板的一侧形成源极和漏极。
参见图7b所示，首先，通过涂覆、磁控溅射或气相沉积工艺在衬底基板16表面以及有源层3背向衬底基板16的一侧形成一层导电材料薄膜，可选地，该导电材料为金属材料；然后，对该导电材料薄膜进行构图工艺，以得到源极4和漏极5的图形，源极4和漏极5 均与有源层3连接。
考虑到在对导电材料薄膜进行构图工艺来制备源极4和漏极5 时，往往采用湿法刻蚀，刻蚀液会对位于导电材料薄膜下方的有源层产生误刻蚀。本实施例中，优选地，在步骤S101和步骤S102之间还包括：
步骤S101a、对有源层背向衬底基板的一侧且未被后续形成源极和漏极所覆盖的区域进行激光晶化处理。
通过预先对有源层3上未被后续源极4和漏极5所覆盖的区域进行激光晶化处理，以使得该区域的抗腐蚀性增强，从而避免误刻蚀。
需要说明的是，本实施例中也可先制备源极4和漏极5，然后再制备有源层3(图4中所示情况)。
步骤S2、在有源层背向衬底基板的一侧形成栅绝缘层和栅极，栅极位于栅绝缘层背向衬底基板的一侧，栅极、源极、漏极在有源层上的正投影不重叠。
步骤S2具体包括：
步骤S201、在有源层背向衬底基板的一侧形成栅绝缘材料薄膜。
参见图7c所示，通过涂覆、磁控溅射或气相沉积工艺在步骤S1 所制备出的基板的表面形成一层栅绝缘材料薄膜2a。其中，栅绝缘材料包括氧化硅、氮化硅中的至少一种。
步骤S202、在栅绝缘材料薄膜背向衬底基板的一侧形成栅导电材料薄膜。
参见图7d所示，通过涂覆、磁控溅射或气相沉积工艺在栅绝缘材料薄膜2a的背向衬底基板16的一侧形成一层栅导电材料薄膜1a。可选地，该导电材料为金属材料。
步骤S203、在栅导电材料薄膜的背向衬底基板的一侧涂布光刻胶。
步骤S204、使用掩膜板对光刻胶进行曝光处理，并对曝光处理后的光刻胶进行显影处理，位于待形成栅极的区域的光刻胶完全保留。
参见图7e所示，经过曝光、显影处理后，位于待形成栅极的区域的光刻胶10完全保留。
步骤S205、分别对栅导电材料薄膜和栅绝缘材料薄膜进行刻蚀处理，以得到栅极的图形和栅绝缘层的图形，栅极的图形和栅绝缘层的图形相同。
参见图7f所示，首先，通过湿法刻蚀工艺对栅导电材料薄膜进行刻蚀处理，以得到栅极1的图形；然后，通过干法刻蚀工艺对栅绝缘材料薄膜进行刻蚀处理，以得到栅绝缘层2的图形。此时，栅极1 的图形和栅绝缘层2的图形相同。
在得到栅极1的图形和栅绝缘层2的图形后，再将位于栅极1 上方的光刻胶剥离。
步骤S3、对有源层背向衬底基板的一侧未被栅极、源极和漏极的所覆盖的区域进行导体化处理。
参见图7g所示，向步骤S2所制备出的基板的表面注入氢等离子体，有源层3背向衬底基板16的一侧未被栅极1、源极4、漏极5 所覆盖的区域(有源层3上被栅极1、源极4、漏极5的正投影所覆盖区域之外的区域)的金属氧化物半导体与氢等离子体接触并反应 (氢离子与金属氧化物半导体中的氧离子结合)，对应位置的金属氧化物脱氧转换为金属单质，从而具有导电性(即金属氧化物半导体被导体化)。
需要说明的是，若步骤S2中的栅绝缘层2的图形与栅极1的图形不同(栅绝缘层2的图形大于栅极1的图形)，则栅绝缘层2超出栅极1的部分会影响到步骤S3中导体化处理的效果，从而影响了最终成型的薄膜晶体管的电学特性。
图8为有源层位于源极和漏极上方时对有源层进行导体化处理时的示意图，如图8所示，若在步骤S1中先制备源极4、漏极5，再制备有源层3(有源层3位于源极4和漏极5背向衬底基板16的一侧)时，则在步骤S3中进行氢等离子体注入时，有源层3上被源极 4、漏极5的正投影所覆盖的区域也会被导体化，此时可有效增大源极4、漏极5与有源层3上被导体化部分的接触面积，从而有效减小源极4、漏极5与有源层3上被导体化部分的接触电阻。
由此可见，在制备本发明提供的薄膜晶体管时，仅需使用三张掩膜板：用于制备源/漏极的掩膜板、用于制备有源层的掩膜板、用于制备栅极/栅绝缘层的掩模板，本发明的技术方案可大大减少生产工艺过程中掩模板的使用数量。
需要补充说明的是，在制备上述实施例三中图5a所示的阵列基板时，除了包含上述步骤S1～步骤S3外(栅线与栅极通过一次构图工艺形成，数据线与源/漏极通过一次构图工艺形成)，在步骤S3 之后还包括钝化层的制备步骤和导电电极、导电走线的制备步骤。
图9a为在薄膜晶体管上方形成钝化层时的示意图，如图9a所示，在步骤S3所得到的基板上形成钝化层材料薄膜，通过构图工艺在钝化层材料薄膜上对应栅极1、栅线12、漏极5的区域分别形成过孔，剩余的钝化层材料构成钝化层8的图形。
图9b为在钝化层上形成导电电极和导电走线的示意图，如图9b 所示，在钝化层8上形成导电材料薄膜，通过构图工艺以形成导电电极9和导电走线13的图形。
由此可见，在制备图5a所示阵列基板时，除了需要使用用于制备薄膜晶体管TFT的上述三张掩膜板外，还需要另外两张掩膜板：用于在钝化层上形成过孔的掩膜板、用于制备导电电极/导电走线的掩膜板。即该阵列基板的生产工艺过程中，总共需要使用五张掩膜板。
此外，在制备图5b所示阵列基板时，则还需要进行遮光图形和绝缘层的制备，所需要的掩膜板的数量相应增多。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：位于衬底基板上的源极、漏极、有源层和栅极；
所述源极与所述漏极同层设置，所述源极与所述有源层为所述薄膜晶体管中相邻两层结构，所述源极和所述漏极均与所述有源层连接，所述有源层的背向所述衬底基板的一侧形成有栅绝缘层，所述栅极位于所述栅绝缘层背向所述衬底基板的一侧；
所述栅极、所述源极、所述漏极在所述有源层上的正投影不重叠，所述有源层背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极的所覆盖的区域被导体化。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅绝缘层的图形与所述栅极的图形相同。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极和所述源极位于所述有源层的相同侧或相对侧。
4.一种阵列基板，其特征在于，包括：如上述权利要求1至4中任一所述的薄膜晶体管。
5.根据权利要求4所述的阵列基板，其特征在于，还包括：位于所述薄膜晶体管背向所述衬底基板的一侧的钝化层和位于所述钝化层背向所述衬底基板的一侧的导电电极，所述钝化层上对应所述薄膜晶体管的漏极的区域形成有过孔，所述导电电极通过所述过孔与所述漏极连接。
6.一种显示装置，其特征在于，包括：如上述权利要求4或5所述的阵列基板。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
在衬底基板上形成源极、漏极和有源层，所述源极和所述漏极同层设置，所述源极与所述有源层为所述薄膜晶体管中相邻两层结构，所述源极和所述漏极均与所述有源层连接；
在所述有源层背向所述衬底基板的一侧形成栅绝缘层和栅极，所述栅极位于所述栅绝缘层背向所述衬底基板的一侧，所述栅极、所述源极、所述漏极在所述有源层上的正投影不重叠；
对所述有源层上背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极所覆盖的区域进行导体化处理。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述在所述有源层背向所述衬底基板的一侧形成栅绝缘层和栅极的步骤包括：
在所述有源层的背向所述衬底基板的形成栅绝缘材料薄膜；
在所述栅绝缘材料薄膜背向所述衬底基板的一侧形成栅导电材料薄膜；
在所述栅导电材料薄膜背向所述衬底基板的一侧涂布光刻胶；
使用掩膜板对所述光刻胶进行曝光处理，并对曝光处理后的光刻胶进行显影处理，位于待形成栅极的区域的光刻胶完全保留；
分别对所述栅导电材料薄膜和栅绝缘材料薄膜进行刻蚀处理，以得到栅极的图形和栅绝缘层的图形，所述栅极的图形和栅绝缘层的图形相同。
9.根据权利要求8所述的薄膜晶体管的制备方法，其特征在于，所述有源层的材料为金属氧化物半导体；
所述对所述有源层上背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极所覆盖的区域进行导体化处理的步骤具体包括：
对所述有源层上背向所述衬底基板的一侧未被所述栅极、所述源极和所述漏极所覆盖的区域进行脱氧处理，以使得对应位置的氧化物半导体导体化。
10.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述在衬底基板上形成源极、漏极和有源层的步骤包括：
在衬底基板上形成有源层材料薄膜；
对所述有源层材料薄膜晶体管进行构图工艺以得到有源层的图形；
对有源层背向所述衬底基板的一侧且未被后续形成源极和漏极所覆盖的区域进行激光晶化处理；
在有源层背向衬底基板的一侧形成导电材料薄膜；
对所述导电材料薄膜进行构图工艺以得到源极和漏极的图形。
CN201710538052.8A 2017-07-04 2017-07-04 薄膜晶体管及其制备方法、阵列基板和显示装置 Active CN107452808B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710538052.8A CN107452808B (zh) 2017-07-04 2017-07-04 薄膜晶体管及其制备方法、阵列基板和显示装置
PCT/CN2018/092834 WO2019007228A1 (zh) 2017-07-04 2018-06-26 薄膜晶体管及其制备方法、阵列基板和显示装置
US16/620,663 US11257957B2 (en) 2017-07-04 2018-06-26 Thin film transistor, method of fabricating the same, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710538052.8A CN107452808B (zh) 2017-07-04 2017-07-04 薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN107452808A true CN107452808A (zh) 2017-12-08
CN107452808B CN107452808B (zh) 2021-10-22

Family

ID=60487684

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710538052.8A Active CN107452808B (zh) 2017-07-04 2017-07-04 薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US11257957B2 (zh)
CN (1) CN107452808B (zh)
WO (1) WO2019007228A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155245A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108630663A (zh) * 2018-04-27 2018-10-09 京东方科技集团股份有限公司 阵列基板及其制备方法、应用和性能改善方法
WO2019007228A1 (zh) * 2017-07-04 2019-01-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
CN111987137A (zh) * 2020-09-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 柔性面板及其制备方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN113421887A (zh) * 2021-06-15 2021-09-21 合肥维信诺科技有限公司 阵列基板、阵列基板的制备方法及显示面板
WO2023123033A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN116581131A (zh) * 2023-07-10 2023-08-11 惠科股份有限公司 阵列基板及其制备方法、显示面板
WO2024060211A1 (zh) * 2022-09-23 2024-03-28 北京京东方技术开发有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112530978B (zh) * 2020-12-01 2024-02-13 京东方科技集团股份有限公司 开关器件结构及其制备方法、薄膜晶体管膜层、显示面板
CN113193048A (zh) * 2021-04-26 2021-07-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135896A1 (ja) * 2010-04-27 2011-11-03 シャープ株式会社 半導体装置及びその製造方法
US20130248850A1 (en) * 2012-03-23 2013-09-26 Tae-Young Choi Thin film transistor, display apparatus having the same, and method of manufacturing the same
CN104218041A (zh) * 2014-08-15 2014-12-17 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN105679791A (zh) * 2014-12-05 2016-06-15 乐金显示有限公司 有机发光显示装置及其制造方法
US20160233291A1 (en) * 2014-08-14 2016-08-11 Lg Display Co., Ltd. Organic lighting emitting display device including light absorbing layer and method for manufacturing same
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219391B (zh) * 2013-04-07 2016-03-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示装置
TWI565082B (zh) * 2015-04-14 2017-01-01 鴻海精密工業股份有限公司 薄膜電晶體及其製造方法
CN105702744B (zh) * 2016-04-05 2020-07-28 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板、显示装置
CN106024813B (zh) * 2016-08-09 2019-01-11 京东方科技集团股份有限公司 一种低温多晶硅tft阵列基板的制作方法及相应装置
CN107452808B (zh) * 2017-07-04 2021-10-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135896A1 (ja) * 2010-04-27 2011-11-03 シャープ株式会社 半導体装置及びその製造方法
US20130248850A1 (en) * 2012-03-23 2013-09-26 Tae-Young Choi Thin film transistor, display apparatus having the same, and method of manufacturing the same
US20160233291A1 (en) * 2014-08-14 2016-08-11 Lg Display Co., Ltd. Organic lighting emitting display device including light absorbing layer and method for manufacturing same
CN104218041A (zh) * 2014-08-15 2014-12-17 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
CN105679791A (zh) * 2014-12-05 2016-06-15 乐金显示有限公司 有机发光显示装置及其制造方法
CN105932067A (zh) * 2016-06-07 2016-09-07 京东方科技集团股份有限公司 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11257957B2 (en) 2017-07-04 2022-02-22 Boe Technology Group Co., Ltd. Thin film transistor, method of fabricating the same, array substrate and display device
WO2019007228A1 (zh) * 2017-07-04 2019-01-10 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108155245A (zh) * 2017-12-28 2018-06-12 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制作方法
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US11189679B2 (en) 2018-03-29 2021-11-30 Boe Technology Group Co., Ltd. Array substrate and manufacturing method therefor, and display device
CN108630663A (zh) * 2018-04-27 2018-10-09 京东方科技集团股份有限公司 阵列基板及其制备方法、应用和性能改善方法
CN110190028A (zh) * 2019-06-10 2019-08-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板制备方法
CN112002763A (zh) * 2020-08-10 2020-11-27 深圳市华星光电半导体显示技术有限公司 一种tft基板及其制造方法、显示面板
CN111987137A (zh) * 2020-09-10 2020-11-24 深圳市华星光电半导体显示技术有限公司 柔性面板及其制备方法
CN113421887A (zh) * 2021-06-15 2021-09-21 合肥维信诺科技有限公司 阵列基板、阵列基板的制备方法及显示面板
WO2023123033A1 (zh) * 2021-12-29 2023-07-06 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
WO2024060211A1 (zh) * 2022-09-23 2024-03-28 北京京东方技术开发有限公司 薄膜晶体管及其制作方法、阵列基板和显示装置
CN116581131A (zh) * 2023-07-10 2023-08-11 惠科股份有限公司 阵列基板及其制备方法、显示面板
CN116581131B (zh) * 2023-07-10 2024-01-30 惠科股份有限公司 阵列基板及其制备方法、显示面板

Also Published As

Publication number Publication date
US20200176604A1 (en) 2020-06-04
US11257957B2 (en) 2022-02-22
WO2019007228A1 (zh) 2019-01-10
CN107452808B (zh) 2021-10-22

Similar Documents

Publication Publication Date Title
CN107452808A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN103489826B (zh) 阵列基板、制备方法以及显示装置
CN102881839B (zh) 有机发光二极管、触摸显示装置及其制造方法
CN104752420B (zh) 显示设备的抗静电装置及其制造方法
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
US10656478B2 (en) Array substrate and manufacturing method thereof, and display panel
CN102263111A (zh) 阵列基板及制造该阵列基板的方法
CN111312731B (zh) 一种阵列基板及其制备方法、显示面板
US9171941B2 (en) Fabricating method of thin film transistor, fabricating method of array substrate and display device
CN103500730B (zh) 一种阵列基板及其制作方法、显示装置
CN110148601A (zh) 一种阵列基板、其制作方法及显示装置
US20230335624A1 (en) Display substrate and manufacturing method thereof, display device
CN106847830A (zh) 阵列基板及其制作方法、显示面板
CN104851789A (zh) 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置
CN106129063B (zh) 薄膜晶体管阵列基板及其制造方法
CN104241296B (zh) 一种阵列基板及其制作方法和显示装置
CN106449653B (zh) 一种显示基板及其制备方法、显示面板、显示装置
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
CN103094287A (zh) 阵列基板及其制备方法、显示装置
CN104157608B (zh) Tft基板的制作方法及其结构
CN105374827A (zh) 显示设备和用于制造该显示设备的方法
CN102723365B (zh) 一种薄膜晶体管及其制造方法、阵列基板和显示装置
CN103117284A (zh) 一种阵列基板及其制作方法、显示装置
JP7042621B2 (ja) アレイ基板、表示パネル、アレイ基板を備える表示装置及びアレイ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant