CN111710652A - 一种tft基板的连接孔制作方法及tft基板 - Google Patents
一种tft基板的连接孔制作方法及tft基板 Download PDFInfo
- Publication number
- CN111710652A CN111710652A CN202010535656.9A CN202010535656A CN111710652A CN 111710652 A CN111710652 A CN 111710652A CN 202010535656 A CN202010535656 A CN 202010535656A CN 111710652 A CN111710652 A CN 111710652A
- Authority
- CN
- China
- Prior art keywords
- drain electrode
- layer
- connecting hole
- periphery
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000002161 passivation Methods 0.000 claims abstract description 54
- 238000000034 method Methods 0.000 claims abstract description 22
- 238000005530 etching Methods 0.000 claims abstract description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 12
- 239000010703 silicon Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 229910052755 nonmetal Inorganic materials 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 2
- 230000007613 environmental effect Effects 0.000 abstract description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 8
- 239000010408 film Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 150000001925 cycloalkenes Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- HUAUNKAZQWMVFY-UHFFFAOYSA-M sodium;oxocalcium;hydroxide Chemical compound [OH-].[Na+].[Ca]=O HUAUNKAZQWMVFY-UHFFFAOYSA-M 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
本发明公开了一种TFT基板的连接孔制作方法，包括如下步骤：步骤1：在衬底基板上依次制作栅图案层、栅绝缘层、硅岛图案层、源漏图案层和钝化层；步骤2：依次对所述钝化层和栅绝缘层进行刻蚀，以使所述钝化层形成连接孔，所述连接孔部分位于所述源漏图案层的漏极上方，以将所述漏极露出，部分位于所述漏极外围，以将位于所述漏极外围处的栅绝缘层露出，以及使所述栅绝缘层在所述漏极外围处形成有与所述连接孔连通的凹槽。该方法可在制作完所述TFT基板的连接孔后，避免后续制程中的环境水汽沉积而与漏极相接触，可防止漏极被水汽腐蚀。本发明还公开了一种TFT基板。
Description
技术领域
本发明涉及TFT工艺，尤其涉及一种TFT基板的连接孔制作方法及TFT基板。
背景技术
如图1和2所示，现有的TFT基板需要在钝化层2’上制作连接孔21’，以将源漏图案层的漏极1’从所述连接孔21’处露出，然后将位于所述钝化层2’上的像素图案层在所述连接孔21’处与所述漏极1’连接。但是，在制作完所述连接孔21’后，后续制程中的环境水汽谁沉积在所述连接孔21’内，而与所述漏极1’相接触，致使所述漏极1’被水汽腐蚀，影响产品稳定性。
发明内容
为了解决上述现有技术的不足，本发明提供一种TFT基板的连接孔制作方法，可在制作完所述TFT基板的连接孔后，避免后续制程中的环境水汽沉积而与漏极相接触，可防止漏极被水汽腐蚀。
本发明所要解决的技术问题通过以下技术方案予以实现：
一种TFT基板的连接孔制作方法，包括如下步骤：
步骤1：在衬底基板上依次制作栅图案层、栅绝缘层、硅岛图案层、源漏图案层和钝化层；
步骤2：依次对所述钝化层和栅绝缘层进行刻蚀，以使所述钝化层形成连接孔，所述连接孔部分位于所述源漏图案层的漏极上方，以将所述漏极露出，部分位于所述漏极外围，以将位于所述漏极外围处的栅绝缘层露出，以及使所述栅绝缘层在所述漏极外围处形成有与所述连接孔连通的凹槽。
进一步地，步骤2包括如下步骤：
步骤2.1：在所述钝化层上制作一层光刻胶，并对所述光刻胶进行曝光显影，以使所述光刻胶形成镂空区域，所述镂空区域部分位于所述漏极上方，以将位于所述漏极上方的部分钝化层露出，部分位于所述漏极外围上方，以将位于所述漏极外围的部分钝化层露出；
步骤2.2：对从所述镂空区域处露出的钝化层进行刻蚀，以在所述钝化层上形成所述连接孔，并将位于所述漏极外围下方的栅绝缘层从所述连接孔处露出；
步骤2.3：对从所述连接孔处露出的栅绝缘层进行刻蚀，以在所述栅绝缘层上形成凹槽，所述凹槽在所述漏极外围处与所述连接孔连通；
步骤2.4：将剩余的光刻胶剥离。
进一步地，所述连接孔位于所述漏极上方的部分占所述连接孔总面积的1/2至3/4，所述连接孔位于所述漏极外围的部分占所述连接孔总面积的1/4至1/2。
进一步地，在步骤2之后，还包括如下步骤：
步骤3：在所述钝化层上制作像素图案层，所述像素图案层在所述连接孔处与所述漏极连接。
进一步地，所述栅绝缘层和钝化层可被同一种刻蚀液去除。
进一步地，所述栅绝缘层和钝化层为同种或同类材质。
进一步地，所述栅绝缘层和钝化层为非金属氧化物、非金属氮化物或非金属氮氧化物。
一种TFT基板，包括衬底基板和在所述衬底基板上依次制作的栅图案层、栅绝缘层、硅岛图案层、源漏图案层和钝化层，所述钝化层上开设有连接孔，所述连接孔部分位于所述源漏图案层的漏极上方，以将所述漏极露出，部分位于所述漏极外围；所述栅绝缘层在所述漏极外围处形成有与所述连接孔连通的凹槽。
进一步地，所述连接孔位于所述漏极上方的部分占所述连接孔总面积的1/2至3/4，所述连接孔位于所述漏极外围的部分占所述连接孔总面积的1/4至1/2。
进一步地，还包括制作于所述钝化层上的像素图案层，所述像素图案层在所述连接孔处与所述漏极连接。
本发明具有如下有益效果：该方法将所述钝化层的连接孔部分制作于所述漏极外围处，并在完成所述连接孔的刻蚀后，继续往下对所述栅绝缘层进行刻蚀，以在所述栅绝缘层上制作与所述连接孔连通的凹槽，后续制程中的环境水汽会通过所述连接孔沉积于所述凹槽内，而所述凹槽位于所述漏极外围下方，沉积于所述凹槽内的水汽不会与所述漏极相接触，可防止漏极被水汽腐蚀。
附图说明
图1为现有的TFT基板上连接孔的示意图；
图2为现有的TFT基板的示意图；
图3为本发明提供的连接孔制作方法的步骤框图；
图4为图3所示的连接孔制作方法中步骤2的分步骤框图；
图5为本发明提供的TFT基板在光刻胶曝光显影后的示意图；
图6为本发明提供的TFT基板在制作完连接孔后的示意图；
图7为本发明提供的TFT基板的示意图。
具体实施方式
下面结合附图和实施例对本发明进行详细的说明。
实施例一
如图3和6所示，一种TFT基板的连接孔制作方法，包括如下步骤：
步骤1：在衬底基板1上依次制作栅图案层2、栅绝缘层3、硅岛图案层4、源漏图案层和钝化层6。
在该步骤1中，所述衬底基板1为高透基板，优选为薄膜衬底或玻璃衬底，采用薄膜衬底时，优选使用聚酰胺薄膜、聚乙烯对苯酸酯薄膜、聚二甲酸乙二醇酯薄膜、环烯烃薄膜、聚亚酰胺薄膜等，采用玻璃基板时，优选使用钠钙基玻璃或硅硼基玻璃等。所述栅图案层2和源漏图案层均为金属图案层，可以采用铝、钛或钼等金属或者含有该类金属的合金、氧化物等。所述硅岛图案层4为半导体图案层，可采用单晶硅、非晶硅或低温多晶硅等。
所述栅图案层2包括栅极和与所述栅极连接的栅线，所述硅岛图案层4包括位于所述栅极正上方的硅岛，所述源漏图案层包括分别位于所述硅岛两侧上源极51和漏极52；所述栅绝缘城和钝化层6在所述漏极52外围处相层叠。
步骤2：依次对所述钝化层6和栅绝缘层3进行刻蚀，以使所述钝化层6形成连接孔61，所述连接孔61部分位于所述源漏图案层的漏极52上方，以将所述漏极52露出，部分位于所述漏极52外围，以将位于所述漏极52外围处的栅绝缘层3露出，以及使所述栅绝缘层3在所述漏极52外围处形成有与所述连接孔61连通的凹槽。
在该步骤2中，所述连接孔61位于所述漏极52上方的部分占所述连接孔61总面积的1/2至3/4，所述连接孔61位于所述漏极52外围的部分占所述连接孔61总面积的1/4至1/2。
在刻蚀所述栅绝缘层3以制作所述凹槽时，应注意控制刻蚀深度或刻蚀时间，避免将所述栅绝缘层3刻穿，防止将所述凹槽错误制作为通孔。
具体的，如图4和5所示，该步骤2包括如下步骤：
步骤2.1：在所述钝化层6上制作一层光刻胶7，并对所述光刻胶7进行曝光显影，以使所述光刻胶7形成镂空区域，所述镂空区域部分位于所述漏极52上方，以将位于所述漏极52上方的部分钝化层6露出，部分位于所述漏极52外围上方，以将位于所述漏极52外围的部分钝化层6露出。
在该步骤2.1中，所述光刻胶7既可以为正性胶，也可以为负性胶，若为正性胶，则所述光刻胶7被曝光的区域可被显影液去除，需对其位于所述漏极52上方和漏极52外围上方的区域进行曝光，若为负性胶，则所述光刻胶7被曝光的区域不可被显影液去除，需对其除了位于所述漏极52上方和漏极52外围上方之外的其他区域进行曝光。
步骤2.2：对从所述镂空区域处露出的钝化层6进行刻蚀，以在所述钝化层6上形成所述连接孔61，并将位于所述漏极52外围下方的栅绝缘层3从所述连接孔61处露出；
步骤2.3：对从所述连接孔61处露出的栅绝缘层3进行刻蚀，以在所述栅绝缘层3上形成凹槽，所述凹槽在所述漏极52外围处与所述连接孔61连通。
在该步骤2.2和步骤2.3中，可以采用等离子体或刻蚀液等依次对所述钝化层6和栅绝缘层3进行刻蚀，等离子体或刻蚀液等对露出的钝化层6完成刻蚀后，持续对露出的栅绝缘层3进行刻蚀，中间无需停顿，提高刻蚀效率。
所述栅绝缘层3和钝化层6优选为同种或同类材质，且优选为非金属氧化物、非金属氮化物或非金属氮氧化物，如二氧化硅、氮氧化硅或氮化硅等，可被酸性刻蚀液去除。
步骤2.4：将剩余的光刻胶7剥离。
该方法将所述钝化层6的连接孔61部分制作于所述漏极52外围处，并在完成所述连接孔61的刻蚀后，继续往下对所述栅绝缘层3进行刻蚀，以在所述栅绝缘层3上制作与所述连接孔61连通的凹槽，后续制程中的环境水汽会通过所述连接孔61沉积于所述凹槽内，而所述凹槽位于所述漏极52外围下方，沉积于所述凹槽内的水汽不会与所述漏极52相接触，可防止漏极52被水汽腐蚀。
步骤3：如图7所示，在所述钝化层6上制作像素图案层8，所述像素图案层8在所述连接孔61处与所述漏极52连接。
在该步骤3中，所述像素图案层8包括像素电极，优选采用ITO电极。
实施例二
如图7所示，一种TFT基板，包括衬底基板1和在所述衬底基板1上依次制作的栅图案层2、栅绝缘层3、硅岛图案层4、源漏图案层和钝化层6，所述钝化层6上开设有连接孔61，所述连接孔61部分位于所述源漏图案层的漏极52上方，以将所述漏极52露出，部分位于所述漏极52外围；所述栅绝缘层3在所述漏极52外围处形成有与所述连接孔61连通的凹槽。
其中，所述连接孔位于所述漏极上方的部分占所述连接孔总面积的1/2至3/4，所述连接孔位于所述漏极外围的部分占所述连接孔总面积的1/4至1/2。
该TFT基板还包括制作于所述钝化层上的像素图案层，所述像素图案层在所述连接孔处与所述漏极连接。
以上所述实施例仅表达了本发明的实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制，但凡采用等同替换或等效变换的形式所获得的技术方案，均应落在本发明的保护范围之内。
Claims (10)
1.一种TFT基板的连接孔制作方法，其特征在于，包括如下步骤：
步骤1：在衬底基板上依次制作栅图案层、栅绝缘层、硅岛图案层、源漏图案层和钝化层；
步骤2：依次对所述钝化层和栅绝缘层进行刻蚀，以使所述钝化层形成连接孔，所述连接孔部分位于所述源漏图案层的漏极上方，以将所述漏极露出，部分位于所述漏极外围，以将位于所述漏极外围处的栅绝缘层露出，以及使所述栅绝缘层在所述漏极外围处形成有与所述连接孔连通的凹槽。
2.根据权利要求1所述的TFT基板的连接孔制作方法，其特征在于，步骤2包括如下步骤：
步骤2.1：在所述钝化层上制作一层光刻胶，并对所述光刻胶进行曝光显影，以使所述光刻胶形成镂空区域，所述镂空区域部分位于所述漏极上方，以将位于所述漏极上方的部分钝化层露出，部分位于所述漏极外围上方，以将位于所述漏极外围的部分钝化层露出；
步骤2.2：对从所述镂空区域处露出的钝化层进行刻蚀，以在所述钝化层上形成所述连接孔，并将位于所述漏极外围下方的栅绝缘层从所述连接孔处露出；
步骤2.3：对从所述连接孔处露出的栅绝缘层进行刻蚀，以在所述栅绝缘层上形成凹槽，所述凹槽在所述漏极外围处与所述连接孔连通；
步骤2.4：将剩余的光刻胶剥离。
3.根据权利要求1或2所述的TFT基板的连接孔制作方法，其特征在于，所述连接孔位于所述漏极上方的部分占所述连接孔总面积的1/2至3/4，所述连接孔位于所述漏极外围的部分占所述连接孔总面积的1/4至1/2。
4.根据权利要求1或2所述的TFT基板的连接孔制作方法，其特征在于，在步骤2之后，还包括如下步骤：
步骤3：在所述钝化层上制作像素图案层，所述像素图案层在所述连接孔处与所述漏极连接。
5.根据权利要求2所述的TFT基板的连接孔制作方法，其特征在于，所述栅绝缘层和钝化层可被同一种刻蚀液去除。
6.根据权利要求5所述的TFT基板的连接孔制作方法，其特征在于，所述栅绝缘层和钝化层为同种或同类材质。
7.根据权利要求6所述的TFT基板的连接孔制作方法，其特征在于，所述栅绝缘层和钝化层为非金属氧化物、非金属氮化物或非金属氮氧化物。
8.一种TFT基板，包括衬底基板和在所述衬底基板上依次制作的栅图案层、栅绝缘层、硅岛图案层、源漏图案层和钝化层，其特征在于，所述钝化层上开设有连接孔，所述连接孔部分位于所述源漏图案层的漏极上方，以将所述漏极露出，部分位于所述漏极外围；所述栅绝缘层在所述漏极外围处形成有与所述连接孔连通的凹槽。
9.根据权利要求8所述的TFT基板，其特征在于，所述连接孔位于所述漏极上方的部分占所述连接孔总面积的1/2至3/4，所述连接孔位于所述漏极外围的部分占所述连接孔总面积的1/4至1/2。
10.根据权利要求8或9所述的TFT基板，其特征在于，还包括制作于所述钝化层上的像素图案层，所述像素图案层在所述连接孔处与所述漏极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010535656.9A CN111710652A (zh) | 2020-06-12 | 2020-06-12 | 一种tft基板的连接孔制作方法及tft基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010535656.9A CN111710652A (zh) | 2020-06-12 | 2020-06-12 | 一种tft基板的连接孔制作方法及tft基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111710652A true CN111710652A (zh) | 2020-09-25 |
Family
ID=72540289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010535656.9A Pending CN111710652A (zh) | 2020-06-12 | 2020-06-12 | 一种tft基板的连接孔制作方法及tft基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111710652A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| CN1495478A (zh) * | 2002-09-02 | 2004-05-12 | ���ǵ�����ʽ���� | 触点结构及制造方法，薄膜晶体管阵列面板及制造方法 |
| CN101038925A (zh) * | 2006-02-09 | 2007-09-19 | 三星电子株式会社 | 薄膜晶体管面板及其制造方法 |
| JP2012216859A (ja) * | 2012-06-18 | 2012-11-08 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| CN103560110A (zh) * | 2013-11-22 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN104576526A (zh) * | 2013-12-19 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN105047611A (zh) * | 2015-09-09 | 2015-11-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
-
2020
- 2020-06-12 CN CN202010535656.9A patent/CN111710652A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6218221B1 (en) * | 1999-05-27 | 2001-04-17 | Chi Mei Optoelectronics Corp. | Thin film transistor with a multi-metal structure and a method of manufacturing the same |
| CN1495478A (zh) * | 2002-09-02 | 2004-05-12 | ���ǵ�����ʽ���� | 触点结构及制造方法，薄膜晶体管阵列面板及制造方法 |
| CN101038925A (zh) * | 2006-02-09 | 2007-09-19 | 三星电子株式会社 | 薄膜晶体管面板及其制造方法 |
| JP2012216859A (ja) * | 2012-06-18 | 2012-11-08 | Fujitsu Semiconductor Ltd | 半導体装置及びその製造方法 |
| CN103560110A (zh) * | 2013-11-22 | 2014-02-05 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN104576526A (zh) * | 2013-12-19 | 2015-04-29 | 北京京东方光电科技有限公司 | 一种阵列基板及其制备方法和显示装置 |
| CN105047611A (zh) * | 2015-09-09 | 2015-11-11 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8049218B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| US7948570B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| CN109509707B (zh) | 显示面板、阵列基板、薄膜晶体管及其制造方法 | |
| US20150221669A1 (en) | Thin FilmTransistor, Array Substrate, And Manufacturing Method Thereof | |
| WO2013131380A1 (zh) | 阵列基板及其制作方法和显示装置 | |
| JP2012054615A (ja) | Ｔｆｔアレイ構造及びその製造方法 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| WO2020228499A1 (zh) | 晶体管器件及其制造方法、显示基板、显示装置 | |
| CN108538855B (zh) | 一种阵列基板的制作方法 | |
| US10529750B2 (en) | LTPS array substrate and method for producing the same | |
| US11201178B2 (en) | Array substrate, manufacturing method thereof, and display device | |
| WO2017128555A1 (zh) | 薄膜晶体管基板及其制造方法 | |
| CN101840117A (zh) | Tft-lcd阵列基板及其制造方法 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| CN109037151B (zh) | 一种阵列基板的制备方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| CN111710652A (zh) | 一种tft基板的连接孔制作方法及tft基板 | |
| US20240055444A1 (en) | Array substrate, method of manufacturing same, and display panel | |
| CN111725134A (zh) | 一种阵列基板及其制造方法 | |
| US7808569B2 (en) | Method for manufacturing pixel structure | |
| KR100527086B1 (ko) | 액정표시장치의 제조방법 | |
| KR910009039B1 (ko) | 비정질 실리콘 박막 트랜지스터의 제조방법 | |
| US11037801B2 (en) | Fabrication methods of patterned metal film layer, thin film transistor and display substrate | |
| US11307468B2 (en) | Array substrate and manufacturing method thereof | |
| WO2024007197A1 (zh) | 显示基板及其制作方法和显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200925 |