CN101038925A - 薄膜晶体管面板及其制造方法 - Google Patents
薄膜晶体管面板及其制造方法 Download PDFInfo
- Publication number
- CN101038925A CN101038925A CNA2007101016399A CN200710101639A CN101038925A CN 101038925 A CN101038925 A CN 101038925A CN A2007101016399 A CNA2007101016399 A CN A2007101016399A CN 200710101639 A CN200710101639 A CN 200710101639A CN 101038925 A CN101038925 A CN 101038925A
- Authority
- CN
- China
- Prior art keywords
- opening
- film transistor
- thin
- drain electrode
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims description 39
- 238000002161 passivation Methods 0.000 claims description 52
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 34
- 239000012212 insulator Substances 0.000 description 39
- 239000004065 semiconductor Substances 0.000 description 37
- 239000010408 film Substances 0.000 description 36
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 description 12
- 238000005530 etching Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 11
- 239000000203 mixture Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 230000008054 signal transmission Effects 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052770 Uranium Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 210000002858 crystal cell Anatomy 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 108010076504 Protein Sorting Signals Proteins 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- -1 silicon nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B31/00—Packaging articles or materials under special atmospheric or gaseous conditions; Adding propellants to aerosol containers
- B65B31/02—Filling, closing, or filling and closing, containers or wrappers in chambers maintained under vacuum or superatmospheric pressure or containing a special atmosphere, e.g. of inert gas
- B65B31/024—Filling, closing, or filling and closing, containers or wrappers in chambers maintained under vacuum or superatmospheric pressure or containing a special atmosphere, e.g. of inert gas specially adapted for wrappers or bags
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
- B65B—MACHINES, APPARATUS OR DEVICES FOR, OR METHODS OF, PACKAGING ARTICLES OR MATERIALS; UNPACKING
- B65B51/00—Devices for, or methods of, sealing or securing package folds or closures; Devices for gathering or twisting wrappers, or necks of bags
- B65B51/10—Applying or generating heat or pressure or combinations thereof
- B65B51/14—Applying or generating heat or pressure or combinations thereof by reciprocating or oscillating members
- B65B51/148—Hand-operated members
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
- G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Mechanical Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Dispersion Chemistry (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
公开了一种薄膜晶体管面板及其制造方法。该薄膜晶体管面板包括薄膜晶体管,该薄膜晶体管包括具有开口的漏电极;以及接触该开口一部分的透明电极。
Description
技术领域
本发明涉及液晶显示器及其制造方法。更具体地,本发明涉及薄膜晶体管面板及其制造方法。
背景技术
液晶显示器(LCD)是最常用的平板显示器之一。LCD包括插在两个面板之间的液晶层,这两个面板具有多个电极,通过给这些电极施加电压以重排液晶层的液晶分子从而控制入射光的透射率。
典型的LCD包括第一面板和第二面板,在该第一面板中多个像素电极以矩阵形式排列(以下,称为“薄膜晶体管(TFT)面板”),在该第二面板中基板覆盖有单个公共电极。
为了开关TFT面板的像素电极,具有栅电极、半导体膜和源/漏电极的TFT可以分别连接到像素电极。像素电极可以经由钝化层中的接触孔连接至漏电极,其中该钝化层设置在TFT和像素电极之间。该接触孔可以通过在TFT上沉积钝化层然后执行光刻形成。然而,当接触孔的侧壁是倒锥形时,在像素电极和漏电极之间可能会发生开路或者电断路。
发明内容
本发明提供一种薄膜晶体管(TFT)面板,该面板可以提供设置在显示区域和非显示区域中的TFT的更可靠的开关操作。
本发明还提供一种开口率提高的TFT面板。
本发明还提供一种制造TFT面板的方法。
本发明的辅助特征将在下面的说明中提出,并且根据该说明部分特征将变得明显,或者可以从本发明的实施中获取。
本发明公开了一种TFT面板,该TFT面板包括具有漏电极的薄膜晶体管,该漏电极具有开口。透明电极接触该开口的部分。
本发明还公开了一种薄膜晶体管面板,该薄膜晶体管面板包括设置在显示区域中并且具有带开口的漏电极的薄膜晶体管。钝化层覆盖该薄膜晶体管并且包括暴露至少部分漏电极并与该开口重叠的接触孔。像素电极设置在钝化层上并且经由接触孔连接到漏电极。
本发明还公开了一种制造薄膜晶体管面板的方法,该方法包括形成具有带开口的漏电极的薄膜晶体管和形成接触该开口侧壁的透明电极。
本发明还公开了一种制造薄膜晶体管面板的方法,该方法包括在显示区域中形成薄膜晶体管,该薄膜晶体管包括具有开口的漏电极。形成钝化层以覆盖该薄膜晶体管,该钝化层包括暴露至少部分漏电极并且与该开口重叠的接触孔。像素电极形成在该钝化层上,并且其经由接触孔与漏电极连接。
应该理解的是,前面的概括描述和下面的详细描述都是典型的和示例性的,并且旨在为如权利要求所述的本发明提供进一步的解释。
附图说明
提供本发明的进一步理解并且包含在以及构成该说明书的一部分的附图解释了本发明的实施方式,并且与说明书一起用于解释本发明的原理。
图1是示出根据本发明的示例性实施方式的薄膜晶体管(TFT)面板的示意性方框图;
图2A是根据本发明的示例性实施方式的TFT面板的显示区域的部分的布局图,图2B是沿图2A的B-B′线的截面图;
图3A、图3B和图3C是示出关于在根据本发明的示例性实施方式的TFT面板的显示区域中的接触孔设置的漏电极的各种开口形状的平面图;
图4A是根据本发明的另一示例性实施方式的TFT面板的显示区域的部分的布局图,图4B是沿图4A的B-B′线的截面图;
图5是示出关于根据本发明的另一示例性实施方式的TFT面板的显示区域中的接触孔设置的漏电极开口的平面图;
图6A是根据本发明的再一示例性实施方式的TFT面板的显示区域的部分的布局图,图6B是沿图6A的B-B′线的截面图;
图7A是根据本发明的示例性实施方式的TFT面板的非显示区域的部分的布局图,图7B是沿图7A的B-B′线的截面图;
图8A、图9A、图10A和图11A是示出根据本发明的示例性实施方式的TFT面板的制造方法的中间结构的布局图,图8B、图9B、图10B和图11B分别是沿着图8A、图9A、图10A和图11A的B-B′线的截面图;
图12A和图13A是示出根据本发明的另一示例性实施方式的TFT面板的制造方法的中间结构的布局图,图12B和图13B分别是沿着图12A和图13A的B-B′线的截面图;
图14A、图15A和图16A是示出根据本发明的再一示例性实施方式的TFT面板的制造方法的中间结构的布局图,图14B、图15B和图16B分别是沿着图14A、图15A和图16A的B-B′线的截面图。
具体实施方式
以下将结合示出了本发明的实施方式的附图更全面地描述本发明。然而,本发明可以以许多不同的形式实施并且不应该理解为受在此提出的实施方式的限制。而且,提供这些实施方式使得公开充分并且向本领域技术人员完全表达本发明的范围。在附图中,为了清晰起见,放大了层和区域的尺寸和相对尺寸。在附图中相同的附图标记表示相同的元件。
应该理解的是,当元件或层表示为“在...之上”或“连接于”另一元件或层时,其可以直接在之上或者直接连接于另一元件或层,或者可以存在插入的元件或层。相反,当元件表示为“直接在...之上”或者“直接连接于”另一元件或层时,不存在插入的元件或层。
以下结合图1描述根据本发明的示例性实施方式的薄膜晶体管(TFT)面板。
图1是示出根据本发明的示例性实施方式的TFT面板的结构示意图。
参考图1,TFT面板包括用于显示图像的显示区域100和设置在显示区域100外侧的非显示区域200。
在显示区域100中,m×n液晶单元基本上排列成矩阵形式:m数据线D1,...,Dm与n栅线G1,...,Gn交叉,并且在该数据线D1,...,Dm与栅线G1,...,Gn彼此交叉的区域设置TFT Q。该液晶单元包括保持由数据电压充电的液晶单元的存储电容器Cst。每个TFT Q均为三端子器件,具有连接到栅线G1,...,Gn的控制端子、连接到数据线D1,...,Dm的输入端子和连接到液晶电容器C1c的端子和存储电容器Cst的端子的输出端子。TFT Q的沟道层可以由多晶硅或者非晶硅薄膜制成。
栅极驱动器210和其它元件可以设置在非显示区域200中。栅极驱动器210包括用于响应于时钟信号和反相时钟信号顺序激发栅线G1,...,Gn的移位寄存器。该移位寄存器可以由非晶硅TFT实施(以下,称为“移位寄存器TFT”)。
以下将结合图2A、图2B、图3A、图3B和图3C更详细地描述根据本发明的示例性实施方式的TFT面板的显示区域。图2A是根据本发明的示例性实施方式的TFT面板的显示区域的部分的布局图,图2B是沿图2A的B-B′线的截面图。图3A、图3B和图3C是示出关于在根据本发明的示例性实施方式的TFT面板的显示区域中的接触孔设置的漏电极的各种开口形状的平面图。
参考图2A和图2B,具有由低电阻率金属例如铝(Al)或者铝合金制成的单层或者多层结构的栅极布线设置在绝缘基板10上。该栅极布线包括在行方向延伸的栅线22、连接到栅线22的末端并且将栅极信号传输给栅线22的栅极焊盘(见图7A的附图标记24)以及连接到栅线22的栅电极26。
可以由无机绝缘材料例如氮化硅(SiNx)制成的栅极绝缘层30覆盖栅极布线。该栅极绝缘层30包括与以下描述的漏电极66的开口67重叠的凹槽(或孔)32。对应于凹槽32的部分绝缘基板10通过凹槽32暴露。在以下示出TFT面板制造方法的本发明的示例性实施方式中将提供对于栅极绝缘层30的凹槽32的详细描述。
可以由半导体例如非晶硅制成的半导体膜40在部分栅极绝缘层30上设置成岛状,使得半导体膜40面向栅电极26。可以由硅化物或者重掺杂有n型杂质的n+氢化非晶硅的欧姆接触层55和56设置在半导体膜40上。
数据布线包括数据线62、源电极65、数据焊盘(未示出)和漏电极66。数据布线可以具有由金属或导体例如Al或Al合金、钼(Mo)或钼钨合金(MoW)、铬(Cr)、钽(Ta)或者钛(Ti)制成的单层或多层结构,并且它们设置在欧姆接触层55、56和栅极绝缘层30上。数据线62在列方向延伸从而在与栅线22交叉处界定像素,源电极65从数据线62中分支并且在欧姆接触层55的上部上延伸,数据焊盘(未示出)连接到数据线62的末端以接收图像信号,漏电极66设置在欧姆接触层56上。漏电极与源电极65关于栅电极26相对并且间隔隔开。
漏电极66包括开口67,通过该开口将置于其下的栅极绝缘层30或者绝缘基板10暴露。例如,开口67可以是包括在距离源电极65最远的漏电极66的一部分中。如图3A、图3B和图3C中所示的,开口67可以是在横截面中呈现出闭合曲线形状的孔。例如,闭合曲线形状可以是矩形、圆形、椭圆形、星形等。在此,开口67不限于任何特定尺寸并且可以根据液晶显示器的特性变化。例如,开口67可以具有4μm×4μm的横截面积。漏电极66的开口67可以提高液晶显示器的开口率。
上述的栅电极26、半导体膜40、欧姆接触层55和56以及源和漏电极65和66构成TFT。
可以由无机绝缘材料例如氮化硅制成的钝化层70设置在半导体膜40的暴露部分和数据布线上。钝化层70具有暴露数据焊盘的接触孔(未示出),暴露栅极绝缘层30和栅极焊盘的接触孔(未示出)以及暴露漏电极66的接触孔76。
在此,接触孔76可以暴露开口67的一部分以及围绕开口67的漏电极66的一部分。可选择地,接触孔76可以暴露整个开口67以及所有或者部分围绕开口67的漏电极66。优选地,接触孔76与开口67重叠并且比开口67更大。即,接触孔76可以完全重叠开口67并且延伸过开口67的末端。
接触孔76不限于任何特定尺寸并且可以根据液晶显示器的性能变化。例如,接触孔76的尺寸可以是6μm×6μm、8μm×10μm或者10微米×10μm。接触孔76具有锥形侧壁剖面。如果接触孔76的侧壁剖面是倒锥形的,可能减小在接触孔76和像素电极82之间的粘性。在这种情况中,像素电极82可能与在接触孔76下面的漏电极66电断开,由此引起像素电极82和漏电极66之间的接触缺陷、与漏电极66的信号传输缺陷等。
然而,在本发明的当前示例性实施方式中,接触孔76具有锥形侧壁剖面。因此,不会发生在漏电极66和像素电极82之间的接触缺陷等。
可以是由上述TFT的开关操作控制的透明电极的像素电极82设置在钝化层70上并且经由接触孔76和漏电极66的开口67连接于漏电极66。在此,像素电极82接触通过接触孔76暴露的漏电极66的上部分并且接触开口67的侧壁。像素电极82可以从钝化层70的上部分、接触孔76的侧壁、漏电极66的上部分以及开口67的侧壁延伸至凹槽32的底部。可选择地,尽管附图中未示出,像素电极82可能在开口67和栅极绝缘层30的凹槽32之间的边界上部分断开。换句话说,像素电极82可以不填充凹槽32。在这种情况中,即使像素电极82在开口67和凹槽32之间的边界上部分断开,由漏电极66向像素电极82的图像信号传输不受影响。
辅助栅极和数据焊盘(未示出)还设置在钝化层70上。辅助栅极和数据焊盘经由钝化层70中相应的接触孔(未示出)分别连接于栅极和数据焊盘(未示出)。
像素电极82、辅助栅极焊盘和辅助数据焊盘可由透明导电材料例如氧化铟锡(ITO)或者氧化铟锌(IZO)制成。
以下将结合图4A、图4B和图5描述根据本发明的另一示例性实施方式的TFT面板的显示区域。图4A是根据本发明的另一示例性实施方式的TFT面板的显示区域的部分的布局图,图4B是沿图4A的B-B′线的截面图。图5是关于根据本发明的另一示例性实施方式的TFT面板的显示区域中的接触孔设置的漏电极开口的平面图。除了漏电极的开口形状以外,根据如图4A、4B和5中所示的本发明的示例性实施方式的TFT面板的显示区域与根据前述示例性实施方式的TFT面板的显示区域相同。因此,将主要着眼于其与前述实施方式的TFT面板的显示区域之间的差异来描述如图4A、4B和5中所示的TFT面板的显示区域。
参考图4A和图4B,包括栅电极26的栅极布线设置在基板10上并且覆盖有栅极绝缘层30。如下所述,栅极绝缘层30包括与漏电极66的开口67重叠的凹槽(或孔)32。半导体膜40设置在栅极绝缘层30的一部分上,使得半导体膜40面向栅电极26,欧姆接触层55和56设置在半导体膜40上。包括数据线62、源电极65、漏电极66和数据焊盘(未示出)的数据布线设置在欧姆接触层55和56以及栅极绝缘层30上。
漏电极66的开口67暴露置于其下的栅极绝缘层30或者基板10。开口67可以形成在距离源电极65最远的漏电极66的一部分上。开口67可以是如图4A和图5中所示的横截面呈开放曲线形状的孔。开口67的横截面可以具有开放曲线形状,例如U、C或者∩形形状。
钝化层70设置在半导体膜40的暴露部分以及数据布线上。钝化层70包括暴露至少部分漏电极66的接触孔76。
接触孔76可以暴露部分开口67和围绕该开口67的部分漏电极66。可选择地,接触孔76还可以暴露整个开口67和所有或部分围绕开口67的漏电极66。优选地,接触孔76与开口67重叠并且大于开口67,使得接触孔76完全与开口67重叠并且延伸过开口67的末端。接触孔76具有锥形侧壁剖面。因此,如下所述,其与像素电极82具有好的附着性。
像素电极82设置在钝化层70上并且经由接触孔76和漏电极66的开口67连接于漏电极66。像素电极82接触通过接触孔76暴露的漏电极66的上部分并且接触开口67的侧壁。因此,像素电极82接收来自漏电极66的图像信号。
经由接触孔(未示出)分别连接到栅极和数据焊盘(未示出)的辅助栅极和数据焊盘(未示出)还设置在钝化层70上。
以下将结合图6A和图6B描述根据本发明的再一示例性实施方式的TFT面板的显示区域。图6A是根据本发明的再一示例性实施方式的TFT面板的显示区域的部分的布局图,图6B是沿图6A的B-B′线的截面图。将主要着眼于其与如图2A和图2B所示的TFT面板的显示区域之间的差异描述图6A和6B的TFT面板的显示区域。
参考图6A和图6B,包括栅电极26的栅极布线设置在基板10上并且覆盖有栅极绝缘层30。如下所述,栅极绝缘层30包括可以与漏电极66的开口67重叠的凹槽(或孔)32。
半导体膜40以岛状设置在栅极绝缘层30的一部分上,使得半导体膜40面向栅电极26。半导体膜40还设置在对应于漏电极66的开口67的栅极绝缘层30的部分上,欧姆接触层55和56设置在半导体膜40上。如下所述,半导体膜40和欧姆接触层56包括与漏电极66的开口67重叠的凹槽(或孔)42。
包括数据线62、源电极65、漏电极66和数据焊盘(未示出)的数据布线设置在欧姆接触层55和56以及栅极绝缘层30上。
漏电极66包括暴露置于其下的栅极绝缘层30或者基板10的开口67。开口67可以是横截面呈闭合曲线形状的孔。该闭合曲线形状可以是与图3A、图3B和图3C中所示的相似的矩形、圆形、椭圆形、三角形、星形等。可选择地,开口67的横截面可以具有开放曲线形状,例如如图4A和图5中所示的U、C或者∩形形状。
钝化层70设置在半导体膜40的暴露部分和数据布线上。钝化层70包括暴露漏电极66的至少一部分的接触孔76。接触孔76可以暴露开口67的一部分和围绕开口67的漏电极66的一部分。可选择地,接触孔76还可以暴露整个开口67以及围绕开口67的漏电极66的全部或者一部分。优选地,接触孔76与开口67重叠并且大于开口67,使得接触孔76完全重叠开口67并且延伸过开口67的末端。接触孔76具有锥形侧壁剖面。因此,如下所述,其与像素电极82具有好的附着性。
像素电极82设置在钝化层70上并且经由接触孔76和漏电极66的开口67连接到漏电极66。如图6B所示,像素电极82可以延伸至栅极绝缘层30的凹槽32的侧壁和底部,即基板10的上表面。可选择地,尽管未在图中示出,像素电极82可以延伸至半导体膜40的凹槽42和开口67之间的边界,使得其在开口67和凹槽42之间的边界处部分断开。在这种情况中,即使像素电极82在开口67和凹槽42之间的边界处部分断开,不会影响由漏电极66向像素电极82的图像信号传输。即,因为像素电极82充分接触通过接触孔76暴露的漏电极66的上部分,以及开口67的侧壁,因此像素电极可以接收来自漏电极66的图像信号。
经由接触孔(未示出)分别连接到栅极和数据焊盘(未示出)的辅助栅极和数据焊盘(未示出)还可设置在钝化层70上。
以下将结合图7A和7B描述根据本发明示例性实施方式的TFT面板的非显示区域。图7A是根据本发明的示例性实施方式的TFT面板的非显示区域的部分的布局图,图7B是沿图7A的B-B′线的截面图。
参考图7A和图7B,非显示区域(见图1的附图标记200)包括顺序激发显示区域(见图1的附图标记100)的栅线22的移位寄存器。
该移位寄存器包括多个移位寄存器TFT。该移位寄存器TFT具有与显示区域的TFT基本上相同的结构。即,每个移位寄存器TFT均包括栅电极126、半导体膜140、欧姆接触层155和156、源电极165和漏电极166。漏电极166具有开口167,类似于显示区域的各个TFT的漏电极。开口167是如上所述的,并且因此省略其详细的描述。栅极绝缘层30设置在漏电极166的开口167之下,栅极绝缘层30包括与开口167重叠的凹槽(或孔)132。尽管未示出,类似于图6A和图6B所示,半导体膜可以进一步设置在漏电极166的开口167和栅极绝缘层30之间。在这种情况中,半导体膜包括与开口167重叠的凹槽或者孔。
包括暴露漏电极166的接触孔176的钝化层70设置在移位寄存器TFT上。类似于暴露图2A和2B中的显示区域的各个TFT的漏电极66的开口67的接触孔76,接触孔176可以暴露开口167的一部分和围绕开口167的漏电极166的一部分。可选择地,其可以暴露整个开口167以及围绕开口167的漏电极166的全部或者一部分。优选地,接触孔176与开口167重叠并且大于开口167,使得接触孔176完全重叠于开口167并且延伸过开口167的末端。
可以是经由接触孔176和开口167连接到漏电极166的透明电极的桥电极182设置在钝化层70上。桥电极182将来自移位寄存器的栅极信号传输给显示区域的栅线22。因此,桥电极182的末端经由接触孔177连接于栅线22的栅极焊盘24。桥电极182可以由与像素电极(见图2A中的附图标记82)基本上相同的材料制成,例如ITO或者IZO。
桥电极182接触通过接触孔176暴露的漏电极166的上部分并且接触开口167的侧壁。如图7B所示,桥电极182可以延伸至栅极绝缘层30的凹槽132的底部。可选择地,尽管未在图中示出,桥电极182可以延伸至栅极绝缘层30的凹槽132和开口167之间的边界,使得其在开口167和凹槽132之间的边界处部分断开。在这种情况中,即使桥电极182在开口167和凹槽132之间的边界处部分断开,不会影响由漏电极166至桥电极182的图像信号传输。
以下将结合附图8A至11B以及图2A和2B描述根据本发明示例性实施方式的TFT面板的制造方法。图8A、图9A、图10A和图11A是示出根据本发明的示例性实施方式的TFT面板的制造方法的中间结构的布局图,图8B、图9B、图10B和图11B分别是沿着图8A、图9A、图10A和图11A的B-B线的截面图。
首先,参考图8A和图8B,包括低电阻率金属例如Al或Al合金的靶在大约150℃下溅射在基底10上以沉积厚度大约为2500埃的导电层(未示出)。然后,构图导电层以形成在横向延伸并包括栅线22、栅电极26和栅极焊盘(未示出)的栅极布线。
接着,参考图9A和图9B,顺序沉积由氮化硅制成的栅极绝缘层30、非晶硅制成的半导体层(未示出)和掺杂非晶硅层(未示出)。然后,使用掩模构图半导体层和掺杂非晶硅层以形成半导体膜40以及非晶硅层图案50,这两者均面向栅电极26。在此,栅极绝缘层30可以通过在大约250至400℃下沉积氮化硅形成大约2000至5000埃的厚度。
接着,参考图10A和图10B,由Mo、Mo合金或者Cr制成的下层(未示出)沉积大约500埃的厚度,然后在大约150℃下在下层上溅射包括低电阻率金属例如Al或者Al合金的靶以形成大约2500埃厚的上层(未示出),由此完成多层导电膜。
多层导电膜通过使用掩模的光刻被构图以形成包括与栅线22交叉的数据线62的数据布线、从数据线62延伸到栅电极26的上部分上的源电极65、连接到数据线62的末端的数据焊盘(未示出)和漏电极66,该漏电极关于栅电极26与源电极65相对并且隔开并且包括暴露置于其下的栅极绝缘层30的开口67。
例如,开口67可以设置在距离源电极65最远的漏电极66的部分上。如图3A、图3B和图3C所示,开口67可以是横截面呈闭合曲线形状的孔。例如,闭合曲线形状可以是矩形、圆形、椭圆形、星形等。在此,开口67不限于任何特定尺寸并且可以根据液晶显示器的性能变化。例如,开口67可以具有4μm×4μm的横截面积。漏电极66的开口67可以提高液晶显示器的开口率。
接着,蚀刻通过数据布线暴露的掺杂非晶硅层图案50的一部分以形成欧姆接触层55和56,它们关于栅电极26彼此隔开,并且暴露在欧姆接触层55和56之间的半导体膜40的一部分。为了稳定半导体膜40的暴露表面,其可以使用氧等离子体处理。
接着参考图11A和图11B,无机绝缘材料例如氮化硅在大约250至400℃下沉积以形成钝化层70。然后,在钝化层70上形成光致抗蚀剂(未示出)并且使用掩模(未示出)通过光刻法蚀刻以形成光致抗蚀剂图案92。
在光致抗蚀剂图案92之间产生的电势接触孔部分对应于钝化层70的一部分,用于形成暴露漏电极66的开口67和围绕开口67的漏电极66的上表面的接触孔。光致抗蚀剂图案92的边缘具有平缓坡度。在此,在光致抗蚀剂图案92之间产生的电势接触孔部分应该具有允许漏电极66的各个开口67的至少一部分和漏电极66的上表面暴露的尺寸。
然后,使用光致抗蚀剂图案92作为蚀刻掩模通过干法蚀刻构图钝化层70以形成分别暴露栅极焊盘和数据焊盘的接触孔(未示出)以及暴露漏电极66的接触孔76。如下所述,当形成暴露漏电极66的接触孔76时,还蚀刻通过漏电极66的开口67暴露的栅极绝缘层30的一部分。
在使用具有平缓坡度的光致抗蚀剂图案92作为蚀刻掩模来蚀刻用于形成接触孔76的钝化层70的一部分之后,蚀刻剂到达漏电极66。然后,蚀刻剂蚀刻通过漏电极66的开口67暴露的栅极绝缘层30的部分,由此在栅极绝缘层30中形成预定的凹槽(或孔)32。接触孔76可以具有锥形侧壁剖面,因为在漏电极66和钝化层70之间的边界处的剩余蚀刻剂用于蚀刻通过开口67暴露的栅极绝缘层30,这与传统的情况相反,在传统情况下,钝化层被无开口的漏电极和钝化层之间的边界处的剩余蚀刻剂过度蚀刻。接触孔76的锥形侧壁剖面还通过光致抗蚀剂图案92的平缓边缘斜面向接触孔76的侧壁剖面的转移引起。
接触孔76可以暴露开口67的一部分和围绕开口67的漏电极66的一部分。可选择地,接触孔76还可以暴露整个开口67和围绕开口67的漏电极66的全部或部分。优选地,接触孔76与开口67重叠并且大于开口67。接触孔76不限于任何特定尺寸,其尺寸可以根据液晶显示器的特性变化。例如,接触孔76的尺寸可以是6μm×6μm、8μm×10μm或者10μm×10μm。
接着,参考图2A和图2B,在去除光致抗蚀剂图案92之后,在钝化层70上溅射ITO或IZO以形成透明导电层(未示出)。然后使用掩模构图该透明导电层以形成像素电极82,该像素电极82经由接触孔76和漏电极66的开口67的侧壁接触漏电极66的上表面。同时,经由相应的接触孔分别连接到该栅极和数据焊盘的辅助栅极和数据焊盘(未示出)还形成在钝化层70上。
像素电极82可以延伸至栅极绝缘层30的凹槽32的底部。可选择地,尽管在图中未示出,像素电极82可以延伸至开口67和凹槽32之间的边界,使得像素电极在开口67和凹槽32之间的边界处部分断开。在这种情况中,即使像素电极82在开口67和凹槽32之间的边界处部分断开,不会影响由漏电极66向像素电极82的图像信号传输。
以下结合图12A至13B以及图4A和4B描述根据本发明另一示例性实施方式的TFT面板的制造方法。图12A和图13A是示出根据本发明的另一示例性实施方式的TFT面板的制造方法的中间结构的布局图,图12B和图13B分别是沿着图12A和图13A的B-B线的截面图。
除了漏电极的开口的形状以外,在图12A至13B中示出的TFT面板的制造方法与根据本发明的前述示例性实施方式的TFT面板的制造方法相同。因此,将主要着眼于其与根据本发明的前述示例性实施方式的TFT面板的制造方法的差异描述图12A至13B中示出的TFT面板的制造方法。
参考图12A和图12B,类似于根据本发明的前述示例性实施方式的TFT面板的制造方法,形成栅极布线、栅极绝缘层30、半导体膜40和掺杂非晶硅层图案(见图9B的附图标记50)。然后,用于形成数据布线的导电层(未示出)形成在得到的结构上并且使用掩模构图以形成包括具有开口67的漏电极66的数据布线。
开口67可以形成在距离源电极65最远的漏电极66的一部分中。如图4B和图5所示,开口67可以具有开放曲线形状的横截面。即,漏电极66可以具有开放曲线形状的横截面,例如U、C或者∩型形状开口67。
接着,蚀刻掺杂非晶硅层图案50的暴露部分以形成欧姆接触层55和56并且暴露欧姆接触层55和56之间的半导体膜40。为了稳定半导体膜40的暴露表面,其可以使用氧等离子体处理。
接着,参考图13A和图13B,形成钝化层70,并且在钝化层70上形成光致抗蚀剂图案92。在光致抗蚀剂图案92之间产生的电势接触孔部分对应于用于形成接触孔的钝化层70的一部分,光致抗蚀剂图案92的边缘具有平缓斜坡。在光致抗蚀剂图案92之间的电势接触孔部分应该具有允许漏电极66的各个开口67的至少一部分和漏电极66的上表面暴露的尺寸。然后,使用光致抗蚀剂图案92作为蚀刻掩模通过干法蚀刻构图钝化层70以形成分别暴露栅极和数据焊盘(未示出)的接触孔(未示出)以及暴露漏电极66的接触孔76。当形成暴露漏电极66的接触孔76时,通过漏电极66的开口67暴露的栅极绝缘层30的一部分与通过光致抗蚀剂图案92暴露的钝化层70的一部分一起被蚀刻。接触孔76具有锥形侧壁剖面。
接着,参考图4A和图4B,在钝化层70上形成像素电极82和辅助栅极和数据焊盘(未示出),该像素电极接触漏电极66的开口67的侧壁并经由接触孔76接触漏电极66的上表面,而该辅助栅极和数据焊盘经由相应的接触孔分别连接到栅极和数据焊盘。
以下结合图14A至16B以及图6A和6B描述根据本发明再一示例性实施方式的TFT面板的制造方法。图14A、图15A和图16A是示出根据本发明的再一示例性实施方式的TFT面板的制造方法的中间结构的布局图,图14B、图15B和图16B分别是沿着图14A、图15A和图16A的B-B′线的截面图。
除了在漏电极和栅极绝缘层之间进一步形成半导体膜以外,在图14A至16B中示出的TFT面板的制造方法与根据本发明的前述示例性实施方式的TFT面板的制造方法相同。因此,将主要着眼于其与根据本发明的前述示例性实施方式的TFT面板的制造方法的差异描述图14A至16B中示出的TFT面板的制造方法。
参考图14A和图14B,包括栅电极26和栅极绝缘层30的栅极布线以与上述TFT面板的制造方法相同的方式顺序形成在基板10上。然后,如下所述,半导体膜40和非晶硅层图案50形成在栅极绝缘层30的一部分上以面向栅电极26以及形成在对应于漏电极(见图15A的附图标记66)的开口(见图15A的附图标记67)的栅极绝缘层30的一部分上。
接着,参考图15A和图15B,使用掩模通过光刻法形成和构图导电层(未示出)以形成包括具有开口67的漏电极66的数据布线。
开口67可以形成在距离源电极65最远的漏电极的一部分中。如图3A、图3B和图3C所示,开口67可以是横截面呈闭合曲线形状的孔,该闭合曲线形状可以是圆形、椭圆形、三角形、矩形、星形等。可选择地,如图4A和图5所示,开口67可以具有开放曲线形状的横截面,例如U、C或者∩形形状。
然后,蚀刻掺杂非晶硅层图案50的暴露部分以形成欧姆接触层55和56并且暴露欧姆接触层55和56之间的半导体膜40。为了稳定半导体膜40的暴露表面,其可以使用氧等离子体处理。
接着,参考图16A和图16B,形成钝化层70,并且在钝化层70上形成光致抗蚀剂图案92。在光致抗蚀剂图案92之间产生的电势接触孔部分对应于用于形成接触孔的钝化层70的一部分,光致抗蚀剂图案92的边缘具有平缓斜坡。在光致抗蚀剂图案92之间的电势接触孔部分应该具有允许漏电极66的各个开口67的至少一部分和漏电极66的上表面暴露的尺寸。邻近开口67的光致抗蚀剂图案92的部分比形成在漏电极下未设置半导体膜的结构上的光致抗蚀剂图案的部分要薄。邻近开口67的光致抗蚀剂图案92的相对薄的部分容易形成具有锥形侧壁剖面的接触孔。
然后使用光致抗蚀剂图案92作为蚀刻掩模通过干法蚀刻构图钝化层70,以形成分别暴露栅极和数据焊盘(未示出)的接触孔(未示出),以及暴露漏电极66的接触孔76。当形成暴露漏电极66的接触孔76时,通过漏电极66的开口67暴露的半导体膜40的一部分与通过光致抗蚀剂图案92暴露的钝化层70的一部分一起被蚀刻。在这种情况中,在开口67下面的栅极绝缘层30的一部分也可以同时被蚀刻。接触孔76具有锥形侧壁剖面。
接着参考图6A和图6B,在钝化层70上形成像素电极82以及辅助栅极和数据焊盘(未示出),该像素电极接触漏电极66的开口67的侧壁并经由接触孔76接触漏电极66的上表面,而该辅助栅极和数据焊盘经由相应的接触孔分别连接到栅极和数据焊盘。
如在以上TFT面板的制造方法中所述的,在漏电极中形成开口。因此,可以提高液晶显示器的开口率并且接触孔可以具有锥形侧壁剖面,这使得制造在漏电极和像素电极之间没有接触缺陷的TFT成为可能。
主要关于显示区域描述了根据本发明的示例性实施方式的TFT面板的制造方法。然而,非显示区域的栅极驱动器的移位寄存器TFT可以以与显示区域的TFT相同的方式以及在相同的水平形成,暴露非显示区域的移位寄存器TFT的漏电极的开口的接触孔可以以与暴露显示区域的TFT的漏电极的开口的接触孔相同的方式以及在相同的水平形成。而且,非显示区域的桥电极可以以与显示区域的像素电极相同的方式以及在相同的水平形成。因此,非显示区域的移位寄存器TFT的描述基本上与显示区域的TFT的描述相同并且将不再重复。
在根据本发明以上示例性实施方式的TFT面板制造方法中,已经示出半导体膜和数据布线可以使用分离掩模通过构图形成,但是本发明不限于此。根据本发明的TFT面板的制造方法还可以用于使用单个掩模构图半导体膜和数据布线。
而且,本发明的示例性实施方式还可以用于包括滤色器层的TFT面板的制造。
根据上述描述显而易见的是,通过根据本发明的示例性实施方式的TFT面板制造方法制造的TFT面板可以具有良好的开口率并且在透明电极和漏电极之间没有接触缺陷。因此,如上所述的包括具有开口的漏电极的TFT可以执行可靠的开关操作,这使得制造具有良好显示特性的液晶显示器成为可能。
尽管已经结合其示例性实施方式具体示出和描述了本发明,本领域普通技术人员应该理解,在不脱离由所附权利要求确定的本发明的精神和保护范围的前提下可以进行形式和细节的各种改变。因此,应该理解的是,上述实施方式仅仅是为了描述的目的,不是为了限制本发明的范围。
Claims (20)
1、一种薄膜晶体管面板,包括:
包括具有开口的漏电极的薄膜晶体管;以及
接触所述开口的一部分的透明电极。
2、权利要求1的薄膜晶体管面板,其中所述透明电极接触所述开口的侧壁。
3、权利要求1的薄膜晶体管面板,其中所述透明电极还接触所述漏电极的上表面。
4、一种薄膜晶体管面板,包括
设置在显示区域中的薄膜晶体管,所述薄膜晶体管包括具有第一开口的漏电极;
覆盖所述薄膜晶体管并且包括暴露至少部分漏电极的第一接触孔的钝化层,所述第一接触孔与所述第一开口重叠;以及
设置在所述钝化层上的像素电极,所述像素电极经由所述第一接触孔连接到漏电极。
5、权利要求4的薄膜晶体管面板,其中所述第一接触孔大于第一开口。
6、权利要求5的薄膜晶体管面板,其中所述第一开口包括具有闭合形横截面的孔。
7、权利要求5的薄膜晶体管面板,其中所述第一开口包括开放形横截面。
8、权利要求4的薄膜晶体管面板,还包括:
栅极驱动器,
其中所述栅极驱动器设置在显示区外部的非显示区域中并且提供栅极信号给连接于所述薄膜晶体管的控制端子的栅线。
9、权利要求8的薄膜晶体管面板,其中所述栅极驱动器包括:
包括具有第二开口的漏电极的移位寄存器薄膜晶体管;
钝化层,覆盖所述移位寄存器薄膜晶体管并且包括暴露该移位寄存器薄膜晶体管的漏电极的至少一部分的第二接触孔;以及
经由所述第二接触孔连接于所述移位寄存器薄膜晶体管的漏电极的桥电极。
10、权利要求9的薄膜晶体管面板,其中所述第二接触孔与所述第二开口重叠,所述第二接触孔比所述第二开口大。
11、权利要求10的薄膜晶体管面板,其中所述第二开口包括具有闭合形横截面的孔。
12、权利要求10的薄膜晶体管面板,其中所述第二开口包括开放形横截面。
13、一种用于制造薄膜晶体管面板的方法,包括:
形成包括漏电极的薄膜晶体管,所述漏电极具有开口;以及
形成接触所述开口侧壁的透明电极。
14、权利要求13的方法,其中所述透明电极还接触所述漏电极的上表面。
15、一种用于制造薄膜晶体管面板的方法,包括:
在显示区域中形成薄膜晶体管,所述薄膜晶体管包括具有第一开口的漏电极;
形成覆盖该薄膜晶体管并且包括暴露至少部分漏电极的第一接触孔的钝化层,所述第一接触孔与所述第一开口重叠;以及
在所述钝化层上形成像素电极,所述像素电极经由第一接触孔连接到漏电极。
16、权利要求15的方法,还包括:
在显示区域外部的非显示区域中形成栅极驱动器,所述栅极驱动器提供栅极信号给连接于薄膜晶体管的控制端子的栅线。
17、权利要求16的方法,其中所述栅极驱动器包括:
包括具有第二开口的漏电极的移位寄存器薄膜晶体管;
钝化层,覆盖所述移位寄存器薄膜晶体管并且包括暴露该移位寄存器薄膜晶体管的漏电极的至少一部分的第二接触孔;以及
经由所述第二接触孔连接到所述移位寄存器薄膜晶体管的漏电极的桥电极。
18、权利要求17的方法,其中所述第二接触孔与第二开口重叠,所述第二接触孔比第二开口大。
19、权利要求18的方法,其中所述第一开口和第二开口均包括具有闭合形横截面的孔。
20、权利要求18的方法,其中所述第一开口和第二开口均包括开放形横截面。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR12682/06 | 2006-02-09 | ||
KR1020060012682A KR20070081016A (ko) | 2006-02-09 | 2006-02-09 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101038925A true CN101038925A (zh) | 2007-09-19 |
Family
ID=38334577
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2007101016399A Pending CN101038925A (zh) | 2006-02-09 | 2007-02-09 | 薄膜晶体管面板及其制造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20070184586A1 (zh) |
KR (1) | KR20070081016A (zh) |
CN (1) | CN101038925A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280197A (zh) * | 2012-12-12 | 2013-09-04 | 厦门天马微电子有限公司 | 一种阵列基板和显示面板 |
CN107367875A (zh) * | 2016-05-13 | 2017-11-21 | 群创光电股份有限公司 | 显示装置 |
CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
CN111710652A (zh) * | 2020-06-12 | 2020-09-25 | 信利(仁寿)高端显示科技有限公司 | 一种tft基板的连接孔制作方法及tft基板 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2078979A1 (en) * | 2007-12-25 | 2009-07-15 | TPO Displays Corp. | Pixel design having reduced parasitic capacitance for an active matrix display |
EP2234100B1 (en) * | 2009-03-26 | 2016-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
KR101987985B1 (ko) * | 2012-05-21 | 2019-10-01 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
CN103268049B (zh) * | 2012-12-06 | 2016-05-11 | 厦门天马微电子有限公司 | 阵列基板及其制备方法、液晶面板和显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100965176B1 (ko) * | 2003-04-07 | 2010-06-24 | 삼성전자주식회사 | 디지털 엑스레이 디텍터용 어레이 패널 및 이의 제조 방법 |
KR101107682B1 (ko) * | 2004-12-31 | 2012-01-25 | 엘지디스플레이 주식회사 | 표시 소자용 박막 트랜지스터 기판 및 그 제조 방법 |
-
2006
- 2006-02-09 KR KR1020060012682A patent/KR20070081016A/ko not_active Application Discontinuation
-
2007
- 2007-02-02 US US11/670,676 patent/US20070184586A1/en not_active Abandoned
- 2007-02-09 CN CNA2007101016399A patent/CN101038925A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103280197A (zh) * | 2012-12-12 | 2013-09-04 | 厦门天马微电子有限公司 | 一种阵列基板和显示面板 |
CN103280197B (zh) * | 2012-12-12 | 2016-09-14 | 厦门天马微电子有限公司 | 一种阵列基板和显示面板 |
CN107367875A (zh) * | 2016-05-13 | 2017-11-21 | 群创光电股份有限公司 | 显示装置 |
CN107367875B (zh) * | 2016-05-13 | 2021-03-05 | 群创光电股份有限公司 | 显示装置 |
CN107996002A (zh) * | 2016-12-30 | 2018-05-04 | 深圳市柔宇科技有限公司 | 阵列基板及阵列基板制造方法 |
CN111710652A (zh) * | 2020-06-12 | 2020-09-25 | 信利(仁寿)高端显示科技有限公司 | 一种tft基板的连接孔制作方法及tft基板 |
Also Published As
Publication number | Publication date |
---|---|
US20070184586A1 (en) | 2007-08-09 |
KR20070081016A (ko) | 2007-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1275075C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1244953C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN101038925A (zh) | 薄膜晶体管面板及其制造方法 | |
US8420413B2 (en) | Method for manufacturing pixel structure | |
CN1794078A (zh) | 液晶显示器件及其制造方法 | |
CN1854834A (zh) | 显示装置及其制造方法 | |
CN1605918A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1892394A (zh) | 液晶显示器件及其制造方法 | |
CN1761050A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN1677209A (zh) | 液晶显示器件及其制造方法 | |
CN1667477A (zh) | 板内切换模式液晶显示器件及其制造方法 | |
CN1388405A (zh) | 用喷墨系统形成液晶层的方法 | |
CN1991470A (zh) | 液晶显示装置的阵列基板及其制造方法 | |
CN1610110A (zh) | 显示器件的薄膜晶体管基板及其制造方法 | |
CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
CN1619391A (zh) | 液晶显示板及其制造方法 | |
CN1797150A (zh) | 液晶显示器件及其制作方法 | |
CN1808719A (zh) | 薄膜晶体管阵列面板及其制造方法 | |
CN1489217A (zh) | 薄膜晶体管阵列面板 | |
CN1744322A (zh) | 薄膜晶体管阵列板 | |
CN1375733A (zh) | 具有双金属层源极和漏极的液晶显示器及其制造方法 | |
CN1716065A (zh) | 液晶显示器件的焊盘结构及其制作方法 | |
CN1614742A (zh) | 采用水平电场的薄膜晶体管基板及其制造方法 | |
CN1783458A (zh) | 制造显示设备的方法和形成图案的方法 | |
CN1892373A (zh) | 薄膜晶体管基板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20070919 |