CN1783458A - 制造显示设备的方法和形成图案的方法 - Google Patents
制造显示设备的方法和形成图案的方法 Download PDFInfo
- Publication number
- CN1783458A CN1783458A CNA2005101272235A CN200510127223A CN1783458A CN 1783458 A CN1783458 A CN 1783458A CN A2005101272235 A CNA2005101272235 A CN A2005101272235A CN 200510127223 A CN200510127223 A CN 200510127223A CN 1783458 A CN1783458 A CN 1783458A
- Authority
- CN
- China
- Prior art keywords
- resist pattern
- electrode
- source electrode
- drain electrode
- signal end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
提供了一种制造显示设备的方法,其中以岛的方式形成包括信号端区域的a-Si半导体层,并将总的寄生电容最小化,同时限制了光刻工艺步骤数的增加。使用抗蚀剂图案的薄的部分形成信号线、信号引线、信号端、部分漏电极和部分源电极。使用抗蚀剂图案的厚的部分形成每个都从漏电极与源电极彼此相对的位置到超过栅电极宽度的位置的小的区域。具有这些部分的抗蚀剂图案用作蚀刻金属层和接触层的掩模,并将其回流而形成回流的抗蚀剂掩模。该回流的抗蚀剂掩模用于形成半导体岛。
Description
本申请要求在先日本专利申请No.2004-342870的优先权,包括说明书、附图和权利要求的该在先日本专利申请的内容在这里全部引入作为参考。
技术领域
本发明涉及诸如液晶显示(LCD)设备和电致发光(EL)显示设备的显示设备,特别涉及制造显示设备的方法和用于制造显示设备过程中形成图案的方法。
背景技术
已经知道在LCD设备的制造中,通过使用由回流光致抗蚀剂图案制备的回流的抗蚀剂图案的方法可减小光刻的工艺步骤数。对于回流的抗蚀剂,可以加热或化学熔化该抗蚀剂。在抗蚀剂的展开及与下层的粘附性方面化学回流优于加热回流。化学回流更容易使分离的抗蚀剂图案彼此相关,从而形成一片抗蚀剂图案。因此,在制造用于LCD设备中的薄膜晶体管(TFT)的工艺中,在不进行额外的光刻步骤情况下,通过回流前端步骤中使用的抗蚀剂图案制备的回流的抗蚀剂图案可用于以岛的方式在源和漏电极下面以及栅电极上面形成无定形硅(a-Si)层。
Si层的岛一般不仅形成在TFT区域中,而且还形成在从漏电极延伸到将信号线连接到外部电路的信号端的信号线(漏极线)下面的区域中。在通过回流形成抗蚀剂图案的公知工艺中,在TFT区域中和在信号线下面形成a-Si岛增加了a-Si岛的宽度,从而大于漏和源电极或信号线的宽度(日本未审专利申请公开2002-334830,图5到7)。因此,增加了TFT区域和栅电极之间的寄生电容。对于信号线下面的区域,增加了a-Si层的宽度,因此增加了信号线和像素电极之间的寄生电容。寄生电容的增加负面地影响到LCD设备的信号传输速度和切换速度。此外,由于增加的寄生电容,信号线的电位很容易传输到像素电极,因此形成了不均匀的图像。
为了使信号线下面的a-Si层的宽度增加最小,一种公知的方法是用于形成TFT的漏和源电极以及漏极线(信号线)的金属膜由下述抗蚀剂图案构图,即该抗蚀剂图案在用于形成漏/源电极的区域中具有较大厚度的部分。该较大厚度的部分具有比用于形成漏极线(信号线)的部分大的厚度。通过用该抗蚀剂图案蚀刻来形成构图的金属层,然后回流该抗蚀剂图案,则该薄的部分中的抗蚀剂的展开较小。因而在形成a-Si岛的随后步骤中可将a-Si层的宽度增加最小化(日本未审专利申请公开No.2002-334830,图8到11)。
还提出了另一个解决方案,其中通过在回流之前将抗蚀剂图案的表面灰化来移除薄的部分,将其厚度减小到一定程度的其余的厚的部分回流,以仅在形成TFT的区域中形成回流的抗蚀剂图案,因而以岛的方式形成了a-Si层(日本未审专利申请公开No.2002-334830,图12到15)。在该方法中,通过使用漏极线图案蚀刻而将漏极线下面的a-Si层的区域形成为岛。因而,漏极线下面的a-Si层的宽度不会增加,并能够等于布线图案的宽度。
尽管日本未审专利申请公开No.2002-334830中描述的那些方法能够减小TFT区域和信号线区域中的寄生电容,但该专利文献没有提到总寄生电容的问题,或特别是如何以岛的方式形成a-Si层,其中总寄生电容包括来自信号线的引线中和信号端中的寄生电容。
发明内容
因此,本发明提供一种制造显示设备的方法,其中以岛的方式形成包括信号端区域的a-Si层,因而将总的寄生电容最小化,同时限制了光刻的步骤数。
本发明还提供一种形成图案的方法,该图案适合用在制造显示设备的方法中。
根据本发明的一个方面,提供一种制造显示设备的方法,该显示设备包括在绝缘基板的表面上以矩阵方式布置的像素电极和向像素电极提供信号的TFT。该方法包括下述步骤:在绝缘基板上形成的多层复合物上形成抗蚀剂图案。该多层复合物包括栅电极和栅极线、栅绝缘层、半导体层和金属层。接着,通过使用抗蚀剂图案作为掩模蚀刻金属层而形成用于限定漏电极、源电极、信号线、信号端和信号引线的构图的金属层,其中每一个信号引线都将相应的信号线连接到信号端。将抗蚀剂图案回流以形成回流的抗蚀剂掩模,该抗蚀剂掩模覆盖在构图的金属层和栅电极上并至少填充漏电极和源电极之间的每个空间。然后,使用回流的抗蚀剂掩模来蚀刻半导体层,以在漏电极、源电极、信号线、信号端和信号引线下面形成半导体岛。在构图的金属层和暴露出栅绝缘层的区域上形成透明保护绝缘层,以及在透明保护绝缘层上形成导电膜,以形成像素电极。
优选地,抗蚀剂图案在一部分漏电极和一部分源电极上具有厚的部分,以及在漏电极和源电极的其它区域、信号线、信号端和信号引线上具有薄的部分。
优选地,通过具有遮光部分和半透明部分的光掩模曝光光致抗蚀剂来形成具有厚的部分和薄的部分的抗蚀剂图案,其中遮光部分的形状对应于厚的部分的形状,半透明部分的形状对应于薄的部分的形状。
优选地,通过具有遮光部分和半透明部分的光掩模曝光光致抗蚀剂来形成抗蚀剂图案,其中遮光部分的形状对应于一部分漏电极和源电极的形状,半透明部分的形状对应于漏电极和源电极的其它区域、信号线、信号端和信号引线的形状。
导电膜可以是透明的。该透明导电膜用作透射型液晶显示设备中的像素电极。
显示设备可以是液晶显示设备或电致发光显示设备。
根据本发明另一个方面,提供一种形成图案的方法。在该方法中,在绝缘基板上形成的多层复合物上形成抗蚀剂图案。该多层复合物包括栅电极、栅极线、栅绝缘层、半导体层、重掺杂半导体层和金属层。接着,通过使用抗蚀剂图案蚀刻金属层而形成用于限定漏电极、源电极、信号线、信号端和将信号线连接到信号端的信号引线的构图的金属层。将抗蚀剂图案回流以形成回流的抗蚀剂掩模,该抗蚀剂掩模覆盖在构图的金属层和栅电极上并至少填充漏电极和源电极之间的空间。使用回流的抗蚀剂掩模来蚀刻重掺杂半导体层和半导体层,以在漏电极、源电极、信号线、信号端和信号引线下面形成半导体岛。通过具有遮光部分和半透明部分的光掩模曝光光致抗蚀剂来形成抗蚀剂图案,其中遮光部分的形状对应于一部分漏电极和源电极的形状,半透明部分的形状对应于漏电极和源电极的其它区域、信号线、信号端和信号引线的形状。
优选地,抗蚀剂图案在一部分漏电极和一部分源电极上具有厚的部分,在漏电极和源电极的其它区域、信号线、信号端和信号引线上具有薄的部分。
在本发明的方法中,使用抗蚀剂图案的薄的部分形成信号线、信号引线、信号端、一部分漏电极和一部分源电极。使用厚的部分形成从漏电极与源电极彼此相对的位置到超出栅电极的宽度的位置的小的区域。使用具有这些部分的抗蚀剂图案作为蚀刻金属层和接触层的掩模,并将其回流。回流的抗蚀剂掩模用于将半导体层形成岛。在用于形成信号线、信号引线、信号端、一部分漏电极和一部分源电极的抗蚀剂图案的薄的部分中,可阻止在回流步骤中熔化的抗蚀剂流进半导体层并覆盖半导体层表面。因而,能够阻止得到的半导体岛的面积增加,包括信号线、信号引线和信号端的面积增加。
由本发明的方法制造的显示设备可阻止信号线和像素电极的寄生电容的增加,因此信号线的电位可以传输到像素电极,以形成图像而不会出现不均匀。
附图说明
图1是根据本发明实施例的LCD设备的TFT板的示意图;
图2是图1中所示的像素中的一个像素的示意性平面图;
图3A是在TFT板上的像素的TFT和像素电极周围的部件和布线的布置的平面图,图3B是沿图3A中线A-A的截面图;
图4A是图1中所示信号端中的一个信号端的详细平面图,图4B是沿图4A中线B-B的截面图;
图5A到5D是示出在TFT区域中的LCD基板上形成层的步骤的截面图;
图6A和6B是示出在信号端区域中的LCD基板上形成层的步骤的截面图;
图7A是示出在TFT区域中图5D或6B中所示步骤之后的步骤的平面图,图7B和7C是示出相同步骤的截面图;
图8A是示出图7A到7C中所示步骤之后的步骤的平面图,图8B和8C是示出相同步骤的截面图;
图9A是示出图8A到8C中所示步骤之后的步骤的平面图,图9B和9C是示出相同步骤的截面图;
图10A和10B是示出图9A到9C中所示步骤之后的步骤的截面图;
图11A和11B是示出图10A和10B中所示步骤之后的步骤的截面图;
图12A和12B是示出图11A和11B中所示步骤之后的步骤的截面图;
图13A和13B是示出图12A和12B中所示步骤之后的步骤的截面图;
图14A和14B是示出图13A和13B中所示步骤之后的步骤的截面图;
图15A和15B是示出图14A和14B中所示步骤之后的步骤的截面图;
图16A是示出图15A和15B中所示步骤之后的步骤的平面图,图16B和16C是示出相同步骤的截面图;
图17A和17B是在本发明实施例中使用的光掩模的一部分的平面图。
具体实施方式
现在将参照附图描述本发明的实施例。
图1示出了根据本发明实施例的LCD设备的TFT板900的一部分。该TFT板包括在玻璃基板1上以矩阵方式布置的像素2、在横向方向上彼此平行延伸的扫描线210、和在垂直方向上彼此平行延伸的信号线610。扫描线用栅极引线6电气地连接到形成在玻璃基板1的左部上的各栅极端5。信号线610用信号引线8连接到形成在基板上的各信号端7。也称作栅极线的扫描线每个都延伸到TFT的栅电极。也称作漏极线的信号线每个都延伸到TFT的漏电极。
图2是像素2中的一个像素的示意性平面图。每个像素2都包括TFT 9和像素电极110并被扫描线210和信号线610包围。当信号电压施加到信号线,同时选择扫描线以向相应的栅电极20施加选择信号时,相应的TFT导通。因而信号电压通过漏电极61和源电极62提供到像素电极110。
图3A是在TFT板上的像素的TFT和像素电极周围的部件和布线的布置的平面图,图3B是沿图3A中线A-A的截面图。
图4A是图1中所示的信号端中的一个信号端的详细平面图,图4B是沿图4A中线B-B的截面图。
如图3A和3B中所示,TFT 9包括在半导体岛410上的一组接触层51和漏电极61以及一组接触层52和源电极62。半导体岛410位于栅电极20上,且在其间具有栅绝缘层30。源电极62用形成在钝化层80中的接触孔中的透明导电膜100连接到像素电极110。栅电极20由与扫描线(栅极线)210相同的金属形成。漏电极61由与信号线(漏极线)610相同的金属形成。
转到图4A和4B,信号端7包括在绝缘层30上的半导体岛410、接触层53、金属层(信号端的金属电极)63、和钝化层80。在钝化层中形成接触孔以暴露金属层63。透明导电膜100延伸以便覆盖在金属层63之上。这样,完成了信号端7,其用于与外部终端连接。半导体岛410基本上具有与接触层53和金属电极63相同的宽度。信号引线8具有与从玻璃基板10到钝化层80的信号端相同的多层结构。金属层、接触层和半导体岛基本上具有彼此相同的宽度。信号引线8与信号端7的不同在于没有形成接触孔和透明导电膜100,且根据信号线与信号端之间的位置关系,在整个长度上宽度不总是恒定的。
通过下面的工艺从半导体层形成半导体岛410。在根据本实施例的该工艺中,使用抗蚀剂图案的薄的部分形成信号线、信号引线、信号端、部分漏电极和部分源电极。使用厚的部分形成从漏电极和源电极彼此相对的位置到超过栅电极宽度的位置的小的区域。具有这些部分的抗蚀剂图案用作蚀刻金属层和接触层的掩模,并被回流。使用回流的抗蚀剂掩模将半导体层形成为岛。在用于形成信号线、信号引线、信号端、部分漏电极和部分源电极的抗蚀剂图案的薄的部分中,阻止在回流步骤中熔化的抗蚀剂流进半导体层中并覆盖其表面。因而,可阻止得到的半导体岛的面积增加。
图5A到5D以及6A和6B是在形成TFT板的步骤中TFT区域和信号端区域的截面图。
在图5A中,通过公知的光刻,在玻璃基板10上由金属膜形成栅电极20,同时形成栅极线(图5A到5D中没有示出)。通过溅射,将铝、钼或铬,或者主要包含这些金属的合金形成厚度大约为100到400nm的金属膜。转到图5B,通过等离子体CVD,在图5A中所示的结构上形成厚度分别为大约400、300和50nm的例如由硅氮化物形成的栅绝缘层30、由无定形Si(a-nSi)形成的半导体层40、和由重掺杂n+无定形Si(a-n+Si)形成的欧姆接触层50。此外,在欧姆接触层50上形成例如由Cr-Al合金形成的250nm厚的金属层60。
然后,将正型光致抗蚀剂涂覆到金属层60上,接着在80到100℃加热以移除光致抗蚀剂中的溶剂。因而形成了图5C中所示的光致抗蚀剂层70。将光致抗蚀剂层70暴露于由预定图案定义的光掩模的光学图像,以在光致抗蚀剂层70上形成潜像。光掩模的预定图案具有在掩模基板上的遮光部分、半透明部分和透明部分,如后面详细所述。因此,对应于遮光部分的光致抗蚀剂层70的区域不曝光。在对应于半透明部分的区域中,以浅的深度在光致抗蚀剂层70的表面中形成了潜像。在对应于透明部分的区域中,以等于光致抗蚀剂层70深度的深度形成潜像。在碱性溶液中显影曝光的光致抗蚀剂层70,从而将曝光的区域溶解并剩下不曝光的区域。因而,光致抗蚀剂层70形成了具有对应于遮光部分的厚的部分71和72以及对应于半透明部分的薄的部分73和74的抗蚀剂图案,其中厚的部分具有大约2μm的厚度,薄的部分具有大约0.2到0.7μm的厚度,如图5D中所示。
图6A是准备形成多层结构的信号端的部分的截面图,该多层结构通过图5A到5C中所示步骤制备。因为信号端不具有栅电极,所以图6A中所示的结构不具有用于形成栅电极20的金属膜。用于形成在该区域中使用的抗蚀剂图案的光掩模的图案具有半透明部分和透明部分。通过光掩模将该信号端区域中的光致抗蚀剂层70曝光并显影。因而在对应于半透明部分的区域中形成了薄抗蚀剂图案76,并将其他区域中的光致抗蚀剂层70移除,如图6B中所示。同样,在信号引线区域中,通过具有如下图案的光掩模的曝光来形成薄抗蚀剂图案,其中所述图案具有根据布线宽度的半透明部分。
图7A到7C示出了在图5D中所示步骤之后的步骤中的TFT区域的结构。使用抗蚀剂图案作为掩模暴露出具有图5D中所示抗蚀剂图案的结构,以干蚀刻金属层60和其下面的a-n+Si欧姆接触层50,直到暴露a-nSi半导体层40为止,如图7A和7B中所示。因而,形成了漏电极61、漏极线610和接触层51,它们的形状由抗蚀剂图案的形状限定。此外,以相同的方式形成源电极62和接触层52。在该点上,通过蚀刻将a-n+Si欧姆接触层50分为接触层51和52,由此在a-nSi半导体层40上形成了沟道31。在信号端区域中,通过蚀刻以由抗蚀剂图案76的形状限定的形状形成金属电极(金属层)63和接触层53,如图7C中所示。信号引线也具有金属层和接触层,其形状由抗蚀剂图案76的形状限定。在图7A的平面图中,省略了玻璃基板10和栅绝缘层30,欧姆接触层51和52、漏电极61和源电极62隐藏在抗蚀剂图案下面。由与随后描述中使用的字母A、B或C相同的数字表示的截面图示出了在相同工艺步骤中的TFT区域和信号端区域,除非另有说明。
图8A到8C示出了接下来的步骤。具有抗蚀剂图案的图7A到7C中所示的结构暴露于有机溶剂的蒸汽,以回流抗蚀剂图案。有机溶剂可以为丙酮或丙二醇单乙醚(propylene glycol monoethyl ether)。这些化学材料可获得大约0.1到3分钟的短时间蒸汽曝光。有机溶剂渗入抗蚀剂图案并将其熔化,从而回流了抗蚀剂图案。结果,抗蚀剂图案的厚的部分71和72展开,从而增加了面积。由于熔化的薄层的表面张力,所以抗蚀剂图案的薄的部分73、74和76不会展开。图8A和8B示出了通过回流的抗蚀剂图案形成的TFT区域中的回流的抗蚀剂掩模75的状态。图8C示出了信号端区域中的回流的抗蚀剂掩模77。信号引线区域中的回流的抗蚀剂掩模与信号端区域的状态相同。
然后,在图8A到8C所示的结构中,不具有回流的抗蚀剂掩模的半导体层40的区域使用回流的抗蚀剂掩模75和77进行反应离子蚀刻以暴露绝缘层30的表面,因而形成了半导体岛410,如图9B和9C中所示。对应于回流的抗蚀剂掩模75的厚的部分的半导体岛410的区域延伸超出漏电极61和源电极62的宽度。另一方面,对应于抗蚀剂图案的薄的部分的半导体岛410的区域基本上具有与薄的部分相同的面积。图9A和9B分别以平面图和截面图示出了TFT区域的得到的结构,图9C以截面图示出了信号端区域的得到的结构。
转到图10A和10B,移除图9A到9C中所示的回流的抗蚀剂掩模75和77,并用由硅氮化物或硅氧化物形成的钝化层80整个地覆盖暴露的表面。图10A示出了具有钝化层80的TFT区域,图10B示出了具有钝化层80的信号端区域。
然后,将抗蚀剂涂覆到图10A和10B中所示结构的钝化层80上,并曝光和显影覆盖在TFT区域中的源电极62上及信号端区域中的金属电极63上的抗蚀剂的区域,随后移除这些区域中的抗蚀剂。因而以图11A和11B中所示的图案形成了抗蚀剂掩模90。使用抗蚀剂掩模90蚀刻钝化层80,以形成接触孔810和820,如图12A和12B中所示,并移除抗蚀剂掩模90,如图13A和13B中所示。然后转到图14A和14B,在该结构的整个表面上形成ITO透明导电膜100。
此外,将抗蚀剂涂覆在透明导电膜100的整个表面上,并进行光刻以形成图15A和15B中所示的抗蚀剂掩模120。使用抗蚀剂掩模120蚀刻透明导电膜100,以移除没有被抗蚀剂掩模120覆盖的区域,然后移除抗蚀剂掩模120。因而,分别在TFT区域和信号端区域中形成了图16A和16B中所示的像素电极110和图16C中所示的透明电极130。因此,抗蚀剂掩模120形成在像素电极110和源电极62上的接触孔中的透明导电膜100上,形成在与像素电极110连接的透明导电膜100的区域上,形成在信号端区域的接触孔中的透明导电膜100上,以及这些区域的附近,但是不形成在其他区域中。
给由此完成的TFT板提供用于液晶定向的取向层。包含滤色器、黑色矩阵、透明电极、取向层等的对向基板以预定间隔与TFT板相对,TFT板与对向基板间的空间填充液晶材料。因而,完成了垂直电场型液晶显示设备。
图17A和17B每个都示出了用于在图5D和6B所示步骤中形成具有厚的部分和薄的部分的抗蚀剂图案的光掩模的一部分。图17A是设置在TFT区域中的光掩模的图案,图17B是设置在信号端区域中的光掩模的图案。在图17A中,光掩模具有由玻璃基板500上的遮光矩形膜520-1和520-2限定的图案。此外,设置半透明膜510-1和510-2,使其分别延伸到遮光膜520-1和520-2。遮光膜520-1和520-2用作图5D中所示抗蚀剂图案的厚的部分71和72的光遮蔽。通过用于形成光致抗蚀剂层70上的遮光膜的光学图像的曝光及随后的显影来形成厚的部分71和72。半透明膜510-1和520-2用于图5D中所示抗蚀剂图案的薄的部分73和74。在半透明膜510-1的垂直方向延伸的条用于图7A中所示的信号线(漏极线)610。因而,通过用于形成半透明膜的光学图像的曝光以及随后的显影以薄图案来形成对应于信号线的光致抗蚀剂层的区域。
在图17B中,用于信号端区域的光掩模具有由玻璃基板500上的半透明膜510-3和510-4限定的图案。半透明膜510-3用于形成图6B中所示的薄抗蚀剂图案76。通过用于形成图6A中所示光致抗蚀剂层70上的半透明膜510-3的光学图像的曝光以及随后的显影来形成薄光致抗蚀剂图案76。由图17B中所示的半透明膜510-4限定的图案用于形成延伸到信号端的信号引线的薄抗蚀剂图案。
优选地,在抗蚀剂图案中,从有效利用得到的显示设备的显示区域的观点出发,厚的部分的表面面积是薄的部分的10%或更少。在本实施例中,使用薄的部分73、74和76形成信号线、信号引线、信号端、部分漏电极和部分源电极。使用厚的部分71和72形成从彼此相对的漏电极和源电极的各边到超过栅电极的宽度的位置的小的区域。具有这些部分的抗蚀剂图案用作蚀刻金属层和接触层的掩模,并将其回流以形成回流的抗蚀剂掩模75和77。回流的抗蚀剂掩模75和77用于将半导体层形成为半导体岛410。因而,在本实施例的方法中,光致抗蚀剂层进行包括涂覆、曝光和显影步骤的光刻而形成掩模,使用该掩模蚀刻金属层和接触层,以构图金属层和接触层。然后,将该掩模回流,回流的掩模用于蚀刻金属层和接触层下面的半导体层。由此,本发明的方法通过光刻工艺在抗蚀剂图案中形成了两种类型的部分,且回流的抗蚀剂掩模不需要特殊的定位。在用于形成信号线、信号引线、信号端、部分漏电极和部分源电极的光致抗蚀剂图案的薄的部分中,在回流步骤中熔化的抗蚀剂的表面张力阻止抗蚀剂流进半导体层中并覆盖半导体层的表面。因而,可阻止得到的半导体岛的面积增加,包括信号线、信号引线和信号端的面积增加。
在上述实施例中,使用抗蚀剂图案蚀刻金属层和接触层,在抗蚀剂图案回流之后,使用回流的抗蚀剂掩模蚀刻金属层和接触层下面的半导体层。可选择地,可以使用抗蚀剂图案蚀刻金属层以构图,并且在抗蚀剂图案回流以形成回流的抗蚀剂掩模后,使用回流的抗蚀剂掩模蚀刻金属层下面的接触层和半导体层,随后移除抗蚀剂掩模。然后,通过蚀刻移除对应于沟道的接触层的区域。
尽管上述实施例详细解释了用于垂直电场透射型LCD设备的制造工艺,但本发明的方法还可应用到用于水平电场LCD设备、反射型LCD设备或EL显示设备的制造工艺。
尽管在上述实施例中,像素限定了图像元素,但包括红色、蓝色和绿色像素的图片元素可以限定用于彩色图像的图像元素。
Claims (12)
1.一种制造显示设备的方法,该显示设备包括在绝缘基板的表面上以矩阵方式布置的像素电极和向该像素电极提供信号的TFT,该方法包括下述步骤:
在绝缘基板上形成的多层复合物上形成抗蚀剂图案,该多层复合物包括栅电极和栅极线、栅绝缘层、半导体层和金属层;
通过使用抗蚀剂图案作为掩模蚀刻金属层而形成用于限定漏电极、源电极、信号线、信号端和信号引线的构图的金属层,其中每一个信号引线都将相应的信号线连接到信号端;
将抗蚀剂图案回流以形成回流的抗蚀剂掩模,该回流的抗蚀剂掩模覆盖在构图的金属层和栅电极上并至少填充漏电极和源电极之间的每个空间;
使用回流的抗蚀剂掩模蚀刻半导体层,以在漏电极、源电极、信号线、信号端和信号引线下面形成半导体岛;
在构图的金属层和暴露出栅绝缘层的区域上形成透明保护绝缘层;和
在透明保护绝缘层上形成导电膜,以形成像素电极。
2.根据权利要求1所述的方法,还包括蚀刻一部分半导体层的步骤,该步骤在形成构图的金属层的步骤与将抗蚀剂图案回流的步骤之间进行。
3.根据权利要求1所述的方法,还包括形成接触孔的步骤,该接触孔在覆盖在源电极和信号端上的区域中的透明保护绝缘层中。
4.根据权利要求3所述的方法,其中用导电膜覆盖接触孔,由此形成信号端并将源电极电气地连接到各像素电极。
5.根据权利要求1所述的方法,其中抗蚀剂图案在一部分漏电极和一部分源电极上具有厚的部分,以及在漏电极和源电极的其它区域、信号线、信号端和信号引线上具有薄的部分。
6.根据权利要求5所述的方法,其中通过具有遮光部分和半透明部分的光掩模曝光光致抗蚀剂来形成具有厚的部分和薄的部分的抗蚀剂图案,其中遮光部分的形状对应于厚的部分的形状,半透明部分的形状对应于薄的部分的形状。
7.根据权利要求1所述的方法,其中通过具有遮光部分和半透明部分的光掩模曝光光致抗蚀剂来形成抗蚀剂图案,其中遮光部分的形状对应于一部分漏电极和源电极的形状,半透明部分的形状对应于漏电极和源电极的其它区域、信号线、信号端和信号引线的形状。
8.根据权利要求1所述的方法,其中导电膜是透明的。
9.根据权利要求1所述的方法,其中显示设备是液晶显示设备。
10.根据权利要求1所述的方法,其中显示设备是电致发光显示设备。
11.一种形成图案的方法,包括下述步骤:
在绝缘基板上形成的多层复合物上形成抗蚀剂图案,该多层复合物包括栅电极、栅极线、栅绝缘层、半导体层、重掺杂半导体层和金属层;
通过使用抗蚀剂图案蚀刻金属层而形成用于限定漏电极、源电极、信号线、信号端和将信号线连接到信号端的信号引线的构图的金属层;
将抗蚀剂图案回流以形成回流的抗蚀剂掩模,该回流的抗蚀剂掩模覆盖在构图的金属层和栅电极上并至少填充漏电极和源电极之间的空间;以及
使用回流的抗蚀剂掩模来蚀刻重掺杂半导体层和半导体层,以在漏电极、源电极、信号线、信号端和信号引线下面形成半导体岛,
其中通过具有遮光部分和半透明部分的光掩模曝光光致抗蚀剂来形成抗蚀剂图案,其中遮光部分的形状对应于一部分漏电极和源电极的形状,半透明部分的形状对应于漏电极和源电极的其它区域、信号线、信号端和信号引线的形状。
12.根据权利要求11所述的方法,抗蚀剂图案在一部分漏电极和一部分源电极上具有厚的部分,在漏电极和源电极的其它区域、信号线、信号端和信号引线上具有薄的部分。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004342870 | 2004-11-26 | ||
JP2004342870A JP4309331B2 (ja) | 2004-11-26 | 2004-11-26 | 表示装置の製造方法及びパターン形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1783458A true CN1783458A (zh) | 2006-06-07 |
CN100490124C CN100490124C (zh) | 2009-05-20 |
Family
ID=36632541
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005101272235A Expired - Fee Related CN100490124C (zh) | 2004-11-26 | 2005-11-25 | 制造显示设备的方法和形成图案的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20060154397A1 (zh) |
JP (1) | JP4309331B2 (zh) |
CN (1) | CN100490124C (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101814530A (zh) * | 2009-02-25 | 2010-08-25 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
CN101293239B (zh) * | 2007-04-27 | 2012-03-21 | 东京毅力科创株式会社 | 涂布方法以及图案形成方法 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI301315B (en) * | 2006-04-13 | 2008-09-21 | Advanced Semiconductor Eng | Substrate structure having solder mask layer and process for making the same |
JP2008117964A (ja) * | 2006-11-06 | 2008-05-22 | Tokyo Electron Ltd | リフロー方法、パターン形成方法およびtftの製造方法 |
JP2008117965A (ja) * | 2006-11-06 | 2008-05-22 | Tokyo Electron Ltd | リフロー方法、パターン形成方法およびtftの製造方法 |
US20080292991A1 (en) * | 2007-05-24 | 2008-11-27 | Advanced Micro Devices, Inc. | High fidelity multiple resist patterning |
WO2009104446A1 (ja) * | 2008-02-22 | 2009-08-27 | シャープ株式会社 | アクティブマトリクス基板の製造方法、表示装置の製造方法 |
JP5398158B2 (ja) * | 2008-03-27 | 2014-01-29 | 三菱電機株式会社 | パターン形成方法、及び配線構造、並びに電子機器 |
WO2009130746A1 (ja) * | 2008-04-22 | 2009-10-29 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
WO2009130841A1 (ja) * | 2008-04-24 | 2009-10-29 | シャープ株式会社 | 薄膜トランジスタ基板の製造方法 |
TWI546850B (zh) * | 2014-11-14 | 2016-08-21 | 群創光電股份有限公司 | 顯示面板之製備方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6493048B1 (en) * | 1998-10-21 | 2002-12-10 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same |
US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Nec液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
JP3415602B2 (ja) * | 2000-06-26 | 2003-06-09 | 鹿児島日本電気株式会社 | パターン形成方法 |
JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
JP4342711B2 (ja) * | 2000-09-20 | 2009-10-14 | 株式会社日立製作所 | 液晶表示装置の製造方法 |
JP4410951B2 (ja) * | 2001-02-27 | 2010-02-10 | Nec液晶テクノロジー株式会社 | パターン形成方法および液晶表示装置の製造方法 |
JP4462775B2 (ja) * | 2001-03-02 | 2010-05-12 | Nec液晶テクノロジー株式会社 | パターン形成方法及びそれを用いた液晶表示装置の製造方法 |
JP2002328396A (ja) * | 2001-04-26 | 2002-11-15 | Nec Corp | 液晶表示装置及びその製造方法 |
JP2003149832A (ja) * | 2001-11-07 | 2003-05-21 | Chi Mei Optoelectronics Corp | フォトレジストパターンを形成する方法 |
JP4651929B2 (ja) * | 2002-11-15 | 2011-03-16 | Nec液晶テクノロジー株式会社 | 液晶表示装置の製造方法 |
JP4103830B2 (ja) * | 2003-05-16 | 2008-06-18 | セイコーエプソン株式会社 | パターンの形成方法及びパターン形成装置、デバイスの製造方法、アクティブマトリクス基板の製造方法 |
-
2004
- 2004-11-26 JP JP2004342870A patent/JP4309331B2/ja not_active Expired - Fee Related
-
2005
- 2005-11-25 CN CNB2005101272235A patent/CN100490124C/zh not_active Expired - Fee Related
- 2005-11-28 US US11/287,389 patent/US20060154397A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101293239B (zh) * | 2007-04-27 | 2012-03-21 | 东京毅力科创株式会社 | 涂布方法以及图案形成方法 |
CN101814530A (zh) * | 2009-02-25 | 2010-08-25 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
CN101814530B (zh) * | 2009-02-25 | 2015-05-06 | 株式会社半导体能源研究所 | 半导体装置以及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2006154127A (ja) | 2006-06-15 |
JP4309331B2 (ja) | 2009-08-05 |
US20060154397A1 (en) | 2006-07-13 |
CN100490124C (zh) | 2009-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1783458A (zh) | 制造显示设备的方法和形成图案的方法 | |
KR100825102B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
CN103646966B (zh) | 一种薄膜晶体管、阵列基板及其制备方法、显示装置 | |
KR100796795B1 (ko) | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
KR100796756B1 (ko) | 반도체 소자의 접촉부 및 그 제조 방법과 이를 포함하는표시 장치용 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
CN1713057A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
CN1551367A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
KR20120046555A (ko) | 어레이 기판의 제조방법 | |
CN1727976A (zh) | 液晶显示器的阵列基板及其制造方法 | |
CN102263111A (zh) | 阵列基板及制造该阵列基板的方法 | |
CN1901158A (zh) | 制造薄膜晶体管基板的方法 | |
CN1892373A (zh) | 薄膜晶体管基板及其制造方法 | |
KR20120099009A (ko) | Mofet을 위한 마스크 레벨 감소 | |
KR101056013B1 (ko) | 액정표시장치용 어레이기판 제조방법 | |
CN101038925A (zh) | 薄膜晶体管面板及其制造方法 | |
EP1691340A1 (en) | Thin film transistor integrated circuit device, active matrix display device, and manufacturing method of the same | |
CN100342279C (zh) | 用于液晶显示器件的基板及其制造方法 | |
JPH10209463A (ja) | 表示装置の配線形成方法、表示装置の製造方法、および表示装置 | |
TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
CN106298647B (zh) | 一种阵列基板及其制备方法、显示面板及其制备方法 | |
CN104332474B (zh) | 一种阵列基板及其制作方法和显示装置 | |
CN1847962A (zh) | 薄膜电晶体阵列基板的制造方法 | |
KR100864608B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR20060128521A (ko) | 액정 표시 장치의 박막 트랜지스터 기판 및 그의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C17 | Cessation of patent right | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090520 Termination date: 20111125 |