JP4462775B2 - パターン形成方法及びそれを用いた液晶表示装置の製造方法 - Google Patents
パターン形成方法及びそれを用いた液晶表示装置の製造方法 Download PDFInfo
- Publication number
- JP4462775B2 JP4462775B2 JP2001058138A JP2001058138A JP4462775B2 JP 4462775 B2 JP4462775 B2 JP 4462775B2 JP 2001058138 A JP2001058138 A JP 2001058138A JP 2001058138 A JP2001058138 A JP 2001058138A JP 4462775 B2 JP4462775 B2 JP 4462775B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- resist
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 99
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 46
- 238000005530 etching Methods 0.000 claims abstract description 140
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 117
- 238000001312 dry etching Methods 0.000 claims abstract description 32
- 239000007789 gas Substances 0.000 claims description 118
- 239000000758 substrate Substances 0.000 claims description 80
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000002184 metal Substances 0.000 claims description 49
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 41
- 239000010703 silicon Substances 0.000 claims description 41
- 229910052760 oxygen Inorganic materials 0.000 claims description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 23
- 239000001301 oxygen Substances 0.000 claims description 23
- 230000001681 protective effect Effects 0.000 claims description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 17
- 239000011737 fluorine Substances 0.000 claims description 17
- 229910052731 fluorine Inorganic materials 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 239000012670 alkaline solution Substances 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 11
- 238000001039 wet etching Methods 0.000 claims description 11
- 125000002887 hydroxy group Chemical group [H]O* 0.000 claims description 10
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N phenol group Chemical group C1(=CC=CC=C1)O ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 claims description 10
- 238000006884 silylation reaction Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 6
- 239000011261 inert gas Substances 0.000 claims description 5
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 claims description 3
- 150000001412 amines Chemical class 0.000 claims description 3
- OEYIOHPDSNJKLS-UHFFFAOYSA-N choline Chemical compound C[N+](C)(C)CCO OEYIOHPDSNJKLS-UHFFFAOYSA-N 0.000 claims description 3
- 229960001231 choline Drugs 0.000 claims description 3
- 239000012528 membrane Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 abstract description 49
- 238000000206 photolithography Methods 0.000 abstract description 6
- 239000010408 film Substances 0.000 description 593
- 229910021417 amorphous silicon Inorganic materials 0.000 description 34
- 238000001020 plasma etching Methods 0.000 description 33
- 238000002161 passivation Methods 0.000 description 27
- 230000005684 electric field Effects 0.000 description 22
- 239000011368 organic material Substances 0.000 description 6
- 229920003986 novolac Polymers 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000004904 shortening Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229920002554 vinyl polymer Polymers 0.000 description 3
- QTWJRLJHJPIABL-UHFFFAOYSA-N 2-methylphenol;3-methylphenol;4-methylphenol Chemical compound CC1=CC=C(O)C=C1.CC1=CC=CC(O)=C1.CC1=CC=CC=C1O QTWJRLJHJPIABL-UHFFFAOYSA-N 0.000 description 2
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 2
- YKYOUMDCQGMQQO-UHFFFAOYSA-L cadmium dichloride Chemical compound Cl[Cd]Cl YKYOUMDCQGMQQO-UHFFFAOYSA-L 0.000 description 2
- 229930003836 cresol Natural products 0.000 description 2
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- PQXKHYXIUOZZFA-UHFFFAOYSA-M lithium fluoride Chemical compound [Li+].[F-] PQXKHYXIUOZZFA-UHFFFAOYSA-M 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920000548 poly(silane) polymer Polymers 0.000 description 2
- -1 polysiloxane Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 239000005060 rubber Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- IRPGOXJVTQTAAN-UHFFFAOYSA-N 2,2,3,3,3-pentafluoropropanal Chemical compound FC(F)(F)C(F)(F)C=O IRPGOXJVTQTAAN-UHFFFAOYSA-N 0.000 description 1
- 229920002126 Acrylic acid copolymer Polymers 0.000 description 1
- KLZUFWVZNOTSEM-UHFFFAOYSA-K Aluminum fluoride Inorganic materials F[Al](F)F KLZUFWVZNOTSEM-UHFFFAOYSA-K 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- VVQNEPGJFQJSBK-UHFFFAOYSA-N Methyl methacrylate Chemical compound COC(=O)C(C)=C VVQNEPGJFQJSBK-UHFFFAOYSA-N 0.000 description 1
- 229920001665 Poly-4-vinylphenol Polymers 0.000 description 1
- 239000005062 Polybutadiene Substances 0.000 description 1
- 239000004793 Polystyrene Substances 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 229910052956 cinnabar Inorganic materials 0.000 description 1
- 229940114081 cinnamate Drugs 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000007645 offset printing Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 229920005575 poly(amic acid) Polymers 0.000 description 1
- 229920002454 poly(glycidyl methacrylate) polymer Polymers 0.000 description 1
- 229920002401 polyacrylamide Polymers 0.000 description 1
- 229920002857 polybutadiene Polymers 0.000 description 1
- 229920001195 polyisoprene Polymers 0.000 description 1
- 229920002223 polystyrene Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WBYWAXJHAXSJNI-VOTSOKGWSA-M trans-cinnamate Chemical compound [O-]C(=O)\C=C\C1=CC=CC=C1 WBYWAXJHAXSJNI-VOTSOKGWSA-M 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/095—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers having more than one photosensitive layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31127—Etching organic layers
- H01L21/31133—Etching organic layers by chemical means
- H01L21/31138—Etching organic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子用のパターン形成方法及びそれを用いた液晶表示装置の製造方法に関し、従来の２ＰＲ工程を１ＰＲ工程で済ませる製造工程短縮プロセスに関する。
【０００２】
【従来の技術】
半導体装置の高集積化は、微細パターンの形成手段であるフォトリソグラフィ技術とドライエッチング技術とに支えられて達成されてきた。しかし、このようにして半導体装置が高性能化されてくると、その製造工程が高度化し製造コストが増加するようになる。
【０００３】
そこで、最近では、半導体装置の製造コストを大幅に低減すべく、パターンの製造工程を短絡させて全体の工程数を短縮させることが強く要求されてきている。この要求に対応する技術として、従来２つ以上必要とされたＰＲ工程を１つのＰＲ工程で済ませる方法が種々開示されている。
【０００４】
第１の従来例（特開２０００−２０６５７１号公報）は、この方法を逆スタガード型薄膜トランジスタ（以下「ＴＦＴ」という。）の製造方法に適用したものであり、図２３、２４はその主要製造工程を製造工程順に示すＴＦＴ近傍の模式断面図である。
【０００５】
まず、図２３（ａ）に示すように、第１透明基板５０１の上にゲート電極５３３、ゲート絶縁膜５３４が形成され、続いて、アモルファスシリコン（ａ−Ｓｉ）膜５４１、ｎ+型アモルファスシリコン（ｎ+型ａ−Ｓｉ）膜５４２、ソース・ドレイン用の金属膜５４３を順に堆積し、さらに金属膜５４３の上に感光膜を１〜２μｍの厚さに塗布し、露光、現像して膜厚の厚い感光膜パターン５２７と膜厚の薄い感光膜パターン５２６を形成する。
【０００６】
次に、図２３（ｂ）に示すように、感光膜パターン５２７と感光膜パターン５２６をマスクとして、金属膜５４３をエッチング除去して、ｎ+型ａ−Ｓｉ膜５４２を露出させる。
【０００７】
次に、図２４（ａ）に示すように、ｎ+型ａ−Ｓｉ膜５４２とその下部のａ−Ｓｉ膜５４１を感光膜パターン５２６と共にドライエッチングし、残った感光膜パターン５２７の間に金属膜５４３を露出させる。
【０００８】
次に、図２４（ｂ）に示すように、残った感光膜パターン５２７をマスクとして金属膜５４３とその下のｎ+型ａ−Ｓｉ膜５４２をエッチング除去する。このときａ−Ｓｉ膜５４１も一部エッチングされる。
【０００９】
以上のようにして、膜厚の異なる感光膜パターン５２７と感光膜パターン５２６を利用すると、被エッチング膜に２つの異なるパターンを形成することができる。
【００１０】
次に示す第２の従来例（特開２０００−１６４５８４号公報）は、やはりこの方法を逆スタガード型ＴＦＴの製造方法に適用したものであり、図２５はその主要製造工程を製造工程順に示すＴＦＴ近傍、ゲート端子電極及びドレイン端子電極の模式断面図である。
【００１１】
まず、図２５（ａ）に示すように、第１透明基板６０１の上にゲート電極６３３、ゲート端子電極６９３、ゲート絶縁膜６３４が形成され、続いて、ａ−Ｓｉ膜６４１、ｎ+型ａ−Ｓｉ膜６４２、ソース・ドレイン用の金属膜を順に堆積し、さらに金属膜及びその下のｎ+型ａ−Ｓｉ膜６４２を同じパターンにパターニングして、ソース電極６５９及びその下のオーミック層とドレイン電極６５８及びその下のオーミック層、ドレイン端子電極６７８及びその下のオーミック層を形成する。これらを覆うパッシベーション膜６４０を形成した後、ゲート端子電極６９３とドレイン端子電極６７８の上に開口を有し、ソース電極６５９及びその横のａ−Ｓｉ膜分離部６６０に厚さの薄い感光膜パターン６２６を、その他の領域には厚さの厚い感光膜パターン６２７を有するレジストパターンを形成する。
【００１２】
次に、図２５（ｂ）に示すように、このレジストパターンを利用し、かつ、エッチング条件を最適化しながら、まず薄い感光膜パターン６２６が除去される時間エッチングを行って、ドレイン端子電極６７８の上のパッシベーション膜６４０を完全に除去し、ゲート端子電極６９３の上のパッシベーション膜６４０の全部とゲート絶縁膜６３４の一部を除去する。
【００１３】
さらに、エッチング条件を最適化しながら、図２５（ｃ）に示すように、ａ−Ｓｉ膜分離部６６０のａ−Ｓｉ膜６４１が除去され、同時に、ゲート端子電極６９３の上に残っていたゲート絶縁膜６３４の一部を除去する。
【００１４】
以上のようにして、第２の従来例では、レジスト膜の厚さの違いを利用して、各電極上のコンタクトホールの形成を１回のＰＲ工程で済ませると共に、ａ−Ｓｉ膜の分離を行っている。
【００１５】
【発明が解決しようとする課題】
以上に説明した第１の従来例及び第２の従来例は、いずれも被エッチング膜上に１層の感光膜を塗布した後に、露光量の違いを利用して膜厚の異なる感光膜パターンを形成し、その膜厚の差を利用して被エッチング膜をエッチングして製造工程の短縮を図っている。
【００１６】
然るに、第１の従来例及び第２の従来例において、感光膜パターンのうち薄い方の感光膜パターンがエッチング除去されたときに厚い方の感光膜パターンも同時にエッチングされ、その形状はエッチング前の形状とは大幅に異なってしまい、エッチング中においてもその形状が時間と共に変化していくという問題がある。従って、厚い方の感光膜パターンをマスクとしてエッチングされる被エッチング膜の形状は、設計された形状とは大幅に異なる形状となることが推測される。
【００１７】
本発明は、感光膜（以下レジストと呼ぶ）パターンの膜厚の違いを利用して被エッチング膜をエッチングする際に、厚い方のレジストパターンが薄い方のレジストパターンをエッチング除去するためのエッチングに晒されても、その形状を維持できるパターン形成方法及びそれを用いた液晶表示装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の第１のパターン形成方法は、被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜のみの領域と前記第１レジスト膜の上に前記第２レジスト膜が積層した領域が前記第１レジスト膜で連結した形状に前記第１レジスト膜及び前記第２レジスト膜をパターニングして第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜に１回目のエッチングを行う工程と、前記第１のレジストマスクをエッチングして前記第１レジスト膜のみからなる領域を除去し、前記第１のレジストマスクを前記第１レジスト膜及び前記第２レジスト膜からなる残存レジストマスクとして残す工程と、前記残存レジストマスクをマスクとして前記被エッチング膜に２回目のエッチングを行う工程と、を有するパターン形成方法であって、前記残存レジストマスクを形成する工程が、前記第１のレジストマスクのうち前記第１レジスト膜のみからなる領域を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とする。
【００１９】
本発明の第２のパターン形成方法は、被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜及び前記第２レジスト膜にそれぞれ第１開口部及び第２開口部を形成して、第２開口部が第１開口部を包含する形に第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜をエッチングする工程と、前記第１レジスト膜のうち少なくとも前記第２開口部に露出した領域を除去して前記第１のレジストマスクを残存レジストマスクとして残す工程と、前記被エッチング膜、前記残存レジストマスクの上に所定の材料膜を堆積させる工程と、前記残存レジストマスクを除去して前記残存レジストマスクの上の材料膜を除去する工程とを有するパターン形成方法であって、前記第１のレジストマスクを残存レジストマスクとして残す工程が、前記第１レジスト膜を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とする。
【００２０】
上記本発明の第１、２のパターン形成方法は、前記第１のレジストマスクを形成する工程において、前記被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のあるレジスト膜として形成され、前記残存レジストマスクを形成する工程において、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第２レジスト膜に覆われない前記第１レジスト膜をエッチング除去することにより行われ、前記エッチング耐性が、ドライエッチングに対するエッチング耐性であり、前記ドライエッチングが、Ｏ2ガスを含むプラズマ処理ガス、フッ素系ガスを含むプラズマ処理ガス、Ｏ2ガスとフッ素系ガスを含むプラズマ処理ガスのいずれかのプラズマ処理ガスを用いて行われ、前記プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかを含むガスであり、前記プラズマ処理ガスがＯ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含む。
【００２１】
また、上記本発明の第１、２のパターン形成方法の前記エッチング耐性が、ウェットエッチングに対するエッチング耐性であるときは、前記ウェットエッチングが、アルカリ溶液を用いたエッチング処理であり、前記アルカリ溶液が、テトラメチルアンモニウムハイドロオキサイド、コリン、有機アミンのいずれかを含む有機アルカリ溶液である、または、ＫＯＨ、ＮＡＯＨ、Ｃａ（ＯＨ）2、ＣａＣＯ3のいずれかを含む無機アルカリ溶液である。
【００２２】
また、上記本発明の第１、２のパターン形成方法は、前記第１レジスト膜として有機レジスト膜、前記第２レジスト膜として無機レジスト膜を用いる。
【００２３】
また、上記本発明の第１、２のパターン形成方法は、前記第２レジスト膜の少なくとも一部は、シリコン含有のレジスト膜からなり、前記改質レジスト膜を形成する工程が、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換することにより行われる、或いは、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換すると共に、前記第２レジスト膜が形成された領域以外の領域の第１レジスト膜を除去することにより行われる。さらに具体的には、前記第２レジスト膜の少なくとも一部が、シリル化が可能なレジスト膜からなり、前記第２シリコン含有レジスト膜を形成する工程が、前記第１レジスト膜及び前記第２レジスト膜をシラザンを含むシリル化剤に浸漬し、前記第２レジスト膜のみをシリル化させることにより行われ、前記少なくとも酸素を含む混合ガスは、Ｏ2ガスと不活性ガスとの混合ガス、Ｏ2ガスとフッ素系ガスとの混合ガスのいずれかの混合ガスであり、前記酸素を含む混合ガスがＯ2ガスと不活性ガスであるときは、Ｏ2／Ｈｅ、Ｏ2／Ａｒのいずれかの混合ガスであり、Ｏ2ガスとフッ素系ガスであるときは、Ｏ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3のいずれかの混合ガスである。
【００２４】
さらに、上記本発明の第１のパターン形成方法は、第１レジスト膜上に形成された第２レジスト膜から部分的に前記第１レジスト膜が露出する構成の第１のレジストマスクを被エッチング膜上に形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜に１回目のエッチングを行う工程と、前記露出する第１レジスト膜領域をエッチング除去することにより前記第１レジスト膜と前記第２レジスト膜との積層部からなる残存レジストマスクを形成する工程と、前記残存レジストマスクをマスクとして前記被エッチング膜に２回目のエッチングを行う工程と、を有するパターン形成方法であって、前記露出する第１レジスト膜領域を除去する工程において、前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっている、という上位概念構成として表すことができる。
【００２５】
次に、本発明の液晶表示装置の製造方法は、第１基板上にゲート配線及びゲート電極を形成し、続いて、前記第１基板上に前記ゲート配線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、不純物ドープ半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜のみの領域と前記第１レジスト膜の上に前記第２レジスト膜が積層した領域が前記第１レジスト膜で連結した形状に前記第１レジスト膜及び前記第２レジスト膜をパターニングし前記第１レジスト膜のみからなる領域をＴＦＴのチャネル形成予定領域の上方に位置するよう第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして、少なくとも前記ソース・ドレイン用金属膜をエッチング除去して前記ソース・ドレイン用金属膜からなる電極パターンを形成する工程と、前記第１のレジストマスクをエッチングして前記第１レジスト膜のみからなる領域を除去し、前記第１のレジストマスクを前記第１レジスト膜及び前記第２レジスト膜からなる残存レジストマスクとして残して前記第１レジスト膜のみからなる領域の下の前記ソース・ドレイン用金属膜を露出させる工程と、前記残存レジストマスクをマスクとして、前記第１レジスト膜のみからなる領域の下の前記ソース・ドレイン用金属膜、前記不純物ドープ半導体膜及び前記半導体膜を選択的にエッチングして前記ソース・ドレイン用金属膜及びその下の不純物ドープ半導体膜を少なくとも除去してＴＦＴのチャネル領域を形成すると同時にドレイン電極を含むドレイン配線及びソース電極を形成する工程とを有する製造方法によりＴＦＴ基板を形成し、続いて、前記第１基板の前記ＴＦＴの形成された側に前記第１基板と対向する第２基板を配置して対向基板を形成し、さらに、前記ＴＦＴ基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法において、前記残存レジストマスクを形成する工程が、前記第１のレジストマスクのうち前記第１レジスト膜のみからなる領域を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とし、前記ゲート配線及びゲート電極を形成する工程において、前記ゲート配線及びゲート電極と共に櫛歯状の共通電極を形成し、前記第１のレジストマスクを形成する工程において、前記共通電極の櫛歯状の電極間に画素電極が形成されるべく画素電極形成用に画素電極形成予定領域のソース・ドレイン用金属膜上にも前記第１のレジストマスクが形成される。また、前記第１のレジストマスクを形成する工程において、前記ソース・ドレイン用金属膜上に第１レジスト膜及び第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のあるレジスト膜として堆積される、或いは、前記残存レジストマスクを形成する工程において、前記第１のレジストマスクのうち前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第１レジスト膜のみからなる領域をエッチング除去することにより行われ、前記改質レジスト膜の形成が、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換すると共に、前記第１レジスト膜のみからなる領域を除去することにより行われる。
【００２６】
また、本発明の液晶表示装置の製造方法は、前記チャネル領域を形成する工程の後に、前記ＴＦＴのチャネル領域を形成する際に用いられた前記残存レジストマスクを除去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積し、前記ドレイン配線を取り出すドレイン端子の上方の開口予定領域の第４レジスト膜を除去して前記ドレイン端子の上方の開口予定領域に第３レジスト膜のみを残し、前記ゲート端子の上方の開口予定領域の第３レジスト膜及び第４レジスト膜を除去して前記ゲート端子の上方の開口予定領域の保護絶縁膜を露出させる工程と、前記第４レジスト膜をマスクとして前記ゲート端子上の保護絶縁膜及びゲート絶縁膜からなる絶縁膜の一部をエッチングしながら前記ドレイン端子上の第３レジスト膜を除去すると共に、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程と、前記第４レジスト膜及びその下の前記第３レジスト膜をマスクとして前記ドレイン端子の上の保護絶縁膜を除去すると共に前記ゲート端子上に残る絶縁膜を除去する工程とを有し、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜をシリコン含有第４レジスト膜とし、前記ドレイン端子上の前記第３レジスト膜の除去が、酸素ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記ドレイン端子の上方の開口予定領域に位置する第３レジスト膜を除去することにより行われる、或いは、
前記チャネル領域を形成する工程の後に、前記ＴＦＴのチャネル領域を形成する際に用いられた前記残存レジストマスクを除去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積し、前記第３レジスト膜及び前記第４レジスト膜を開口して前記ゲート端子及び前記ドレイン端子上方に第４レジスト膜の開口部が第３レジスト膜の開口部を包含する形に形成する工程と、前記第３レジスト膜及び前記第４レジスト膜をマスクとして前記ゲート端子上の保護絶縁膜及びゲート絶縁膜、前記ドレイン端子上の保護絶縁膜をそれぞれ除去してコンタクトホールを形成する工程と、前記第４レジスト膜の開口部に露出している第３レジスト膜をエッチング除去すると共に、前記第４レジスト膜及びその下の第３レジスト膜を残す工程と、前記第４レジスト膜及びその下の第３レジスト膜を及び前記コンタクトホールを覆って上層金属膜を堆積させる工程と、前記第４レジスト膜及びその下の第３レジスト膜を除去して前記第４レジスト膜及びその下の第３レジスト膜の上の前記上層金属膜を除去し前記コンタクトホールを覆う上部電極を形成する工程とを有し、前記第４レジスト膜及びその下の第３レジスト膜を形成する工程が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜をシリコン含有第４レジスト膜とし、前記第４レジスト膜の開口部に露出している第３レジスト膜の除去が、酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記シリコン酸化膜に覆われない第３レジスト膜を除去することにより行われる、という適用形態を採り得る。
【００２７】
上記適用形態は、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積する工程において、前記第４レジスト膜の少なくとも一部が、前記第３レジスト膜よりもエッチング耐性のあるレジスト膜として堆積され、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程において、前記第４レジスト膜の少なくとも一部が、前記第３レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第４レジスト膜に覆われない第３レジスト膜をエッチング除去することにより行われ、前記改質レジスト膜の形成が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜の少なくとも一部をシリコン含有第４レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記第４レジスト膜に覆われない第３レジスト膜を除去することにより行われる。
【００２８】
【発明の実施の形態】
次に、本発明のパターン形成方法の第１の実施形態について図１、２を参照して説明する。図１、２はその製造工程の断面図である。
【００２９】
図１（ａ）に示すように、絶縁基板１上に被エッチング膜２を堆積させ、膜厚５００ｎｍ程度のポジ形の第１レジスト膜３を公知のフォトリソグラフィ技術で形成する。さらに、この第１レジスト膜３上に第２レジスト膜４を形成する。
【００３０】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、図１（ｂ）に示すように、第１レジスト膜３を半透光部に対応するレジスト凹部５を有するレジストマスク６とし、第２レジスト膜４をレジスト凹部５を挟む形状のレジストマスク７とする。
【００３１】
次に、図１（ｃ）に示すように、レジストマスク６及びレジストマスク７をマスクとして被エッチング膜２をエッチングし、被エッチング膜２からなるアイランド８を形成する。
【００３２】
次に、図２（ａ）に示すように、レジストマスク６及びレジストマスク７をシラザン等のシリル化剤に浸漬し，上記レジストマスク７のみをシリル化し、シリル化膜９を形成する。このシリル化膜９にはシリコン原子が多量に含まれる。ここで、レジストマスク６表面はシリル化されない。第１レジスト膜３はシリル化しないレジスト膜であるからである。
【００３３】
ここで、上記のような性質を有する第１レジスト膜及び第２レジスト膜につき、具体的な材料を以下に挙げる。
【００３４】
まず、第１レジスト膜には、シリル化剤と反応するフェノール性水酸基を含有しない、例えばゴム系の有機材料を選定する。
【００３５】
次に、第２レジスト膜には、ノボラック樹脂、またはポリビニルフェノールで形成し、それらに含まれるフェノール性水酸基をシリル化剤と反応させて、その表面にシロキサン、ポリシロキサン、ポリシラン、ポリシリーン、カルボシランを形成する。
【００３６】
次に、図２（ａ）の状態でＯ2ガス中での異方性のドライエッチングであるＲＩＥを行う。第１レジスト膜の膜厚が５００ｎｍの時、ドライエッチング条件として、圧力１０Ｐａ、ガス流量Ｏ2＝４００ｓｃｃｍ、ＲＦパワー＝１５００Ｗ、３０秒の処理条件を用いる。
【００３７】
ここで使用するガス、及び以後の記述の異方性のドライエッチングであるＲＩＥで使用するガスの例としてＯ2ガスのみを記述するが、どの場合も使用可能なガスとして酸素のみ、又は酸素を含む混合ガスである、Ｏ2ガスと不活性ガス、例えばＯ2／Ｈｅ、Ｏ2／Ａｒの混合ガス、又はＯ2ガスとフッ素系ガス、例えばＯ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3の混合ガスのいずれかのガスでも可能である。
【００３８】
このＲＩＥで図２（ｂ）に示すように、シリル化膜９を酸化し、シリカ膜１０に変換させる。このシリカ膜１０は、シリル化膜９に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、同時にレジスト凹部５のレジスト膜を無くし、アイランド８を露出させる。ここで、図２（ａ）で示したレジストマスク６は図２（ｂ）に示すようなレジストマスク１１に変わる。
【００３９】
次に、シリカ膜１０とレジストマスク１１をエッチングマスクにし、ＲＩＥでアイランド８の露出した領域をドライエッチングする。そして、図２（ｃ）に示すようにアイランド８に凹部１２を形成する。
【００４０】
最後に、シリカ膜１０とレジストマスク１１を除去する。このようにして、凹部１２を有するアイランド８が形成される。
【００４１】
以上のように、本実施形態では、図１（ｂ）から図１（ｃ）に到る工程で１回目のエッチングを行い、図２（ａ）から図２（ｂ）に到る工程で２回目以降のエッチングを行うのであるが、２回目以降のエッチングのマスクにされるシリカ膜１０は、レジスト凹部５のレジスト膜をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜９を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜１０に変換することにより形成されるので、シリカ膜１０の平面形状はＯ2ガス中でのＲＩＥを行う前のレジストマスク７の平面形状に近い形状を維持することが出来る。従って、レジストマスク１１の形成も容易になりその平面形状制御性が向上するので、凹部１２の形状を設計値に近い形状とすることが出来る。
【００４２】
また、本実施形態のように、第２レジスト膜としてシリル化できるレジスト膜を用いている場合には、必ずしも第１レジスト膜にレジスト凹部５を形成する必要はなく、レジスト凹部５のないレジストマスク６を形成し、シリル化膜９をマスクにＯ2ガスによるＲＩＥでレジストマスク１１を形成することもできる。この場合には、レチクルに半透光部は必要とならない。
【００４３】
次に、本発明のパターン形成方法の第２の実施形態について図３、４を参照して説明する。図３、４はその製造工程の断面図である。
【００４４】
図３（ａ）に示すように、絶縁基板２１上に下層配線３３を形成し、下層配線３３を覆って絶縁膜３４を堆積させる。
【００４５】
次に、絶縁膜３４の上に、膜厚５００ｎｍ程度のポジ形の第１レジスト膜２３を公知のフォトリソグラフィ技術で形成する。さらに、この第１レジスト膜２３上に第２レジスト膜２４を形成する。ここで、第２レジスト膜２４はポジ形のシリル化が可能なレジスト膜であり、その膜厚は３００ｎｍ程度である。
【００４６】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、図３（ｂ）に示すように、第１レジスト膜２３及び第２レジスト膜２４を透光部に対応する開口部２５、半透光部に対応する薄レジストマスク２６、遮光部に対応する厚レジストマスク２７とする。
【００４７】
次に、図３（ｃ）に示すように、薄レジストマスク２６及び厚レジストマスク２７をマスクとして絶縁膜３４をエッチングし、絶縁膜３４に下層配線３３の上に位置するコンタクトホール３５を形成する。
【００４８】
次に、図４（ａ）に示すように、薄レジストマスク２６及び厚レジストマスク２７をシラザン等のシリル化剤に浸漬し、厚レジストマスク２７のうち第２レジスト膜２４のみをシリル化し、シリル化膜２９を形成する。このシリル化膜２９にはシリコン原子が多量に含まれる。ここで、薄レジストマスク２６表面はシリル化されない。薄レジストマスク２６はシリル化しない第１レジスト膜２３により構成されているからである。
【００４９】
次に、Ｏ2ガス中での異方性のＲＩＥを行う。このＲＩＥで、図４（ｂ）に示すように、シリル化膜２９を酸化し、シリカ膜３０に変換させる。このシリカ膜３０は、シリル化膜２９に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、薄レジストマスク２６及び厚レジストマスク２７を一様にエッチングして薄レジストマスク２６を除去してしまい、厚レジストマスク２７を残存レジストマスク６７とする。ここで、図４（ａ）で示した厚レジストマスク２７を構成する第１レジスト膜２３及びシリル化膜２９はそれぞれレジストマスク３１及びシリカ膜３０となり、シリカ膜３０がレジストマスク３１に対してオーバーハング状に形成される。
【００５０】
次に、図５（ａ）に示すように、コンタクトホール３５の形成された絶縁膜３４とシリカ膜３０、レジストマスク３１を覆って上層金属膜３６を堆積させる。
【００５１】
次に、シリカ膜３０及びレジストマスク３１を除去すると、図５（ｂ）に示すように、その上の上層金属膜３６も除去され、コンタクトホール３５を通して下層配線３５と上層配線３７が接続される。
【００５２】
以上のように、本実施形態では、図３（ｂ）から図３（ｃ）に到る工程で１回目のエッチングを行い、図４（ａ）から図４（ｂ）に到る工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜３０は、薄レジストマスク２６をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜２９を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜３０に変換することにより形成されるので、シリカ膜３０の平面形状はＯ2ガス中でのＲＩＥを行う前の厚レジストマスク２７を構成する第２レジスト膜２４の平面形状に近い形状を維持し、かつ、シリカ膜３０の下のレジストマスク３１をその内側に形成することが出来、リフトオフし易いレジスト構造を実現できる。従って、上層配線３７の平面形状制御性が向上するので、上層配線間の短絡の確率を大幅に減らすことが可能となる。
【００５３】
次に、本発明のパターン形成方法の第１の実施形態を横電界型の液晶表示装置に適用した第１の例を本発明の第３の実施形態として図６〜１４を参照して説明する。図６は、１画素分の表示セルについて、ＴＦＴ基板の様子を示すもので、図６（ａ）は、ＴＦＴ基板をその上面から眺めたときの平面図であり、図６（ｂ）は、図６（ａ）における切断線Ａ−Ａ’を通りＴＦＴ基板に直交する平面でＴＦＴ基板、液晶、ＣＦ基板（ＴＦＴ基板に対向するカラーフィルタ基板を指し、以下、ＣＦ基板と記載する）を切断したときの断面図である。また、図７〜１４は、横電界型の液晶表示装置のＴＦＴ基板の製造方法を工程順に示す製造工程断面図であり、各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。
【００５４】
横電界型の液晶表示装置の動作について図６を参照して簡単に説明すると次のようになる。
【００５５】
第１透明基板１０１の上にはまずゲート電極１２２を兼ねるゲート配線２２２が基板上を並行して配線され、同時に共通電極２４２も形成される。共通電極２４２は櫛歯状に形成され、後の工程で形成されるやはり櫛歯状の画素電極と対をなして電界を発生させる。ゲート配線２２２、共通電極２４２の上にはゲート絶縁膜１２３が形成され、その上をドレイン配線２３２がゲート配線２２２と交差するようにして形成される。ドレイン配線２３２はドレイン電極１３２を兼ね、ドレイン配線２３２の形成と同時にソース電極１３１及びその延長線である櫛歯状の画素電極１５７が形成される。ドレイン配線２３２、ソース電極１３１、画素電極１５７を覆ってパッシベーション膜１５５が形成されるが、ゲート配線２２２及びドレイン配線２３２は基板端部においては外部との接続用にその上の絶縁膜が開口され、図５には示されないが、コンタクトホールが形成され、コンタクトホールを通して外部からゲート配線２２２及びドレイン配線２３２に電気信号が印加される。
【００５６】
画素電極１５７は、図５（ａ）に示すように、下方に形成された共通電極２４２と共に互いに平行する電極を形成し、これらの間に電圧を印加することにより、第１透明基板１０１の表面に概略平行な電界を生じさせ、第１透明基板１０１とそれに対向する基板との間に充填されることとなる液晶２１８の向きを制御する。
【００５７】
次に、第３の実施形態の横電界型の液晶表示装置の製造方法について図６〜１３を参照して説明する。
【００５８】
まず、第１透明基板１０１の上にＣｒ等のゲート電極１３３を兼ねるゲート配線１５３が基板上を並行して配線され、同時に第１透明基板１０１の他の領域上に櫛歯状の共通電極１７３（及びゲート端子電極１９３）とが形成される（図６）。共通電極１７３は、後の工程で形成される櫛歯状の画素電極と対をなすように形成され、それぞれの電極に電圧を印加することにより対向する櫛歯状の電極間で電界を生じさせる。
【００５９】
次に、シリコン酸化膜及びシリコン窒化膜（ＳｉＮｘ）を順に第１透明基板１０１上全面に堆積してゲート絶縁膜１３４が形成され、その上をドレイン配線１５３がゲート配線１５３と交差するようにして形成される。ドレイン配線１３８はドレイン電極１５８を兼ね、ドレイン配線１３８の形成と同時にソース電極１５９及びその延長線である櫛歯状の画素電極１３９が形成される。ドレイン配線１３８、ソース電極１５９、画素電極１３９を覆ってパッシベーション膜１４０が形成されるが、ゲート配線１５３及びドレイン配線１３８は基板端部においては外部との接続用にその上の絶縁膜が開口され、図６には示されないが、コンタクトホールを通して外部からゲート配線１５３及びドレイン配線１３８に電気信号が印加される。
【００６０】
画素電極１３９は、図６（ａ）に示すように、その下方に形成された共通電極１７３と共に互いに並行する電極を形成し、これらの間に電圧を印加することにより、第１透明基板１０１の表面に概略平行な電界を生じさせ、第１透明基板１０１とそれに対向する基板との間に充填されることとなる液晶２８１の向きを制御する。
【００６１】
次に、第３の実施形態の横電界型の液晶表示装置の製造方法について、図７〜１４を参照して説明する。
【００６２】
まず、第１透明基板１０１の上にＣｒ等のゲート電極１３３を形成するが、このとき同時に第１透明基板１０１の他の領域上に櫛歯状の共通電極１７３及びゲート端子電極１９３とを形成する（図７）。
【００６３】
次に、シリコン酸化膜及びシリコン窒化膜（ＳｉＮｘ）を順に第１透明基板１０１上全面に堆積してゲート絶縁膜１３４とし、続いて、ａ−Ｓｉ膜１４１、ｎ+型ａ−Ｓｉ膜１４２、ソース・ドレイン用のＣｒ等の金属膜１４３を順に堆積し、さらに金属膜１４３の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜１０３及び第２レジスト膜１０４を順次形成する。ここで、第２レジスト膜１０４はポジ形のシリル化が可能なレジスト膜であり、その膜厚は３００ｎｍ程度である。
【００６４】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、図８に示すように、ゲート電極１３３上方に、第１レジスト膜１０３を半透光部に対応するレジスト凹部１０５を有するレジストマスク１０６とし、第２レジスト膜１０４をレジスト凹部１０５を挟む形状のレジストマスク１０７とする。このとき、櫛歯状の共通電極１７３に挟まれて形成されるやはり櫛歯状の画素電極が形成されるべき領域とドレイン端子電極が形成されるべき領域には、レジストマスク１０６及びレジストマスク１０７が重ねて形成される。
【００６５】
次に、図９に示すように、レジストマスク１０６及びレジストマスク１０７をマスクとして金属膜１４３、ｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を上から順にエッチング除去する。
【００６６】
次に、レジストマスク１０６及びレジストマスク１０７をシラザン等のシリル化剤に浸漬し，上記レジストマスク１０７のみをシリル化し、シリル化膜１０９を形成する。このシリル化膜１０９にはシリコン原子が多量に含まれる。ここで、レジストマスク１０６表面はシリル化されない。第１レジスト膜１０３はシリル化しないレジスト膜であるからである。
【００６７】
次にＯ2ガス中での異方性のＲＩＥを行う。このＲＩＥで、図１０に示すように、シリル化膜１０９を酸化し、シリカ膜１１０に変換させる。このシリカ膜１１０は、シリル化膜１０９に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、レジスト凹部１０５のレジスト膜を除去し、その下に位置する金属膜１４３を露出させる。ここで、図９で示したレジストマスク１０６は図１０に示すようなレジストマスク１１１に変わる。
【００６８】
次に、シリカ膜１１０とレジストマスク１１１をエッチングマスクにし、ＳＦ6、ＨＣｌとＨｅの混合ガスを反応ガスとするＲＩＥで金属膜１４３の露出した領域をドライエッチングし、さらにエッチングを進めてｎ+型ａ−Ｓｉ膜１４２の全部とａ−Ｓｉ膜１４１の一部をエッチング除去する。そして、図１１に示すようにａ−Ｓｉ膜１４１に凹部１１２を形成する。この場合のドライエッチング条件として、圧力３０Ｐａ、ガス流量ＳＦ6／ＨＣｌ／Ｈｅ＝５０／１００／２００ｓｃｃｍ、ＲＦパワー＝８００Ｗ、６０秒の処理条件を用いる。
【００６９】
次に、シリカ膜１１０とレジストマスク１１１を除去すると、図１２に示すように、ソース電極１５９、オーミック層１４４とドレイン電極１５８、オーミック層１４５、凹部１１２を有するＴＦＴのアイランド１０８、画素電極１３９、ドレイン端子電極１７８、オーミック層１４７が形成される。
【００７０】
ここで、上記実施形態では、図８において、レジストマスク１０６及びレジストマスク１０７をマスクとして金属膜１４３、ｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を上から順に一度にエッチング除去したが、金属膜１４３のみをエッチング除去し、続いて、Ｏ2ガス中での異方性のＲＩＥを行って、図９に示すように、シリル化膜１０９をシリカ膜１１０に変換させ、その後、レジスト凹部１０５のレジスト膜をエッチング除去すると同時にｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を上から順にエッチング除去し、さらにエッチングを進めてレジスト凹部１０５下方のｎ+型ａ−Ｓｉ膜１４２の全部及びａ−Ｓｉ膜１４１の一部を除去する方法も可能である。この場合、エッチング条件としてはゲート絶縁膜１３４とｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１との選択比の大きい条件が選ばれる。
【００７１】
以上のように、本実施形態では、図８から図９に到る工程で１回目のエッチングを行い、図９から図１１に到る工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜１１０は、レジスト凹部１０５のレジスト膜をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜１０９を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜１１０に変換することにより形成されるので、シリカ膜１１０の平面形状はＯ2ガス中でのＲＩＥを行う前のレジストマスク１０７の平面形状に近い形状を維持することが出来る。従って、レジストマスク１１１の形成も容易になりその平面形状制御性が向上するので、凹部１１２の形状を設計値に近い形状とすることが出来る。また、シリカ膜１１０及びレジストマスク１１１をマスクとして２回のエッチングに晒される画素電極１３９及びドレイン端子電極１７８は、パターン精度の良いシリカ膜１１０及びレジストマスク１１１をマスクとしているので設計値通りのパターンに形成することができる。
【００７２】
次に、パッシベーション膜１４０を成膜後、フォトリソグラフィ工程とＳＦ6／Ｈｅガス＝５０／１５０ｓｃｃｍ、１０Ｐａ、１０００Ｗ、２５０秒のドライエッチング処理によりゲート端子及びドレイン端子において、ゲート端子電極１９３及びドレイン端子電極１７８の上にそれぞれコンタクトホール１３５、１５５を形成する。ここで、ゲート端子では、コンタクトホール１３５はゲート絶縁膜１３４及びパッシベーション膜１４０を貫通し、ドレイン端子では、コンタクトホール１５５はパッシベーション膜１４０のみを貫通する構成となる（図１３）。
【００７３】
次に、コンタクトホール１３５、１５５を覆うようにしてＩＴＯ等からなる透明金属膜を成膜後、フォトリソグラフィ工程と塩化第２鉄系エッチング液によりゲート端子透明電極１３７及びドレイン端子透明電極１５７を形成し、端子部における配線引出抵抗を下げ、その上で端子領域を除く表示部の表面を配向膜２８０で覆う（図１４）。
【００７４】
最後に、第１透明基板１０１の裏面（ＴＦＴの形成されていない第１透明基板１０１の面を裏面と呼ぶ）に偏光板１８２を形成すると、横電界型の液晶表示装置のＴＦＴ基板が完成する（図６）。
【００７５】
液晶表示装置の色表示は、図６（ｂ）に示すように、第１透明基板１０１の裏面から光２８３を入射させてＴＦＴ基板１００に対向するカラーフィルタ（以降、ＣＦと略記する）基板２００を照射することにより行われる。
【００７６】
一方、ＣＦ基板２００は次のようにして形成される。
【００７７】
まず、ガラス等の透明絶縁材料からなる第２透明基板２０１及び第２透明基板２０１の一方の面上のブラックマトリクス２８４、色層２８５、シリコン窒化膜（ＳｉＮｘ）等からなる第２絶縁膜２８６と、第２透明基板２０１の他方の面上の導電膜２８７、偏光板２８２とを備え、基板の最上層の表面にオフセット印刷等による方法で配向膜２８０を印刷することにより形成される。
【００７８】
こうして得られたＴＦＴ基板１００とＣＦ基板２００の配向膜をラビング処理し、所定の方向に配向膜分子を並べ、この２枚の基板が所定の間隔を持つようにセルギャップ材を挟みこませて組み合わせ、その間隙に液晶２８１を封止する。
【００７９】
また、ＴＦＴ基板１００の表面に対して実効的に横方向の電界を発生させる櫛歯状の画素電極１３９と共通電極１７３との相互間隔は、およそ７μｍが設定される。
【００８０】
また、偏光板１８２、偏光板２８２はおよそ０．２ｍｍの厚さに設定される。導電膜２８７は、およそ５０ｎｍの厚さに設定される。第１透明基板及び第２透明基板は、およそ０．７ｍｍの厚さに設定される。ブラックマトリクス２８４は、およそ１μｍの厚さに設定される。色層２８５は、およそ１μｍの厚さに設定される。第２絶縁膜２８６の厚さはおよそ１μｍの厚さに設定される。配向膜２８０は、およそ５０ｎｍの厚さに設定される。ゲート絶縁膜１３４は、およそ５００ｎｍの厚さに設定される。パッシベーション膜１４０は、およそ３００ｎｍの厚さに設定される。共通電極１７３は、およそ４００ｎｍの厚さに設定される。また、液晶２８１の厚さ（セルギャップ）は、セル内スペーサを適度な散布密度にて配置し、４．５μｍと設定される。
【００８１】
このようにして得られた液晶パネルは、ラビング方法により規定した液晶の配向方向にＴＦＴ基板１００の偏光板１８２の透過軸を一致させ、かつ、ＣＦ基板２００にはＴＦＴ基板１００側と吸収軸を直交させた偏光板２８２を貼り合わせ、光２８３をＴＦＴ基板１００側から照射し、画素電極１３９と共通電極１７３の間に自在に電位差を与えることで、黒表示から白表示までフルカラー表示を行うことができる。
【００８２】
次に、本発明のパターン形成方法の第１の実施形態を横電界型の液晶表示装置に適用した第２の例を本発明の第４の実施形態として図１５〜１８を参照して説明する。第２の例が上述した第１の例と異なるのは、本発明のパターン形成方法の第１の実施形態をコンタクトホール形成工程に用いた点である。従って、本実施形態は第１の例と第２の例とを同時に横電界型の液晶表示装置の製造工程に適用しており、液晶表示装置の製造工程に一層の工程短縮効果及び歩留まり向上効果が得られる。勿論、第１の例と第２の例のいずれかを横電界型の液晶表示装置に用いることも可能である。
【００８３】
また、本実施形態においても、図１５〜１８は、横電界型の液晶表示装置のＴＦＴ基板の製造方法を工程順に示す製造工程断面図であり、各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。本実施形態の製造工程のソース電極、ドレイン電極形成までは、第３の実施形態の図７〜１２までと同様であるので説明は省略し、ソース電極、ドレイン電極の上にパッシベーション膜を形成する工程以降について説明することとする。
【００８４】
まず、図１２の状態から、パッシベーション膜３４０を成膜後、パッシベーション膜３４０の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜３２３及びポジ形のシリル化が可能な第２レジスト膜３２４を膜厚３００ｎｍ程度に形成する。
【００８５】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、ゲート端子電極１９３上方に、透光部に対応する開口部３２５を、ドレイン端子電極１７８上方に、半透光部に対応する第２レジスト膜３２４のみが開口された開口部３８８を形成し、残りの領域は第１レジスト膜３２３及び第２レジスト膜３２４で覆う（図１５）。
【００８６】
次に、第１レジスト膜３２３及び第２レジスト膜３２４をシラザン等のシリル化剤に浸漬し、第２レジスト膜３２４のみをシリル化し、シリル化膜とする。このシリル化膜にはシリコン原子が多量に含まれる。ここで、第１レジスト膜３２３はシリル化されない。第１レジスト膜３２３はシリル化しないレジスト膜であるからである。
【００８７】
次に、Ｏ2ガス中での異方性のＲＩＥを行う。このＲＩＥで、シリル化膜を酸化し、シリカ膜３３０に変換させる。このシリカ膜３３０は、シリル化膜に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、ＲＩＥを続けながらドレイン端子電極１７８上方の第１レジスト膜３２３を除去し、同時にゲート端子電極１９３上方のパッシベーション膜３４０を一部除去する。このとき、パッシベーション膜３４０よりもその下のゲート絶縁膜１３４の方が厚い場合は、パッシベーション膜３４０を全て除去してゲート絶縁膜１３４の一部を除去するまでエッチングしても良い。この工程により、図１５で示した第１レジスト膜３２３は図１６に示すようなレジストマスク３３１に変わる（図１６）。
【００８８】
次に、シリカ膜３３０とレジストマスク３３１をエッチングマスクにし、
ＳＦ6とＨｅの混合ガスを反応ガスとするＲＩＥでドレイン端子電極１７８上方及びゲート端子電極１９３上方の絶縁膜を全て除去すると、ドレイン端子電極１７８及びゲート端子電極１９３上にコンタクトホール３５５及びコンタクトホール３３５がそれぞれ形成される（図１７）。この場合のドライエッチング条件として、ＳＦ6／Ｈｅガス＝５０／１５０ｓｃｃｍ、１０Ｐａ、１０００Ｗ、２５０秒のドライエッチング処理条件を用いる。
【００８９】
本実施形態では、図１５から図１６に到る工程でドレイン端子電極１７８上方の第１レジスト膜３２３を除去しながらゲート端子電極１９３上方のパッシベーション膜３４０を一部除去しているが、まずゲート端子電極１９３上方のパッシベーション膜３４０のみを選択的に一部除去した後に第２レジスト膜３２４をシリカ膜にしつつドレイン端子電極１７８上方の第１レジスト膜３２３を除去してドレイン端子電極１７８上方及びゲート端子電極１９３上方の絶縁膜の膜厚をほぼ等しくした後に、ドレイン端子電極１７８上方及びゲート端子電極１９３上方の絶縁膜を除去しても良い。この方法は、特にパッシベーション膜の方がゲート絶縁膜よりも厚く形成されている場合に有効である。
【００９０】
この後は、第３の実施形態の図１４以降の製造方法により横電界型の液晶表示装置が完成する。
【００９１】
以上のように、本実施形態では、図１６の工程で１回目のエッチングを行い、図１６から図１７に到る工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜３３０は、第１レジスト膜３２３をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜３３０に変換することにより形成されるので、シリカ膜３３０の平面形状はＯ2ガス中でのＲＩＥを行う前の第２レジスト膜３２４の平面形状に近い形状を維持することが出来る。従って、レジストマスク３３１の形成も容易になりその平面形状制御性が向上するので、ゲート端子電極１９３及びドレイン端子電極１７８上のコンタクトホール３３５、３５５の形状を設計通りの形状とすることが出来る。
【００９２】
次に、本発明のパターン形成方法の第２の実施形態を横電界型の液晶表示装置に適用した例を本発明の第５の実施形態として図１８〜２２を参照して説明する。本実施形態は、上述した第３の実施形態とは、コンタクトホール及びその後に続くゲート端子透明電極及びドレイン端子透明電極の形成方法が異なる。従って、第３の実施形態と本実施形態とを同時に横電界型の液晶表示装置の製造工程に適用すれば液晶表示装置の製造工程に一層の工程短縮効果及び歩留まり向上効果が得られることは言うまでもない。また、本実施形態においても、図１８〜２２は、横電界型の液晶表示装置のＴＦＴ基板の製造方法を工程順に示す製造工程断面図であり、各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。本実施形態の製造工程のソース電極、ドレイン電極形成までは、第３の実施形態の図７〜１２までと同様であるので説明は省略し、ソース電極、ドレイン電極の上にパッシベーション膜を形成する工程以降について説明することとする。
【００９３】
まず、図１２の状態からパッシベーション膜４４０を成膜後、パッシベーション膜４４０の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜４２３及びポジ形のシリル化が可能な第２レジスト膜４２４を膜厚３００ｎｍ程度に形成し、続いて、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、ゲート端子電極１９３及びドレイン端子電極１７８上方に、透光部に対応するそれぞれ開口部４２５、４８８を第１レジスト膜４２３に開口し、開口部４２５、４８８の近傍以外の領域に遮光部に対応する第２レジスト膜４２４を形成する（図１８）。
【００９４】
次に、第１レジスト膜４２３及び第２レジスト膜４２４をマスクとして開口部４２５に露出しているパッシベーション膜４４０及びゲート絶縁膜１３４と開口部４８８に露出しているパッシベーション膜４４０をエッチング除去してゲート端子電極１９３及びドレイン端子電極１７８の表面を露出させ、それぞれコンタクトホール４３５、４５５を形成する（図１９）。
【００９５】
次に、第１レジスト膜４２３及び第２レジスト膜４２４をシラザン等のシリル化剤に浸漬し、第２レジスト膜４２４のみをシリル化し、シリル化膜とする。このシリル化膜にはシリコン原子が多量に含まれる。ここで、第１レジスト膜４２３表面はシリル化されない。第１レジスト膜４２３はシリル化しないレジスト膜であるからである。
【００９６】
次に、Ｏ2ガス中での異方性のＲＩＥを行う。このＲＩＥでシリル化膜を酸化し、シリカ膜４３０に変換させる。このシリカ膜４３０は、シリル化膜に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、ＲＩＥを続けながら開口部４３５、４５５近傍の第１レジスト膜４２３を除去し、開口部４３５、４５５近傍のパッシベーション膜４４０の表面を露出させる。ここで、図１９で示した第１レジスト膜４２３は図２０に示すようなレジストマスク４３１に変わるが、シリカ膜４３０はエッチング中エッチングがほとんど進行せず、逆に、第１レジスト膜４２３はエッチングが進行し易いため、シリカ膜４３０はレジストマスク４３１に対してオーバーハング状に形成される（図２０）。
【００９７】
次に、開口部４３５、４５５の形成されたパッシベーション膜４４０及びシリカ膜４３０とレジストマスク４３１を覆って、ＩＴＯ等からなる透明金属膜４３６を成膜する（図２１）。
【００９８】
図２１の状態からシリカ膜４３０及びその下のレジストマスク４３１を除去すると、シリカ膜４３０の上の透明金属膜４３６も一緒に除去され、ゲート端子電極１９３及びドレイン端子電極１７８上の開口部４３５、４５５にそれぞれゲート端子透明電極４３７及びドレイン端子透明電極４５７が形成される。この後は、第３の実施形態と同様にしてパッシベーション膜４４０を配向膜２８０で覆う工程が続き、横電界型の液晶表示装置が完成する（図２２）。
【００９９】
以上のように、本実施形態では、図１９の工程で１回目のエッチングを行い、図２０の工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜４３０は、第１レジスト膜４２３をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜４３０に変換することにより形成されるので、シリカ膜４３０の平面形状はＯ2ガス中でのＲＩＥを行う前の第２レジスト膜４２４の平面形状に近い形状を維持することが出来る。従って、レジストマスク４３１の形成をシリカ膜４３０の形状と独立させて形成でき、シリカ膜４３０のレジストマスク４３１に対するオーバーハング形状を容易に制御することができ、透明金属膜４３６をリフトオフする際の最適の下地を形成することが可能となる。
【０１００】
以上が本発明の実施形態の説明であるが、本発明は、上記の実施形態に限定されることなく、第２レジスト膜は、第１レジスト膜に比較しエッチング耐性のあるレジスト膜、または別の表現では改質レジスト膜となるように形成されるが、このエッチング耐性のあるレジストの形成方法として、上述した実施形態では、上層の第２レジスト膜にシリル化が可能なレジスト膜を用い、第２レジスト膜をシラザンを含むシリル化剤に浸漬しシリル化させ、さらに酸素を含むガスでのドライエッチングによりシリコン酸化膜に改質して、エッチング耐性を持つようにする場合を示したが、これ以外の方法として、（１）当初よりエッチング耐性のあるレジスト膜を塗布形成する場合や、（２）ドライエッチングによりエッチング中にエッチング耐性のある膜に改質するレジスト膜を予め選定し、第２レジスト膜として堆積させておく場合とがあり、以下にそれらを説明する。
（１）当初よりエッチング耐性のあるレジスト膜を塗布形成する場合
第１レジスト膜及び第２レジスト膜を共に有機材料からなるレジスト膜とする場合で、この場合、ベンゼン環を多く含むほどドライエッチング耐性が上昇し、
（ａ）ノボラック系樹脂（例：クレゾールノボラック樹脂、クレゾールノボラック樹脂とナフトキノンジアジド−５−スルフォン酸エステルを混合した有機材料）
（ｂ）芳香族ビスアジド−ゴム系（例：環化ポリイソプレン、環化ポリブタジエンにビスアジド化合物を混合した有機材料）
（ｃ）ケイ皮酸素
（ｄ）クロルメチル化ポリスチレン
（ｅ）メチルメタクリレード
（ｆ）アクリル酸の共重合樹脂系（例：ポリアクリルアミド、ポリアミド酸）
（ｇ）ポリビニル系（例：ポリグリシジルメタクリレート、ポリビニルケイ皮酸エステル）
の順にドライエッチング耐性が高いので、これに応じて第１レジスト膜にエッチング耐性の低い、例えば（ｇ）のポリビニル系の有機材料を、第２レジスト膜にエッチング耐性の高い、例えば（ａ）のノボラック系樹脂を選定する。
（２）ドライエッチングによりエッチング中にエッチング耐性のある膜に改質するレジスト膜を予め選定し、第２レジスト膜として堆積させておく場合、第１レジスト膜として、例えば（１）で示した（ａ）〜（ｇ）のいずれかの有機材料を選定し、第２レジスト膜として、次のような無機材料を含有するレジスト膜を堆積させる。
【０１０１】
（ｈ）Ｓｉ含有レジスト：
シロキサン、ポリシロキサン、ポリシラン、ポリシリーン、カルボシランを含むレジスト
（ｉ）Ｓｉ以外の金属含有レジスト：
ゲルマニウム、カルコゲナイドガラス（例：Ｓｅ−Ｇｅ薄膜）、ヘテロポリタングステン酸、金属ハロゲン物（例：塩化カドミウム、フッ化アルミニウム、ＬｉＦ、ＡＬＦ3をドープしたＬｉＦ）
次に、第１レジスト膜のエッチング除去は、１）ドライエッチング及び２）ウェットエッチングの両方が考えられる。すなわち、１）ドライエッチングにおいては、Ｏ2ガス、フッ素系ガス、又はＯ2ガスとフッ素系ガスの混合ガスのいずれかのプラズマ処理ガスを用いて行われ、プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかを含むガスであり、プラズマ処理ガスがＯ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含むプラズマ処理ガスを用いる。
【０１０２】
また、２）ウェットエッチングにおいては、すなわちテトラメチルアンモニウムハイドロオキサイド、コリン、有機アミン等の有機アルカリ溶液や、ＫＯＨ、ＮＡＯＨ、Ｃａ（ＯＨ）2、ＣａＣＯ3等のいずれかを含む等の無機アルカリ溶液が選ばれる。これは、このウェットエッチングが、上層の第２レジスト膜にシリル化が可能なレジスト膜を用い、第２レジスト膜をシラザンを含むシリル化剤に浸漬しシリル化させ、さらに酸素を含むガスでのドライエッチングによりシリコン酸化膜に改質してエッチング耐性を持つようにする場合に適用できることを意味している。その他に、このウェットエッチングは、ドライエッチングに対するエッチング耐性のあるレジスト膜として既に挙げた（１）当初よりエッチング耐性のあるレジスト膜を塗布形成する場合、（２）ドライエッチングによりエッチング中にエッチング耐性のある膜に改質するレジスト膜を予め選定し、第２レジスト膜として堆積させておく場合に対しても適用できる。
【０１０３】
さらに、本発明は、上述した横電界型の液晶表示装置に限定されることなく、縦電界型の液晶表示装置（例えば、ＴＦＴのソース電極の上のコンタクトホール）にも容易に適用可能な技術であることは自明のことである。
【０１０４】
また、本発明の第３、４、５の実施形態は、逆スタガード型のＴＦＴパターンまでの形成方法であるが、本発明のパターン形成方法はこれに限らず、前記ＴＦＴパターンの形成方法のうち、画素電極の下部に色（カラーフィルタ）層、又は平坦化膜と色（カラーフィルタ）層を形成したカラーフィルタ付きＴＦＴパターンの形成方法でも実施可能である。
【０１０５】
最後に、上述の本発明の第１〜５の実施形態に示すパターン形成方法は、例えばフラットディスプレイパネルの液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）、蛍光表示装置、プラズマディスプレイパネル（ＰＤＰ）のアクティブ素子基板、または、集積回路を備えた基板の製造工程において製造方法として用いられる。
【０１０６】
【発明の効果】
以上に説明したように、本発明のパターン形成方法及びそれを用いた液晶表示装置の製造方法では、レジストマスクの膜厚の違いを利用して従来の２ＰＲ工程１ＰＲ工程で済ませる際に、レジストマスクのうち薄い方のレジストマスクをエッチング除去するプロセスがあるが、この除去プロセスが開始されるときに、厚い方のレジストマスクの上層をエッチングされにくい膜質に改質するので、厚い方のレジストマスクはその平面形状をエッチング前の形状に維持することができる。従って、厚い方のレジストマスクがエッチングされて残るレジストマスクをマスクとして得られるエッチングパターンの形状は、設計値に近い形状となり、エッチング処理を受けた後に残るレジストマスクのパターンの形状を所望の形状にしながら工程を簡略化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を製造工程順に示す断面図である。
【図２】図１に続く製造工程を示す断面図である。
【図３】本発明の第２の実施形態を製造工程順に示す断面図である。
【図４】図３に続く製造工程を示す模式断面図である。
【図５】図４に続く製造工程を示す断面図である。
【図６】本発明の第３の実施形態の平面図及び断面図である。
【図７】本発明の第３の実施形態を製造工程順に示す断面図である。
【図８】図７に続く製造工程を示す断面図である。
【図９】図８に続く製造工程を示す断面図である。
【図１０】図９に続く製造工程を示す断面図である。
【図１１】図１０に続く製造工程を示す断面図である。
【図１２】図１１に続く製造工程を示す断面図である。
【図１３】図１２に続く製造工程を示す断面図である。
【図１４】図１３に続く製造工程を示す断面図である。
【図１５】本発明の第４の実施形態の製造工程を示す断面図である。
【図１６】図１５に続く製造工程を示す断面図である。
【図１７】図１６に続く製造工程を示す断面図である。
【図１８】本発明の第５の実施形態の液晶表示装置を示す断面図である。
【図１９】図１８に続く製造工程を示す断面図である。
【図２０】図１９に続く製造工程を示す断面図である。
【図２１】図２０に続く製造工程を示す断面図である。
【図２２】図２１に続く製造工程を示す断面図である。
【図２３】第１の従来例の製造工程を示す断面図である。
【図２４】図２３に続く製造工程を示す断面図である。
【図２５】第２の従来例の製造工程を示す模式断面図である。
【符号の説明】
１、２１ 絶縁基板
２ 被エッチング膜
３、２３、１０３、３２３、４２３ 第１レジスト膜
４、２４、１０４、３２４、４２４ 第２レジスト膜
５、１０５ レジスト凹部
６、７、１１、３１、１０６、１０７、１１１、３３１、４３１ レジストマスク
８、１０８ アイランド
９、２９、１０９ シリル化膜
１０、３０、１１０、３３０、４３０ シリカ膜
１２、１１２ 凹部
２６、３２６ 薄レジストマスク
２７、３２７ 厚レジストマスク
３３ 下層配線
３４ 絶縁膜
３５、１３５、１５５、３３５、３５５、４３５、４５５ コンタクトホール
３６ 上層金属膜
３７ 上層配線
６７ 残存レジストマスク
１００ ＴＦＴ基板
１０１、５０１、６０１ 第１透明基板
１３３、５３３、６３３ ゲート電極
１３４、５３４、６３４ ゲート絶縁膜
１３７、４３７ ゲート端子透明電極
１３８ ドレイン配線
１３９ 画素電極
１４０、３４０、４４０、６４０ パッシベーション膜
１４１、５４１、６４１ ａ−Ｓｉ膜
１４２、５４２、６４２ ｎ+型ａ−Ｓｉ膜
１４３、５４３ 金属膜
１４４、１４５、１４６、１４７ オーミック層
１５３ ゲート配線
１５７、４５７ ドレイン端子透明電極
１５８、６５８ ドレイン電極
１５９、６５９ ソース電極
１７３ 共通電極
１７８、６７８ ドレイン端子電極
１８２、２８２ 偏光板
１９３、６９３ ゲート端子電極
２００ ＣＦ基板
２０１ 第２透明基板
２８０ 配向膜
２８１ 液晶
２８３ 光
２８４ ブラックマトリクス
２８５ 色層
２８６ 第２絶縁膜
２８７ 導電膜
３２５、３８８、４２５、４８８ 開口部
４３６ 透明金属膜
５２６、５２７、６２６、６２７ 感光膜パターン
６６０ ａ−Ｓｉ膜分離部
【発明の属する技術分野】
本発明は、半導体素子用のパターン形成方法及びそれを用いた液晶表示装置の製造方法に関し、従来の２ＰＲ工程を１ＰＲ工程で済ませる製造工程短縮プロセスに関する。
【０００２】
【従来の技術】
半導体装置の高集積化は、微細パターンの形成手段であるフォトリソグラフィ技術とドライエッチング技術とに支えられて達成されてきた。しかし、このようにして半導体装置が高性能化されてくると、その製造工程が高度化し製造コストが増加するようになる。
【０００３】
そこで、最近では、半導体装置の製造コストを大幅に低減すべく、パターンの製造工程を短絡させて全体の工程数を短縮させることが強く要求されてきている。この要求に対応する技術として、従来２つ以上必要とされたＰＲ工程を１つのＰＲ工程で済ませる方法が種々開示されている。
【０００４】
第１の従来例（特開２０００−２０６５７１号公報）は、この方法を逆スタガード型薄膜トランジスタ（以下「ＴＦＴ」という。）の製造方法に適用したものであり、図２３、２４はその主要製造工程を製造工程順に示すＴＦＴ近傍の模式断面図である。
【０００５】
まず、図２３（ａ）に示すように、第１透明基板５０１の上にゲート電極５３３、ゲート絶縁膜５３４が形成され、続いて、アモルファスシリコン（ａ−Ｓｉ）膜５４１、ｎ+型アモルファスシリコン（ｎ+型ａ−Ｓｉ）膜５４２、ソース・ドレイン用の金属膜５４３を順に堆積し、さらに金属膜５４３の上に感光膜を１〜２μｍの厚さに塗布し、露光、現像して膜厚の厚い感光膜パターン５２７と膜厚の薄い感光膜パターン５２６を形成する。
【０００６】
次に、図２３（ｂ）に示すように、感光膜パターン５２７と感光膜パターン５２６をマスクとして、金属膜５４３をエッチング除去して、ｎ+型ａ−Ｓｉ膜５４２を露出させる。
【０００７】
次に、図２４（ａ）に示すように、ｎ+型ａ−Ｓｉ膜５４２とその下部のａ−Ｓｉ膜５４１を感光膜パターン５２６と共にドライエッチングし、残った感光膜パターン５２７の間に金属膜５４３を露出させる。
【０００８】
次に、図２４（ｂ）に示すように、残った感光膜パターン５２７をマスクとして金属膜５４３とその下のｎ+型ａ−Ｓｉ膜５４２をエッチング除去する。このときａ−Ｓｉ膜５４１も一部エッチングされる。
【０００９】
以上のようにして、膜厚の異なる感光膜パターン５２７と感光膜パターン５２６を利用すると、被エッチング膜に２つの異なるパターンを形成することができる。
【００１０】
次に示す第２の従来例（特開２０００−１６４５８４号公報）は、やはりこの方法を逆スタガード型ＴＦＴの製造方法に適用したものであり、図２５はその主要製造工程を製造工程順に示すＴＦＴ近傍、ゲート端子電極及びドレイン端子電極の模式断面図である。
【００１１】
まず、図２５（ａ）に示すように、第１透明基板６０１の上にゲート電極６３３、ゲート端子電極６９３、ゲート絶縁膜６３４が形成され、続いて、ａ−Ｓｉ膜６４１、ｎ+型ａ−Ｓｉ膜６４２、ソース・ドレイン用の金属膜を順に堆積し、さらに金属膜及びその下のｎ+型ａ−Ｓｉ膜６４２を同じパターンにパターニングして、ソース電極６５９及びその下のオーミック層とドレイン電極６５８及びその下のオーミック層、ドレイン端子電極６７８及びその下のオーミック層を形成する。これらを覆うパッシベーション膜６４０を形成した後、ゲート端子電極６９３とドレイン端子電極６７８の上に開口を有し、ソース電極６５９及びその横のａ−Ｓｉ膜分離部６６０に厚さの薄い感光膜パターン６２６を、その他の領域には厚さの厚い感光膜パターン６２７を有するレジストパターンを形成する。
【００１２】
次に、図２５（ｂ）に示すように、このレジストパターンを利用し、かつ、エッチング条件を最適化しながら、まず薄い感光膜パターン６２６が除去される時間エッチングを行って、ドレイン端子電極６７８の上のパッシベーション膜６４０を完全に除去し、ゲート端子電極６９３の上のパッシベーション膜６４０の全部とゲート絶縁膜６３４の一部を除去する。
【００１３】
さらに、エッチング条件を最適化しながら、図２５（ｃ）に示すように、ａ−Ｓｉ膜分離部６６０のａ−Ｓｉ膜６４１が除去され、同時に、ゲート端子電極６９３の上に残っていたゲート絶縁膜６３４の一部を除去する。
【００１４】
以上のようにして、第２の従来例では、レジスト膜の厚さの違いを利用して、各電極上のコンタクトホールの形成を１回のＰＲ工程で済ませると共に、ａ−Ｓｉ膜の分離を行っている。
【００１５】
【発明が解決しようとする課題】
以上に説明した第１の従来例及び第２の従来例は、いずれも被エッチング膜上に１層の感光膜を塗布した後に、露光量の違いを利用して膜厚の異なる感光膜パターンを形成し、その膜厚の差を利用して被エッチング膜をエッチングして製造工程の短縮を図っている。
【００１６】
然るに、第１の従来例及び第２の従来例において、感光膜パターンのうち薄い方の感光膜パターンがエッチング除去されたときに厚い方の感光膜パターンも同時にエッチングされ、その形状はエッチング前の形状とは大幅に異なってしまい、エッチング中においてもその形状が時間と共に変化していくという問題がある。従って、厚い方の感光膜パターンをマスクとしてエッチングされる被エッチング膜の形状は、設計された形状とは大幅に異なる形状となることが推測される。
【００１７】
本発明は、感光膜（以下レジストと呼ぶ）パターンの膜厚の違いを利用して被エッチング膜をエッチングする際に、厚い方のレジストパターンが薄い方のレジストパターンをエッチング除去するためのエッチングに晒されても、その形状を維持できるパターン形成方法及びそれを用いた液晶表示装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
本発明の第１のパターン形成方法は、被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜のみの領域と前記第１レジスト膜の上に前記第２レジスト膜が積層した領域が前記第１レジスト膜で連結した形状に前記第１レジスト膜及び前記第２レジスト膜をパターニングして第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜に１回目のエッチングを行う工程と、前記第１のレジストマスクをエッチングして前記第１レジスト膜のみからなる領域を除去し、前記第１のレジストマスクを前記第１レジスト膜及び前記第２レジスト膜からなる残存レジストマスクとして残す工程と、前記残存レジストマスクをマスクとして前記被エッチング膜に２回目のエッチングを行う工程と、を有するパターン形成方法であって、前記残存レジストマスクを形成する工程が、前記第１のレジストマスクのうち前記第１レジスト膜のみからなる領域を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とする。
【００１９】
本発明の第２のパターン形成方法は、被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜及び前記第２レジスト膜にそれぞれ第１開口部及び第２開口部を形成して、第２開口部が第１開口部を包含する形に第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜をエッチングする工程と、前記第１レジスト膜のうち少なくとも前記第２開口部に露出した領域を除去して前記第１のレジストマスクを残存レジストマスクとして残す工程と、前記被エッチング膜、前記残存レジストマスクの上に所定の材料膜を堆積させる工程と、前記残存レジストマスクを除去して前記残存レジストマスクの上の材料膜を除去する工程とを有するパターン形成方法であって、前記第１のレジストマスクを残存レジストマスクとして残す工程が、前記第１レジスト膜を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とする。
【００２０】
上記本発明の第１、２のパターン形成方法は、前記第１のレジストマスクを形成する工程において、前記被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のあるレジスト膜として形成され、前記残存レジストマスクを形成する工程において、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第２レジスト膜に覆われない前記第１レジスト膜をエッチング除去することにより行われ、前記エッチング耐性が、ドライエッチングに対するエッチング耐性であり、前記ドライエッチングが、Ｏ2ガスを含むプラズマ処理ガス、フッ素系ガスを含むプラズマ処理ガス、Ｏ2ガスとフッ素系ガスを含むプラズマ処理ガスのいずれかのプラズマ処理ガスを用いて行われ、前記プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかを含むガスであり、前記プラズマ処理ガスがＯ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含む。
【００２１】
また、上記本発明の第１、２のパターン形成方法の前記エッチング耐性が、ウェットエッチングに対するエッチング耐性であるときは、前記ウェットエッチングが、アルカリ溶液を用いたエッチング処理であり、前記アルカリ溶液が、テトラメチルアンモニウムハイドロオキサイド、コリン、有機アミンのいずれかを含む有機アルカリ溶液である、または、ＫＯＨ、ＮＡＯＨ、Ｃａ（ＯＨ）2、ＣａＣＯ3のいずれかを含む無機アルカリ溶液である。
【００２２】
また、上記本発明の第１、２のパターン形成方法は、前記第１レジスト膜として有機レジスト膜、前記第２レジスト膜として無機レジスト膜を用いる。
【００２３】
また、上記本発明の第１、２のパターン形成方法は、前記第２レジスト膜の少なくとも一部は、シリコン含有のレジスト膜からなり、前記改質レジスト膜を形成する工程が、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換することにより行われる、或いは、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換すると共に、前記第２レジスト膜が形成された領域以外の領域の第１レジスト膜を除去することにより行われる。さらに具体的には、前記第２レジスト膜の少なくとも一部が、シリル化が可能なレジスト膜からなり、前記第２シリコン含有レジスト膜を形成する工程が、前記第１レジスト膜及び前記第２レジスト膜をシラザンを含むシリル化剤に浸漬し、前記第２レジスト膜のみをシリル化させることにより行われ、前記少なくとも酸素を含む混合ガスは、Ｏ2ガスと不活性ガスとの混合ガス、Ｏ2ガスとフッ素系ガスとの混合ガスのいずれかの混合ガスであり、前記酸素を含む混合ガスがＯ2ガスと不活性ガスであるときは、Ｏ2／Ｈｅ、Ｏ2／Ａｒのいずれかの混合ガスであり、Ｏ2ガスとフッ素系ガスであるときは、Ｏ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3のいずれかの混合ガスである。
【００２４】
さらに、上記本発明の第１のパターン形成方法は、第１レジスト膜上に形成された第２レジスト膜から部分的に前記第１レジスト膜が露出する構成の第１のレジストマスクを被エッチング膜上に形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜に１回目のエッチングを行う工程と、前記露出する第１レジスト膜領域をエッチング除去することにより前記第１レジスト膜と前記第２レジスト膜との積層部からなる残存レジストマスクを形成する工程と、前記残存レジストマスクをマスクとして前記被エッチング膜に２回目のエッチングを行う工程と、を有するパターン形成方法であって、前記露出する第１レジスト膜領域を除去する工程において、前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっている、という上位概念構成として表すことができる。
【００２５】
次に、本発明の液晶表示装置の製造方法は、第１基板上にゲート配線及びゲート電極を形成し、続いて、前記第１基板上に前記ゲート配線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、不純物ドープ半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜のみの領域と前記第１レジスト膜の上に前記第２レジスト膜が積層した領域が前記第１レジスト膜で連結した形状に前記第１レジスト膜及び前記第２レジスト膜をパターニングし前記第１レジスト膜のみからなる領域をＴＦＴのチャネル形成予定領域の上方に位置するよう第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして、少なくとも前記ソース・ドレイン用金属膜をエッチング除去して前記ソース・ドレイン用金属膜からなる電極パターンを形成する工程と、前記第１のレジストマスクをエッチングして前記第１レジスト膜のみからなる領域を除去し、前記第１のレジストマスクを前記第１レジスト膜及び前記第２レジスト膜からなる残存レジストマスクとして残して前記第１レジスト膜のみからなる領域の下の前記ソース・ドレイン用金属膜を露出させる工程と、前記残存レジストマスクをマスクとして、前記第１レジスト膜のみからなる領域の下の前記ソース・ドレイン用金属膜、前記不純物ドープ半導体膜及び前記半導体膜を選択的にエッチングして前記ソース・ドレイン用金属膜及びその下の不純物ドープ半導体膜を少なくとも除去してＴＦＴのチャネル領域を形成すると同時にドレイン電極を含むドレイン配線及びソース電極を形成する工程とを有する製造方法によりＴＦＴ基板を形成し、続いて、前記第１基板の前記ＴＦＴの形成された側に前記第１基板と対向する第２基板を配置して対向基板を形成し、さらに、前記ＴＦＴ基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法において、前記残存レジストマスクを形成する工程が、前記第１のレジストマスクのうち前記第１レジスト膜のみからなる領域を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とし、前記ゲート配線及びゲート電極を形成する工程において、前記ゲート配線及びゲート電極と共に櫛歯状の共通電極を形成し、前記第１のレジストマスクを形成する工程において、前記共通電極の櫛歯状の電極間に画素電極が形成されるべく画素電極形成用に画素電極形成予定領域のソース・ドレイン用金属膜上にも前記第１のレジストマスクが形成される。また、前記第１のレジストマスクを形成する工程において、前記ソース・ドレイン用金属膜上に第１レジスト膜及び第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のあるレジスト膜として堆積される、或いは、前記残存レジストマスクを形成する工程において、前記第１のレジストマスクのうち前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第１レジスト膜のみからなる領域をエッチング除去することにより行われ、前記改質レジスト膜の形成が、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換すると共に、前記第１レジスト膜のみからなる領域を除去することにより行われる。
【００２６】
また、本発明の液晶表示装置の製造方法は、前記チャネル領域を形成する工程の後に、前記ＴＦＴのチャネル領域を形成する際に用いられた前記残存レジストマスクを除去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積し、前記ドレイン配線を取り出すドレイン端子の上方の開口予定領域の第４レジスト膜を除去して前記ドレイン端子の上方の開口予定領域に第３レジスト膜のみを残し、前記ゲート端子の上方の開口予定領域の第３レジスト膜及び第４レジスト膜を除去して前記ゲート端子の上方の開口予定領域の保護絶縁膜を露出させる工程と、前記第４レジスト膜をマスクとして前記ゲート端子上の保護絶縁膜及びゲート絶縁膜からなる絶縁膜の一部をエッチングしながら前記ドレイン端子上の第３レジスト膜を除去すると共に、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程と、前記第４レジスト膜及びその下の前記第３レジスト膜をマスクとして前記ドレイン端子の上の保護絶縁膜を除去すると共に前記ゲート端子上に残る絶縁膜を除去する工程とを有し、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜をシリコン含有第４レジスト膜とし、前記ドレイン端子上の前記第３レジスト膜の除去が、酸素ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記ドレイン端子の上方の開口予定領域に位置する第３レジスト膜を除去することにより行われる、或いは、
前記チャネル領域を形成する工程の後に、前記ＴＦＴのチャネル領域を形成する際に用いられた前記残存レジストマスクを除去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積し、前記第３レジスト膜及び前記第４レジスト膜を開口して前記ゲート端子及び前記ドレイン端子上方に第４レジスト膜の開口部が第３レジスト膜の開口部を包含する形に形成する工程と、前記第３レジスト膜及び前記第４レジスト膜をマスクとして前記ゲート端子上の保護絶縁膜及びゲート絶縁膜、前記ドレイン端子上の保護絶縁膜をそれぞれ除去してコンタクトホールを形成する工程と、前記第４レジスト膜の開口部に露出している第３レジスト膜をエッチング除去すると共に、前記第４レジスト膜及びその下の第３レジスト膜を残す工程と、前記第４レジスト膜及びその下の第３レジスト膜を及び前記コンタクトホールを覆って上層金属膜を堆積させる工程と、前記第４レジスト膜及びその下の第３レジスト膜を除去して前記第４レジスト膜及びその下の第３レジスト膜の上の前記上層金属膜を除去し前記コンタクトホールを覆う上部電極を形成する工程とを有し、前記第４レジスト膜及びその下の第３レジスト膜を形成する工程が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜をシリコン含有第４レジスト膜とし、前記第４レジスト膜の開口部に露出している第３レジスト膜の除去が、酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記シリコン酸化膜に覆われない第３レジスト膜を除去することにより行われる、という適用形態を採り得る。
【００２７】
上記適用形態は、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積する工程において、前記第４レジスト膜の少なくとも一部が、前記第３レジスト膜よりもエッチング耐性のあるレジスト膜として堆積され、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程において、前記第４レジスト膜の少なくとも一部が、前記第３レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第４レジスト膜に覆われない第３レジスト膜をエッチング除去することにより行われ、前記改質レジスト膜の形成が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜の少なくとも一部をシリコン含有第４レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記第４レジスト膜に覆われない第３レジスト膜を除去することにより行われる。
【００２８】
【発明の実施の形態】
次に、本発明のパターン形成方法の第１の実施形態について図１、２を参照して説明する。図１、２はその製造工程の断面図である。
【００２９】
図１（ａ）に示すように、絶縁基板１上に被エッチング膜２を堆積させ、膜厚５００ｎｍ程度のポジ形の第１レジスト膜３を公知のフォトリソグラフィ技術で形成する。さらに、この第１レジスト膜３上に第２レジスト膜４を形成する。
【００３０】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、図１（ｂ）に示すように、第１レジスト膜３を半透光部に対応するレジスト凹部５を有するレジストマスク６とし、第２レジスト膜４をレジスト凹部５を挟む形状のレジストマスク７とする。
【００３１】
次に、図１（ｃ）に示すように、レジストマスク６及びレジストマスク７をマスクとして被エッチング膜２をエッチングし、被エッチング膜２からなるアイランド８を形成する。
【００３２】
次に、図２（ａ）に示すように、レジストマスク６及びレジストマスク７をシラザン等のシリル化剤に浸漬し，上記レジストマスク７のみをシリル化し、シリル化膜９を形成する。このシリル化膜９にはシリコン原子が多量に含まれる。ここで、レジストマスク６表面はシリル化されない。第１レジスト膜３はシリル化しないレジスト膜であるからである。
【００３３】
ここで、上記のような性質を有する第１レジスト膜及び第２レジスト膜につき、具体的な材料を以下に挙げる。
【００３４】
まず、第１レジスト膜には、シリル化剤と反応するフェノール性水酸基を含有しない、例えばゴム系の有機材料を選定する。
【００３５】
次に、第２レジスト膜には、ノボラック樹脂、またはポリビニルフェノールで形成し、それらに含まれるフェノール性水酸基をシリル化剤と反応させて、その表面にシロキサン、ポリシロキサン、ポリシラン、ポリシリーン、カルボシランを形成する。
【００３６】
次に、図２（ａ）の状態でＯ2ガス中での異方性のドライエッチングであるＲＩＥを行う。第１レジスト膜の膜厚が５００ｎｍの時、ドライエッチング条件として、圧力１０Ｐａ、ガス流量Ｏ2＝４００ｓｃｃｍ、ＲＦパワー＝１５００Ｗ、３０秒の処理条件を用いる。
【００３７】
ここで使用するガス、及び以後の記述の異方性のドライエッチングであるＲＩＥで使用するガスの例としてＯ2ガスのみを記述するが、どの場合も使用可能なガスとして酸素のみ、又は酸素を含む混合ガスである、Ｏ2ガスと不活性ガス、例えばＯ2／Ｈｅ、Ｏ2／Ａｒの混合ガス、又はＯ2ガスとフッ素系ガス、例えばＯ2／ＳＦ6、Ｏ2／ＣＦ4、Ｏ2／ＣＨＦ3の混合ガスのいずれかのガスでも可能である。
【００３８】
このＲＩＥで図２（ｂ）に示すように、シリル化膜９を酸化し、シリカ膜１０に変換させる。このシリカ膜１０は、シリル化膜９に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、同時にレジスト凹部５のレジスト膜を無くし、アイランド８を露出させる。ここで、図２（ａ）で示したレジストマスク６は図２（ｂ）に示すようなレジストマスク１１に変わる。
【００３９】
次に、シリカ膜１０とレジストマスク１１をエッチングマスクにし、ＲＩＥでアイランド８の露出した領域をドライエッチングする。そして、図２（ｃ）に示すようにアイランド８に凹部１２を形成する。
【００４０】
最後に、シリカ膜１０とレジストマスク１１を除去する。このようにして、凹部１２を有するアイランド８が形成される。
【００４１】
以上のように、本実施形態では、図１（ｂ）から図１（ｃ）に到る工程で１回目のエッチングを行い、図２（ａ）から図２（ｂ）に到る工程で２回目以降のエッチングを行うのであるが、２回目以降のエッチングのマスクにされるシリカ膜１０は、レジスト凹部５のレジスト膜をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜９を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜１０に変換することにより形成されるので、シリカ膜１０の平面形状はＯ2ガス中でのＲＩＥを行う前のレジストマスク７の平面形状に近い形状を維持することが出来る。従って、レジストマスク１１の形成も容易になりその平面形状制御性が向上するので、凹部１２の形状を設計値に近い形状とすることが出来る。
【００４２】
また、本実施形態のように、第２レジスト膜としてシリル化できるレジスト膜を用いている場合には、必ずしも第１レジスト膜にレジスト凹部５を形成する必要はなく、レジスト凹部５のないレジストマスク６を形成し、シリル化膜９をマスクにＯ2ガスによるＲＩＥでレジストマスク１１を形成することもできる。この場合には、レチクルに半透光部は必要とならない。
【００４３】
次に、本発明のパターン形成方法の第２の実施形態について図３、４を参照して説明する。図３、４はその製造工程の断面図である。
【００４４】
図３（ａ）に示すように、絶縁基板２１上に下層配線３３を形成し、下層配線３３を覆って絶縁膜３４を堆積させる。
【００４５】
次に、絶縁膜３４の上に、膜厚５００ｎｍ程度のポジ形の第１レジスト膜２３を公知のフォトリソグラフィ技術で形成する。さらに、この第１レジスト膜２３上に第２レジスト膜２４を形成する。ここで、第２レジスト膜２４はポジ形のシリル化が可能なレジスト膜であり、その膜厚は３００ｎｍ程度である。
【００４６】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、図３（ｂ）に示すように、第１レジスト膜２３及び第２レジスト膜２４を透光部に対応する開口部２５、半透光部に対応する薄レジストマスク２６、遮光部に対応する厚レジストマスク２７とする。
【００４７】
次に、図３（ｃ）に示すように、薄レジストマスク２６及び厚レジストマスク２７をマスクとして絶縁膜３４をエッチングし、絶縁膜３４に下層配線３３の上に位置するコンタクトホール３５を形成する。
【００４８】
次に、図４（ａ）に示すように、薄レジストマスク２６及び厚レジストマスク２７をシラザン等のシリル化剤に浸漬し、厚レジストマスク２７のうち第２レジスト膜２４のみをシリル化し、シリル化膜２９を形成する。このシリル化膜２９にはシリコン原子が多量に含まれる。ここで、薄レジストマスク２６表面はシリル化されない。薄レジストマスク２６はシリル化しない第１レジスト膜２３により構成されているからである。
【００４９】
次に、Ｏ2ガス中での異方性のＲＩＥを行う。このＲＩＥで、図４（ｂ）に示すように、シリル化膜２９を酸化し、シリカ膜３０に変換させる。このシリカ膜３０は、シリル化膜２９に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、薄レジストマスク２６及び厚レジストマスク２７を一様にエッチングして薄レジストマスク２６を除去してしまい、厚レジストマスク２７を残存レジストマスク６７とする。ここで、図４（ａ）で示した厚レジストマスク２７を構成する第１レジスト膜２３及びシリル化膜２９はそれぞれレジストマスク３１及びシリカ膜３０となり、シリカ膜３０がレジストマスク３１に対してオーバーハング状に形成される。
【００５０】
次に、図５（ａ）に示すように、コンタクトホール３５の形成された絶縁膜３４とシリカ膜３０、レジストマスク３１を覆って上層金属膜３６を堆積させる。
【００５１】
次に、シリカ膜３０及びレジストマスク３１を除去すると、図５（ｂ）に示すように、その上の上層金属膜３６も除去され、コンタクトホール３５を通して下層配線３５と上層配線３７が接続される。
【００５２】
以上のように、本実施形態では、図３（ｂ）から図３（ｃ）に到る工程で１回目のエッチングを行い、図４（ａ）から図４（ｂ）に到る工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜３０は、薄レジストマスク２６をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜２９を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜３０に変換することにより形成されるので、シリカ膜３０の平面形状はＯ2ガス中でのＲＩＥを行う前の厚レジストマスク２７を構成する第２レジスト膜２４の平面形状に近い形状を維持し、かつ、シリカ膜３０の下のレジストマスク３１をその内側に形成することが出来、リフトオフし易いレジスト構造を実現できる。従って、上層配線３７の平面形状制御性が向上するので、上層配線間の短絡の確率を大幅に減らすことが可能となる。
【００５３】
次に、本発明のパターン形成方法の第１の実施形態を横電界型の液晶表示装置に適用した第１の例を本発明の第３の実施形態として図６〜１４を参照して説明する。図６は、１画素分の表示セルについて、ＴＦＴ基板の様子を示すもので、図６（ａ）は、ＴＦＴ基板をその上面から眺めたときの平面図であり、図６（ｂ）は、図６（ａ）における切断線Ａ−Ａ’を通りＴＦＴ基板に直交する平面でＴＦＴ基板、液晶、ＣＦ基板（ＴＦＴ基板に対向するカラーフィルタ基板を指し、以下、ＣＦ基板と記載する）を切断したときの断面図である。また、図７〜１４は、横電界型の液晶表示装置のＴＦＴ基板の製造方法を工程順に示す製造工程断面図であり、各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。
【００５４】
横電界型の液晶表示装置の動作について図６を参照して簡単に説明すると次のようになる。
【００５５】
第１透明基板１０１の上にはまずゲート電極１２２を兼ねるゲート配線２２２が基板上を並行して配線され、同時に共通電極２４２も形成される。共通電極２４２は櫛歯状に形成され、後の工程で形成されるやはり櫛歯状の画素電極と対をなして電界を発生させる。ゲート配線２２２、共通電極２４２の上にはゲート絶縁膜１２３が形成され、その上をドレイン配線２３２がゲート配線２２２と交差するようにして形成される。ドレイン配線２３２はドレイン電極１３２を兼ね、ドレイン配線２３２の形成と同時にソース電極１３１及びその延長線である櫛歯状の画素電極１５７が形成される。ドレイン配線２３２、ソース電極１３１、画素電極１５７を覆ってパッシベーション膜１５５が形成されるが、ゲート配線２２２及びドレイン配線２３２は基板端部においては外部との接続用にその上の絶縁膜が開口され、図５には示されないが、コンタクトホールが形成され、コンタクトホールを通して外部からゲート配線２２２及びドレイン配線２３２に電気信号が印加される。
【００５６】
画素電極１５７は、図５（ａ）に示すように、下方に形成された共通電極２４２と共に互いに平行する電極を形成し、これらの間に電圧を印加することにより、第１透明基板１０１の表面に概略平行な電界を生じさせ、第１透明基板１０１とそれに対向する基板との間に充填されることとなる液晶２１８の向きを制御する。
【００５７】
次に、第３の実施形態の横電界型の液晶表示装置の製造方法について図６〜１３を参照して説明する。
【００５８】
まず、第１透明基板１０１の上にＣｒ等のゲート電極１３３を兼ねるゲート配線１５３が基板上を並行して配線され、同時に第１透明基板１０１の他の領域上に櫛歯状の共通電極１７３（及びゲート端子電極１９３）とが形成される（図６）。共通電極１７３は、後の工程で形成される櫛歯状の画素電極と対をなすように形成され、それぞれの電極に電圧を印加することにより対向する櫛歯状の電極間で電界を生じさせる。
【００５９】
次に、シリコン酸化膜及びシリコン窒化膜（ＳｉＮｘ）を順に第１透明基板１０１上全面に堆積してゲート絶縁膜１３４が形成され、その上をドレイン配線１５３がゲート配線１５３と交差するようにして形成される。ドレイン配線１３８はドレイン電極１５８を兼ね、ドレイン配線１３８の形成と同時にソース電極１５９及びその延長線である櫛歯状の画素電極１３９が形成される。ドレイン配線１３８、ソース電極１５９、画素電極１３９を覆ってパッシベーション膜１４０が形成されるが、ゲート配線１５３及びドレイン配線１３８は基板端部においては外部との接続用にその上の絶縁膜が開口され、図６には示されないが、コンタクトホールを通して外部からゲート配線１５３及びドレイン配線１３８に電気信号が印加される。
【００６０】
画素電極１３９は、図６（ａ）に示すように、その下方に形成された共通電極１７３と共に互いに並行する電極を形成し、これらの間に電圧を印加することにより、第１透明基板１０１の表面に概略平行な電界を生じさせ、第１透明基板１０１とそれに対向する基板との間に充填されることとなる液晶２８１の向きを制御する。
【００６１】
次に、第３の実施形態の横電界型の液晶表示装置の製造方法について、図７〜１４を参照して説明する。
【００６２】
まず、第１透明基板１０１の上にＣｒ等のゲート電極１３３を形成するが、このとき同時に第１透明基板１０１の他の領域上に櫛歯状の共通電極１７３及びゲート端子電極１９３とを形成する（図７）。
【００６３】
次に、シリコン酸化膜及びシリコン窒化膜（ＳｉＮｘ）を順に第１透明基板１０１上全面に堆積してゲート絶縁膜１３４とし、続いて、ａ−Ｓｉ膜１４１、ｎ+型ａ−Ｓｉ膜１４２、ソース・ドレイン用のＣｒ等の金属膜１４３を順に堆積し、さらに金属膜１４３の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜１０３及び第２レジスト膜１０４を順次形成する。ここで、第２レジスト膜１０４はポジ形のシリル化が可能なレジスト膜であり、その膜厚は３００ｎｍ程度である。
【００６４】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、図８に示すように、ゲート電極１３３上方に、第１レジスト膜１０３を半透光部に対応するレジスト凹部１０５を有するレジストマスク１０６とし、第２レジスト膜１０４をレジスト凹部１０５を挟む形状のレジストマスク１０７とする。このとき、櫛歯状の共通電極１７３に挟まれて形成されるやはり櫛歯状の画素電極が形成されるべき領域とドレイン端子電極が形成されるべき領域には、レジストマスク１０６及びレジストマスク１０７が重ねて形成される。
【００６５】
次に、図９に示すように、レジストマスク１０６及びレジストマスク１０７をマスクとして金属膜１４３、ｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を上から順にエッチング除去する。
【００６６】
次に、レジストマスク１０６及びレジストマスク１０７をシラザン等のシリル化剤に浸漬し，上記レジストマスク１０７のみをシリル化し、シリル化膜１０９を形成する。このシリル化膜１０９にはシリコン原子が多量に含まれる。ここで、レジストマスク１０６表面はシリル化されない。第１レジスト膜１０３はシリル化しないレジスト膜であるからである。
【００６７】
次にＯ2ガス中での異方性のＲＩＥを行う。このＲＩＥで、図１０に示すように、シリル化膜１０９を酸化し、シリカ膜１１０に変換させる。このシリカ膜１１０は、シリル化膜１０９に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、レジスト凹部１０５のレジスト膜を除去し、その下に位置する金属膜１４３を露出させる。ここで、図９で示したレジストマスク１０６は図１０に示すようなレジストマスク１１１に変わる。
【００６８】
次に、シリカ膜１１０とレジストマスク１１１をエッチングマスクにし、ＳＦ6、ＨＣｌとＨｅの混合ガスを反応ガスとするＲＩＥで金属膜１４３の露出した領域をドライエッチングし、さらにエッチングを進めてｎ+型ａ−Ｓｉ膜１４２の全部とａ−Ｓｉ膜１４１の一部をエッチング除去する。そして、図１１に示すようにａ−Ｓｉ膜１４１に凹部１１２を形成する。この場合のドライエッチング条件として、圧力３０Ｐａ、ガス流量ＳＦ6／ＨＣｌ／Ｈｅ＝５０／１００／２００ｓｃｃｍ、ＲＦパワー＝８００Ｗ、６０秒の処理条件を用いる。
【００６９】
次に、シリカ膜１１０とレジストマスク１１１を除去すると、図１２に示すように、ソース電極１５９、オーミック層１４４とドレイン電極１５８、オーミック層１４５、凹部１１２を有するＴＦＴのアイランド１０８、画素電極１３９、ドレイン端子電極１７８、オーミック層１４７が形成される。
【００７０】
ここで、上記実施形態では、図８において、レジストマスク１０６及びレジストマスク１０７をマスクとして金属膜１４３、ｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を上から順に一度にエッチング除去したが、金属膜１４３のみをエッチング除去し、続いて、Ｏ2ガス中での異方性のＲＩＥを行って、図９に示すように、シリル化膜１０９をシリカ膜１１０に変換させ、その後、レジスト凹部１０５のレジスト膜をエッチング除去すると同時にｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１を上から順にエッチング除去し、さらにエッチングを進めてレジスト凹部１０５下方のｎ+型ａ−Ｓｉ膜１４２の全部及びａ−Ｓｉ膜１４１の一部を除去する方法も可能である。この場合、エッチング条件としてはゲート絶縁膜１３４とｎ+型ａ−Ｓｉ膜１４２、ａ−Ｓｉ膜１４１との選択比の大きい条件が選ばれる。
【００７１】
以上のように、本実施形態では、図８から図９に到る工程で１回目のエッチングを行い、図９から図１１に到る工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜１１０は、レジスト凹部１０５のレジスト膜をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜１０９を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜１１０に変換することにより形成されるので、シリカ膜１１０の平面形状はＯ2ガス中でのＲＩＥを行う前のレジストマスク１０７の平面形状に近い形状を維持することが出来る。従って、レジストマスク１１１の形成も容易になりその平面形状制御性が向上するので、凹部１１２の形状を設計値に近い形状とすることが出来る。また、シリカ膜１１０及びレジストマスク１１１をマスクとして２回のエッチングに晒される画素電極１３９及びドレイン端子電極１７８は、パターン精度の良いシリカ膜１１０及びレジストマスク１１１をマスクとしているので設計値通りのパターンに形成することができる。
【００７２】
次に、パッシベーション膜１４０を成膜後、フォトリソグラフィ工程とＳＦ6／Ｈｅガス＝５０／１５０ｓｃｃｍ、１０Ｐａ、１０００Ｗ、２５０秒のドライエッチング処理によりゲート端子及びドレイン端子において、ゲート端子電極１９３及びドレイン端子電極１７８の上にそれぞれコンタクトホール１３５、１５５を形成する。ここで、ゲート端子では、コンタクトホール１３５はゲート絶縁膜１３４及びパッシベーション膜１４０を貫通し、ドレイン端子では、コンタクトホール１５５はパッシベーション膜１４０のみを貫通する構成となる（図１３）。
【００７３】
次に、コンタクトホール１３５、１５５を覆うようにしてＩＴＯ等からなる透明金属膜を成膜後、フォトリソグラフィ工程と塩化第２鉄系エッチング液によりゲート端子透明電極１３７及びドレイン端子透明電極１５７を形成し、端子部における配線引出抵抗を下げ、その上で端子領域を除く表示部の表面を配向膜２８０で覆う（図１４）。
【００７４】
最後に、第１透明基板１０１の裏面（ＴＦＴの形成されていない第１透明基板１０１の面を裏面と呼ぶ）に偏光板１８２を形成すると、横電界型の液晶表示装置のＴＦＴ基板が完成する（図６）。
【００７５】
液晶表示装置の色表示は、図６（ｂ）に示すように、第１透明基板１０１の裏面から光２８３を入射させてＴＦＴ基板１００に対向するカラーフィルタ（以降、ＣＦと略記する）基板２００を照射することにより行われる。
【００７６】
一方、ＣＦ基板２００は次のようにして形成される。
【００７７】
まず、ガラス等の透明絶縁材料からなる第２透明基板２０１及び第２透明基板２０１の一方の面上のブラックマトリクス２８４、色層２８５、シリコン窒化膜（ＳｉＮｘ）等からなる第２絶縁膜２８６と、第２透明基板２０１の他方の面上の導電膜２８７、偏光板２８２とを備え、基板の最上層の表面にオフセット印刷等による方法で配向膜２８０を印刷することにより形成される。
【００７８】
こうして得られたＴＦＴ基板１００とＣＦ基板２００の配向膜をラビング処理し、所定の方向に配向膜分子を並べ、この２枚の基板が所定の間隔を持つようにセルギャップ材を挟みこませて組み合わせ、その間隙に液晶２８１を封止する。
【００７９】
また、ＴＦＴ基板１００の表面に対して実効的に横方向の電界を発生させる櫛歯状の画素電極１３９と共通電極１７３との相互間隔は、およそ７μｍが設定される。
【００８０】
また、偏光板１８２、偏光板２８２はおよそ０．２ｍｍの厚さに設定される。導電膜２８７は、およそ５０ｎｍの厚さに設定される。第１透明基板及び第２透明基板は、およそ０．７ｍｍの厚さに設定される。ブラックマトリクス２８４は、およそ１μｍの厚さに設定される。色層２８５は、およそ１μｍの厚さに設定される。第２絶縁膜２８６の厚さはおよそ１μｍの厚さに設定される。配向膜２８０は、およそ５０ｎｍの厚さに設定される。ゲート絶縁膜１３４は、およそ５００ｎｍの厚さに設定される。パッシベーション膜１４０は、およそ３００ｎｍの厚さに設定される。共通電極１７３は、およそ４００ｎｍの厚さに設定される。また、液晶２８１の厚さ（セルギャップ）は、セル内スペーサを適度な散布密度にて配置し、４．５μｍと設定される。
【００８１】
このようにして得られた液晶パネルは、ラビング方法により規定した液晶の配向方向にＴＦＴ基板１００の偏光板１８２の透過軸を一致させ、かつ、ＣＦ基板２００にはＴＦＴ基板１００側と吸収軸を直交させた偏光板２８２を貼り合わせ、光２８３をＴＦＴ基板１００側から照射し、画素電極１３９と共通電極１７３の間に自在に電位差を与えることで、黒表示から白表示までフルカラー表示を行うことができる。
【００８２】
次に、本発明のパターン形成方法の第１の実施形態を横電界型の液晶表示装置に適用した第２の例を本発明の第４の実施形態として図１５〜１８を参照して説明する。第２の例が上述した第１の例と異なるのは、本発明のパターン形成方法の第１の実施形態をコンタクトホール形成工程に用いた点である。従って、本実施形態は第１の例と第２の例とを同時に横電界型の液晶表示装置の製造工程に適用しており、液晶表示装置の製造工程に一層の工程短縮効果及び歩留まり向上効果が得られる。勿論、第１の例と第２の例のいずれかを横電界型の液晶表示装置に用いることも可能である。
【００８３】
また、本実施形態においても、図１５〜１８は、横電界型の液晶表示装置のＴＦＴ基板の製造方法を工程順に示す製造工程断面図であり、各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。本実施形態の製造工程のソース電極、ドレイン電極形成までは、第３の実施形態の図７〜１２までと同様であるので説明は省略し、ソース電極、ドレイン電極の上にパッシベーション膜を形成する工程以降について説明することとする。
【００８４】
まず、図１２の状態から、パッシベーション膜３４０を成膜後、パッシベーション膜３４０の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜３２３及びポジ形のシリル化が可能な第２レジスト膜３２４を膜厚３００ｎｍ程度に形成する。
【００８５】
次に、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、ゲート端子電極１９３上方に、透光部に対応する開口部３２５を、ドレイン端子電極１７８上方に、半透光部に対応する第２レジスト膜３２４のみが開口された開口部３８８を形成し、残りの領域は第１レジスト膜３２３及び第２レジスト膜３２４で覆う（図１５）。
【００８６】
次に、第１レジスト膜３２３及び第２レジスト膜３２４をシラザン等のシリル化剤に浸漬し、第２レジスト膜３２４のみをシリル化し、シリル化膜とする。このシリル化膜にはシリコン原子が多量に含まれる。ここで、第１レジスト膜３２３はシリル化されない。第１レジスト膜３２３はシリル化しないレジスト膜であるからである。
【００８７】
次に、Ｏ2ガス中での異方性のＲＩＥを行う。このＲＩＥで、シリル化膜を酸化し、シリカ膜３３０に変換させる。このシリカ膜３３０は、シリル化膜に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、ＲＩＥを続けながらドレイン端子電極１７８上方の第１レジスト膜３２３を除去し、同時にゲート端子電極１９３上方のパッシベーション膜３４０を一部除去する。このとき、パッシベーション膜３４０よりもその下のゲート絶縁膜１３４の方が厚い場合は、パッシベーション膜３４０を全て除去してゲート絶縁膜１３４の一部を除去するまでエッチングしても良い。この工程により、図１５で示した第１レジスト膜３２３は図１６に示すようなレジストマスク３３１に変わる（図１６）。
【００８８】
次に、シリカ膜３３０とレジストマスク３３１をエッチングマスクにし、
ＳＦ6とＨｅの混合ガスを反応ガスとするＲＩＥでドレイン端子電極１７８上方及びゲート端子電極１９３上方の絶縁膜を全て除去すると、ドレイン端子電極１７８及びゲート端子電極１９３上にコンタクトホール３５５及びコンタクトホール３３５がそれぞれ形成される（図１７）。この場合のドライエッチング条件として、ＳＦ6／Ｈｅガス＝５０／１５０ｓｃｃｍ、１０Ｐａ、１０００Ｗ、２５０秒のドライエッチング処理条件を用いる。
【００８９】
本実施形態では、図１５から図１６に到る工程でドレイン端子電極１７８上方の第１レジスト膜３２３を除去しながらゲート端子電極１９３上方のパッシベーション膜３４０を一部除去しているが、まずゲート端子電極１９３上方のパッシベーション膜３４０のみを選択的に一部除去した後に第２レジスト膜３２４をシリカ膜にしつつドレイン端子電極１７８上方の第１レジスト膜３２３を除去してドレイン端子電極１７８上方及びゲート端子電極１９３上方の絶縁膜の膜厚をほぼ等しくした後に、ドレイン端子電極１７８上方及びゲート端子電極１９３上方の絶縁膜を除去しても良い。この方法は、特にパッシベーション膜の方がゲート絶縁膜よりも厚く形成されている場合に有効である。
【００９０】
この後は、第３の実施形態の図１４以降の製造方法により横電界型の液晶表示装置が完成する。
【００９１】
以上のように、本実施形態では、図１６の工程で１回目のエッチングを行い、図１６から図１７に到る工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜３３０は、第１レジスト膜３２３をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜３３０に変換することにより形成されるので、シリカ膜３３０の平面形状はＯ2ガス中でのＲＩＥを行う前の第２レジスト膜３２４の平面形状に近い形状を維持することが出来る。従って、レジストマスク３３１の形成も容易になりその平面形状制御性が向上するので、ゲート端子電極１９３及びドレイン端子電極１７８上のコンタクトホール３３５、３５５の形状を設計通りの形状とすることが出来る。
【００９２】
次に、本発明のパターン形成方法の第２の実施形態を横電界型の液晶表示装置に適用した例を本発明の第５の実施形態として図１８〜２２を参照して説明する。本実施形態は、上述した第３の実施形態とは、コンタクトホール及びその後に続くゲート端子透明電極及びドレイン端子透明電極の形成方法が異なる。従って、第３の実施形態と本実施形態とを同時に横電界型の液晶表示装置の製造工程に適用すれば液晶表示装置の製造工程に一層の工程短縮効果及び歩留まり向上効果が得られることは言うまでもない。また、本実施形態においても、図１８〜２２は、横電界型の液晶表示装置のＴＦＴ基板の製造方法を工程順に示す製造工程断面図であり、各図において（ａ）は図６（ａ）の切断線Ａ−Ａ’に沿った断面図であり、（ｂ）、（ｃ）は図６（ａ）には示されないが、それぞれゲート配線の外部取出し用端子としてのゲート端子、ドレイン配線の外部取出し用端子としてのドレイン端子の断面図である。本実施形態の製造工程のソース電極、ドレイン電極形成までは、第３の実施形態の図７〜１２までと同様であるので説明は省略し、ソース電極、ドレイン電極の上にパッシベーション膜を形成する工程以降について説明することとする。
【００９３】
まず、図１２の状態からパッシベーション膜４４０を成膜後、パッシベーション膜４４０の上に膜厚５００ｎｍ程度のポジ形の第１レジスト膜４２３及びポジ形のシリル化が可能な第２レジスト膜４２４を膜厚３００ｎｍ程度に形成し、続いて、例えば、遮光部と半透光部を有するレチクルをマスクにして、レジスト膜を露光、現像して、ゲート端子電極１９３及びドレイン端子電極１７８上方に、透光部に対応するそれぞれ開口部４２５、４８８を第１レジスト膜４２３に開口し、開口部４２５、４８８の近傍以外の領域に遮光部に対応する第２レジスト膜４２４を形成する（図１８）。
【００９４】
次に、第１レジスト膜４２３及び第２レジスト膜４２４をマスクとして開口部４２５に露出しているパッシベーション膜４４０及びゲート絶縁膜１３４と開口部４８８に露出しているパッシベーション膜４４０をエッチング除去してゲート端子電極１９３及びドレイン端子電極１７８の表面を露出させ、それぞれコンタクトホール４３５、４５５を形成する（図１９）。
【００９５】
次に、第１レジスト膜４２３及び第２レジスト膜４２４をシラザン等のシリル化剤に浸漬し、第２レジスト膜４２４のみをシリル化し、シリル化膜とする。このシリル化膜にはシリコン原子が多量に含まれる。ここで、第１レジスト膜４２３表面はシリル化されない。第１レジスト膜４２３はシリル化しないレジスト膜であるからである。
【００９６】
次に、Ｏ2ガス中での異方性のＲＩＥを行う。このＲＩＥでシリル化膜を酸化し、シリカ膜４３０に変換させる。このシリカ膜４３０は、シリル化膜に含まれるシリコンが酸素と反応しシリコン酸化膜となったものである。そして、ＲＩＥを続けながら開口部４３５、４５５近傍の第１レジスト膜４２３を除去し、開口部４３５、４５５近傍のパッシベーション膜４４０の表面を露出させる。ここで、図１９で示した第１レジスト膜４２３は図２０に示すようなレジストマスク４３１に変わるが、シリカ膜４３０はエッチング中エッチングがほとんど進行せず、逆に、第１レジスト膜４２３はエッチングが進行し易いため、シリカ膜４３０はレジストマスク４３１に対してオーバーハング状に形成される（図２０）。
【００９７】
次に、開口部４３５、４５５の形成されたパッシベーション膜４４０及びシリカ膜４３０とレジストマスク４３１を覆って、ＩＴＯ等からなる透明金属膜４３６を成膜する（図２１）。
【００９８】
図２１の状態からシリカ膜４３０及びその下のレジストマスク４３１を除去すると、シリカ膜４３０の上の透明金属膜４３６も一緒に除去され、ゲート端子電極１９３及びドレイン端子電極１７８上の開口部４３５、４５５にそれぞれゲート端子透明電極４３７及びドレイン端子透明電極４５７が形成される。この後は、第３の実施形態と同様にしてパッシベーション膜４４０を配向膜２８０で覆う工程が続き、横電界型の液晶表示装置が完成する（図２２）。
【００９９】
以上のように、本実施形態では、図１９の工程で１回目のエッチングを行い、図２０の工程で２回目のエッチングを行うのであるが、２回目のエッチングのマスクにされるシリカ膜４３０は、第１レジスト膜４２３をエッチング除去する際に形成され、しかも、Ｏ2ガス中での異方性のＲＩＥにより、シリル化膜を酸化し、Ｏ2ガス系のプラズマエッチングの影響を受けにくいシリカ膜４３０に変換することにより形成されるので、シリカ膜４３０の平面形状はＯ2ガス中でのＲＩＥを行う前の第２レジスト膜４２４の平面形状に近い形状を維持することが出来る。従って、レジストマスク４３１の形成をシリカ膜４３０の形状と独立させて形成でき、シリカ膜４３０のレジストマスク４３１に対するオーバーハング形状を容易に制御することができ、透明金属膜４３６をリフトオフする際の最適の下地を形成することが可能となる。
【０１００】
以上が本発明の実施形態の説明であるが、本発明は、上記の実施形態に限定されることなく、第２レジスト膜は、第１レジスト膜に比較しエッチング耐性のあるレジスト膜、または別の表現では改質レジスト膜となるように形成されるが、このエッチング耐性のあるレジストの形成方法として、上述した実施形態では、上層の第２レジスト膜にシリル化が可能なレジスト膜を用い、第２レジスト膜をシラザンを含むシリル化剤に浸漬しシリル化させ、さらに酸素を含むガスでのドライエッチングによりシリコン酸化膜に改質して、エッチング耐性を持つようにする場合を示したが、これ以外の方法として、（１）当初よりエッチング耐性のあるレジスト膜を塗布形成する場合や、（２）ドライエッチングによりエッチング中にエッチング耐性のある膜に改質するレジスト膜を予め選定し、第２レジスト膜として堆積させておく場合とがあり、以下にそれらを説明する。
（１）当初よりエッチング耐性のあるレジスト膜を塗布形成する場合
第１レジスト膜及び第２レジスト膜を共に有機材料からなるレジスト膜とする場合で、この場合、ベンゼン環を多く含むほどドライエッチング耐性が上昇し、
（ａ）ノボラック系樹脂（例：クレゾールノボラック樹脂、クレゾールノボラック樹脂とナフトキノンジアジド−５−スルフォン酸エステルを混合した有機材料）
（ｂ）芳香族ビスアジド−ゴム系（例：環化ポリイソプレン、環化ポリブタジエンにビスアジド化合物を混合した有機材料）
（ｃ）ケイ皮酸素
（ｄ）クロルメチル化ポリスチレン
（ｅ）メチルメタクリレード
（ｆ）アクリル酸の共重合樹脂系（例：ポリアクリルアミド、ポリアミド酸）
（ｇ）ポリビニル系（例：ポリグリシジルメタクリレート、ポリビニルケイ皮酸エステル）
の順にドライエッチング耐性が高いので、これに応じて第１レジスト膜にエッチング耐性の低い、例えば（ｇ）のポリビニル系の有機材料を、第２レジスト膜にエッチング耐性の高い、例えば（ａ）のノボラック系樹脂を選定する。
（２）ドライエッチングによりエッチング中にエッチング耐性のある膜に改質するレジスト膜を予め選定し、第２レジスト膜として堆積させておく場合、第１レジスト膜として、例えば（１）で示した（ａ）〜（ｇ）のいずれかの有機材料を選定し、第２レジスト膜として、次のような無機材料を含有するレジスト膜を堆積させる。
【０１０１】
（ｈ）Ｓｉ含有レジスト：
シロキサン、ポリシロキサン、ポリシラン、ポリシリーン、カルボシランを含むレジスト
（ｉ）Ｓｉ以外の金属含有レジスト：
ゲルマニウム、カルコゲナイドガラス（例：Ｓｅ−Ｇｅ薄膜）、ヘテロポリタングステン酸、金属ハロゲン物（例：塩化カドミウム、フッ化アルミニウム、ＬｉＦ、ＡＬＦ3をドープしたＬｉＦ）
次に、第１レジスト膜のエッチング除去は、１）ドライエッチング及び２）ウェットエッチングの両方が考えられる。すなわち、１）ドライエッチングにおいては、Ｏ2ガス、フッ素系ガス、又はＯ2ガスとフッ素系ガスの混合ガスのいずれかのプラズマ処理ガスを用いて行われ、プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ6、ＣＦ4、ＣＨＦ3のいずれかを含むガスであり、プラズマ処理ガスがＯ2ガスとフッ素系ガスの混合ガスであるときは、ＳＦ6／Ｏ2、ＣＦ4／Ｏ2、ＣＨＦ3／Ｏ2のいずれかのガスを含むプラズマ処理ガスを用いる。
【０１０２】
また、２）ウェットエッチングにおいては、すなわちテトラメチルアンモニウムハイドロオキサイド、コリン、有機アミン等の有機アルカリ溶液や、ＫＯＨ、ＮＡＯＨ、Ｃａ（ＯＨ）2、ＣａＣＯ3等のいずれかを含む等の無機アルカリ溶液が選ばれる。これは、このウェットエッチングが、上層の第２レジスト膜にシリル化が可能なレジスト膜を用い、第２レジスト膜をシラザンを含むシリル化剤に浸漬しシリル化させ、さらに酸素を含むガスでのドライエッチングによりシリコン酸化膜に改質してエッチング耐性を持つようにする場合に適用できることを意味している。その他に、このウェットエッチングは、ドライエッチングに対するエッチング耐性のあるレジスト膜として既に挙げた（１）当初よりエッチング耐性のあるレジスト膜を塗布形成する場合、（２）ドライエッチングによりエッチング中にエッチング耐性のある膜に改質するレジスト膜を予め選定し、第２レジスト膜として堆積させておく場合に対しても適用できる。
【０１０３】
さらに、本発明は、上述した横電界型の液晶表示装置に限定されることなく、縦電界型の液晶表示装置（例えば、ＴＦＴのソース電極の上のコンタクトホール）にも容易に適用可能な技術であることは自明のことである。
【０１０４】
また、本発明の第３、４、５の実施形態は、逆スタガード型のＴＦＴパターンまでの形成方法であるが、本発明のパターン形成方法はこれに限らず、前記ＴＦＴパターンの形成方法のうち、画素電極の下部に色（カラーフィルタ）層、又は平坦化膜と色（カラーフィルタ）層を形成したカラーフィルタ付きＴＦＴパターンの形成方法でも実施可能である。
【０１０５】
最後に、上述の本発明の第１〜５の実施形態に示すパターン形成方法は、例えばフラットディスプレイパネルの液晶表示装置（ＬＣＤ）、エレクトロルミネッセンス表示装置（ＥＬ）、フィールドエミッションディスプレイ（ＦＥＤ）、蛍光表示装置、プラズマディスプレイパネル（ＰＤＰ）のアクティブ素子基板、または、集積回路を備えた基板の製造工程において製造方法として用いられる。
【０１０６】
【発明の効果】
以上に説明したように、本発明のパターン形成方法及びそれを用いた液晶表示装置の製造方法では、レジストマスクの膜厚の違いを利用して従来の２ＰＲ工程１ＰＲ工程で済ませる際に、レジストマスクのうち薄い方のレジストマスクをエッチング除去するプロセスがあるが、この除去プロセスが開始されるときに、厚い方のレジストマスクの上層をエッチングされにくい膜質に改質するので、厚い方のレジストマスクはその平面形状をエッチング前の形状に維持することができる。従って、厚い方のレジストマスクがエッチングされて残るレジストマスクをマスクとして得られるエッチングパターンの形状は、設計値に近い形状となり、エッチング処理を受けた後に残るレジストマスクのパターンの形状を所望の形状にしながら工程を簡略化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を製造工程順に示す断面図である。
【図２】図１に続く製造工程を示す断面図である。
【図３】本発明の第２の実施形態を製造工程順に示す断面図である。
【図４】図３に続く製造工程を示す模式断面図である。
【図５】図４に続く製造工程を示す断面図である。
【図６】本発明の第３の実施形態の平面図及び断面図である。
【図７】本発明の第３の実施形態を製造工程順に示す断面図である。
【図８】図７に続く製造工程を示す断面図である。
【図９】図８に続く製造工程を示す断面図である。
【図１０】図９に続く製造工程を示す断面図である。
【図１１】図１０に続く製造工程を示す断面図である。
【図１２】図１１に続く製造工程を示す断面図である。
【図１３】図１２に続く製造工程を示す断面図である。
【図１４】図１３に続く製造工程を示す断面図である。
【図１５】本発明の第４の実施形態の製造工程を示す断面図である。
【図１６】図１５に続く製造工程を示す断面図である。
【図１７】図１６に続く製造工程を示す断面図である。
【図１８】本発明の第５の実施形態の液晶表示装置を示す断面図である。
【図１９】図１８に続く製造工程を示す断面図である。
【図２０】図１９に続く製造工程を示す断面図である。
【図２１】図２０に続く製造工程を示す断面図である。
【図２２】図２１に続く製造工程を示す断面図である。
【図２３】第１の従来例の製造工程を示す断面図である。
【図２４】図２３に続く製造工程を示す断面図である。
【図２５】第２の従来例の製造工程を示す模式断面図である。
【符号の説明】
１、２１ 絶縁基板
２ 被エッチング膜
３、２３、１０３、３２３、４２３ 第１レジスト膜
４、２４、１０４、３２４、４２４ 第２レジスト膜
５、１０５ レジスト凹部
６、７、１１、３１、１０６、１０７、１１１、３３１、４３１ レジストマスク
８、１０８ アイランド
９、２９、１０９ シリル化膜
１０、３０、１１０、３３０、４３０ シリカ膜
１２、１１２ 凹部
２６、３２６ 薄レジストマスク
２７、３２７ 厚レジストマスク
３３ 下層配線
３４ 絶縁膜
３５、１３５、１５５、３３５、３５５、４３５、４５５ コンタクトホール
３６ 上層金属膜
３７ 上層配線
６７ 残存レジストマスク
１００ ＴＦＴ基板
１０１、５０１、６０１ 第１透明基板
１３３、５３３、６３３ ゲート電極
１３４、５３４、６３４ ゲート絶縁膜
１３７、４３７ ゲート端子透明電極
１３８ ドレイン配線
１３９ 画素電極
１４０、３４０、４４０、６４０ パッシベーション膜
１４１、５４１、６４１ ａ−Ｓｉ膜
１４２、５４２、６４２ ｎ+型ａ−Ｓｉ膜
１４３、５４３ 金属膜
１４４、１４５、１４６、１４７ オーミック層
１５３ ゲート配線
１５７、４５７ ドレイン端子透明電極
１５８、６５８ ドレイン電極
１５９、６５９ ソース電極
１７３ 共通電極
１７８、６７８ ドレイン端子電極
１８２、２８２ 偏光板
１９３、６９３ ゲート端子電極
２００ ＣＦ基板
２０１ 第２透明基板
２８０ 配向膜
２８１ 液晶
２８３ 光
２８４ ブラックマトリクス
２８５ 色層
２８６ 第２絶縁膜
２８７ 導電膜
３２５、３８８、４２５、４８８ 開口部
４３６ 透明金属膜
５２６、５２７、６２６、６２７ 感光膜パターン
６６０ ａ−Ｓｉ膜分離部
Claims (26)
- 被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜のみの領域と前記第１レジスト膜の上に前記第２レジスト膜が積層した領域が前記第１レジスト膜で連結した形状に前記第１レジスト膜及び前記第２レジスト膜をパターニングして第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜に１回目のエッチングを行う工程と、前記第１のレジストマスクをエッチングして前記第１レジスト膜のみからなる領域を除去し、前記第１のレジストマスクを前記第１レジスト膜及び前記第２レジスト膜からなる残存レジストマスクとして残す工程と、前記残存レジストマスクをマスクとして前記被エッチング膜に２回目のエッチングを行う工程と、を有するパターン形成方法であって、前記第１のレジストマスクを形成する工程において、前記第１レジスト膜はフェノール性水酸基を含有せず、前記第２レジスト膜はフェノール性水酸基を含み、前記被エッチング膜上に前記第１レジスト膜及び前記第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもアルカリ溶液を用いたウェットエッチングに対するエッチング耐性のあるレジスト膜として形成され、前記残存レジストマスクを形成する工程が、前記第１のレジストマスクのうち前記第１レジスト膜のみからなる領域を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とするパターン形成方法。
- 被エッチング膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜及び前記第２レジスト膜にそれぞれ第１開口部及び第２開口部を形成して、第２開口部が第１開口部を包含する形に第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜をエッチングする工程と、前記第１レジスト膜のうち少なくとも前記第２開口部に露出した領域を除去して前記第１のレジストマスクを残存レジストマスクとして残す工程と、前記被エッチング膜、前記残存レジストマスクの上に所定の材料膜を堆積させる工程と、前記残存レジストマスクを除去して前記残存レジストマスクの上の材料膜を除去する工程とを有するパターン形成方法であって、前記第１のレジストマスクを形成する工程において、前記第１レジスト膜はフェノール性水酸基を含有せず、前記第２レジスト膜はフェノール性水酸基を含み、前記被エッチング膜上に前記第１レジスト膜及び前記第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもアルカリ溶液を用いたウェットエッチングに対するエッチング耐性のあるレジスト膜として形成され、前記第１のレジストマスクを残存レジストマスクとして残す工程が、前記第１レジスト膜を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とするパターン形成方法。
- 前記残存レジストマスクを形成する工程において、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第２レジスト膜に覆われない前記第１レジスト膜をエッチング除去することにより行われる請求項１又は２記載のパターン形成方法。
- 前記改質レジスト膜を形成する工程が、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換することにより行われる請求項３記載のパターン形成方法。
- 前記残存レジストマスクを形成する工程において、前記エッチング耐性が、ドライエッチングに対するエッチング耐性である請求項１乃至４のいずれかに記載のパターン形成方法。
- 前記ドライエッチングが、Ｏ２ガスを含むプラズマ処理ガス、フッ素系ガスを含むプラズマ処理ガス、Ｏ２ガスとフッ素系ガスを含むプラズマ処理ガスのいずれかのプラズマ処理ガスを用いて行われる含む請求項５記載のパターン形成方法。
- 前記プラズマ処理ガスがフッ素系ガスであるときは、ＳＦ６、ＣＦ４、ＣＨＦ３のいずれかを含むガスであり、前記プラズマ処理ガスがＯ２ガスとフッ素系ガスの混合ガスであるときは、ＳＦ６／Ｏ２、ＣＦ４／Ｏ２、ＣＨＦ３／Ｏ２のいずれかのガスを含む請求項６記載のパターン形成方法。
- 前記ウェットエッチングが、アルカリ溶液を用いたエッチング処理である請求項１又は２記載のパターン形成方法。
- 前記アルカリ溶液が、テトラメチルアンモニウムハイドロオキサイド、コリン、有機アミンのいずれかを含む有機アルカリ溶液である請求項８記載のパターン形成方法。
- 前記アルカリ溶液が、ＫＯＨ、ＮＡＯＨ、Ｃａ（ＯＨ）２、ＣａＣＯ３のいずれかを含む無機アルカリ溶液である請求項８記載のパターン形成方法。
- 前記第１レジスト膜として有機レジスト膜、前記第２レジスト膜として無機レジスト膜を用いる請求項１乃至１０のいずれかに記載のパターン形成方法。
- 前記第２レジスト膜の少なくとも一部は、シリコン含有のレジスト膜からなる請求項１乃至１０のいずれかに記載のパターン形成方法。
- 前記第２レジスト膜の少なくとも一部が、シリル化が可能なレジスト膜からなる請求項４記載のパターン形成方法。
- 前記第２シリコン含有レジスト膜を形成する工程が、前記第１レジスト膜及び前記第２レジスト膜をシラザンを含むシリル化剤に浸漬し、前記第２レジスト膜のみをシリル化させることにより行われる請求項４又は１３記載のパターン形成方法。
- 前記少なくとも酸素を含む混合ガスは、Ｏ２ガスと不活性ガスとの混合ガス、Ｏ２ガスとフッ素系ガスとの混合ガスのいずれかの混合ガスである請求項４、１３又は１４のいずれかに記載のパターン形成方法。
- 前記酸素を含む混合ガスがＯ２ガスと不活性ガスであるときは、Ｏ２／Ｈｅ、Ｏ２／Ａｒのいずれかの混合ガスであり、Ｏ２ガスとフッ素系ガスであるときは、Ｏ２／ＳＦ６、Ｏ２／ＣＦ４、Ｏ２／ＣＨＦ３のいずれかの混合ガスである請求項１５記載のパターン形成方法。
- 第１レジスト膜上に形成された第２レジスト膜から部分的に前記第１レジスト膜が露出する構成の第１のレジストマスクを被エッチング膜上に形成する工程と、前記第１のレジストマスクをマスクとして前記被エッチング膜に１回目のエッチングを行う工程と、前記露出する第１レジスト膜領域をエッチング除去することにより前記第１レジスト膜と前記第２レジスト膜との積層部からなる残存レジストマスクを形成する工程と、前記残存レジストマスクをマスクとして前記被エッチング膜に２回目のエッチングを行う工程と、を有するパターン形成方法であって、前記第１のレジストマスクを形成する工程において、前記第１レジスト膜はフェノール性水酸基を含有せず、前記第２レジスト膜はフェノール性水酸基を含み、前記被エッチング膜上に前記第１レジスト膜及び前記第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもアルカリ溶液を用いたウェットエッチングに対するエッチング耐性のあるレジスト膜として形成され、前記露出する第１レジスト膜領域を除去する工程において、前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とするパターン形成方法。
- 第１基板上にゲート配線及びゲート電極を形成し、続いて、前記第１基板上に前記ゲート配線及び前記ゲート電極を覆うゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に下から順に半導体膜、不純物ドープ半導体膜、ソース・ドレイン用金属膜を堆積させる工程と、前記ソース・ドレイン用金属膜上に第１レジスト膜及び第２レジスト膜を順に堆積し、前記第１レジスト膜のみの領域と前記第１レジスト膜の上に前記第２レジスト膜が積層した領域が前記第１レジスト膜で連結した形状に前記第１レジスト膜及び前記第２レジスト膜をパターニングし前記第１レジスト膜のみからなる領域をＴＦＴのチャネル形成予定領域の上方に位置するよう第１のレジストマスクを形成する工程と、前記第１のレジストマスクをマスクとして、少なくとも前記ソース・ドレイン用金属膜をエッチング除去して前記ソース・ドレイン用金属膜からなる電極パターンを形成する工程と、前記第１のレジストマスクをエッチングして前記第１レジスト膜のみからなる領域を除去し、前記第１のレジストマスクを前記第１レジスト膜及び前記第２レジスト膜からなる残存レジストマスクとして残して前記第１レジスト膜のみからなる領域の下の前記ソース・ドレイン用金属膜を露出させる工程と、前記残存レジストマスクをマスクとして、前記第１レジスト膜のみからなる領域の下の前記ソース・ドレイン用金属膜、前記不純物ドープ半導体膜及び前記半導体膜を選択的にエッチングして前記ソース・ドレイン用金属膜及びその下の不純物ドープ半導体膜を少なくとも除去してＴＦＴのチャネル領域を形成すると同時にドレイン電極を含むドレイン配線及びソース電極を形成する工程とを有する製造方法によりＴＦＴ基板を形成し、続いて、前記第１基板の前記ＴＦＴの形成された側に前記第１基板と対向する第２基板を配置して対向基板を形成し、さらに、前記ＴＦＴ基板と前記対向基板との間に液晶組成物を充填する液晶表示装置の製造方法において、前記第１のレジストマスクを形成する工程において、前記第１レジスト膜はフェノール性水酸基を含有せず、前記第２レジスト膜はフェノール性水酸基を含み、前記ソース・ドレイン用金属膜上に前記第１レジスト膜及び前記第２レジスト膜を順に堆積する際、前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもアルカリ溶液を用いたウェットエッチングに対するエッチング耐性のあるレジスト膜として形成され、前記残存レジストマスクを形成する工程が、前記第１のレジストマスクのうち前記第１レジスト膜のみからなる領域を除去するときには前記第２レジスト膜の少なくとも一部が前記第１レジスト膜よりもエッチング耐性のあるレジスト膜となっていることを特徴とする液晶表示装置の製造方法。
- 前記ゲート配線及びゲート電極を形成する工程において、前記ゲート配線及びゲート電極と共に櫛歯状の共通電極を形成し、前記第１のレジストマスクを形成する工程において、前記共通電極の櫛歯状の電極間に画素電極が形成されるべく画素電極形成用に画素電極形成予定領域のソース・ドレイン用金属膜上にも前記第１のレジストマスクが形成される請求項１８記載の液晶表示装置の製造方法。
- 前記残存レジストマスクを形成する工程において、前記第１のレジストマスクのうち前記第２レジスト膜の少なくとも一部が、前記第１レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第１レジスト膜のみからなる領域をエッチング除去することにより行われる請求項１８又は１９記載の液晶表示装置の製造方法。
- 前記改質レジスト膜の形成が、前記第２レジスト膜の中にシリコンを含有させて前記第２レジスト膜の少なくとも一部をシリコン含有第２レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第２レジスト膜をシリコン酸化膜に変換すると共に、前記第１レジスト膜のみからなる領域を除去することにより行われる請求項２０記載の液晶表示装置の製造方法。
- 前記チャネル領域を形成する工程の後に、前記ＴＦＴのチャネル領域を形成する際に用いられた前記残存レジストマスクを除去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積し、前記ドレイン配線を取り出すドレイン端子の上方の開口予定領域の第４レジスト膜を除去して前記ドレイン端子の上方の開口予定領域に第３レジスト膜のみを残し、前記ゲート端子の上方の開口予定領域の第３レジスト膜及び第４レジスト膜を除去して前記ゲート端子の上方の開口予定領域の保護絶縁膜を露出させる工程と、前記第４レジスト膜をマスクとして前記ゲート端子上の保護絶縁膜及びゲート絶縁膜からなる絶縁膜の一部をエッチングしながら前記ドレイン端子上の第３レジスト膜を除去すると共に、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程と、前記第４レジスト膜及びその下の前記第３レジスト膜をマスクとして前記ドレイン端子の上の保護絶縁膜を除去すると共に前記ゲート端子上に残る絶縁膜を除去する工程とを有し、前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜をシリコン含有第４レジスト膜とし、前記ドレイン端子上の前記第３レジスト膜の除去が、酸素ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記ドレイン端子の上方の開口予定領域に位置する第３レジスト膜を除去することにより行われる請求項１８乃至２１のいずれかに記載の液晶表示装置の製造方法。
- 前記チャネル領域を形成する工程の後に、前記ＴＦＴのチャネル領域を形成する際に用いられた前記残存レジストマスクを除去し、続いて、前記ゲート絶縁膜を覆う保護絶縁膜を堆積させる工程と、前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積し、前記第３レジスト膜及び前記第４レジスト膜を開口して前記ゲート端子及び前記ドレイン端子上方に第４レジスト膜の開口部が第３レジスト膜の開口部を包含する形に形成する工程と、前記第３レジスト膜及び前記第４レジスト膜をマスクとして前記ゲート端子上の保護絶縁膜及びゲート絶縁膜、前記ドレイン端子上の保護絶縁膜をそれぞれ除去してコンタクトホールを形成する工程と、前記第４レジスト膜の開口部に露出している第３レジスト膜をエッチング除去すると共に、前記第４レジスト膜及びその下の第３レジスト膜を残す工程と、前記第４レジスト膜及びその下の第３レジスト膜を及び前記コンタクトホールを覆って上層金属膜を堆積させる工程と、前記第４レジスト膜及びその下の第３レジスト膜を除去して前記第４レジスト膜及びその下の第３レジスト膜の上の前記上層金属膜を除去し前記コンタクトホールを覆う上部電極を形成する工程とを有し、前記第４レジスト膜及びその下の第３レジスト膜を形成する工程が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜をシリコン含有第４レジスト膜とし、前記第４レジスト膜の開口部に露出している第３レジスト膜の除去が、酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記シリコン酸化膜に覆われない第３レジスト膜を除去することにより行われる請求項１８乃至２１のいずれかに記載の液晶表示装置の製造方法。
- 前記保護絶縁膜上に第３レジスト膜及び第４レジスト膜を順に堆積する工程において、前記第４レジスト膜の少なくとも一部が、前記第３レジスト膜よりもエッチング耐性のあるレジスト膜として堆積される請求項２２又は２３記載の液晶表示装置の製造方法。
- 前記第４レジスト膜及びその下の前記第３レジスト膜を残す工程において、前記第４レジスト膜の少なくとも一部が、前記第３レジスト膜よりもエッチング耐性のある改質レジスト膜とされた後に、前記第４レジスト膜に覆われない第３レジスト膜をエッチング除去することにより行われる請求項２２又は２３記載の液晶表示装置の製造方法。
- 前記改質レジスト膜の形成が、前記第４レジスト膜の中にシリコンを含有させて前記第４レジスト膜の少なくとも一部をシリコン含有第４レジスト膜とし、少なくとも酸素を含む混合ガス中でのドライエッチング処理により前記シリコン含有第４レジスト膜をシリコン酸化膜に変換すると共に、前記第４レジスト膜に覆われない第３レジスト膜を除去することにより行われる請求項２５記載の液晶表示装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058138A JP4462775B2 (ja) | 2001-03-02 | 2001-03-02 | パターン形成方法及びそれを用いた液晶表示装置の製造方法 |
| TW091103004A TWI312884B (en) | 2001-03-02 | 2002-02-21 | Process for forming pattern |
| TW097148507A TW200919092A (en) | 2001-03-02 | 2002-02-21 | Process for forming pattern |
| US10/084,848 US6767694B2 (en) | 2001-03-02 | 2002-02-25 | Process for forming pattern and method for producing liquid crystal apparatus employing process for forming pattern |
| KR10-2002-0011112A KR100433462B1 (ko) | 2001-03-02 | 2002-02-28 | 패턴형성방법 및 이 패턴형성방법을 이용한액정표시장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001058138A JP4462775B2 (ja) | 2001-03-02 | 2001-03-02 | パターン形成方法及びそれを用いた液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002258486A JP2002258486A (ja) | 2002-09-11 |
| JP4462775B2 true JP4462775B2 (ja) | 2010-05-12 |
Family
ID=18917908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001058138A Expired - Fee Related JP4462775B2 (ja) | 2001-03-02 | 2001-03-02 | パターン形成方法及びそれを用いた液晶表示装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6767694B2 (ja) |
| JP (1) | JP4462775B2 (ja) |
| KR (1) | KR100433462B1 (ja) |
| TW (2) | TWI312884B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3564417B2 (ja) * | 2000-05-31 | 2004-09-08 | Ｎｅｃ液晶テクノロジー株式会社 | カラー液晶表示装置及びその製造方法 |
| KR100891997B1 (ko) * | 2002-11-20 | 2009-04-07 | 하이디스 테크놀로지 주식회사 | 프린지 필드 스위칭 액정표시장치의 제조방법 |
| KR101090249B1 (ko) * | 2004-10-06 | 2011-12-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판의 제조 방법 |
| JP4309331B2 (ja) * | 2004-11-26 | 2009-08-05 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置の製造方法及びパターン形成方法 |
| KR100667017B1 (ko) * | 2004-12-15 | 2007-01-10 | 주식회사 대우일렉트로닉스 | 유기 전계 발광 소자의 제조 방법 |
| TWI395258B (zh) | 2005-11-11 | 2013-05-01 | Semiconductor Energy Lab | 微結構以及微機電系統的製造方法 |
| CN103500709B (zh) | 2010-04-23 | 2015-09-23 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| WO2011132591A1 (en) | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN103367167B (zh) | 2010-04-23 | 2020-04-10 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| WO2011132625A1 (en) * | 2010-04-23 | 2011-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR102227564B1 (ko) * | 2014-01-20 | 2021-03-15 | 삼성디스플레이 주식회사 | 포토레지스트 조성물 |
| CN103779232B (zh) * | 2014-01-28 | 2016-08-17 | 北京京东方光电科技有限公司 | 一种薄膜晶体管的制作方法 |
| KR20160063484A (ko) * | 2014-11-26 | 2016-06-07 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
| JP6666164B2 (ja) * | 2016-02-17 | 2020-03-13 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理装置および基板処理方法 |
| CN105914183B (zh) * | 2016-06-22 | 2019-04-30 | 深圳市华星光电技术有限公司 | Tft基板的制造方法 |
| JP2022124908A (ja) * | 2021-02-16 | 2022-08-26 | 東京エレクトロン株式会社 | エッチング方法及びエッチング装置 |
| CN113193022B (zh) * | 2021-04-26 | 2022-09-09 | 睿馨（珠海）投资发展有限公司 | 一种高分辨率amoled显示器件及其制备方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6199331A (ja) * | 1984-10-19 | 1986-05-17 | Sumitomo Chem Co Ltd | 微細パタ−ン形成法 |
| EP0368732B1 (en) * | 1988-11-04 | 1995-06-28 | Fujitsu Limited | Process for forming resist mask pattern |
| KR910006040B1 (ko) * | 1989-06-03 | 1991-08-12 | 삼성전자 주식회사 | 포토레지스트의 측벽 프로파일 개선방법 |
| KR910020833A (ko) * | 1990-05-10 | 1991-12-20 | 문정환 | 옥사이드 마스크에 의한 드라이 에칭 방법 |
| JP4015756B2 (ja) * | 1998-06-30 | 2007-11-28 | ユーディナデバイス株式会社 | 半導体装置の製造方法 |
| JP3449232B2 (ja) * | 1998-08-03 | 2003-09-22 | 信越化学工業株式会社 | レジスト材料及びその製造方法 |
| TW413844B (en) | 1998-11-26 | 2000-12-01 | Samsung Electronics Co Ltd | Manufacturing methods of thin film transistor array panels for liquid crystal displays and photolithography method of thin films |
| US6287899B1 (en) | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
-
2001
- 2001-03-02 JP JP2001058138A patent/JP4462775B2/ja not_active Expired - Fee Related
-
2002
- 2002-02-21 TW TW091103004A patent/TWI312884B/zh not_active IP Right Cessation
- 2002-02-21 TW TW097148507A patent/TW200919092A/zh unknown
- 2002-02-25 US US10/084,848 patent/US6767694B2/en not_active Expired - Lifetime
- 2002-02-28 KR KR10-2002-0011112A patent/KR100433462B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100433462B1 (ko) | 2004-05-31 |
| KR20020070891A (ko) | 2002-09-11 |
| TWI312884B (en) | 2009-08-01 |
| US20020123241A1 (en) | 2002-09-05 |
| TW200919092A (en) | 2009-05-01 |
| US6767694B2 (en) | 2004-07-27 |
| JP2002258486A (ja) | 2002-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4462775B2 (ja) | パターン形成方法及びそれを用いた液晶表示装置の製造方法 | |
| US8049218B2 (en) | TFT LCD array substrate and manufacturing method thereof | |
| KR100482735B1 (ko) | 패턴형성방법 및 액정표시장치 제조방법 | |
| KR101456354B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JP2008010810A (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| CN106653774B (zh) | 阵列基板及其制造方法、掩膜版、显示装置 | |
| JP2002055362A (ja) | 液晶表示装置用薄膜トランジスタ基板の製造方法 | |
| JP3190878B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2005506711A5 (ja) | ||
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| US20170033235A1 (en) | Pixel structure and method for fabricating the same | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JP2014140033A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| KR100595454B1 (ko) | 액정표시소자 및 그 제조방법 | |
| US7125756B2 (en) | Method for fabricating liquid crystal display device | |
| JP2008042218A (ja) | 薄膜トランジスタパネルの製造方法 | |
| CN109037241B (zh) | Ltps阵列基板及其制造方法、显示面板 | |
| WO2014047981A1 (zh) | 薄膜晶体管的制造方法及其制造的薄膜晶体管 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| TWI303886B (en) | Thin film transistor and method for formingthereof | |
| KR20070050572A (ko) | 박막 트랜지스터 기판의 제조방법 | |
| KR20070001548A (ko) | 액정표시장치용 어레이 기판의 제조방법 | |
| WO2014015622A1 (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| WO2019010757A1 (zh) | 阵列基板及其制造方法、液晶显示面板 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050310 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060518 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070124 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090602 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100126 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |